CN116670833A - 用以减少端点处的电流拥塞的布局 - Google Patents

用以减少端点处的电流拥塞的布局 Download PDF

Info

Publication number
CN116670833A
CN116670833A CN202180077338.5A CN202180077338A CN116670833A CN 116670833 A CN116670833 A CN 116670833A CN 202180077338 A CN202180077338 A CN 202180077338A CN 116670833 A CN116670833 A CN 116670833A
Authority
CN
China
Prior art keywords
base
semiconductor device
radius
region
microns
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202180077338.5A
Other languages
English (en)
Inventor
R·A·布兰查德
A·莫贾布
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ideal Power Inc
Original Assignee
Ideal Power Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ideal Power Inc filed Critical Ideal Power Inc
Publication of CN116670833A publication Critical patent/CN116670833A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/732—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0804—Emitter regions of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1004—Base region of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42304—Base electrodes for bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Bipolar Transistors (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明涉及用以减少端点处的电流拥塞的布局。至少一个实例是一种半导体装置，其包括：发射极区，其界定呈具有平行边的长圆形形状的内边界，且所述长圆形具有各自具有半径的半球形端；基极区，其具有第一端、与所述第一端相对的第二端，及基极长度，所述基极区安置于所述长圆形内，其中所述基极长度平行于所述平行边且在所述平行边之间居中，所述第一端与所述第一半球形端间隔开大于所述半径的第一间隙，且所述第二端与所述第二半球形端间隔开大于所述半径的第二间隙。

Description

用以减少端点处的电流拥塞的布局
相关申请的交叉参考
本申请要求2020年9月19日提出申请的标题为“用以减轻装置端点处的电流拥塞的布局设计(Layout Design to Mitigate Current Crowding at the DeviceEndpoints)”的美国临时申请第63/116,078号的权益。所述临时申请如同在下文全文复制一般以引用方式并入本文中。
背景技术
双向双极结型晶体管(下文中B-TRAN)是构造有位于块体区的第一侧上的基极及集电极-发射极以及位于块体区的与第一侧相对的第二侧上的不同且分隔开的基极及集电极-发射极的结型晶体管。当通过外部驱动器恰当配置时，电流可在任一方向上选择性地流动穿过B-TRAN，且因此B-TRAN装置被视为双向装置。基于双向性，集电极-发射极是被视为集电极(例如，电流流动至B-TRAN中)还是发射极(例如，电流自B-TRAN流出)取决于所施加外部电压及因此电流流动穿过B-TRAN的方向。
对于NPN型装置，半导体衬底的每一侧上的集电极-发射极区可被视为与块体区形成PN结。一种制造性能测试是确定半导体衬底的每一侧上的PN结的反向偏置击穿电压。如果PN结的反向击穿电压太低，那么B-TRAN的总体性能可降级。
发明内容
一个实例是一种半导体装置，其包括：发射极区，其界定呈具有平行边的长圆形形状的内边界，且所述长圆形具有各自具有半径的第一半球形端及第二半球形端；基极区，其具有第一端、与所述第一端相对的第二端，及基极长度，所述基极区安置于所述长圆形内，其中所述基极长度平行于所述平行边且在所述平行边之间居中，所述第一端与所述第一半球形端间隔开第一间隙，所述第一间隙比所述半径大超过制造公差，且所述第二端与所述第二半球形端间隔开第二间隙，所述第二间隙比所述半径大超过所述制造公差。
在所述实例半导体装置中，所述第一间隙可比所述半径长至少百分之五十(50％)。在所述实例半导体装置中，所述第一间隙可比所述半径长至少百分之百(100％)。
所述实例半导体装置可进一步包括：基极接点，其通过穿过电介质的基极窗口电耦合到所述基极区，所述基极接点界定与所述基极长度平行的长度以及第一终点，所述第一终点为最接近于所述第一端的终点，所述第一终点与所述第一端间隔开至少等于所述半径的缩进距离。所述缩进距离可比所述半径长至少百分之五十(50％)。所述缩进距离可比所述半径长至少百分之百(100％)。
所述实例半导体装置可进一步包括下部侧，所述下部侧包括发射极区及基极区，且所述半导体装置可界定双向双基极双极结型晶体管。
在所述实例半导体装置中，所述基极区可为P型，且所述发射极区可为N型。
所述实例半导体装置可进一步包括环绕所述基极区的电介质材料的沟槽。所述沟槽可具有10微米到15微米、包含10微米及15微米的深度，以及3微米到5微米、包含3微米及5微米的宽度。
第二实例半导体装置可包括：发射极区，其界定呈具有平行边的长圆形形状的内边界，且所述长圆形具有各自具有半径的第一及第二半球形端；基极区，其具有第一端、与所述第一端相对的第二端，及基极长度，所述基极区安置于所述长圆形内，其中所述基极长度平行于所述平行边且在所述平行边之间居中，所述第一端与所述第一半球形端间隔开第一间隙，且所述第二端与所述第二半球形端间隔开第二间隙；基极接点，其电耦合到所述基极区，所述基极接点界定与所述基极长度平行的长度以及第一终点，所述第一终点为最接近于所述第一端的终点，所述第一终点与所述第一端间隔开至少等于所述半径的缩进距离。
在所述第二实例半导体装置中，所述缩进距离可比所述半径长至少百分之五十(50％)。在所述第二实例半导体装置中，所述缩进距离可比所述半径长至少百分之百(100％)。
在所述第二实例半导体装置中，所述第一间隙可比所述半径大超过制造公差，且所述第二间隙比所述半径大超过制造公差。所述第一间隙可比所述半径长至少百分之五十(50％)。或者，所述第一间隙可比所述半径长至少百分之百(100％)。
所述第二实例半导体装置可进一步包括下部，所述下部包括发射极区及基极区，且所述半导体装置可界定双向双基极双极结型晶体管。
在所述第二实例半导体装置中，所述基极区可为P型，且所述发射极区可为N型。
所述第二实例半导体装置可进一步包括环绕所述基极区的电介质材料的沟槽。所述沟槽可具有10微米到15微米、包含10微米及15微米的深度，以及3微米到5微米、包含3微米及5微米的宽度。
附图说明
为详细描述实例实施例，现在将参考附图，其中：
图1展示根据至少一些实施例的B-TRAN的一部分的横截面立视图；
图2展示在相关技术装置的构造的中间阶段期间半导体衬底的上部侧的顶视图；
图3展示在构造的中间阶段期间且根据至少一些实施例的半导体衬底的上部侧的顶视图；
图4展示在相关技术装置的构造的中间阶段期间半导体衬底的上部侧的顶视图；
图5展示在构造的中间阶段期间且根据至少一些实施例的半导体衬底的上部侧的顶视图；
图6展示根据至少一些实施例的基本上沿着图5的线6-6截取的横截面图；及
图7展示根据至少一些实施例的B-TRAN的一部分的横截面立视图。
定义
使用各种术语来指代特定系统组件。不同公司可以不同名称指代组件，本文件不打算对在名称上不同但并不在功能上不同的组件之间进行区分。在以下论述中及在权利要求书中，术语“包含”及“包括”是以开放的方式使用，且因此应解释为意指“包含但不限于…”。并且，术语“耦合(couple)”或“耦合(couples)”打算意指间接或直接连接。因此，如果第一装置耦合到第二装置，那么所述连接可通过直接连接或通过经由其它装置及连接的间接连接。
关于所叙述参数的“约”应意指所叙述参数加或减所叙述参数的百分之十(+/-10％)。
“双向双基极双极结型晶体管”应意指在块体区的第一面或第一侧上具有基极及集电极-发射极且在块体区的第二面或第二侧上具有基极及集电极-发射极的结型晶体管。第一侧上的基极及集电极-发射极不同于第二侧上的基极及集电极-发射极。法向于第一侧的指向朝外的向量相对于法向于第二侧的指向朝外的向量指向相反的方向。
“上部基极”应意指双向双基极双极结型晶体管的在晶体管的块体区的第一侧上的基极，且不应解读为暗指基极相对于重力的位置。
“下部基极”应意指双向双基极双极结型晶体管的在晶体管的块体区的与第一侧相对的第二侧上的基极，且不应解读为暗指基极相对于重力的位置。
“上部集电极-发射极”应意指双向双基极双极结型晶体管的在晶体管的块体区的第一侧上的集电极-发射极，且不应解读为暗指基极相对于重力的位置。
“下部集电极-发射极”应意指双向双基极双极结型晶体管的在晶体管的块体区的与第一侧相对的第二侧上的集电极-发射极，且不应解读为暗指基极相对于重力的位置。
具体实施方式
以下论述针对于本发明的各种实施例。尽管这些实施例中的一或多者可为优选的，但所揭露的实施例不应被解释为或以其它方式用于限制包含权利要求书的本发明的范围。另外，所属领域的技术人员将理解，以下描述具有广泛应用，且对任何实施例的论述仅打算为对所述实施例的示范，且不打算暗示包含权利要求书的本发明的范围限制于所述实施例。
各种实例针对于用以减少半导体装置(例如双向双基极双极结型晶体管(B-TRAN))内的结构的端点处的电流拥塞的布局。特定来说，在实例系统中，每一发射极区界定具有呈长圆形形状的内边界的发射极区域，所述长圆形形状具有直边及半球形端。基极区安置于长圆形内，基极区具有基极长度且位于相对的端上。在实例系统中，基极区的端部各自相对于相应半球形端的偏移或间隙的距离大于半球形端的半径。间隙会减少基极区的端部处的电流拥塞，此减少的电流拥塞导致基极区的端部处的较低电场，且因此导致在基极与发射极之间形成结的较大反向偏置击穿电压。说明书首先转向实例B-TRAN装置来引导读者。
图1展示实例B-TRAN的部分横截面立视图。特定来说，图1展示具有上部面或上部侧102及下部面或下部侧104的B-TRAN 100。命名“上部”及“下部”是任意的且仅是为了便于论述而使用。上部侧102与下部侧104面向相反的方向。换句话说，法向于上部侧102的平均高度的指向朝外的向量(所述向量未具体展示)相对于法向于下部侧104的平均高度的指向朝外的向量(所述向量未具体展示)指向相反的方向。
上部侧102包含与漂移区或块体衬底108形成结的集电极-发射极区106。上部侧102进一步界定安置于集电极-发射极区106之间的基极区110。集电极-发射极区106电耦合到集电极-发射极接点112，例如通过覆盖上部侧102的绝缘材料(未具体展示)中的窗口施加的金属材料。类似地，基极区110电耦合到基极接点114，例如通过覆盖上部侧102的绝缘材料(未具体展示)中的窗口施加的金属材料。在图1的视图中，仅展示两个集电极-发射极接点112，且仅展示一个基极接点114；然而，且如下文更详细地论述，在实例系统中，可实施两个或更多个集电极-发射极接点112，且可实施两个或更多个基极接点114。在实例系统中，集电极-发射极接点112耦合在一起以形成上部集电极-发射极116。基极接点114耦合在一起以形成上部基极118。
类似地，下部侧104包含与块体衬底108形成结的集电极-发射极区120，及电耦合到集电极-发射极区120的集电极-发射极接点122。集电极-发射极接点122耦合在一起以形成下部集电极-发射极124。下部侧104包含基极区126及电耦合到基极区126的基极接点128。基极接点128耦合在一起以形成下部基极130。
实例B-TRAN 100是NPN结构，这意味着集电极-发射极区106及120是N型，基极区110及126是P型，且块体衬底108是P型。注意，也预期PNP型B-TRAN装置；然而，为了不过度延长论述，未具体展示PNP型B-TRAN装置。
在实例情形中，与上部侧102相关联的各种结构及掺杂意在为与下部侧104相关联的各种结构及掺杂的镜像。然而，在一些情形中，与上部侧102相关联的各种结构及掺杂是在不同于下部侧104上的各种结构及掺杂的时间构造，且因此两个侧之间可存在结构及掺杂方面的细微差异。由此，所述差异可归因于制造公差内的变化，但这不会不利地影响作为双向双基极双极结型晶体管的装置的操作。
图2展示在相关技术装置的构造的中间阶段期间半导体衬底的上部侧的顶视图。特定来说，图2中可见发射极区200。发射极区200界定未掺杂的数个内部区作为发射极区，例如内部区202。在实例内部区202内界定基极区204。在相关技术装置中，基极区204与环绕的发射极区200之间的分隔S是均匀的，如所展示。换句话说，基极区204的端部之间的分隔S与沿着基极区204的长尺寸的分隔S相同。
然而，事实证明，构造有如图2中所展示的布局的装置具有低于预期的反向偏置击穿电压及高于预期的反向偏置泄漏电流。作为实例，考虑基极区204是P型区，且发射极区200是N型区。因此，尽管作为较大总体结构的部分，基极区204到发射极区200可被视为形成PN结(例如，二极管)。在制造的中间阶段期间，可测试装置的各种性质，例如由基极区204及发射极区200形成的PN结的正向电压降及反向偏置击穿电压。具有如图2中所展示的布局的相关技术结构的测试指示低于预期的反向偏置击穿电压及对应增加的反向偏置泄漏电流。
本说明书的发明人发现，低于预期的反向偏置击穿电压及对应增加的反向偏置泄漏电流可至少部分地归因于发射极区200与基极区204之间的布局。特定来说，本说明书的发明人发现，在基极区204的端部处(例如在位置206处)实施与沿着基极区204的长尺寸实施的相同的分隔S会导致与直区域(例如在位置208处)相比增加的电场强度。换句话说，基极区204与发射极区200之间的均匀分隔S致使在端部(例如位置206)处发生电流聚束。可归因于布局而增加的电场强度导致在低于预期的反向偏置电压下发生击穿。即，对于基极区204上的特定所施加电压，位置206处的电场强度将高于沿着直部分(例如在位置208处)的电场强度。结果是低于期望的反向偏置击穿电压(例如，在30V到40V而非设计的60V到90V下发生击穿)。
图3展示在构造的中间阶段期间且根据至少一些实施例的半导体衬底的上部侧102的顶视图。再次，展示上部侧102是任意的，因为在对称的装置中，上部侧102与下部侧104(图1)看起来是相同的。对于上下文，图1的横截面图可视为已沿着图3的线1-1截取；然而，注意，图3展示在进行金属沉积以形成集电极-发射极接点112(图1)及基极接点114(图1)之前半导体衬底的上部侧102。
特定来说，图3中可见集电极-发射极区106。集电极-发射极区106界定未掺杂的数个内部区作为集电极-发射极区，例如内部区300。每一内部区300由集电极-发射极区106的内边界(例如内边界302)界定。在一些情形中，内边界302是形成集电极-发射极区106的经掺杂区的内部边界。在实例情形中，且如所展示，内边界302界定包括第一直边304的赛道形图案或长圆形，所述第一直边平行于第二直边306且相对于所述第二直边偏移。实例直边304及306各自界定沿着其直部分的长度Ls，如图中所展示。实例内边界302进一步界定第一半球形端308及与第一半球形端308相对的第二半球形端310。参考半球形端308作为代表，半球形端308界定曲率中心312及曲率半径314。也就是说，曲率半径314扫出并界定长圆形的半球形端308的外边界。由此，直边304与306之间的总距离D(垂直于所述边而测量)是曲率半径314的两倍。再次，半球形端308代表所有半球形端。
图3进一步展示安置于每一内部区内的相应基极区。参考内部区300作为代表，基极区110安置于内部区300内。实例基极区110包括与半球形端308相关联的第一端316、与第一端316相对且与半球形端310相关联的第二端318，以及平行于直边304及306而测量的基极长度LB。如所展示，实例基极区110安置于所述长圆形内，其中基极长度LB平行于直边304及306且在所述直边之间居中。在一些情形中，基极区110的外边界320是形成基极区110的经掺杂区的外边界。在所展示的实例中，基极区110的外边界320自身界定长圆形，所述长圆形具有彼此平行地延续的直边，且具有修圆或半球形的端316及318。
根据各种实例，第一端316与半球形端308间隔开大于曲率半径314的第一间隙G1。类似地，第二端318与半球形端310间隔开大于曲率半径314的第二间隙G2。在一些情形中，间隙G1与G2约相同。换句话说，在实例情形中，基极区110的布局经设计及构造使得端316及318各自具有分别大于界定半球形端308及310的曲率半径的空隙或间隙，且所述间隙比所述曲率半径大超过装置的制造公差(例如，大于1微米)。假设所有曲率半径为相同长度(未严格要求)，且进一步假设所有间隙为相同长度(未严格要求)，那么间隙可比曲率半径长至少50％(例如，间隙＝半径x 1.5)，在一些情形中，比曲率半径长100％(例如，间隙＝半径x2.0)。
通过使用比相关联半球形端的曲率半径大的间隙，电场强度可与具有约等于曲率半径的间隙相比较低。此外，基极区110的端部处(例如，超出基极区110的边界1微米)的较低电场强度可使所述电场强度与沿着基极区110的外边界320的直边的电场强度约相同。较低电场强度会减少在基极区110的端部处开始发生击穿的机率，且会减少泄漏电流。
在一些实例中，仅使用间隙来解决反向偏置击穿电压可为足够的。然而，本说明书的发明人相信，其它因素也可导致小于预期的反向偏置击穿，例如与实例基极区110相关联的金属接点的放置。
图4展示在相关技术装置的构造的中间阶段期间半导体衬底的上部侧的顶视图。特定来说，图4中可见发射极区200，以及未掺杂的作为发射极区的数个内部区，例如内部区202。在实例内部区202内界定基极区204；然而，基极区204仅在图4中部分地可见，因为基极接点400部分地遮掩了基极区204。类似地，图4中可见数个发射极接点402。在相关技术装置中，基极区204与环绕的发射极区200之间的分隔S是均匀的，如所展示。此外，基极接点400的最接近于发射极区200的半球形部分的端部相对于发射极区200的半球形部分具有约相同的分隔S。换句话说，基极接点400的端部与发射极区200的相关联半球形部分之间的分隔S与沿着基极接点400及基极区204的长尺寸的分隔S约相同。
本说明书的发明人相信，使基极接点400的端部与基极区204的端部非常接近(如果不是同延伸的话)可导致小于预期的反向偏置击穿电压。特定来说，在基极接点400电耦合到基极区204的情况下，注入到基极区204中的电荷载子(例如，电子)在所述电荷载子传播到基极区204的端部时不经历明显的电压降。基极区204的端部处的电压越高，与基极区的端部处的电流拥塞相关联的电场越大。此外，金属基极接点400中的电荷载子也相对于发射极区200的半球形部分形成电场，且虽然那些电荷载子可不直接横穿围绕基极区204的耗尽区，但额外电场可使基极区204与发射极区200之间的耗尽区内的击穿加快。
图5展示在构造的中间阶段期间且根据至少一些实施例的半导体衬底的上部侧102的顶视图。再次，展示上部侧102是任意的，因为在对称的装置中，上部侧102与下部侧104(图1)看起来是相同的。对于上下文，图1的横截面图可视为已沿着图5的线1-1截取，图5包含基极及集电极-发射极接点。
特定来说，图5中可见集电极-发射极区106。集电极-发射极区106界定未掺杂的数个内部区作为集电极-发射极区，例如实例内部区300。每一内部区300由集电极-发射极区106的内边界302界定。如先前所述，内边界302可为形成集电极-发射极区106的经掺杂区的内部边界。且如先前所述，实例内边界302界定包含直边304及306以及实例半球形端308的长圆形形状。参考半球形端308作为代表，半球形端308界定曲率中心312及曲率半径314。也就是说，曲率半径314扫出并界定长圆形在实例半球形端308处的外边界。如在现有实例中，第一端316与半球形端308间隔开大于曲率半径314的第一间隙G1。换句话说，在实例情形中，基极区110的布局经设计及构造使得实例端316具有大于界定实例半球形端308的曲率半径的间隙G1。
图5中进一步可见多个基极接点，例如基极接点114。实例基极接点114安置于下伏基极区110上方并电耦合到所述下伏基极区。特定来说，在制造期间，可构造集电极-发射极区106及基极区110，且接着可在整个上部侧102上方生长或沉积电介质层(例如，氧化物层)，尽管图5中未具体展示电介质层以便不会遮掩下伏区。使用各种光学光刻及蚀刻技术，可穿过电介质层开通窗口以暴露下伏的集电极-发射极区106及基极区110。接着可在上部侧102上方溅镀或沉积金属层，且因此，金属电接触下伏的区。再次使用各种光学光刻及蚀刻技术，可移除大部分金属，从而仅留下集电极-发射极接点112及基极接点114，如图5中所展示(及未具体编号的其它接点)。实例基极接点114界定与基极长度LB(图3)平行的长度，及第一终点500。第一终点500与基极区110的实例第一端316相关联，且因此与实例半球形端308相关联。更具体来说，第一终点500是耦合到特定下伏基极区110的任何基极接点114的最接近于第一端316的终点。在所展示的实例中，基极接点114与沿着共享基极区110的相关基极接点周期性地分隔开，例如以减小关联于金属层与半导体层之间的基于温度的差异膨胀的应力。然而，在其它情形中，基极接点可为沿着每一相应基极区110且位于其上方的连续结构。
在实例布局中，第一终点500与第一端316间隔开沿着基极区110的长尺寸测量的缩进距离SD，且在一些实例中，缩进距离SD至少等于曲率半径314。假设所有曲率半径为相同长度(未严格要求)，且进一步假设所有缩进距离为相同长度(未严格要求)，那么每一基极接点114的缩进距离SD可比曲率半径长至少百分之五十(50％)(例如，缩进＝半径x1.5)，在一些情形中比曲率半径长百分之百(100％)(例如，缩进＝半径x 2.0)。换句话说，沿着基极区的长尺寸平行地测量，间隙G1与缩进距离SD的和可为曲率半径314的长度的至少2.5倍。
通过使用比相关联半球形端的曲率半径大的缩进距离SD，电场强度可与具有与基极区110同延伸的基极接点114相比较低。一种可能解释是通过使基极接点114具有缩进距离SD(如所展示)，通过基极接点114注入到基极区110中的电荷载子(例如，电子)在穿过基极区110朝向第一端316传播时经历非一般电压降，且其它解释是可能的。因此，所述非一般电压降使第一端316处的电压降低，且因此使基极区110的实例第一端316处(例如，超出基极区110的边界1微米)的电场强度降低。此外，缩进距离SD使来自基极接点114中的电荷载子自身的任何电场贡献降低。较低电场强度会减少在基极区110的端部处开始发生击穿的机率，且还减少泄漏电流。
图6展示基本上沿着图5的线6-6截取的实例横截面图。特定来说，图6展示上部侧102上的集电极-发射极区106的一部分，以及下部侧104上的集电极-发射极区120的一部分。图6进一步展示与半球形端308相关联的内边界302。出于论述的目的，假设曲率中心312如所标记，且因此曲率半径R在曲率中心312与内边界302之间延伸。
图6进一步展示上部侧102上的基极区110及基极接点114的一部分，以及下部侧104上的基极区126及基极接点128的一部分。图6展示在各种实例中，基极区(例如基极区110)可具有大于曲率半径R的间隙G，且在所展示的实例中，间隙G是曲率半径R的约两倍。此外，图6展示在各种实例中，基极接点(例如基极接点114)可具有至少等于曲率半径R的缩进距离SD。
到此所论述的各种实施例已假设，在装置的每一侧上，基极区与集电极-发射极区之间的体积仅包括P型块体衬底。然而，在其它情形中，可存在额外结构。
图7展示实例B-TRAN的部分横截面立视图。特定来说，图1展示具有上部侧102及下部侧104的B-TRAN 100。上部侧102包含与漂移区或块体衬底108形成结的集电极-发射极区106。上部侧102进一步界定安置于集电极-发射极区106之间的基极区110。如先前所述，集电极-发射极区106电耦合到集电极-发射极接点112。类似地，基极区110电耦合到基极接点114。在图7的视图中，仅展示两个集电极-发射极接点112，且仅展示一个基极接点114；然而，在实例系统中，可实施两个或更多个集电极-发射极接点112，且可实施两个或更多个基极接点114。集电极-发射极接点112耦合在一起以形成上部集电极-发射极116。基极接点114耦合在一起以形成上部基极118。
类似地，下部侧104包含与块体衬底108形成结的集电极-发射极区120，及电耦合到集电极-发射极区120的集电极-发射极接点122。集电极-发射极接点122耦合在一起以形成下部集电极-发射极124。下部侧104包含基极区126及电耦合到基极区126的基极接点128。基极接点128耦合在一起以形成下部基极130。如同图1，在图7中，实例B-TRAN 100是NPN结构，因此集电极-发射极区106及120是N型，基极区110及126是P型，且块体衬底108是P型。注意，也预期PNP型B-TRAN装置；然而，为了不过度延长论述，未具体展示PNP型B-TRAN装置。
仍参考图7，实例B-TRAN 100进一步包括位于基极区与集电极-发射极区之间的额外结构。首先参考上部侧102，沟槽700位于基极区110与环绕的集电极-发射极区106之间。在实例情形中，沟槽可具有介于10微米与15微米之间且包含10微米及15微米的深度，尽管预期具有足以“在”相应区的底部“之下”的深度的其它沟槽深度。此外，在实例情形中，沟槽700具有介于3微米与5微米之间且包含3微米及5微米的宽度，尽管再次，预期较大及较小宽度。在实例情形中，沟槽包括使基极区110与集电极-发射极区106电绝缘的电介质材料(例如，氧化物)。沟槽700可与上文所论述的间隙及缩进一起用于提高或增加实例B-TRAN 100的反向偏置击穿电压且减少泄漏电流。
类似地，对于下部侧104，实例B-TRAN 100包括位于基极区与集电极-发射极区之间的额外结构。在实例中，沟槽702位于基极区126与环绕的集电极-发射极区120之间。如同上部侧102，沟槽702可具有介于10微米与15微米之间且包含10微米及15微米的深度，以及介于3微米与5微米之间且包含3微米及5微米的宽度。实例沟槽填充有使基极区126与集电极-发射极区120电绝缘的电介质材料(例如，氧化物)。沟槽702可与上文所论述的间隙及缩进一起用于提高或增加实例B-TRAN 100的反向偏置击穿电压且减少泄漏电流。
在图7的实例横截面图中，沟槽700及702横跨位于相同侧上的每一基极区与环绕的集电极-发射极区之间的体积。然而，在其它情形中，沟槽700及702可仅横跨所述体积的一部分。在一个实例情形中，沟槽包围且邻接或紧密邻接基极区，且因此额外耗尽区可从每一沟槽的外侧表面延伸到环绕的集电极-发射极区。
以上论述意在说明本发明的原理及各种实施例。一旦完全了解以上揭露内容，所属领域的技术人员便将明了众多变化及修改。举例来说，可针对具有交叉指型结构的任何半导体装置实施各种结构。打算将所附权利要求书解释为囊括所有此类变化及修改。

Claims (20)

1.一种半导体装置，其包括：
发射极区，其界定呈具有平行边的长圆形形状的内边界，且所述长圆形具有各自具有半径的第一半球形端及第二半球形端；
基极区，其具有第一端、与所述第一端相对的第二端，及基极长度，所述基极区安置于所述长圆形内，其中所述基极长度平行于所述平行边且在所述平行边之间居中，所述第一端与所述第一半球形端间隔开第一间隙，所述第一间隙比所述半径大超过制造公差，且所述第二端与所述第二半球形端间隔开第二间隙，所述第二间隙比所述半径大超过所述制造公差。
2.根据权利要求1所述的半导体装置，其中所述第一间隙比所述半径长至少百分之五十(50％)。
3.根据权利要求1所述的半导体装置，其中所述第一间隙比所述半径长至少百分之百(100％)。
4.根据权利要求1所述的半导体装置，其进一步包括：
基极接点，其通过穿过电介质的基极窗口电耦合到所述基极区，所述基极接点界定与所述基极长度平行的长度以及第一终点，所述第一终点为最接近于所述第一端的终点，所述第一终点与所述第一端间隔开至少等于所述半径的缩进距离。
5.根据权利要求4所述的半导体装置，其中所述缩进距离比所述半径长至少百分之五十(50％)。
6.根据权利要求4所述的半导体装置，其中所述缩进距离比所述半径长至少百分之百(100％)。
7.根据权利要求1所述的半导体装置，其进一步包括：
下部侧，其包括发射极区及基极区；
所述半导体装置界定双向双基极双极结型晶体管。
8.根据权利要求1所述的半导体装置，其进一步包括其中所述基极区是P型，且所述发射极区是N型。
9.根据权利要求1所述的半导体装置，其进一步包括环绕所述基极区的电介质材料的沟槽。
10.根据权利要求9所述的半导体装置，其中所述沟槽具有10微米到15微米、包含10微米及15微米的深度，以及3微米到5微米、包含3微米及5微米的宽度。
11.一种半导体装置，其包括：
发射极区，其界定呈具有平行边的长圆形形状的内边界，且所述长圆形具有各自具有半径的第一及第二半球形端；
基极区，其具有第一端、与所述第一端相对的第二端，及基极长度，所述基极区安置于所述长圆形内，其中所述基极长度平行于所述平行边且在所述平行边之间居中，所述第一端与所述第一半球形端间隔开第一间隙，且所述第二端与所述第二半球形端间隔开第二间隙；
基极接点，其电耦合到所述基极区，所述基极接点界定与所述基极长度平行的长度以及第一终点，所述第一终点为最接近于所述第一端的终点，所述第一终点与所述第一端间隔开至少等于所述半径的缩进距离。
12.根据权利要求11所述的半导体装置，其中所述缩进距离比所述半径长至少百分之五十(50％)。
13.根据权利要求11所述的半导体装置，其中所述缩进距离比所述半径长至少百分之百(100％)。
14.根据权利要求11所述的半导体装置，其进一步包括所述第一间隙比所述半径大超过制造公差，且所述第二间隙比所述半径大超过制造公差。
15.根据权利要求14所述的半导体装置，其中所述第一间隙比所述半径长至少百分之五十(50％)。
16.根据权利要求14所述的半导体装置，其中所述第一间隙比所述半径长至少百分之百(100％)。
17.根据权利要求11所述的半导体装置，其进一步包括：
下部，其包括发射极区及基极区；
所述半导体装置界定双向双基极双极结型晶体管。
18.根据权利要求11所述的半导体装置，其进一步包括其中所述基极区是P型，且所述发射极区是N型。
19.根据权利要求11所述的半导体装置，其进一步包括环绕所述基极区的电介质材料的沟槽。
20.根据权利要求19所述的半导体装置，其中所述沟槽具有10微米到15微米、包含10微米及15微米的深度，以及3微米到5微米、包含3微米及5微米的宽度。
CN202180077338.5A 2020-11-19 2021-11-11 用以减少端点处的电流拥塞的布局 Pending CN116670833A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US202063116078P 2020-11-19 2020-11-19
US63/116,078 2020-11-19
PCT/US2021/058915 WO2022108814A1 (en) 2020-11-19 2021-11-11 Layout to reduce current crowding at endpoints

Publications (1)

Publication Number Publication Date
CN116670833A true CN116670833A (zh) 2023-08-29

Family

ID=81587927

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180077338.5A Pending CN116670833A (zh) 2020-11-19 2021-11-11 用以减少端点处的电流拥塞的布局

Country Status (6)

Country Link
US (1) US11777018B2 (zh)
EP (1) EP4248495A4 (zh)
JP (1) JP2024500290A (zh)
CN (1) CN116670833A (zh)
GB (1) GB2616379A (zh)
WO (1) WO2022108814A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11069797B2 (en) 2016-05-25 2021-07-20 Ideal Power Inc. Ruggedized symmetrically bidirectional bipolar power transistor
WO2023018769A1 (en) 2021-08-10 2023-02-16 Ideal Power Inc. System and method for bi-directional trench power switches

Family Cites Families (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5352924A (en) 1993-04-14 1994-10-04 Texas Instruments Incorporated Bipolar layout for improved performance
JPH06328385A (ja) * 1993-05-20 1994-11-29 Fanuc Ltd 産業用ロボットの視覚センサの姿勢制御方法
EP1193766A4 (en) * 1999-04-30 2007-05-30 Rohm Co Ltd SEMICONDUCTOR ASSEMBLY WITH BIPOLAR TRANSISTORS
US7091556B2 (en) * 2003-12-24 2006-08-15 Texas Instruments Incorporated High voltage drain-extended transistor
US7598521B2 (en) * 2004-03-29 2009-10-06 Sanyo Electric Co., Ltd. Semiconductor device in which the emitter resistance is reduced
US7095094B2 (en) * 2004-09-29 2006-08-22 Agere Systems Inc. Multiple doping level bipolar junctions transistors and method for forming
US9322219B2 (en) * 2011-12-05 2016-04-26 Smith International, Inc. Rolling cutter using pin, ball or extrusion on the bit body as attachment methods
US9755018B2 (en) * 2011-12-12 2017-09-05 Cree, Inc. Bipolar junction transistor structure for reduced current crowding
GB201621043D0 (en) 2016-12-12 2017-01-25 Wood John Ultra-lateral power transistor and driver structures
GB2524699C (en) 2013-02-07 2018-11-14 Wood John A bipolar junction transistor structure
US10700216B2 (en) 2013-02-07 2020-06-30 John Wood Bidirectional bipolar-mode JFET driver circuitry
US10049884B2 (en) 2013-02-07 2018-08-14 John Wood Anodic etching of substrates
US9685502B2 (en) * 2013-02-07 2017-06-20 John Wood Bipolar junction transistor structure
US11101372B2 (en) 2013-02-07 2021-08-24 John Wood Double-sided vertical power transistor structure
US10374070B2 (en) 2013-02-07 2019-08-06 John Wood Bidirectional bipolar-mode JFET driver circuitry
US9742385B2 (en) 2013-06-24 2017-08-22 Ideal Power, Inc. Bidirectional semiconductor switch with passive turnoff
US9799731B2 (en) * 2013-06-24 2017-10-24 Ideal Power, Inc. Multi-level inverters using sequenced drive of double-base bidirectional bipolar transistors
US9786773B2 (en) 2015-01-09 2017-10-10 Ideal Power, Inc. Thin-substrate double-base high-voltage bipolar transistors
US9900002B2 (en) 2013-06-24 2018-02-20 Ideal Power, Inc. Methods of operating a double-base-contact bidirectional bipolar junction transistor
AU2014302625B2 (en) 2013-06-24 2017-05-11 Ideal Power Inc. Systems, circuits, devices, and methods with bidirectional bipolar transistors
US9419087B2 (en) * 2013-11-04 2016-08-16 Taiwan Semiconductor Manufacturing Company, Ltd. Bipolar junction transistor formed on fin structures
US9355853B2 (en) 2013-12-11 2016-05-31 Ideal Power Inc. Systems and methods for bidirectional device fabrication
US11637016B2 (en) * 2013-12-11 2023-04-25 Ideal Power Inc. Systems and methods for bidirectional device fabrication
EP3075009A4 (en) 2014-01-16 2017-01-18 Ideal Power Inc. Structures and methods with reduced sensitivity to surface charge
JP6566512B2 (ja) * 2014-04-15 2019-08-28 ローム株式会社 半導体装置および半導体装置の製造方法
DE102014113989B4 (de) * 2014-09-26 2020-06-04 Infineon Technologies Ag Verfahren zur Herstellung eines Bipolartransistors
CN106796951B (zh) 2014-10-13 2020-08-18 理想能量有限公司 双基极双向双极晶体管两个相对表面上的场板：器件、方法和系统
US9899868B2 (en) 2014-10-31 2018-02-20 Ideal Power, Inc. Smart transfer switch devices, systems, and methods using double-base bipolar transistors
KR102450784B1 (ko) 2014-11-06 2022-10-05 아이디얼 파워 인크. 이중-베이스 양극성 접합 트랜지스터의 최적화된 동작을 갖는 회로, 방법 및 시스템
GB2534818A (en) 2014-11-18 2016-08-03 Ideal Power Inc Methods, systems, and devices for active charge control diodes
US9787298B2 (en) 2014-11-18 2017-10-10 Ideal Power, Inc. Operation of double-base bipolar transistors with additional timing phases at switching transitions
US9679999B2 (en) 2015-04-02 2017-06-13 Ideal Power, Inc. Bidirectional bipolar transistors with two-surface cellular geometries
US20160344300A1 (en) 2015-05-18 2016-11-24 Ideal Power Inc. Synergistic Applications of Multi-ON-Mode Bidirectional Bipolar Switch
US20160380086A1 (en) * 2015-06-25 2016-12-29 Polar Semiconductor, Llc Device parameter normalization about a periphery of a non-circular emitter of a lateral bipolar transistor
GB2546475B (en) 2015-12-16 2020-12-02 Wood John Ultra-Lateral Power Transistor amd Driver structures
JP2017112219A (ja) * 2015-12-16 2017-06-22 セイコーエプソン株式会社 半導体装置及びその製造方法
JP6858413B2 (ja) 2016-03-15 2021-04-14 アイディール パワー インコーポレイテッド 偶発的なターンオンを防止する受動素子を備える二重ベース接続バイポーラトランジスタ
US11069797B2 (en) 2016-05-25 2021-07-20 Ideal Power Inc. Ruggedized symmetrically bidirectional bipolar power transistor

Also Published As

Publication number Publication date
US20220157974A1 (en) 2022-05-19
WO2022108814A1 (en) 2022-05-27
US11777018B2 (en) 2023-10-03
GB2616379A (en) 2023-09-06
GB202308821D0 (en) 2023-07-26
JP2024500290A (ja) 2024-01-09
EP4248495A1 (en) 2023-09-27
EP4248495A4 (en) 2024-10-23

Similar Documents

Publication Publication Date Title
US8242572B2 (en) Semiconductor apparatus
CN1333466C (zh) 沟槽半导体器件及其制造
CN116670833A (zh) 用以减少端点处的电流拥塞的布局
JP2003523088A (ja) 絶縁ゲート電界効果デバイス
US20080290461A1 (en) Deep trench isolation for power semiconductors
JP2014060362A (ja) 半導体装置
US20060076621A1 (en) Lateral semiconductor transistor
KR102383199B1 (ko) 반도체 장치
US7829972B2 (en) Edge termination structure for semiconductor components
US10147785B2 (en) High-voltage superjunction field effect transistor
CN116190374A (zh) 使谐波失真最小化的具有隔离结构布局的esd保护器件
JP2019161079A (ja) 炭化珪素半導体装置および炭化珪素半導体回路装置
CN113540242B (zh) 半导体装置
US20240113210A1 (en) System and method for bi-directional trench power switches
CN110120414A (zh) 晶体管结构
US6911693B2 (en) MOS transistor device
US7723198B2 (en) Integrated semiconductor cascode circuit for high-frequency applications
US8772903B2 (en) Semiconductor device with reduced potential between adjacent floating regions
CN110838486B (zh) 功率晶体管元件
CN114497219A (zh) 半导体装置
US20070290226A1 (en) Method for producing a semiconductor arrangement, semiconductor arrangement and its application
US20230134063A1 (en) Electronic device comprising transistors
JP7404601B2 (ja) 半導体集積回路
US12125923B2 (en) High voltage diode on SOI substrate with trench-modified current path
CN110612598B (zh) 半导体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination