CN116666373A - 集成电路器件及其形成方法 - Google Patents

集成电路器件及其形成方法 Download PDF

Info

Publication number
CN116666373A
CN116666373A CN202310154810.1A CN202310154810A CN116666373A CN 116666373 A CN116666373 A CN 116666373A CN 202310154810 A CN202310154810 A CN 202310154810A CN 116666373 A CN116666373 A CN 116666373A
Authority
CN
China
Prior art keywords
substrate
integrated circuit
bond pad
bond
circuit device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310154810.1A
Other languages
English (en)
Inventor
洪炳鹤
孙吉焕
黄寅灿
任廷爀
徐康一
朴世韩
李昇映
咸富铉
李长根
郑明勋
尹承灿
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US17/738,393 external-priority patent/US20230275021A1/en
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN116666373A publication Critical patent/CN116666373A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5286—Arrangements of power or ground buses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本公开提供了集成电路器件及其形成方法。集成电路器件可以包括晶体管、无源器件、在晶体管和无源器件之间延伸的基板、以及电源轨。无源器件可以与基板间隔开。无源器件和电源轨中的每个可以具有面对基板的第一表面，并且无源器件的第一表面比电源轨的第一表面更靠近基板。

Description

集成电路器件及其形成方法
技术领域
本公开总地涉及电子领域，更具体地，涉及包括堆叠元件的集成电路器件。
背景技术
已经提出集成电路器件的各种结构以及形成集成电路器件的方法，以通过简化器件制造的工艺线中段(MOL)部分或工艺线后端(BEOL)部分来提高其集成密度。例如，已经提出一种接合工艺，其中包括元件(例如，晶体管、二极管或电阻器)的两个分离的基板彼此附接。
发明内容
根据本发明的一些实施方式，集成电路器件可以包括晶体管、无源器件、在晶体管和无源器件之间延伸的基板、以及电源轨。无源器件可以与基板间隔开。无源器件和电源轨中的每个可以具有面对基板的第一表面，并且无源器件的第一表面比电源轨的第一表面更靠近基板。
根据本发明的一些实施方式，集成电路器件可以包括：晶体管，包括源极/漏极区；无源器件；第一基板，在晶体管和无源器件之间延伸；第二基板，在第一方向上与第一基板间隔开；以及第一接合焊盘和第二接合焊盘，在第一基板和第二基板之间。无源器件可以包括在第二基板中的部分。第一接合焊盘可以电连接到晶体管的源极/漏极区，第二接合焊盘可以电连接到无源器件的所述部分。
根据本发明的一些实施方式，形成集成电路器件的方法可以包括提供第一结构和第二结构。第一结构可以包括晶体管、第一接合焊盘、在晶体管和第一接合焊盘之间延伸的第一基板，第二结构可以包括第二基板和第二接合焊盘。所述方法还可以包括将第一结构附接到第二结构。在将第一结构附接到第二结构之后，第一接合焊盘可以接触第二接合焊盘。此外，所述方法可以包括在将第一结构附接到第二结构之前或之后在第二基板中形成无源器件的部分。
附图说明
图1示出根据本发明的一些实施方式的集成电路器件的剖视图。
图2是根据本发明的一些实施方式的集成电路器件的区域1中的第一结构的剖视图。
图3是根据本发明的一些实施方式的集成电路器件的第二结构的剖视图。
图4是根据本发明的一些实施方式的集成电路器件的第二结构的剖视图。
图5是根据本发明的一些实施方式的集成电路器件的第二结构的剖视图。
图6是根据本发明的一些实施方式的形成集成电路器件的方法的流程图。
图7至图12是示出根据本发明的一些实施方式的形成集成电路器件的方法的剖视图。
具体实施方式
根据本发明的一些实施方式，集成电路器件可以通过接合工艺形成，并可以包括堆叠元件(例如，晶体管、二极管或电阻器)。集成电路器件可以是单个集成电路器件(例如，单个芯片或单个封装)，在其中所有的堆叠元件通过提供在该集成电路器件中的导电元件(例如，导线、接触插塞或通路)连接。在一些实施方式中，集成电路器件可以包括通过接合工艺彼此附接的第一结构和第二结构。第一结构可以包括第一基板和形成在第一基板上的单片堆叠晶体管结构，第二结构可以包括第二基板和形成在第二基板上的各种无源器件。
在一些实施方式中，集成电路器件的无源器件可以形成在第二结构的第二基板上和/或中。因此，用于第一结构的制造工艺的工艺线后端(BEOL)部分可以被简化，并且第二基板可以具有足以在其中形成无源器件的各种掺杂区域的厚度，因为可以与第一基板的厚度无关地提供第二基板的该厚度。在一些实施方式中，第一结构可以不包括集成电路器件的无源器件。
图1示出根据本发明的一些实施方式的集成电路器件的剖视图。集成电路器件可以包括区域1和区域2。在一些实施方式中，区域1和区域2可以在水平方向(例如，第一方向D1和第二方向D2)上彼此间隔开。区域1可以包括各种标准单元(例如，逻辑单元)。标准单元可以包括例如反相器、2输入NAND门、3输入NAND门、2输入NOR门、3输入NOR门、与或反相器(AOI)、或与反相器(OAI)、XNOR门、XOR门、多路复用器(MUX)、锁存器、或D触发器。区域2可以包括无源器件，诸如电阻器、二极管、双极结型晶体管、或静电放电(ESD)保护电路。
集成电路器件的区域1可以包括第一结构ST1的第一部分和第二结构ST2的第一部分。集成电路器件的区域2可以包括第一结构ST1的第二部分和第二结构ST2的第二部分。第一结构ST1和第二结构ST2可以在垂直方向(例如，第三方向D3)上堆叠。
第一结构ST1可以包括第一基板110。水平方向可以平行于第一基板110的彼此相对的两个表面(例如，图8中的第一表面S1和第二表面S2)中的一个。垂直方向可以垂直于第一基板110的那些彼此相对的表面中的一个。第二结构ST2可以包括第二基板210。第一基板110和第二基板210可以彼此平行地延伸。第一基板110和第二基板210中的每个可以包括一种或更多种半导体材料，例如Si、Ge、SiGe、GaP、GaAs、SiC、SiGeC和/或InP。在一些实施方式中，第一基板110和第二基板210中的每个可以是体基板(例如，体硅基板)或绝缘体上半导体(SOI)基板。例如，第一基板110和第二基板210中的每个可以是硅晶片。
第一结构ST1还可以包括在区域1中的晶体管128(例如，逻辑单元的晶体管)。晶体管128可以包括有源区124、栅极结构125、分别在栅极结构125的相对两侧上的栅极间隔物126、以及分别与栅极结构125的相对两侧相邻的源极/漏极区127。有源区124可以如图1所示接触第一基板110，或者有源区124可以是第一基板110的由隔离图案(例如，场绝缘体)限定的部分。在一些实施方式中，晶体管128可以是垂直场效应晶体管(VFET)，其包括在垂直方向上彼此间隔开的源极/漏极区，并且源极/漏极区中的一个可以形成在第一基板110中。尽管图1示出具有特定配置的晶体管128，但是应当注意，晶体管128可以是各种类型的晶体管中的任何一种。
栅极结构125可以包括在有源区124上的栅电极以及在有源区124和栅电极之间延伸的栅极绝缘体。例如，栅电极可以包括半导体层(例如，多晶硅层)、功函数层(例如，TiC层、TiAl层、TiAlC层和/或TiN层)和/或金属层(例如，钨层、铝层和/或铜层)，栅极绝缘体可以包括硅氧化物层和/或高k材料层。高k材料层可以包括例如铪硅酸盐、锆硅酸盐、二氧化铪和/或二氧化锆。
栅极间隔物126可以包括绝缘材料(例如，硅氧化物、硅氮化物、硅氮氧化物、硅碳化物和/或低k材料)。低k材料可以包括例如掺氟的二氧化硅、有机硅酸盐玻璃、掺碳的氧化物、多孔二氧化硅、多孔有机硅酸盐玻璃、旋涂有机聚合物电介质和/或旋涂硅基聚合物电介质。源极/漏极区127可以包括例如半导体材料(例如，Si和/或SiGe)和/或杂质(例如，硼、铝、镓、铟、磷、砷、锑、铋和/或锂)。
第一绝缘层120可以提供在第一基板110上，晶体管128可以提供在第一绝缘层120中。第一接触插塞121、第二接触插塞122和第三接触插塞123也可以提供在第一绝缘层120中。在一些实施方式中，第一接触插塞121、第二接触插塞122和第三接触插塞123中的每个可以延伸穿过第一基板110和第一绝缘层120。
第二绝缘层130可以提供在第一绝缘层120上，第一导线131、第二导线132和第三导线133可以提供在第二绝缘层130中。第一导线131、第二导线132和第三导线133可以分别电连接到第一接触插塞121、第二接触插塞122和第三接触插塞123。在一些实施方式中，第一导线131、第二导线132和第三导线133可以分别接触第一接触插塞121、第二接触插塞122和第三接触插塞123。第一导线131可以将源极/漏极区127电连接到第一接触插塞121。
后端金属结构140可以提供在第二绝缘层130上。后端金属结构140可以包括通过BEOL工艺形成的金属通路和金属线。后端金属结构140的金属线中的一些可以在垂直方向上彼此间隔开并可以通过通路彼此电连接。尽管没有示出，但是各种元件(例如，栅电极125和第一导线131)可以电连接到后端金属结构140的金属线中的至少一条。后端金属结构140的金属通路和金属线可以包括例如钌(Ru)、钴(Co)和/或钨(W)。
第一结构ST1还可以包括在第一基板110上延伸的第一接合绝缘体160以及在第一基板110和第一接合绝缘体160之间延伸的第一蚀刻停止层150。在一些实施方式中，第一蚀刻停止层150可以接触第一基板110和/或第一接合绝缘体160。例如，如图1所示，第一蚀刻停止层150的彼此相对的两个表面可以分别接触第一基板110和第一接合绝缘体160。
此外，第一结构ST1可以包括在区域1中的第一接合焊盘161和在区域2中的第二接合焊盘162和第三接合焊盘163。第一接合焊盘161、第二接合焊盘162和第三接合焊盘163中的每个可以延伸穿过第一接合绝缘体160和第一蚀刻停止层150。第一接合焊盘161、第二接合焊盘162和第三接合焊盘163可以分别电连接到第一接触插塞121、第二接触插塞122和第三接触插塞123。在一些实施方式中，第一接合焊盘161、第二接合焊盘162和第三接合焊盘163可以分别接触第一接触插塞121、第二接触插塞122和第三接触插塞123。在一些实施方式中，如图1所示，第一接合焊盘161、第二接合焊盘162和第三接合焊盘163中的每个在水平方向上的宽度可以随着距第一基板110的距离的增大而增大。
第二结构ST2还可以包括无源器件216，该无源器件216包括提供在第二基板210中的掺杂区。在一些实施方式中，无源器件216可以是包括三个掺杂区(即第一掺杂区213、第二掺杂区214和第三掺杂区215)的双极结型晶体管，如图1所示。第一掺杂区213和第三掺杂区215可以具有第一导电类型(例如P型或N型)，第二掺杂区214可以具有与第一导电类型相反的第二导电类型。在一些实施方式中，第一掺杂区213和第三掺杂区215可以是P型区域，第二掺杂区214可以是N型区域。在一些实施方式中，无源器件216可以是仅包括两个掺杂区的二极管，该两个掺杂区具有相反的导电类型。
第二结构ST2还可以包括堆叠在第二基板210上的第三绝缘层220、第二蚀刻停止层250和第二接合绝缘体260。第二蚀刻停止层250可以在第二接合绝缘体260和第三绝缘层220之间延伸。在一些实施方式中，第二蚀刻停止层250的彼此相对的两个表面可以分别接触第二接合绝缘体260和第三绝缘层220，如图1所示。
电阻器结构226可以提供在区域2的第三绝缘层220中。电阻器结构226可以包括电阻器225和在水平方向上彼此间隔开的电阻器接触224。电阻器225可以包括半导体材料和/或金属。电阻器225可以包括与电阻器接触224相同或不同的材料。例如，电阻器225和电阻器接触224可以包括金属层(例如，钌层、钼层、铜层、钴层、铝层和/或钨层)和/或金属氮化物层(例如，钛氮化物层和/或钽氮化物层)。在一些实施方式中，电阻器225可以在垂直方向上具有在从约1纳米(nm)至约15nm的范围内的厚度。例如，电阻器225在垂直方向上的厚度可以在从约5nm至约10nm的范围内。
电阻器225可以如图1所示提供在第三绝缘层220中，或者可以提供在第二基板210中。在一些实施方式中，电阻器225可以包括杂质(例如，硼、铝、镓、铟、磷、砷、锑、铋和/或锂)。电阻器接触224可以如图1所示提供在第三绝缘层220中，或者可以提供在第二基板210中。
此外，第四接触插塞221和第五接触插塞222可以提供在第三绝缘层220中，第四接合焊盘261、第五接合焊盘262和第六接合焊盘263可以提供在第二蚀刻停止层250和第二接合绝缘体260中。第四接触插塞221和第五接触插塞222可以延伸穿过第三绝缘层220和第二基板210并可以分别电连接到第四接合焊盘261和第五接合焊盘262。在一些实施方式中，第四接触插塞221和第五接触插塞222可以分别接触第四接合焊盘261和第五接合焊盘262。电阻器接触224可以分别电连接到第六接合焊盘263。在一些实施方式中，电阻器接触224可以分别接触第六接合焊盘263。
在一些实施方式中，第四接合焊盘261、第五接合焊盘262和第六接合焊盘263中的每个的宽度可以随着距第二基板210的距离的增大而增大，如图1所示。第一接合焊盘161、第二接合焊盘162和第三接合焊盘163可以分别接触第四接合焊盘261、第五接合焊盘262和第六接合焊盘263。如图1所示，第一接合焊盘161和第四接合焊盘261可以统称为第一合并接合焊盘，其在水平方向上的宽度可以随着距第一基板110的距离的增大而增大然后减小。第二接合焊盘162和第五接合焊盘262可以统称为第二合并接合焊盘，其在水平方向上的宽度可以随着距第一基板110的距离的增大而增大然后减小。第三接合焊盘163和第六接合焊盘263可以统称为第三合并接合焊盘，其在水平方向上的宽度可以随着距第一基板110的距离的增大而增大然后减小。
此外，集成电路器件可以包括提供在第二基板210的表面(例如，图11中的第四表面S4)上的第一电源轨311和第二电源轨312。第一电源轨311和第二电源轨312可以提供在第四绝缘层310中。在一些实施方式中，第一电源轨311和第二电源轨312以及第四绝缘层310可以接触第二基板210。第一电源轨311和第二电源轨312中的每个可以沿着标准单元边界之一延伸。在一些实施方式中，第一电源轨311和第二电源轨312中的一个可以电连接到多个单元。例如，第一电源轨311可以分别电连接到包括在多个单元中的源极/漏极区。第一电源轨311和第二电源轨312中的每个可以电连接到具有第一电压(例如，漏极电压)的第一电源或具有第二电压(例如，源极电压)的第二电源。
电力输送网络(PDN)结构324可以提供在第一电源轨311和第二电源轨312上。如图1所示，第一电源轨311和第二电源轨312可以提供在第二基板210和PDN结构324之间。PDN结构324可以包括第五绝缘层320以及提供在第五绝缘层320中的第一电源线321和第二电源线322。第一电源线321可以电连接到第一电源轨311。在一些实施方式中，第一电源线321可以接触第一电源轨311。
第一蚀刻停止层150和第二蚀刻停止层250中的每个可以包括例如硅氮化物层和/或硅氮氧化物层。第一接合绝缘体160可以包括不同于第一蚀刻停止层150的材料，使得第一接合绝缘体160可以相对于第一蚀刻停止层150具有蚀刻选择性。第二接合绝缘体260可以包括不同于第二蚀刻停止层250的材料，使得第二接合绝缘体260可以相对于第二蚀刻停止层250具有蚀刻选择性。第一接合绝缘体160和第二接合绝缘体260中的每个可以包括例如硅氧化物层。
第一至第五接触插塞121、122、123、221和222中的每个、第一至第六接合焊盘161、162、163、261、262和263中的每个、第一电源轨311和第二电源轨312中的每个、以及第一电源线321和第二电源线322中的每个可以是导体，并可以包括导电材料(例如，Ru、Co和/或W)。
第一绝缘层120、第二绝缘层130、第三绝缘层220、第四绝缘层310和第五绝缘层320中的每个可以包括绝缘材料(例如，硅氧化物、硅氮氧化物、硅碳化物和/或低k材料)。
图2是根据本发明的一些实施方式的集成电路器件的区域1中的第一结构ST1'的剖视图。第一结构ST1'可以类似于图1所示的第一结构ST1，主要区别在于第一结构ST1'包括堆叠晶体管结构。
参照图2，堆叠晶体管结构可以包括上晶体管和下晶体管，该下晶体管提供在第一基板110和上晶体管之间。上晶体管可以包括上有源区402U、上栅电极404U和上源极/漏极区406U。上源极/漏极区406U可以分别接触上有源区402U的相对两侧。下晶体管可以包括下有源区402L、下栅电极404L和下源极/漏极区406L。下源极/漏极区406L可以分别接触下有源区402L的相对两侧。尽管图2示出上栅电极404U和下栅电极404L彼此接触，但是在一些实施方式中，上栅电极404U和下栅电极404L可以通过提供在上栅电极404U和下栅电极404L之间的栅极隔离层而彼此分隔开。
集成电路器件还可以包括将上源极/漏极区406U电连接到第一导线131的源极/漏极接触408。在一些实施方式中，源极/漏极接触408可以接触上源极/漏极区406U和/或第一导线131。在一些实施方式中，源极/漏极接触408可以将下源极/漏极区406L(而不是上源极/漏极区406U)电连接到第一导线131。在一些实施方式中，上晶体管和下晶体管可以具有不同的导电类型。例如，上晶体管可以是P型晶体管，下晶体管可以是N型晶体管。
图3是根据本发明的一些实施方式的集成电路器件的第二结构ST2'的剖视图。第二结构ST2'可以类似于图1所示的第二结构ST2，主要区别在于第二结构ST2'不包括第三绝缘层220。在一些实施方式中，无源器件216可以提供在第二基板210中并接触第二蚀刻停止层250，并且电阻器结构226可以提供在第二基板210中。
图4是根据本发明的一些实施方式的集成电路器件的第二结构ST2”的剖视图。第二结构ST2”可以类似于图1中的第二结构ST2，主要区别在于第一电源轨311和第二电源轨312提供在第二基板210中。在一些实施方式中，第一电源轨311的表面和第二电源轨312的表面可以与第二基板210的表面(例如，图11中的第四表面S4)共面。在一些实施方式中，第一电源轨311和第二电源轨312可以通过如下形成：通过去除第二基板210的部分而在第二基板210中形成第一沟槽和第二沟槽，然后分别在第一沟槽和第二沟槽中形成第一电源轨311和第二电源轨312。例如，第一沟槽和第二沟槽可以通过对第二基板210的表面(例如，图11中的第四表面S4)执行蚀刻工艺而形成在第二基板210中。
图5是根据本发明的一些实施方式的集成电路器件的第二结构ST2”'的剖视图。第二结构ST2”'可以类似于图1中的第二结构ST2，主要区别在于无源器件216更靠近第二基板210的第四表面S4(与第二基板210的第三表面S3相比)，并且第五接触插塞222'的部分可以提供在第二基板210中。
图6是根据本发明的一些实施方式的形成集成电路器件的方法的流程图，图7至图12是示出根据本发明的一些实施方式的形成集成电路器件的方法的剖视图。
参照图6至图9，所述方法可以包括提供第一结构ST1(框610)。参照图7，可以在第一基板110的第一表面S1上形成晶体管128，并且可以在晶体管128周围形成第一绝缘层120。第一绝缘层120可以接触第一基板110的第一表面S1。第一基板110可以包括与第一表面S1相对的初始第二表面S2p。可以在第一绝缘层120中形成第一接触插塞121、第二接触插塞122和第三接触插塞123。第一表面S1可以被称为上表面或前侧，初始第二表面S2p可以被称为初始下表面或初始后侧。在一些实施方式中，第一接触插塞121、第二接触插塞122和第三接触插塞123可以延伸穿过第一绝缘层120并可以突出到第一基板110中。
可以在第一绝缘层120上形成第一导线131、第二导线132和第三导线133，并且可以在第一导线131、第二导线132和第三导线133周围形成第二绝缘层130。可以在第二绝缘层130上形成后端金属结构140，然后可以将载体晶片170附接到后端金属结构140。载体晶片170用作机械和操作支撑物。例如，载体晶片170可以由半导体材料(例如，硅)、玻璃和/或石英制成。
参照图8，可以翻转(例如，颠倒)图7所示的结构，并且可以对初始第二表面S2p执行去除第一基板110的下部的工艺(例如，研磨工艺、湿蚀刻工艺和/或干蚀刻工艺)，直到第一接触插塞121、第二接触插塞122和第三接触插塞123被暴露。在去除第一基板110的下部之后，第一接触插塞121的表面、第二接触插塞122的表面和第三接触插塞123的表面可以与第一基板110的第二表面S2共面。第一基板110的第一表面S1和第二表面S2之间的距离(即第一基板110的在去除其下部之后的厚度)可以在50nm至100nm的范围内。第二表面S2可以被称为下表面或后侧。
参照图9，可以在第一基板110的第二表面S2上依次形成第一蚀刻停止层150和第一接合绝缘体160。可以形成第一开口、第二开口和第三开口(每个开口可以延伸穿过第一蚀刻停止层150和第一接合绝缘体160)，并且可以分别在第一开口、第二开口和第三开口中形成第一接合焊盘161、第二接合焊盘162和第三接合焊盘163。第一接合焊盘161的表面、第二接合焊盘162的表面和第三接合焊盘163的表面可以与第一接合绝缘体160的表面共面。
第一蚀刻停止层150可以包括不同于第一接合绝缘体160的材料以相对于第一接合绝缘体160具有蚀刻选择性。在一些实施方式中，第一开口、第二开口和第三开口可以通过两步蚀刻工艺形成，该两步蚀刻工艺包括蚀刻第一接合绝缘体160直到第一蚀刻停止层150被暴露的第一步骤以及蚀刻第一蚀刻停止层150直到第一基板110被暴露的第二步骤。一旦第一蚀刻停止层150被暴露，就停止第一步骤。
参照图6和图10至图12，所述方法还可以包括提供第二结构ST2(框610)。参照图10，可以在第二基板210中形成无源器件216。无源器件216的第一掺杂区213、第二掺杂区214和第三掺杂区215可以通过将杂质注入到第二基板210中来形成。在一些实施方式中，这些杂质可以通过第二基板210的第三表面S3注入。可以在第二基板210的第三表面S3上形成电阻器结构226，并且可以在无源器件216和电阻器结构226上形成第三绝缘层220。第二基板210可以包括与第三表面S3相对的初始第四表面S4p。第三表面S3可以被称为上表面或前侧，初始第四表面S4p可以被称为初始下表面或初始后侧。
仍参照图10，可以在第二基板210的第三表面S3上形成第三绝缘层220。在一些实施方式中，第三绝缘层220可以接触第二基板210的第三表面S3。可以在第三绝缘层220中形成第五接触插塞221和第六接触插塞222。第五接触插塞221和第六接触插塞222可以延伸穿过第三绝缘层220，并且第五接触插塞221的一部分可以突出到第二基板210中。可以在第三绝缘层220上依次形成第二蚀刻停止层250和第二接合绝缘体260。可以形成第四开口、第五开口和第六开口(每个开口可以延伸穿过第二蚀刻停止层250和第二接合绝缘体260)，然后可以分别在第四开口、第五开口和第六开口中形成第四接合焊盘261、第五接合焊盘262和第六接合焊盘263。第四接合焊盘261的表面、第五接合焊盘262的表面和第六接合焊盘263的表面可以与第二接合绝缘体260的表面共面。
第二蚀刻停止层250可以包括不同于第二接合绝缘体260的材料以相对于第二接合绝缘体260具有蚀刻选择性。在一些实施方式中，第四开口、第五开口和第六开口可以通过两步蚀刻工艺形成，该两步蚀刻工艺包括蚀刻第二接合绝缘体260直到第二蚀刻停止层250被暴露的第一步骤以及蚀刻第二蚀刻停止层250直到第三绝缘层220被暴露的第二步骤。一旦第二蚀刻停止层250被暴露，就停止第一步骤。
参照图11，可以翻转(例如，颠倒)图10所示的结构，并且可以对初始第四表面S4p执行去除第二基板210的下部的工艺(例如，研磨工艺、湿蚀刻工艺和/或干蚀刻工艺)，直到第五接触插塞221被暴露。在去除第二基板210的下部之后，第五接触插塞221的表面可以与第二基板210的第四表面S4共面。在第二基板210的第三表面S3和第四表面S4之间的距离(即第二基板210的在去除其下部之后的厚度)可以在50nm至100nm的范围内。在一些实施方式中，在第二基板210的第三表面S3和第四表面S4之间的距离可以比在第一基板110的第一表面S1和第二表面S2之间的距离长。第四表面S4可以被称为下表面或后侧。
参照图6和图12，所述方法还可以包括使用接合工艺将第一结构ST1附接到第二结构ST2(框620)。接合工艺可以包括退火工艺。在将第一结构ST1附接到第二结构ST2之后，第一接合焊盘161、第二接合焊盘162和第三接合焊盘163可以分别接触第四接合焊盘261、第五接合焊盘262和第六接合焊盘263并且第一接合绝缘体160可以接触第二接合绝缘体260。尽管图11示出无源器件216的第一掺杂区213、第二掺杂区214和第三掺杂区215在将第一结构ST1附接到第二结构ST2之前形成，但是在一些实施方式中，第一掺杂区213、第二掺杂区214和第三掺杂区215中的至少一个可以在将第一结构ST1附接到第二结构ST2之后通过经由第二基板210的第四表面S4将杂质注入到第二基板210中来形成。
参照图1和图6，所述方法还可以包括在第二结构ST2上形成第一电源轨311和第二电源轨312(框630)以及在第一电源轨311和第二电源轨312上形成PDN结构324(框640)。例如，第一电源轨311和第二电源轨312以及第四绝缘层310可以形成在第二基板210上。此外，可以在第四绝缘层310上形成第一电源线321和第二电源线322以及第五绝缘层320。在形成PDN结构324之后，可以去除载体晶片170。
这里参照附图描述了示例实施方式。在不脱离本发明的范围的情况下，许多不同的形式和实施方式是可能的。因此，本发明不应被解释为限于这里阐述的示例实施方式。更确切地，提供这些示例实施方式使得本公开将是彻底和完整的，并将本发明的范围传达给本领域技术人员。在附图中，为了清楚起见，层和区域的尺寸和相对尺寸可能被放大。相同的附图标记始终指代相同的元件。
这里参照剖视图描述了本发明的示例实施方式，剖视图是示例实施方式的理想化实施方式和中间结构的示意图。因而，由于例如制造技术和/或公差引起的与图示形状的变化是可预期的。因此，本发明的示例实施方式不应被解释为限于这里示出的特定形状，而是包括例如由制造导致的形状上的偏差，除非上下文清楚地另外指示。
除非另外地定义，否则这里使用的所有术语(包括技术术语和科学术语)具有与本发明所属的领域内的普通技术人员通常理解的相同含义。还将理解的，术语(诸如在常用词典中定义的那些术语)应当被解释为具有与它们在相关领域的背景中的含义一致的含义，并且将不被解释为理想化或过于正式的含义，除非这里明确地如此定义。
这里使用的术语仅是为了描述特定实施方式的目的，而不旨在限制本发明。如这里使用的，单数形式“一”、“一个”和“该”旨在也包括复数形式，除非上下文清楚地另外指示。还将理解，当在本说明书中使用时，术语“包含”、“包含……的”、“包括”和/或“包括……的”指定所阐述的特征、步骤、操作、元件和/或部件的存在，但是不排除一个或更多个其它特征、步骤、操作、元件、部件和/或其组的存在或添加。如这里所用的，术语“和/或”包括一个或更多个相关列出项目的任何和所有组合。
将理解，尽管这里可以使用术语第一、第二等来描述各种元件，但是这些元件不应被这些术语限制。这些术语仅用于将一个元件与另一个区别开。因此，在不脱离本发明的范围的情况下，第一元件可以被称为第二元件。
以上公开的主题将被认为是说明性的，而非限制性的，所附权利要求旨在涵盖落入本发明的范围内的所有这样的修改、改进和其它实施方式。因此，至法律所允许的最大程度，该范围将由对以下权利要求及其等同物的最宽可允许解释来确定，而不应受前述详细描述约束或限制。
本申请要求于2022年2月25日在美国专利和商标局提交且发明名称为“混合多重堆叠的3D器件”的美国临时申请序列号63/313763以及于2022年5月6日在美国专利和商标局提交的美国专利申请第17/738393号的优先权，它们的公开内容通过引用整体地结合于此。

Claims (20)

1.一种集成电路器件，包括：
晶体管；
无源器件；
基板，在所述晶体管和所述无源器件之间延伸；以及
电源轨，
其中所述无源器件与所述基板间隔开，
所述无源器件和所述电源轨中的每个包括面对所述基板的第一表面，以及
所述无源器件的所述第一表面比所述电源轨的所述第一表面更靠近所述基板。
2.根据权利要求1所述的集成电路器件，还包括：
接合绝缘体，在所述基板和所述无源器件之间延伸；
蚀刻停止层，在所述基板和所述接合绝缘体之间延伸；以及
接合焊盘，延伸穿过所述蚀刻停止层和所述接合绝缘体并电连接到所述无源器件。
3.根据权利要求2所述的集成电路器件，其中所述基板、所述蚀刻停止层和所述接合绝缘体在垂直方向上堆叠，以及
随着距所述基板的距离的增大，所述接合焊盘在水平方向上的宽度增大。
4.根据权利要求2所述的集成电路器件，其中所述接合焊盘是第二接合焊盘，并且所述晶体管包括源极/漏极区，以及
所述集成电路器件还包括第一接合焊盘，所述第一接合焊盘延伸穿过所述蚀刻停止层和所述接合绝缘体并电连接到所述晶体管的所述源极/漏极区。
5.根据权利要求4所述的集成电路器件，其中所述蚀刻停止层是第一蚀刻停止层，并且所述第一接合焊盘是第一合并接合焊盘的一部分，以及
所述集成电路器件还包括在所述接合绝缘体和所述无源器件之间延伸的第二蚀刻停止层，以及
所述第一合并接合焊盘进一步延伸穿过所述第二蚀刻停止层。
6.根据权利要求4所述的集成电路器件，其中所述基板、所述蚀刻停止层和所述接合绝缘体在垂直方向上堆叠，
所述第一接合焊盘是第一合并接合焊盘的一部分，以及
随着距所述基板的距离的增大，所述第一接合焊盘在水平方向上的宽度增大然后减小。
7.根据权利要求1所述的集成电路器件，还包括接触插塞，所述接触插塞延伸穿过所述基板并电连接到所述无源器件。
8.根据权利要求7所述的集成电路器件，还包括：
接合绝缘体，在所述基板和所述无源器件之间延伸；和
接合焊盘，在所述接合绝缘体中，
其中所述基板和所述接合绝缘体在垂直方向上堆叠，
所述接触插塞包括与所述接合焊盘的表面接触的表面，以及
所述接合焊盘的所述表面在水平方向上的宽度比所述接触插塞的所述表面在所述水平方向上的宽度宽。
9.一种集成电路器件，包括：
晶体管，包括源极/漏极区；
无源器件；
第一基板，在所述晶体管和所述无源器件之间延伸；
第二基板，在第一方向上与所述第一基板间隔开；以及
第一接合焊盘和第二接合焊盘，在所述第一基板和所述第二基板之间，
其中所述无源器件包括在所述第二基板中的部分，
所述第一接合焊盘电连接到所述晶体管的所述源极/漏极区，以及
所述第二接合焊盘电连接到所述无源器件的所述部分。
10.根据权利要求9所述的集成电路器件，其中所述集成电路器件还包括第一接触插塞，所述第一接触插塞延伸穿过所述第一基板并电连接到所述晶体管的所述源极/漏极区，
所述第一接触插塞包括与所述第一接合焊盘的表面接触的表面，以及
所述第一接合焊盘的所述表面在垂直于所述第一方向的第二方向上的宽度比所述第一接触插塞的所述表面在所述第二方向上的宽度宽。
11.根据权利要求10所述的集成电路器件，还包括第二接触插塞，所述第二接触插塞延伸穿过所述第二基板并电连接到所述第一接触插塞。
12.根据权利要求9所述的集成电路器件，还包括：
第一接触插塞，延伸穿过所述第一基板并电连接到所述晶体管的所述源极/漏极区；和
第二接触插塞，延伸穿过所述第二基板并电连接到所述第一接触插塞，
其中所述第一接合焊盘是接触所述第一接触插塞和所述第二接触插塞两者的第一合并接合焊盘的一部分，以及
随着距所述第一基板的距离的增大，所述第一合并接合焊盘在垂直于所述第一方向的第二方向上的宽度增大然后减小。
13.根据权利要求12所述的集成电路器件，还包括：
第一蚀刻停止层，在所述第一基板上；
第二蚀刻停止层，在所述第一蚀刻停止层和所述第二基板之间；以及
接合绝缘体，在所述第一蚀刻停止层和所述第二蚀刻停止层之间延伸，
其中所述第一合并接合焊盘延伸穿过所述第一蚀刻停止层、所述接合绝缘体和所述第二蚀刻停止层。
14.根据权利要求9所述的集成电路器件，还包括：
接合绝缘体，在所述第一基板和所述第二基板之间延伸；和
蚀刻停止层，在所述接合绝缘体和所述第二基板之间延伸，
其中所述第一接合焊盘是第一合并接合焊盘的一部分，所述第二接合焊盘是第二合并接合焊盘的一部分，以及
所述第一合并接合焊盘和所述第二合并接合焊盘中的每个延伸穿过所述接合绝缘体和所述蚀刻停止层。
15.根据权利要求14所述的集成电路器件，其中随着距所述第一基板的距离的增大，所述第一合并接合焊盘在垂直于所述第一方向的第二方向上的宽度增大然后减小。
16.根据权利要求9所述的集成电路器件，还包括电源轨，
其中所述第二基板在所述第一基板和所述电源轨之间延伸。
17.根据权利要求16所述的集成电路器件，其中所述无源器件和所述电源轨中的每个包括面对所述第一基板的第一表面，以及
所述无源器件的所述第一表面比所述电源轨的所述第一表面更靠近所述第一基板。
18.一种形成集成电路器件的方法，所述方法包括：
提供第一结构和第二结构，其中所述第一结构包括晶体管、第一接合焊盘、在所述晶体管和所述第一接合焊盘之间延伸的第一基板，所述第二结构包括第二基板和第二接合焊盘；
将所述第一结构附接到所述第二结构，其中，在将所述第一结构附接到所述第二结构之后，所述第一接合焊盘接触所述第二接合焊盘；以及
在将所述第一结构附接到所述第二结构之前或之后，在所述第二基板中形成无源器件的部分。
19.根据权利要求18所述的方法，还包括形成电源轨，其中所述第二基板在所述第一接合焊盘和所述电源轨之间延伸。
20.根据权利要求18所述的方法，其中所述无源器件的所述部分电连接到所述第二接合焊盘，以及
所述第一结构还包括电连接到所述第二接合焊盘的导电接触插塞。
CN202310154810.1A 2022-02-25 2023-02-22 集成电路器件及其形成方法 Pending CN116666373A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US63/313,763 2022-02-25
US17/738,393 2022-05-06
US17/738,393 US20230275021A1 (en) 2022-02-25 2022-05-06 Integrated circuit devices including stacked elements and methods of forming the same

Publications (1)

Publication Number Publication Date
CN116666373A true CN116666373A (zh) 2023-08-29

Family

ID=87719535

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310154810.1A Pending CN116666373A (zh) 2022-02-25 2023-02-22 集成电路器件及其形成方法

Country Status (1)

Country Link
CN (1) CN116666373A (zh)

Similar Documents

Publication Publication Date Title
JP7207861B2 (ja) 静電放電保護構造を含む半導体デバイス
US7910962B2 (en) SOI trench lateral IGBT
TWI409946B (zh) 半導體裝置及其形成方法
US7879650B2 (en) Method of providing protection against charging damage in hybrid orientation transistors
CN110364507B (zh) 半导体元件
JP5389022B2 (ja) 静電放電保護デバイスおよびこれを含む半導体デバイスの製造方法
WO2006138361A2 (en) Method and apparatus for improved esd performance
CN108172544B (zh) 具有深沟槽隔离结构的主动及被动组件
US6365938B2 (en) Integrated circuit devices that use antiparallel diodes to reduce damage during plasma processing
CN112582415A (zh) 半导体元件及其制备方法
CN112447673A (zh) 半导体元件及其制备方法
JP4340831B2 (ja) Ｓｏｉ素子の基板構造及びその製造方法
EP4235783A2 (en) Integrated circuit devices including stacked elements and methods of forming the same
CN116666373A (zh) 集成电路器件及其形成方法
US10062641B2 (en) Integrated circuits including a dummy metal feature and methods of forming the same
CN109560065B (zh) 一种带体接触的半导体器件结构和形成方法
US10686037B2 (en) Semiconductor structure with insulating substrate and fabricating method thereof
CN113013230A (zh) 具有改善的静电放电保护的半导体器件及其形成方法
US9825141B2 (en) Three dimensional monolithic LDMOS transistor
US20230095421A1 (en) Integrated circuit devices including a metal resistor and methods of forming the same
US11973075B2 (en) Dual substrate side ESD diode for high speed circuit
US20230163073A1 (en) Integrated circuit devices including a power rail and methods of forming the same
EP4156271A2 (en) Diode structures of stacked devices and methods of forming the same
CN115775796A (zh) 静电释放防护器件及其制造方法、半导体器件
JP2023051808A (ja) 半導体構造および半導体構造を製造する方法（電力レールの下でのソース／ドレイン・コンタクトの位置決め）

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication