CN116666313A - 半导体封装结构及其制造方法 - Google Patents
半导体封装结构及其制造方法 Download PDFInfo
- Publication number
- CN116666313A CN116666313A CN202210151382.2A CN202210151382A CN116666313A CN 116666313 A CN116666313 A CN 116666313A CN 202210151382 A CN202210151382 A CN 202210151382A CN 116666313 A CN116666313 A CN 116666313A
- Authority
- CN
- China
- Prior art keywords
- external electrical
- electrical connector
- light shielding
- active
- semiconductor package
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 39
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 22
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 15
- 239000000463 material Substances 0.000 claims abstract description 25
- 238000007639 printing Methods 0.000 claims abstract description 6
- 238000005538 encapsulation Methods 0.000 claims description 28
- 238000000034 method Methods 0.000 claims description 25
- 239000000758 substrate Substances 0.000 claims description 19
- 239000000945 filler Substances 0.000 claims description 15
- 239000002245 particle Substances 0.000 claims description 9
- 238000000465 moulding Methods 0.000 claims description 5
- 239000011248 coating agent Substances 0.000 claims description 4
- 238000000576 coating method Methods 0.000 claims description 4
- 239000005022 packaging material Substances 0.000 claims description 2
- 230000000149 penetrating effect Effects 0.000 claims description 2
- 230000000694 effects Effects 0.000 abstract description 11
- 229920006336 epoxy molding compound Polymers 0.000 description 9
- 238000005498 polishing Methods 0.000 description 8
- 239000011358 absorbing material Substances 0.000 description 6
- 230000004048 modification Effects 0.000 description 5
- 238000012986 modification Methods 0.000 description 5
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 4
- 239000000126 substance Substances 0.000 description 4
- 230000000295 complement effect Effects 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 230000032798 delamination Effects 0.000 description 2
- 239000003822 epoxy resin Substances 0.000 description 2
- 238000000227 grinding Methods 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 230000035515 penetration Effects 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- 238000002834 transmittance Methods 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 230000033458 reproduction Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Health & Medical Sciences (AREA)
- Electromagnetism (AREA)
- Toxicology (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
本公开提供的半导体封装结构及其制造方法，采用印刷方式形成六面封装，可以有效对电子元件进行保护及遮光。另外，还可以采用遮光材料进行封装，进一步提高遮光效果。
Description
技术领域
本公开涉及半导体技术领域，具体涉及半导体封装结构及其制造方法。
背景技术
目前晶片5side封装，例如M-Series、EWLB(Embedded Wafer Level BGA，嵌入式晶圆级球栅阵列)，由于晶片的一面未封装，且晶片与模封材间的接面为异质材料接面，导致后续可靠度的测试中，例如为EMC (Epoxy Molding Compound，环氧模塑化合物)的模封材与晶片侧表面之间的结合处容易产生分层(delamination)。在一种情形中，晶片若为感光材料，未封装的一面易受到光的影响而干扰电性传输。
发明内容
本公开提供了半导体封装结构及其制造方法。
第一方面，本公开提供了一种半导体封装结构，包括：
电子元件，具有主动面、与所述主动面相对的背面以及延伸于所述主动面和所述背面之间的侧表面；
遮光层，覆盖所述主动面、所述背面以及所述侧表面，所述遮光层用于减少外部光穿透至所述电子元件，所述遮光层上表面与所述遮光层侧壁的连接部分包括曲面结构。
在一些可选的实施方式中，所述遮光层不包括填充粒子。
在一些可选的实施方式中，还包括：
基板，所述电子元件设于所述基板上；
填充材，设于所述遮光层与所述基板之间。
在一些可选的实施方式中，还包括：
外部电连接件，设于所述主动面，所述外部电连接件与所述遮光层之间包括缝隙。
第二方面，本公开提供了一种半导体封装结构，包括：
电子元件，具有主动面、与所述主动面相对的背面以及延伸于所述主动面和所述背面之间的侧表面；
封装层，覆盖所述主动面、所述背面以及所述侧表面，所述封装层上表面与所述封装层侧壁的连接部分包括曲面结构。
在一些可选的实施方式中，所述封装层包括遮光材料。
在一些可选的实施方式中，还包括：
基板，所述电子元件设于所述基板上；
填充材，设于所述封装材与所述基板之间。
在一些可选的实施方式中，还包括：
外部电连接件，设于所述主动面，所述外部电连接件与所述封装层之间包括缝隙。
第三方面，本公开提供了一种制造半导体封装结构的方法，包括：
提供电子元件，所述电子元件具有主动面、与所述主动面相对的背面以及延伸于所述主动面和所述背面之间的侧表面，所述主动面具有第一外部电连接件；
采用印刷工艺形成包覆电子元件的遮光层；
薄化所述遮光层，以露出部分所述第一外部电连接件；
在部分所述第一外部电连接件上形成第二外部电连接件，所述第一外部电连接件和所述第二外部电连接件共同形成外部电连接件。
第四方面，本公开提供了一种制造半导体封装结构的方法，包括：
提供电子元件，所述电子元件具有主动面、与所述主动面相对的背面以及延伸于所述主动面和所述背面之间的侧表面，所述主动面具有第一外部电连接件；
采用模塑工艺形成包覆电子元件的封装层；
薄化所述封装层，以露出部分所述第一外部电连接件；
在部分所述第一外部电连接件上形成第二外部电连接件，所述第一外部电连接件和所述第二外部电连接件共同形成外部电连接件。
本公开提供的半导体封装结构及其制造方法，采用印刷方式形成六面封装，可以有效对电子元件进行遮光。另外，还可以采用遮光材料进行封装，进一步提高遮光效果。
附图说明
通过阅读参照以下附图所作的对非限制性实施例所作的详细描述，本公开的其它特征、目的和优点将会变得更明显：
图1至图5是根据本公开实施例的半导体封装结构的第一结构示意图至第五结构示意图；
图6至图13是根据本公开实施例的半导体封装结构的第一制造过程中的结构示意图；
图14至图20是根据本公开实施例的半导体封装结构的第二制造过程中的结构示意图。
符号说明：
1-电子元件，11-主动面，12-背面，13-侧表面，2-遮光层，21-曲面结构，3- 外部电连接件，31-第一外部电连接件，32-第二外部电连接件，4-封装层，41-曲面结构，5-基板，6-填充材，7-载体，8-缝隙。
具体实施方式
下面结合附图和实施例对说明本公开的具体实施方式，通过本说明书记载的内容本领域技术人员可以轻易了解本公开所解决的技术问题以及所产生的技术效果。可以理解的是，此处所描述的具体实施例仅仅用于解释相关发明，而非对该发明的限定。另外，为了便于描述，附图中仅示出了与有关发明相关的部分。
需要说明的是，说明书附图中所绘示的结构、比例、大小等，仅用于配合说明书所记载的内容，以供本领域技术人员的了解与阅读，并非用以限定本公开可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本公开所能产生的功效及所能达成的目的下，均应仍落在本公开所揭示的技术内容得能涵盖的范围内。同时，本说明书中所引用的如“上”、“第一”、“第二”及“一”等用语，也仅为便于叙述的明了，而非用以限定本公开可实施的范围，其相对关系的改变或调整，在无实质变更技术内容下，当也视为本公开可实施的范畴。
还需要说明的是，本公开的实施例对应的纵向截面可以为对应前视图方向截面，横向截面可以为对应右视图方向截面，而水平截面可以为对应上视图方向截面。
应容易理解，本公开中的“在...上”、“在...之上”和“在...上面”的含义应该以最广义的方式解释，使得“在...上”不仅意味着“直接在某物上”，而且还意味着包括存在两者之间的中间部件或层的“在某物上”。
此外，为了便于描述，本公开中可能使用诸如“在...下面”、“在...之下”、“下部”、“在...之上”、“上部”等空间相对术语来描述一个元件或部件与附图中所示的另一元件或部件的关系。除了在图中描述的方位之外，空间相对术语还意图涵盖装置在使用或操作中的不同方位。设备可以以其他方式定向(旋转90°或以其他定向)，并且在本公开中使用的空间相对描述语可以被同样地相应地解释。
另外，在不冲突的情况下，本公开中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本公开。
如图1所示，该半导体封装结构包括电子元件1和遮光层2。其中，电子元件1具有主动面11、与主动面11相对的背面12，以及延伸于主动面11和背面 12之间的侧表面13。
在本实施例中，遮光层2覆盖主动面11、背面12以及侧表面13。以单一种材料(遮光层2)完整覆盖电子元件1的六个面(主动面11、背面12以及四个侧表面13)，避免异质材料接面向外露出，从而有效提升半导体封装结构的信赖性，减少边缘或表面的剥落。另外，还可以起到保护电子元件1的作用，避免电子元件1在组装过程中受到碰撞。遮光层2用于减少外部光穿透至电子元件1，避免电子元件1因接收到外部环境光的照射，而产生不必要的干扰，起到遮光的效果。
在本实施例中，遮光层2上表面与遮光层2侧壁的连接部分包括曲面结构21。在一种情形中，当遮光层2为油墨且厚度较薄时，遮光层2将填入电子元件1的缝隙，从而形成曲面结构21。在一个实施例中，如图2所示，当遮光层2为油墨且厚度较厚的情形，或当遮光层为环氧树脂模塑料(Epoxy Molding Compound， EMC)的情形，遮光层2上表面与遮光层2侧壁的连接部分可以呈直角状。
在本实施例中，电子元件1可以是感光元件，例如可以是光电二极管、电荷耦合元件(Charge Coupled Device，CCD)或互补性氧化金属半导体(Complementary Metal－Oxide Semiconductor，CMOS)。
在本实施例中，遮光层2可以采用各种不透光材料。遮光层2可以是给定波长范围(所需遮挡的光对应的波长范围)下的低透光率(例如透光率范围在约0％至约6％)材料。这里，所需遮挡的光可以是实际产品需要使用的光，例如穿戴式手表为测量人体会使用绿光，一些光闸传感器则使用红外光。
在一个实施例中，遮光层2可以是光吸收材料，例如激光吸收材料或红外线吸收材料。
在一个实施例中，遮光层2可以根据所需的遮光能力效果采用相应厚度的材料。具体地，遮光层2的侧壁厚度可以考量遮光效果进行设计，遮光层2的顶壁厚度可以考量制程能力进行设计。在一种情形中，随着遮光层2所采用材料的厚度增加，遮光能力效果增加。
在一个实施例中，遮光层2可以不包括填充粒子，例如遮光层2可以是不包括填充粒子的油墨。相对于包括填充粒子的遮光层2，不包括填充粒子的遮光层 2遮光效果更好，而且还可以作为缓冲层，降低上板时外部电连接件3承受的应力。
在一个实施例中，遮光层2可以是包括填充粒子的EMC，填充粒子一般为硅，硅的热膨胀系数(coefficient of thermal expansion，CTE)和电子元件1差异不大，可减少电子元件1和遮光层2间出现分层或裂缝。相对于不包括填充粒子的遮光层2，包括填充粒子的遮光层2的材料强度更好，因此保护效果更好。
在一个实施例中，该半导体封装结构还可以包括外部电连接件3。外部电连接件3可以设于主动面11。外部电连接件3例如可以是焊球、球栅阵列(ball grid array，BGA)球、受控塌陷芯片连接(controlled collapse chip connection，C4)凸块或微凸块。
在一个实施例中，如图2A所示，外部电连接件3可以嵌设于遮光层2内。外部电连接件3与遮光层2之间可以包括缝隙8。这是由于在制程中(请参考图 17至图20)，先研磨露出部分第一外部电连接件31(例如锡)，研磨后原本与遮光层2紧密接着的第一外部电连接件31将与遮光层2分离，然后在部分第一外部电连接件31上形成第二外部电连接件32(例如锡)，部分第一外部电连接件 31和第二外部电连接件32共同形成外部电连接件3的过程中，冷却时将向内缩合，使得外部电连接件3与遮光层2之间形成缝隙8。
在一个实施例中，如图3所示，该半导体封装结构还可以包括基板5。电子元件1可以设于基板5上。电子元件1可以以面朝下(face down)方式搭载于基板 5上。在又一个实施例中，如图3所示，该半导体封装结构还可以包括填充材6。填充材6可以设于遮光层2与基板5之间。填充材6例如可以是毛细底部填充料 (capillary underfill，CUF)、成型底部填充料(molded underfill，MUF)、环氧树脂、树脂等材料。在另一种情形中，由于遮光层2完整覆盖电子元件1的六个面(主动面11、背面12以及四个侧表面13)，电子元件1可以以面朝上(face up)方式搭载于基板5上实现遮光效果。
如图4所示，该半导体封装结构包括电子元件1和封装层4。电子元件1具有主动面11、与主动面11相对的背面12，以及延伸于主动面11和背面12之间的侧表面13。
在本实施例中，封装层4覆盖主动面11、背面12以及侧表面13。以单一种材料(封装层4)完整覆盖电子元件1的六个面(主动面11、背面12以及四个侧表面13)，避免异质材料接面向外露出，从而有效提升半导体封装结构的信赖性，减少边缘或表面的剥落。另外，还可以起到保护电子元件1的作用，避免电子元件1在组装过程中受到碰撞。
在一个实施例中，封装层4可以根据所需的保护效果采用相应厚度的材料。具体地，封装层4的侧壁厚度应考量保护效果进行设计，封装层4的顶壁厚度则考量制程能力进行设计。
在本实施例中，封装层4上表面与封装层4侧壁的连接部分包括曲面结构41。在一种情形中，当封装层4为油墨且厚度较薄时，封装层4将填入电子元件1的缝隙，从而形成曲面结构41。在一个实施例中，如图4A所示，当封装层4为油墨且厚度较厚时，或当封装层4为环氧树脂模塑料(Epoxy Molding Compound， EMC)时，封装层4上表面与封装层4侧壁的连接部分可以呈直角状。
在一个实施例中，封装层4可以用于减少外部光穿透至电子元件1。封装层 4可以包括遮光材料，例如可以是各种不透光材料、光吸收材料(例如激光吸收材料或红外线吸收材料)。
在一个实施例中，该半导体封装结构还可以包括外部电连接件3。外部电连接件3可以设于主动面11。外部电连接件3例如可以是焊球、球栅阵列(ball grid array，BGA)球、受控塌陷芯片连接(controlled collapse chip connection，C4)凸块或微凸块。
在一个实施例中，如图4B所示，外部电连接件3可以嵌设于封装层4内。外部电连接件3与封装层4之间可以包括缝隙8。这是由于在制程中(请参考图 17至图20)，先研磨露出部分第一外部电连接件31(例如锡)，研磨后原本与封装层4紧密接着的第一外部电连接件31将与封装层4分离，然后在部分第一外部电连接件31上形成第二外部电连接件32(例如锡)，部分第一外部电连接件 31和第二外部电连接件32共同形成外部电连接件3的过程中，冷却时将向内缩合，使得外部电连接件3与封装层4之间可以形成缝隙8。
在一个实施例中，如图5所示，该半导体封装结构还可以包括基板5。电子元件1可以设于基板5上。电子元件1可以以面朝下(face down)方式搭载于基板 5上。在又一个实施例中，如图5所示，填充材6可以设于封装层4与基板5之间。填充材6例如可以是毛细底部填充料(capillary underfill，CUF)、成型底部填充料(molded underfill，MUF)、环氧树脂、树脂等材料。在另一种情形中，由于封装层4完整覆盖电子元件1的六个面(主动面11、背面12以及四个侧表面13)，电子元件1可以以面朝上(face up)方式搭载于基板5上实现遮光效果。
请参考图6至图13，图6至图13是根据本公开实施例的半导体封装结构的第一制造过程中的结构示意图。
如图6所示，提供电子元件1和载体7。其中，电子元件1具有主动面11、与主动面11相对的背面12，以及延伸于主动面11和背面12之间的侧表面13，主动面11上设有第一外部电连接件31。
如图7所示，可以采用倒装接合(Flip Chip Bonding，FCB)技术将电子元件1键合至载体7上。
如图8所示，采用模塑工艺形成包覆电子元件1的封装层4。
如图9所示，去除载体7。
如图10所示，薄化封装层4，以露出部分第一外部电连接件31。薄化工艺例如可以是研磨(Grinding)或者化学机械抛光(Chemical Mechanical Polishing， CMP)工艺。
如图11所示，在部分第一外部电连接件31上形成第二外部电连接件32，第一外部电连接件31和第二外部电连接件32共同形成外部电连接件3。
如图12所示，切单。
如图13所示，得到半导体封装结构。
请参考图14至图20，图14至图20是根据本公开实施例的半导体封装结构的第二制造过程中的结构示意图。
如图14所示，提供电子元件1和载体7。其中，电子元件1具有主动面11、与主动面11相对的背面12，以及延伸于主动面11和背面12之间的侧表面13，主动面11具有第一外部电连接件31。
如图15所示，可以芯片黏结(Die Bond，DB)技术将电子元件1键合至载体7上。
如图16所示，采用印刷工艺形成包覆电子元件1的遮光层2。例如可以印刷油墨形成遮光层2。
如图17所示，薄化遮光层2，以露出部分第一外部电连接件31。薄化工艺例如可以是研磨(Grinding)或者化学机械抛光(Chemical Mechanical Polishing， CMP)工艺。
如图18所示，在部分第一外部电连接件31上形成第二外部电连接件32，部分第一外部电连接件31和第二外部电连接件32共同形成外部电连接件3。
如图19所示，切单。
如图20所示，得到半导体封装结构。
尽管已参考本公开的特定实施例描述并说明本公开，但这些描述和说明并不限制本公开。所属领域的技术人员可清楚地理解，可进行各种改变，且可在实施例内替代等效元件而不脱离如由所附权利要求书限定的本公开的真实精神和范围。图示可能未必按比例绘制。归因于制造过程中的变量等等，本公开中的技术再现与实际设备之间可能存在区别。可存在未特定说明的本公开的其它实施例。应将说明书和图式视为说明性的，而非限制性的。可作出修改，以使特定情况、材料、物质组成、方法或过程适应于本公开的目标、精神以及范围。所有此些修改都落入在此所附权利要求书的范围内。虽然已参考按特定次序执行的特定操作描述本公开中所公开的方法，但应理解，可在不脱离本公开的教示的情况下组合、细分或重新排序这些操作以形成等效方法。因此，除非本公开中特别指示，否则操作的次序和分组并不限制本公开。
Claims (10)
1.一种半导体封装结构，包括：
电子元件，具有主动面、与所述主动面相对的背面以及延伸于所述主动面和所述背面之间的侧表面；
遮光层，覆盖所述主动面、所述背面以及所述侧表面，所述遮光层用于减少外部光穿透至所述电子元件，所述遮光层上表面与所述遮光层侧壁的连接部分包括曲面结构。
2.根据权利要求1所述的半导体封装结构，其中，所述遮光层不包括填充粒子。
3.根据权利要求1或2所述的半导体封装结构，还包括：
基板，所述电子元件设于所述基板上；
填充材，设于所述遮光层与所述基板之间。
4.根据权利要求1或2所述的半导体封装结构，还包括：
外部电连接件，设于所述主动面，所述外部电连接件与所述遮光层之间包括缝隙。
5.一种半导体封装结构，包括：
电子元件，具有主动面、与所述主动面相对的背面以及延伸于所述主动面和所述背面之间的侧表面；
封装层，覆盖所述主动面、所述背面以及所述侧表面，所述封装层上表面与所述封装层侧壁的连接部分包括曲面结构。
6.根据权利要求5所述的半导体封装结构，其中，所述封装层包括遮光材料。
7.根据权利要求5或6所述的半导体封装结构，还包括：
基板，所述电子元件设于所述基板上；
填充材，设于所述封装材与所述基板之间。
8.根据权利要求5或6所述的半导体封装结构，还包括：
外部电连接件，设于所述主动面，所述外部电连接件与所述封装层之间包括缝隙。
9.一种制造半导体封装结构的方法，包括：
提供电子元件，所述电子元件具有主动面、与所述主动面相对的背面以及延伸于所述主动面和所述背面之间的侧表面，所述主动面具有第一外部电连接件；
采用印刷工艺形成包覆电子元件的遮光层；
薄化所述遮光层，以露出部分所述第一外部电连接件；
在部分所述第一外部电连接件上形成第二外部电连接件，所述第一外部电连接件和所述第二外部电连接件共同形成外部电连接件。
10.一种制造半导体封装结构的方法，包括：
提供电子元件，所述电子元件具有主动面、与所述主动面相对的背面以及延伸于所述主动面和所述背面之间的侧表面，所述主动面具有第一外部电连接件；
采用模塑工艺形成包覆电子元件的封装层；
薄化所述封装层，以露出部分所述第一外部电连接件；
在部分所述第一外部电连接件上形成第二外部电连接件，所述第一外部电连接件和所述第二外部电连接件共同形成外部电连接件。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210151382.2A CN116666313A (zh) | 2022-02-17 | 2022-02-17 | 半导体封装结构及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210151382.2A CN116666313A (zh) | 2022-02-17 | 2022-02-17 | 半导体封装结构及其制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN116666313A true CN116666313A (zh) | 2023-08-29 |
Family
ID=87726563
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210151382.2A Pending CN116666313A (zh) | 2022-02-17 | 2022-02-17 | 半导体封装结构及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116666313A (zh) |
-
2022
- 2022-02-17 CN CN202210151382.2A patent/CN116666313A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101870157B1 (ko) | 절연 프레임을 이용하여 제조된 반도체 패키지 및 이의 제조방법 | |
| TWI590400B (zh) | 形成嵌入式封裝上矽扇出封裝的半導體裝置及方法 | |
| US8183092B2 (en) | Method of fabricating stacked semiconductor structure | |
| US7768115B2 (en) | Stack chip and stack chip package having the same | |
| US11201182B2 (en) | Embedded image sensor semiconductor packages and related methods | |
| US9502360B2 (en) | Stress compensation layer for 3D packaging | |
| KR101473093B1 (ko) | 반도체 디바이스 및 그 제조 방법 | |
| US20070273019A1 (en) | Semiconductor package, chip carrier structure thereof, and method for fabricating the chip carrier | |
| KR102103393B1 (ko) | 이미지 감지 칩 패키징 구조 및 패키징 방법 | |
| US11705436B2 (en) | Semiconductor device and method for manufacturing the same | |
| US20220415943A1 (en) | Image sensor packages and related methods | |
| US9601403B2 (en) | Electronic package and fabrication method thereof | |
| JP6495692B2 (ja) | 半導体装置及びその製造方法 | |
| US20210143199A1 (en) | Image sensor flip chip package | |
| CN112151507A (zh) | 防眩光半导体封装件及相关方法 | |
| KR101232886B1 (ko) | 재배선용 기판을 이용한 반도체 패키지 및 그 제조 방법 | |
| CN116666313A (zh) | 半导体封装结构及其制造方法 | |
| DE102022121750A1 (de) | Bildsensor-kugelgitteranordnungs-package | |
| CN216958002U (zh) | 电子元件 | |
| US20230063200A1 (en) | Sidewall protected image sensor package | |
| KR102513088B1 (ko) | 팬-아웃 센서 패키지 | |
| KR101836621B1 (ko) | 수분 배출 경로를 갖는 반도체 장치 및 이의 제조 방법 | |
| KR20060093690A (ko) | 칩 몰딩 형태의 반도체 패캐지 및 이에 대한 제조 | |
| EP3211672A1 (en) | Chip-scale package for an optical sensor semiconductor device with filter and method of producing a chip-scale package |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |