CN116646376A - 氮化物半导体装置 - Google Patents

氮化物半导体装置 Download PDF

Info

Publication number
CN116646376A
CN116646376A CN202310187023.7A CN202310187023A CN116646376A CN 116646376 A CN116646376 A CN 116646376A CN 202310187023 A CN202310187023 A CN 202310187023A CN 116646376 A CN116646376 A CN 116646376A
Authority
CN
China
Prior art keywords
nitride semiconductor
semiconductor layer
semiconductor device
drain electrode
nitride
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310187023.7A
Other languages
English (en)
Inventor
森朋彦
庄司智幸
中田尚幸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyoda Gosei Co Ltd
Original Assignee
Toyoda Gosei Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyoda Gosei Co Ltd filed Critical Toyoda Gosei Co Ltd
Publication of CN116646376A publication Critical patent/CN116646376A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

提供具备电场强度的峰值低且抑制了漏电电流的极化超结部的氮化物半导体装置。一种氮化物半导体装置，具备设置于栅电极与漏电极之间的极化超结部，极化超结部具有：第1氮化物半导体层；第2氮化物半导体层，其设置在第1氮化物半导体层上，并具有比第1氮化物半导体层的带隙宽的带隙；第3氮化物半导体层，其设置在第2氮化物半导体层的上表面的局部，并具有比第2氮化物半导体层的带隙窄的带隙；和第4氮化物半导体层，其设置在第2氮化物半导体层的上表面的局部，离开第3氮化物半导体层而配置得比第3氮化物半导体层靠漏电极侧，并具有比第2氮化物半导体层的带隙窄的带隙，第4氮化物半导体层电位浮动。

Description

氮化物半导体装置
技术领域
本说明书公开的技术涉及氮化物半导体装置。
背景技术
专利文献1和专利文献2公开具备极化超结部的氮化物半导体装置。极化超结部设置于栅电极与漏电极之间，具有第1氮化物半导体层、第2氮化物半导体层、第3氮化物半导体层层叠的构造。第1氮化物半导体层由非掺杂的GaN形成。第2氮化物半导体层由非掺杂的AlGaN形成。第3氮化物半导体层由非掺杂的GaN形成。极化超结部在与连结栅电极和漏电极的方向正交的层叠方向上极化。在这样的极化超结部中，栅电极与漏电极之间的电场强度均匀化。因此，具备极化超结部的氮化物半导体装置能够具有高耐压的特性。
专利文献1：日本特开2016-146369号公报
专利文献2：日本特开2020-198331号公报
在具备极化超结部的氮化物半导体装置中，为了抑制坍塌现象，需要使极化超结部中的电场强度的峰值降低的技术。并且，在具备极化超结部的氮化物半导体装置中，也需要能够抑制漏电电流的技术。
发明内容
本说明书提供具备电场强度的峰值低且还抑制了漏电电流的极化超结部的氮化物半导体装置。
本说明书公开一种氮化物半导体装置，其具备设置于栅电极与漏电极之间的极化超结部。该极化超结部能够具有第1氮化物半导体层、第2氮化物半导体层、第3氮化物半导体层、第4氮化物半导体层。上述第2氮化物半导体层设置在上述第1氮化物半导体层上，并具有比上述第1氮化物半导体层的带隙宽的带隙。上述第3氮化物半导体层设置在上述第2氮化物半导体层上的局部，并具有比上述第2氮化物半导体层的带隙窄的带隙。上述第4氮化物半导体层设置在上述第2氮化物半导体层上的局部，离开上述第3氮化物半导体层而配置得比上述第3氮化物半导体层靠上述漏电极侧，并具有比上述第2氮化物半导体层的带隙窄的带隙。上述第4氮化物半导体层电位浮动。在该氮化物半导体装置中，在上述第3氮化物半导体层的靠上述漏电极侧的端部和上述第4氮化物半导体层的靠上述漏电极侧的端部这两个部位处电场强度成为峰值。电场强度的峰值分散，因此，电场强度的峰值降低。此外，在该氮化物半导体装置中，在断开时，在电位浮动的上述第4氮化物半导体层内残存二维空穴气体。因此，上述第1氮化物半导体层与上述第2氮化物半导体层之间的接合面附近的二维电子气被吸引，因此，抑制该二维电子气欲绕过上述极化超结部而在上述极化超结部的下方流动的漏电电流。这样，上述氮化物半导体装置能够具备电场强度的峰值低且抑制了漏电电流的极化超结部。
也可以是，在连结上述栅电极和上述漏电极的方向上进行了测定时，上述第3氮化物半导体层比上述第4氮化物半导体层长。在该氮化物半导体装置中，在上述栅电极与上述漏电极之间，将上述第1氮化物半导体层、上述第2氮化物半导体层、上述第3氮化物半导体层层叠起来的部分确保得较大，因此，能够具有高耐压的特性。并且，在该氮化物半导体装置中，设置有上述第4氮化物半导体层，因此，如上述那样，电场强度的峰值低，也抑制了漏电电流。
附图说明
图1是示意性地表示本实施方式的氮化物半导体装置的主要部分剖视图。
图2是示意性地表示比较例1的氮化物半导体装置的主要部分剖视图。
图3是示意性地表示比较例2的氮化物半导体装置的主要部分剖视图。
图4是示意性地表示制造本实施方式的氮化物半导体装置的过程的主要部分剖视图。
图5是示意性地表示制造本实施方式的氮化物半导体装置的过程的主要部分剖视图。
图6是示意性地表示制造本实施方式的氮化物半导体装置的过程的主要部分剖视图。
附图标记说明
1...氮化物半导体装置；11...基板；12...缓冲层；13...第1氮化物半导体层；14...第2氮化物半导体层；15...第3氮化物半导体层；16...第4氮化物半导体层；17...低浓度p型氮化物半导体区域；18...高浓度p型氮化物半导体区域；22...漏电极；24...源电极；26...栅电极；30...极化超结部。
具体实施方式
如图1所示那样，氮化物半导体装置1具备基板11、缓冲层12、第1氮化物半导体层13、第2氮化物半导体层14、第3氮化物半导体层15、第4氮化物半导体层16、p型氮化物半导体区域17、18、漏电极22、源电极24、栅电极26。此外，存在于栅电极26与漏电极22之间的第1氮化物半导体层13、第2氮化物半导体层14、第3氮化物半导体层15、第4氮化物半导体层16构成极化超结部30。
基板11的材料使用氮化物半导体系的半导体材料能够结晶生长这种材料。基板11没有特别限定，但例如也可以为氮化镓、蓝宝石或者硅。
缓冲层12层叠在基板11上而设置，并与基板11的上表面接触。缓冲层12没有特别限定，但例如也可以为非掺杂的氮化镓(GaN)。此外，非掺杂的氮化镓的下部也可以包含氮化铝镓。
第1氮化物半导体层13层叠在缓冲层12上而设置，并与缓冲层12的上表面接触。第1氮化物半导体层13没有特别限定，但例如也可以为非掺杂的氮化镓。
第2氮化物半导体层14层叠在第1氮化物半导体层13上而设置，并与第1氮化物半导体层13的上表面接触。第2氮化物半导体层14没有特别限定，但例如也可以为非掺杂的氮化铝镓。第2氮化物半导体层14的带隙比第1氮化物半导体层13的带隙宽。
第3氮化物半导体层15层叠在第2氮化物半导体层14的上表面的局部而设置，并与第2氮化物半导体层14的上表面接触。第3氮化物半导体层15具有位于栅电极26的下方的部分和位于栅电极26与漏电极22之间的部分。第3氮化物半导体层15的位于栅电极26与漏电极22之间的部分构成极化超结部30的局部。第3氮化物半导体层15没有特别限定，但例如也可以为非掺杂的氮化镓。第3氮化物半导体层15的带隙比第2氮化物半导体层14的带隙窄。
第4氮化物半导体层16层叠在第2氮化物半导体层14的上表面的局部而设置，并与第2氮化物半导体层14的上表面接触。第4氮化物半导体层16离开第3氮化物半导体层15而配置得比第3氮化物半导体层15靠漏电极22侧。此外，第4氮化物半导体层16离开漏电极22而配置。因此，第4氮化物半导体层16的电位浮动。第4氮化物半导体层16构成极化超结部30的局部。第4氮化物半导体层16没有特别限定，但例如也可以为非掺杂的氮化镓。第4氮化物半导体层16的带隙比第2氮化物半导体层14的带隙窄。
p型氮化物半导体区域17、18设置于第3氮化物半导体层15与栅电极26之间。p型氮化物半导体区域17、18具有低浓度p型氮化物半导体区域17和高浓度p型氮化物半导体区域18。低浓度p型氮化物半导体区域17设置于第3氮化物半导体层15与高浓度p型氮化物半导体区域18之间，高浓度p型氮化物半导体区域18设置于低浓度p型氮化物半导体区域17与栅电极26之间。低浓度p型氮化物半导体区域17和高浓度p型氮化物半导体区域18没有特别限定，但例如也可以是掺杂了作为p型杂质(受主)的镁或者锌的氮化镓。高浓度p型氮化物半导体区域18的杂质浓度比低浓度p型氮化物半导体区域17的杂质浓度高。因此，高浓度p型氮化物半导体区域18能够相对于栅电极26以较低的接触电阻接触。
漏电极22和源电极24分别设置在第2氮化物半导体层14上，并与第2氮化物半导体层14的表面接触。漏电极22与源电极24配置于之间隔着栅电极26而相向的位置。漏电极22和源电极24分别没有特别限定，但例如也可以是多晶硅或者钛和铝的层叠电极。
栅电极26设置在p型氮化物半导体区域17、18上，并与p型氮化物半导体区域17、18的上表面接触。栅电极26没有特别限定，但例如也可以是多晶硅或者镍、金、钛、铝的层叠电极。
接下来，对氮化物半导体装置1的动作进行说明。氮化物半导体装置1例如对漏电极22施加正电位，对源电极24施加接地电位而使用。在氮化物半导体装置1中，在第1氮化物半导体层13和第2氮化物半导体层14间的接合面中的第1氮化物半导体层13侧生成二维电子气(2DEG)。该二维电子气成为漏电极22与源电极24之间的电流路径。若对栅电极26施加负电位，则耗尽层从p型氮化物半导体区域17、18朝向下方扩张，使p型氮化物半导体区域17、18的下方的二维电子气耗尽。由此，在漏电极22与源电极24之间流动的电流路径在栅电极26的下方断开，氮化物半导体装置1断开(off)。
此外，在氮化物半导体装置1中，在第1氮化物半导体层13和第2氮化物半导体层14间的接合面中的第1氮化物半导体层13侧生成二维电子气，在第2氮化物半导体层14和第3氮化物半导体层15间的接合面中的第3氮化物半导体层15侧生成二维空穴气体(2DHG)，在第2氮化物半导体层14和第4氮化物半导体层16间的接合面中的第4氮化物半导体层16侧生成二维空穴气体。此外，在第2氮化物半导体层14中，在第1氮化物半导体层13侧产生正的固定电荷，在第3氮化物半导体层15和第4氮化物半导体层16侧产生负的固定电荷，在厚度方向上极化。若氮化物半导体装置1断开，则第1氮化物半导体层13的二维电子气的电子排出至漏电极22，第3氮化物半导体层15的二维空穴气体的空穴经由p型氮化物半导体区域17、18排出至栅电极26，极化超结部30中的第1氮化物半导体层13、第2氮化物半导体层14、第3氮化物半导体层15层叠的部分耗尽。对于氮化物半导体装置1的极化超结部30中的第1氮化物半导体层13、第2氮化物半导体层14、第3氮化物半导体层15层叠的部分而言，栅电极26与漏电极22之间的电场强度均匀化。氮化物半导体装置1能够具有高耐压的特性。
若对栅电极26施加接地电位，则从p型氮化物半导体区域17、18朝向下方扩张的耗尽层缩小，经由二维电子气层而将漏电极22与源电极24之间电连接。由此，漏电极22与源电极24之间导通，氮化物半导体装置1接通(on)。
这里，为了帮助理解本实施方式的氮化物半导体装置1的特征，参照图2所示的比较例1的氮化物半导体装置2和图3所示的比较例2的氮化物半导体装置3。另外，在比较例的氮化物半导体装置2、3中，对与图1中氮化物半导体装置1共用的结构要素标注共用的附图标记。
图2所示的比较例1的氮化物半导体装置2是没有设置有相当于第4氮化物半导体层16(参照图1)的结构的例子，相当于背景技术中列举的专利文献1中记载的氮化物半导体装置。图3所示的比较例2的氮化物半导体装置3是取代第4氮化物半导体层16而设置的薄膜氮化物半导体层116经由p型氮化物半导体区域117而与漏电极22电连接的例子，相当于背景技术中列举的专利文献2中记载的氮化物半导体装置。
在图1所示的本实施方式的氮化物半导体装置1中，在断开(off)时，在第3氮化物半导体层15的靠漏电极22侧的端部和第4氮化物半导体层16的靠漏电极22侧的端部这两个部位处电场强度成为峰值。电场强度的峰值分散，因此，电场强度的峰值降低。在图2所示的比较例1的氮化物半导体装置2中，电场强度成为峰值的位置仅为第3氮化物半导体层15的靠漏电极22侧的端部，电场强度的峰值高。这样，在本实施方式的氮化物半导体装置1中，电场强度的峰值低，因此，可抑制坍塌现象。
在本实施方式的氮化物半导体装置1中，在断开时，在电位浮动的第4氮化物半导体层16内残存二维空穴气体。因此，第1氮化物半导体层13与第2氮化物半导体层14间的接合面附近的二维电子气被吸引，因此，抑制该二维电子气欲绕过极化超结部30经由极化超结部30的下方的缓冲层12和基板11而流动的漏电电流。对于图2所示的比较例1的氮化物半导体装置2而言，没有设置有电位浮动的第4氮化物半导体层16，因此，经由极化超结部30的下方的缓冲层12和基板11而流动的漏电电流(参照图中的箭头)较大。此外，在图3所示的氮化物半导体装置3中，经由生成于第3氮化物半导体层15和薄膜氮化物半导体层116的二维空穴气体而在栅电极26与漏电极22之间流动有较大的漏电电流(参照图中的箭头)。这样，在图1所示的本实施方式的氮化物半导体装置1中，能够在断开时具有低漏电电流这样的特性。
在本实施方式的氮化物半导体装置1中，在连结栅电极26和漏电极22的方向上进行了测定时，位于极化超结部30的第3氮化物半导体层15的长度15L大于第4氮化物半导体层16的长度16L。第3氮化物半导体层15的长度15L大，因此，在氮化物半导体装置1断开时，极化超结部30的大部分耗尽。因此，氮化物半导体装置1能够具有高耐压的特性。
在连结栅电极26和漏电极22的方向上进行了测定时，第3氮化物半导体层15与第4氮化物半导体层16之间的间隙长度GL也可以为0.1μm～2.0μm。此外，第4氮化物半导体层16的长度16L也可以为0.1μm～1.0μm。若设定为这样的数值范围，则氮化物半导体装置1的极化超结部30如上述那样电场强度的峰值低，能够有效地发挥抑制了漏电电流的特性。
接下来，对氮化物半导体装置1的制造方法进行说明。首先，如图4所示，例如利用有机金属化学气相沉积(MOCVD)法，在基板11上使缓冲层12、第1氮化物半导体层13、第2氮化物半导体层14、非掺杂氮化物半导体层102、低浓度p型氮化物半导体层104、高浓度p型氮化物半导体层106依次成膜而形成层叠基板10。为了使缓冲层12成为绝缘性，也可以使缓冲层12包含碳或者铁等。
接下来，如图5所示，利用使用了氯系气体的干式蚀刻技术，除去低浓度p型氮化物半导体层104和高浓度p型氮化物半导体层106的局部，使非掺杂氮化物半导体层102暴露。通过该工序，形成有低浓度p型氮化物半导体区域17和高浓度p型氮化物半导体区域18。
接下来，如图6所示，利用使用了氯系气体的干式蚀刻技术，除去非掺杂氮化物半导体层102的局部，使第2氮化物半导体层14暴露。通过该工序，形成第3氮化物半导体层15和第4氮化物半导体层16。
接下来，使栅电极26成膜并进行加工，使层间绝缘膜成膜，在层间绝缘膜形成了接触孔之后，使漏电极22与源电极24成膜并进行加工，由此图1所示的氮化物半导体装置1完成。
以上，对本发明的具体例详细地进行了说明，但这些只不过是例示，不是限定权利要求书的内容。权利要求书记载的技术包括对以上例示的具体例进行了各种变形、变更的方式。此外，本说明书或者附图所说明的技术要素通过单独或者各种组合发挥技术的有效性，不限定于申请时权利要求记载的组合。此外，本说明书或者附图所例示的技术能够同时实现多个目，通过实现其中的一个目的本身而具有技术的有效性。

Claims (3)

1.一种氮化物半导体装置，具备设置于栅电极与漏电极之间的极化超结部，所述氮化物半导体装置的特征在于，
所述极化超结部具有：
第1氮化物半导体层；
第2氮化物半导体层，其设置在所述第1氮化物半导体层上，并具有比所述第1氮化物半导体层的带隙宽的带隙；
第3氮化物半导体层，其设置在所述第2氮化物半导体层的上表面的局部，并具有比所述第2氮化物半导体层的带隙窄的带隙；和
第4氮化物半导体层，其设置在所述第2氮化物半导体层的所述上表面的局部，离开所述第3氮化物半导体层而配置得比所述第3氮化物半导体层靠所述漏电极侧，并具有比所述第2氮化物半导体层的带隙窄的带隙，
所述第4氮化物半导体层电位浮动。
2.根据权利要求1所述的氮化物半导体装置，其特征在于，
在连结所述栅电极和所述漏电极的方向上进行了测定时，所述第3氮化物半导体层比所述第4氮化物半导体层长。
3.根据权利要求1或2所述的氮化物半导体装置，其特征在于，
所述第1氮化物半导体层为非掺杂的氮化镓，
所述第2氮化物半导体层为非掺杂的氮化铝镓，
所述第3氮化物半导体层为非掺杂的氮化镓，
所述第4氮化物半导体层为非掺杂的氮化镓。
CN202310187023.7A 2022-02-24 2023-02-21 氮化物半导体装置 Pending CN116646376A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2022-027064 2022-02-24
JP2022027064A JP2023123161A (ja) 2022-02-24 2022-02-24 窒化物半導体装置

Publications (1)

Publication Number Publication Date
CN116646376A true CN116646376A (zh) 2023-08-25

Family

ID=87614131

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310187023.7A Pending CN116646376A (zh) 2022-02-24 2023-02-21 氮化物半导体装置

Country Status (2)

Country Link
JP (1) JP2023123161A (zh)
CN (1) CN116646376A (zh)

Also Published As

Publication number Publication date
JP2023123161A (ja) 2023-09-05

Similar Documents

Publication Publication Date Title
JP4705412B2 (ja) 電界効果トランジスタ及びその製造方法
JP5487613B2 (ja) 化合物半導体装置及びその製造方法
JP5147197B2 (ja) トランジスタ
JP4755961B2 (ja) 窒化物半導体装置及びその製造方法
JP5595685B2 (ja) 半導体装置
US9646855B2 (en) Semiconductor device with metal carrier and manufacturing method
WO2012053071A1 (ja) 半導体装置及びその製造方法
US10868164B2 (en) Nitride semiconductor device
CN110071173B (zh) 半导体装置及其制造方法
JP2008235613A (ja) 半導体装置
JP7224300B2 (ja) 半導体装置
JP2008112868A (ja) 半導体装置およびその製造方法
US20190296112A1 (en) Nitride semiconductor device
JP6834546B2 (ja) 半導体装置及びその製造方法
TW201421648A (zh) 半導體裝置
US9680001B2 (en) Nitride semiconductor device
JP2011071307A (ja) 電界効果トランジスタ及びその製造方法
JP2007128994A (ja) 半導体装置
JP2009117712A (ja) 窒化物系化合物半導体装置
JP2008098455A (ja) 半導体装置
JP2016174140A (ja) 高電子移動度トランジスタ装置及びその製造方法
WO2023108591A1 (en) Nitride-based semiconductor device and method for manufacturing the same
US11296193B2 (en) Nitride semiconductor device
US20110006307A1 (en) Group III-Nitride Semiconductor Schottky Diode and Its Fabrication Method
JP6639260B2 (ja) 半導体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination