CN116635987A - 生产具有高电子迁移率的晶体管的方法及所生产的晶体管 - Google Patents

生产具有高电子迁移率的晶体管的方法及所生产的晶体管 Download PDF

Info

Publication number
CN116635987A
CN116635987A CN202180079137.9A CN202180079137A CN116635987A CN 116635987 A CN116635987 A CN 116635987A CN 202180079137 A CN202180079137 A CN 202180079137A CN 116635987 A CN116635987 A CN 116635987A
Authority
CN
China
Prior art keywords
epitaxial layer
bottom side
transistor
layer
planar substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202180079137.9A
Other languages
English (en)
Inventor
埃尔克·迈斯纳
汉斯-约阿希姆·维费尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ferdinand Braun Institute Co ltd Leibniz High Frequency Technology Institute
Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV
Original Assignee
Ferdinand Braun Institute Co ltd Leibniz High Frequency Technology Institute
Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ferdinand Braun Institute Co ltd Leibniz High Frequency Technology Institute, Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV filed Critical Ferdinand Braun Institute Co ltd Leibniz High Frequency Technology Institute
Publication of CN116635987A publication Critical patent/CN116635987A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3731—Ceramic materials or glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3732—Diamonds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66522—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with an active layer made of a group 13/15 material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66666—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H01L29/7828—Vertical transistors without inversion channel, e.g. vertical ACCUFETs, normally-on vertical MISFETs

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

描述了一种生产具有高电子迁移率的晶体管的方法，并且提供了一种具有高电子转移率的晶体管。该方法的特征在于，首先，将外延层生长到平坦衬底上，然后从外延层的底侧再次完全移除平坦衬底，其中将导热层施加到外延层的底侧，使得导热层接触外延层的底侧的至少80％、优选至少90％、特别优选至少95％、特别是100％。该方法能够容易且经济有效地执行，并且提供了一种具有高电子迁移率、无背栅增强的电功率以及改进的散热的晶体管。所描述的方法还可以提供一种具有纵向晶体管结构的晶体管。

Description

生产具有高电子迁移率的晶体管的方法及所生产的晶体管
描述了一种生产具有高电子迁移率的晶体管的方法，并且提供了一种具有高电子转移率的晶体管。该方法的特征在于，首先，将外延层生长到平坦衬底上，然后从外延层的底侧再次完全移除平坦衬底，其中将导热层施加到外延层的底侧，使得导热层接触外延层的底侧的至少80％、优选至少90％、特别优选至少95％、特别是100％。该方法能够容易且经济有效地执行，并且提供了一种具有高电子迁移率、无背栅增强的电功率以及改进的散热的晶体管。所描述的方法还可以提供一种具有纵向晶体管结构的晶体管。
GaN是一种具有宽带隙的宽带半导体，非常适合用于电力电子设备。考虑到使用原生GaN晶片作为部件外延的衬底会极其昂贵的事实，利用廉价衬底(例如，硅)的其他解决方案被广泛使用。
传统的高电子迁移率晶体管(HEMT)是在SiC或Si衬底上作为横向部件生产的。尽管横向2DEG沟道在GAN/AlGaN部件中具有优势，但由于对电路设计和无源部件的积极影响，纵向架构对于功率应用是期望的。
GaN基HEMT结构在现有技术中是已知的，并且是可商购的。HEMT结构由包括GaN沟道层上的AlGaN势垒的有源表面组成。掺杂有碳或铁的厚GaN层充当关于背侧的绝缘势垒。在AlGaN/GaN界面下方，由于带隙差异和极化场引起的带弯曲，产生了二维电子气体(简称“2DEG”)。2DEG形成高度横向传导的沟道，从而产生优于其他传统功率部件的快速切换横向部件。
硅衬底(其被认为有成本效益的，但也带来了许多缺点)位于整个结构下方。硅衬底相对于GaN晶格具有高的热失配和结构失配。因此，众所周知，必须沉积层的厚堆叠(“缓冲层”)来吸收应变并匹配晶格。这些缓冲层必须适当协调，以避免高晶片弯曲，这对部件的后续处理是不可接受的。此外，外来材料的适应会导致大量的缺陷和位错(通常为109/cm2)，众所周知这对部件功率是有害的。
因此，在Si衬底上不可避免的晶格和应变适应层(例如，较厚的绝缘缓冲层或沟道层)限制并阻碍了进一步的发展。具有高铝含量的AlGaN势垒将是实现多kV功率的理想发展。
此外，不仅Si衬底的导电性和浮动电势(由于部件故障这会导致背栅或击穿)是一个问题，而且散热也是一个严重的问题。硅衬底的导热性差，并且厚的硅衬底不能很好地散热。为了避免这种情况，必须进行减薄，这在芯片破损方面是有风险的。此外，由于应变和缺陷容纳层的插入，纵向热导率额外降低。
关于纵向GaN部件，在Si晶片上使用GaN的部件概念是完全不可能，因为大量额外需要的层充当势垒，从而严重阻碍了纵向电流流动。
此外，众所周知，在有源沟道下方仅几μm处存在导电硅衬底会导致强烈的背栅效应。这阻止了相对于彼此具有高电势差的部件结构的横向共集成，例如半桥或全桥结构的集成。只有当衬底偏置与晶体管沟道的直接耦合被有效抑制时，才有可能成功集成。例如，众所周知，通过在硅绝缘体(SOI)层上实现GaN晶体管并在其上外延GaN来实现这种集成。这允许单片集成，然而以牺牲导热性为代价。这对于使用SOI作为绝缘介质来说是一个相当大的缺点。
结果，很明显，Si衬底的存在本身对GaN功率部件的性能有害，如果将Si衬底完全移除，则预期会有更大的功率。
最近，人们提出了新的解决方案，其中栅极下方局部的Si衬底被局部移除，这导致了迄今为止卓越的性能，并使晶体管能够运行到3kV(Dogmus,E.&Zegaoui,M.,Appl.Phys.Expr.,Volume 11,pg.034102et seq,2018)。然而，一些地方的局部移除技术是相当复杂的，并且Si衬底仍然存在于其他地方。移除区域内的AlN后侧的局部溅射是复杂的，并且除了残留的Si衬底外，局部AlN填充区域的存在也导致了稍后在封装路径中芯片的机械行为的差异。
由此出发，本发明的目的在于提供一种方法，通过该方法能够提供一种不具有现有技术中已知的缺点的晶体管。特别是，该方法应该能够容易且经济有效地执行，并且提供了一种具有高电子迁移率、无背栅增强的电功率以及改进的散热的晶体管。特别地，该方法应当能够实现纵向晶体管结构。
该目的通过具有权利要求1的特征的方法和具有权利要求14的特征的具有高电子迁移率的晶体管来实现。从属权利要求示出了有利的改进。
根据本发明，提供一种生产具有高电子迁移率的晶体管的方法，该方法包括以下步骤：
a)将外延层生长到平坦衬底的前侧上，该外延层包括半导体材料或由半导体材料组成，平坦衬底适于：
i)通过化学蚀刻和/或干法蚀刻能够从外延层移除；和/或
ii)通过施加具有特定波长的激光辐射能够从外延层移除；
b)将至少一个横向和/或纵向晶体管结构施加到外延层的前侧；
c)将临时晶片施加到外延层的前侧；
d)从外延层的底侧移除平坦衬底；
e)将导热层施加到外延层的底侧；并且
f)完全移除临时晶片；
其特征在于，从外延层的底侧完全移除平坦衬底，并且将导热层施加到外延层的底侧，使得导热层接触外延层的底侧的至少80％、优选至少90％、特别优选至少95％、特别是100％。
外延层的前侧被理解为外延层的背向平坦衬底的一侧。临时晶片被理解为指在根据本发明的方法过程中，最初被施加到外延层的前侧并且随后在该方法期间被再次移除的晶片。外延层的底侧的100％的接触被理解为外延层的底侧在其整个表面上与导热层的接触。
提供晶体管的方法执行相对容易且经济有效，并且允许提供具有低电感封装和具有简单设计的电路的晶体管。该方法的特征在于完全移除(即100％移除)，例如通过从外延层剥离和/或蚀刻掉平坦衬底。与现有技术中已知的仅仅从外延层局部移除衬底相比，产生了许多优点，因为没有衬底或衬底层的残留物保留在外延层的底侧上。换言之，能够将导热层大面积地施加到外延层的底侧。这改善了从外延层到导热层的热传递，增加了晶体管的散热能力，从而提高了晶体管的性能(特别是在长运行周期内)。
从外延层的底侧完全移除衬底是进一步有利的，因为外延层的整个底侧然后具有用于(例如，通过键合)组装另外的层的相同性质，并且另外的层能够以更大的机械稳定性组装在外延层的底侧上，这增加了晶体管的整体机械稳定性。此外，完全移除衬底增加了外延层的电子迁移率并提高了电功率(无背栅)。特别地，没有缓冲层沉积在平坦衬底与外延层之间，对于横向晶体管和纵向晶体管来说，这使得更高的纵向击穿电压成为可能，因为击穿是取决于缓冲层厚度或n-漂移层厚度。
该方法的特征在于，外延层包括或由以下项组成：从由GaN、AlN、AlxGa1-xN、InGaN、InAlGaN、AlScN、Ga2O3及其组合组成的组中选择的半导体材料(例如，化合物半导体)，其中x是0至1的数。半导体材料特别优选地包括GaN或由其组成。半导体材料能够包括掺杂，特别是具有从由Si、Ge、O、C、Fe、Mn及其组合组成的组中选择的元素的掺杂。
此外，该方法的特征在于，外延层朝平坦衬底的方向生长到200nm至50μm的高度。
此外，外延层能够在平行于平坦衬底的方向上具有25.4mm至300mm的延伸。
在该方法中使用的平坦衬底能够适于允许外延地生长包括或由以下项组成的层：从由(可选掺杂的)GaN、AlN、AlxGa1-xN、InGaN、InAlGaN、AlScN、Ga2O3及其组合组成的组中选择的材料(其中x是0至1的数)。
此外，该方法中使用的平坦衬底能够包括或由以下项组成：从由碳化硅、蓝宝石、蓝宝石及其组合和混合物组成的组中选择的材料。材料优选地是从由碳化硅和蓝宝石组成的组中选择的。GaN异质结构在蓝宝石或碳化硅上的沉积已经非常成熟。与硅衬底上的外延相比，实现了低几个数量级的位错密度(在蓝宝石的情况下为5×107cm-2至1×108cm-2，在使用SiC的情况下在106cm-2的数量级)，这有利地影响了晶体管的性能和可靠性。此外，不需要实现晶格失配的厚缓冲层的沉积，因为与硅上的GaN相比，蓝宝石或SiC上的GaN之间的结构适应性通常更接近。使用蓝宝石作为平坦衬底的材料的优点在于，平坦蓝宝石衬底可以以有成本效益的方式获得，由此能够更具成本效益地、从而更经济地提供晶体管。由于GaN与蓝宝石之间更好的结构适应性，晶体管中的残余电压更低。此外，蓝宝石对更高的外延温度具有更高的材料抗性，由此提供了关于外延处理窗口或层厚度的更大灵活性。
该方法的特征在于，平坦衬底朝外延层的方向具有100μm至1.5mm的高度。
该方法能够包括将至少一个电前触点施加到外延层的上侧，其中至少一个电前触点的施加优选在将至少一个横向和/或纵向结构施加到外延层后，或者在移除临时晶片后执行，该至少一个横向和/或纵向结构是从由晶体管、肖特基二极管结构、pn二极管结构、PIN二极管结构及其组合组成的组中选择的。
至少一个电前触点能够使用具有10-6Ωm至10-8Ωm电导率的材料来施加。
此外，至少一个电前触点能够使用具有10W/(m·K)至2300W/(m·K)热导率的材料来施加。
此外，至少一个电前触点能够使用包括或由以下项组成的材料来施加：金属、特别优选地从由Au、Ag、Al、Pt、Ir、Ni、Cr、Ta、Mo、V及其合金组成的组中选择的金属。
此外，至少一个电前触点能够被施加，使得至少一个电前触点朝外延层的方向具有50nm至10μm的高度。
除此之外，至少一个电前触点能够通过沉积或键合来施加。
该方法的特征在于，以层的形式施加至少一个横向和/或纵向晶体管结构。
横向和/或纵向晶体管结构能够包括或由以下项组成：半导体材料，优选AlxGa1-xN和/或Ga2O3，其可选地被掺杂，其中x是0至1的数。
此外，能够处理横向和/或纵向晶体管结构，其中该处理优选在将该结构施加到外延层后或在移除临时晶片后进行，处理步骤包括从由脱金属、湿法化学蚀刻、干法化学蚀刻、绝缘体涂覆、离子注入、扩散及其组合组成的组中选择的方法。
能够通过在临时晶片上粘合将临时晶片施加到外延层的前侧。
从外延层的底侧完全移除平坦衬底能够通过化学蚀刻、干法蚀刻及其组合来实现。如果衬底对所使用的激光器的激光是透明的，则蚀刻是必要的，也就是说，不能执行激光烧蚀。
此外，从外延层的底侧完全移除平坦衬底能够通过以下方式实现：施加具有特定波长的激光辐射，优选地通过施加具有特定波长的激光辐射而使平坦衬底剥离。
外延层的底侧上的导热层能够包括或由以下项组成：具有10W/(m·K)至2300W/(m·K)比热导率的材料。
此外，导热层能够通过或已经通过沉积或键合施加到外延层的底侧。
在一个优选实施例中，外延层的底侧上的导热层包括电绝缘材料或由电绝缘材料组成，其中材料优选具有至少1010Ωm的比电阻。此外，电绝缘材料能够从由AlN、TaC、SiN、金刚石及其组合组成的组中选择，其中材料优选是多晶的。除此之外，电绝缘材料能够朝外延层的方向具有20μm至1.5mm的高度。
在一个替代的优选实施例中，外延层的底侧上的导热层包括导电的材料或由导电的材料组成，其中材料优选具有不超过2·10-4Ωm的比电阻。此外，导电材料能够接触外延层的n+掺杂区域。此外，导电材料能够包括或由以下项组成：半导体材料和/或金属，特别优选地从由Si、Ge及其组合组成的组中选择的半导体材料。除此之外，导电材料能够朝外延层的方向具有50nm至5μm的高度。方法的该替代实施例能够提供纵向晶体管架构。结果，实现了纵向晶体管与横向晶体管相比具有的所有潜在优势。这在已知的硅上氮化镓(GaN-on-Si)部件中是不可能的，因为必须采用局部衬底移除技术，而这些技术都具有其特定的缺点。
根据本发明的方法能够包括将至少一个电背侧触点施加到外延层的底侧。优选地，在移除平坦衬底后，可选地在移除导热层的局部区域后，将电背侧触点施加到外延层的底侧。此外，电背侧触点能够包括或由以下项组成：具有不超过2·10-4Ωm的比电阻的材料。此外，电背侧触点能够包括或由以下项组成：具有150W/(m·K)至380W/(m·K)比热导率的材料。除此之外，电背侧触点能够包括或由以下项组成：半导体材料和/或金属，特别优选地从由Si、Ge及其组合组成的组中选择的半导体材料。
从外延层的上侧完全移除临时晶片能够通过选从由激光剥离方法、湿法化学蚀刻方法、干法化学蚀刻方法，热力方法、热激活智能切割方法及其组合组成的组中选择的方法来实现。可选地，将这些移除方法中的一种与离子注入方法相结合。
根据本发明，提供一种具有高电子迁移率的晶体管，包括：
a)外延层，该外延层包括半导体材料或由半导体材料组成；和
b)在外延层的上侧上的至少一个横向和/或纵向晶体管结构；和
c)在外延层的底侧上的导热层，
其特征在于，在外延层的底侧上的导热层接触外延层的底侧的至少80％、优选至少90％、特别优选至少95％、特别是100％。
晶体管呈现出无背栅，并且不存在由用于晶格和应变适应的缓冲堆叠、背侧上的导电性、散热、背侧上不受控制的电势和静态背栅引起的问题，也就是说，不存在Si衬底上包括AlGaN-GaN-HEMT的已知晶体管的典型缺点。这提供了更大的设计灵活性的优势，因为多种功能(例如全桥和半桥模块、双向开关晶体管和驱动器)能够集成在一个晶体管上。
此外，根据本发明的晶体管的热阻被显著改善，并且与碳掺杂的GaN的绝缘性能不足有关的泄漏或击穿机制的可能性被降低。此外，晶体管的结构并不是很复杂。
除此之外，晶体管的总电功率更高。这是由于仅通过局部移除衬底而产生的横向硅上氮化镓晶体管已经表现出3kV的运行，即已经超过了实际SiC部件的功率。利用根据本发明的晶体管，超过3kV的总电功率水平是可能的。
根据本发明的晶体管能够通过根据本发明的方法来生产。这意味着根据本发明的晶体管能够具有晶体管作为执行根据本发明的方法的结果而必然具有的特征。因此，上述与根据本发明的方法有关的特征也能够是根据本发明的晶体管的特征。
将基于以下附图更详细地描述根据本发明的主题，而不将主题限制于此处所示的具体实施例。
图1示出了生产横向或纵向膜功率晶体管的方法序列。在衬底上执行晶体管外延1后，执行晶体管的完整前端处理2。随后，键合到临时晶片，然后将衬底完全移除4。随后，在横向晶体管的生产过程中执行方法步骤A，键合到电绝缘的、导热的衬底5a在该方法步骤A中进行，并且在纵向晶体管的生产过程中执行方法步骤B，背侧接触并键合到导电且导热的衬底5b的步骤在该方法步骤B中进行。在两种情况A、B下，最后跟随有临时晶片的脱离6。
图2示出了横向GaN-HEMT的外延层的示意图。缓冲层8设置在导电的Si衬底7上，用于晶格和应变匹配。绝缘的GaN:C层9位于缓冲层8上。用作沟道的GaN UID层10设置在绝缘的GaN:C层9上，用作势垒的AlGaN UID层12位于GaN UID层10上，其中2DEG层11形成在GaNUID层10与AlGaN UID层12之间。
图3示出了横向GaN HEMT的示意图，其被转移到绝缘且导热的AlN晶片上。AlN晶片13经由键合界面14连接到GaN基缓冲器15。AlGaN势垒16设置在GaN基缓冲器15上。源极17、栅极18和漏极19位于AlGaN势垒16上。
图4示出了纵向GaN FinFET的示意图，其被转移到导电且导热的衬底上。导电的Si或金属晶片20经由键合界面14连接到漏极触点21。n+GaN漏极层22存在于漏极触点21上，并且n-GaN漂移区23存在于n+GaN漏极层22上。GaN-Fin结构24、源极触点25、栅极金属26和栅极绝缘体27设置在n-GaN漂移区23上。
附图标记说明
1： 晶体管外延；
2： 晶体管的完整前端处理；
3： 键合到临时衬底(例如，临时晶片)上；
4： 衬底的完全移除；
5a： 键合到电绝缘的、导热的衬底上；
5b： 背侧接触并键合到导电且导热的衬底上；
6： 临时衬底(例如，临时晶片)的脱离；
7： Si衬底(导电)；
8： 缓冲层(晶格和应变匹配)；
9： GaN:C(绝缘)；
10： GaN UID(沟道)；
11： 2DEG；
12： AlGaN UID(势垒)；
13： AlN晶片；
14： 键合界面；
15： GaN基缓冲器；
16： AlGaN势垒；
17： 源极；
18： 栅极；
19： 漏级；
20： 导电的Si或金属晶片；
21： 漏级触点；
22： n+GaN漏极；
23： n-GaN漂移区；
24： GaN-Fin结构；
25： 源极触点；
26： 栅极金属；
27： 栅极绝缘体；
A： 在横向晶体管的生产过程中的方法步骤；
B： 在纵向晶体管的生产过程中的方法步骤。

Claims (15)

1.一种生产具有高电子迁移率的晶体管的方法，所述方法包括以下步骤：
a)将外延层生长到平坦衬底的前侧上，所述外延层包括半导体材料或由半导体材料组成，所述平坦衬底适于：
i)通过化学蚀刻和/或干法蚀刻能够从所述外延层移除；和/或
ii)通过施加具有特定波长的激光辐射能够从所述外延层移除；
b)将至少一个横向和/或纵向晶体管结构施加到所述外延层的前侧；
c)将临时晶片施加到所述外延层的前侧；
d)从所述外延层的底侧移除所述平坦衬底；
e)将导热层施加到所述外延层的底侧；并且
f)完全移除所述临时晶片；
其特征在于，从所述外延层的底侧完全移除所述平坦衬底，并且将所述导热层施加到所述外延层的底侧，使得所述导热层接触所述外延层的底侧的至少80％、优选至少90％、特别优选至少95％、特别是100％。
2.根据权利要求1所述的方法，其特征在于，
i)所述外延层包括或由以下项组成：从由GaN、AlN、AlxGa1-xN、InGaN、InAlGaN、AlScN、Ga2O3及其组合组成的组中选择的半导体材料，其中x是0至1的数，所述半导体材料可选地包括掺杂，特别是具有从由Si、Ge、O、C、Fe、Mn及其组合组成的组中选择的元素的掺杂；和/或
ii)所述外延层朝所述平坦衬底的方向生长到200nm至50μm的高度；和/或
iii)所述外延层在平行于所述平坦衬底的方向上具有25.4mm至300mm的延伸。
3.根据前述权利要求中任一项所述的方法，其特征在于，
i)所述平坦衬底适于允许外延地生长包括或由以下项组成的层：从由GaN、AlN、AlxGa1- xN、InGaN、InAlGaN、AlScN、Ga2O3及其组合组成的组中选择的材料，可选地从由掺杂的GaN、AlN、AlxGa1-xN、InGaN、InAlGaN、AlScN、Ga2O3及其组合组成的组中选择的材料，其中x是0至1的数；和/或
ii)所述平坦衬底包括或由以下项组成：从由碳化硅、AlN、蓝宝石及其组合和混合物组成的组中选择的材料。
4.根据前述权利要求中任一项所述的方法，其特征在于，所述平坦衬底朝所述外延层的方向具有100μm至1.5mm的高度。
5.根据前述权利要求中任一项所述的方法，其特征在于，所述方法包括将至少一个电前触点施加到所述外延层的上侧，
i)所述至少一个电前触点的施加优选在将至少一个横向和/或纵向结构施加到所述外延层后，或者在移除所述临时晶片后执行，所述至少一个横向和/或纵向结构是从由晶体管、肖特基二极管结构、pn二极管结构、PIN二极管结构及其组合组成的组中选择的；和/或
ii)所述至少一个电前触点的施加优选使用具有10-6Ωm至10-8Ωm电导率的材料来执行；和/或
iii)所述至少一个电前触点的施加优选使用具有10W/(m·K)至2300W/(m·K)热导率的材料来执行；和/或
iv)所述至少一个电前触点的施加优选使用包括或由以下项组成的材料来执行：金属、特别优选地从由Au、Ag、Al、Pt、Ir、Ni、Cr、Ta、Mo、V及其合金组成的组中选择的金属；和/或
v)所述至少一个电前触点的施加优选被执行，使得所述至少一个电前侧触点朝所述外延层的方向具有50nm至10μm的高度；和/或
vi)所述至少一个电前触点的施加优选通过沉积或键合来执行。
6.根据前述权利要求中任一项所述的方法，其特征在于，
i)以层的形式施加所述至少一个横向和/或纵向晶体管结构；并且
ii)所述至少一个横向和/或纵向晶体管结构包括或由以下项组成：半导体，优选AlxGa1-xN和/或Ga2O3，可选地是掺杂的AlxGa1-xN和/或Ga2O3，其中x是0至1的数；和/或
iii)处理所述至少一个横向和/或纵向晶体管结构，所述处理优选在将所述结构施加到所述外延层后或在移除所述临时晶片后进行，所述处理步骤包括从由脱金属、湿法化学蚀刻、干法化学蚀刻、绝缘体涂覆、离子注入、扩散及其组合组成的组中选择的方法。
7.根据前述权利要求中任一项所述的方法，其特征在于，通过粘合将所述临时晶片施加到所述外延层的前侧。
8.根据前述权利要求中任一项所述的方法，其特征在于，从所述外延层的底侧完全移除所述平坦衬底，通过以下方式实现：
i)化学蚀刻、干法蚀刻及其组合；和/或
ii)施加具有特定波长的激光辐射，优选地通过施加具有特定波长的激光辐射而使所述平坦衬底剥离。
9.根据前述权利要求中任一项所述的方法，其特征在于，
i)在所述外延层的底侧上的导热层包括或由以下项组成：具有10W/(m·K)至2300W/(m·K)比热导率的材料；和/或
ii)在所述外延层的底侧上的导热层通过或已经通过沉积或键合施加。
10.根据前述权利要求中任一项所述的方法，其特征在于，所述外延层的底侧上的导热层包括电绝缘材料或由电绝缘材料组成，
i)所述电绝缘材料优选具有至少1010Ωm的比电阻；和/或
ii)所述电绝缘材料优选是从由AlN、TaC、SiN、金刚石及其组合组成的组中选择的，材料优选是多晶的；和/或
iii)所述电绝缘材料优选朝所述外延层的方向具有20μm至1.5mm的高度。
11.根据权利要求1至9中任一项所述的方法，其特征在于，所述外延层的底侧上的导热层包括导电的材料或由导电的材料组成，
i)所述材料优选具有不超过2·10-4Ωm的比电阻；和/或
ii)所述材料优选接触所述外延层的n+掺杂区域；和/或
iii)所述材料优选包括或由以下项组成：半导体材料和/或金属，特别优选地从由Si、Ge及其组合组成的组中选择的半导体材料；和/或
iv)所述材料优选朝所述外延层的方向具有50nm至5μm的高度。
12.根据前述权利要求中任一项所述的方法，其特征在于，所述方法包括将至少一个电背侧触点施加到所述外延层的底侧，
i)所述电背侧触点优选，在移除所述平坦衬底后，可选地在移除所述导热层的局部区域后，施加到所述外延层的底侧；和/或
ii)所述电背侧触点优选包括或由以下项组成：具有不超过2·10-4Ohm·m的比电阻的材料；和/或
iii)所述电背侧触点优选包括或由以下项组成：具有150W/(m·K)至380W/(m·K)比热导率的材料；和/或
iv)所述电背侧触点优选包括或由以下项组成：半导体材料和/或金属，特别优选地从由Si、Ge及其组合组成的组中选择的半导体材料。
13.根据前述权利要求中任一项所述的方法，其特征在于，从所述外延层的上侧完全移除所述临时晶片通过从由激光剥离方法、湿法化学蚀刻方法、干法化学蚀刻方法，热力方法、热激活智能切割方法及其组合组成的组中选择的方法来实现，可选地与离子注入方法相结合。
14.一种具有高电子迁移率的晶体管，包括：
a)外延层，所述外延层包括半导体材料或由半导体材料组成；和
b)在所述外延层的上侧上的至少一个横向和/或纵向晶体管结构；和
c)在所述外延层的底侧上的导热层，
其特征在于，在所述外延层的底侧上的导热层接触所述外延层的底侧的至少80％、优选至少90％、特别优选至少95％、特别是100％。
15.根据权利要求14所述的晶体管，其特征在于，所述晶体管是通过根据权利要求1至13中任一项所述的方法生产的。
CN202180079137.9A 2020-11-25 2021-11-25 生产具有高电子迁移率的晶体管的方法及所生产的晶体管 Pending CN116635987A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102020214767.1A DE102020214767A1 (de) 2020-11-25 2020-11-25 Verfahren zur Herstellung eines Transistors mit hoher Elektronenbeweglichkeit und hergestellter Transistor
DE102020214767.1 2020-11-25
PCT/EP2021/082913 WO2022112378A1 (de) 2020-11-25 2021-11-25 Verfahren zur herstellung eines transistors mit hoher elektronenbeweglichkeit und hergestellter transistor

Publications (1)

Publication Number Publication Date
CN116635987A true CN116635987A (zh) 2023-08-22

Family

ID=78824669

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180079137.9A Pending CN116635987A (zh) 2020-11-25 2021-11-25 生产具有高电子迁移率的晶体管的方法及所生产的晶体管

Country Status (6)

Country Link
US (1) US20230420542A1 (zh)
EP (1) EP4252273A1 (zh)
JP (1) JP2023550520A (zh)
CN (1) CN116635987A (zh)
DE (1) DE102020214767A1 (zh)
WO (1) WO2022112378A1 (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7915643B2 (en) * 2007-09-17 2011-03-29 Transphorm Inc. Enhancement mode gallium nitride power devices
JP5433909B2 (ja) * 2012-05-22 2014-03-05 株式会社パウデック ＧａＮ系半導体素子の製造方法
US8981432B2 (en) 2012-08-10 2015-03-17 Avogy, Inc. Method and system for gallium nitride electronic devices using engineered substrates
US9601327B2 (en) * 2014-08-15 2017-03-21 The Board Of Regents Of The University Of Oklahoma High-power electronic device packages and methods
CN107393858A (zh) 2017-07-28 2017-11-24 西安交通大学 一种GaN HEMTs功率器件向金刚石热沉转移方法

Also Published As

Publication number Publication date
WO2022112378A1 (de) 2022-06-02
US20230420542A1 (en) 2023-12-28
JP2023550520A (ja) 2023-12-01
DE102020214767A1 (de) 2022-05-25
EP4252273A1 (de) 2023-10-04

Similar Documents

Publication Publication Date Title
KR102403038B1 (ko) 가공된 기판과 통합된 전자 전력 디바이스
JP6173661B2 (ja) Ｉｉｉ−窒化物デバイスの製造方法およびｉｉｉ−窒化物デバイス
Srivastava et al. Record Breakdown Voltage (2200 V) of GaN DHFETs on Si With 2-$\mu\hbox {m} $ Buffer Thickness by Local Substrate Removal
TWI538199B (zh) 三族氮化物元件結構與形成方法
US9685513B2 (en) Semiconductor structure or device integrated with diamond
KR101108344B1 (ko) 캡층 및 리세스된 게이트를 가지는 질화물계트랜지스터들의 제조방법들
US8698162B2 (en) Gallium nitride based semiconductor devices and methods of manufacturing the same
KR102681469B1 (ko) 가공된 기판 상의 집적된 디바이스를 위한 시스템 및 방법
KR101008272B1 (ko) 노멀 오프 특성을 갖는 질화물계 고전자 이동도 트랜지스터및 그 제조방법
JP2010045343A (ja) 半導体デバイス
JP2007059595A (ja) 窒化物半導体素子
JP2002076023A (ja) 半導体装置
CN108615756B (zh) 半导体器件
JP7052503B2 (ja) トランジスタの製造方法
JP2024519864A (ja) 改善した性能を有する高電子移動度トランジスタを製造する方法
US20150021666A1 (en) Transistor having partially or wholly replaced substrate and method of making the same
JP5415668B2 (ja) 半導体素子
JP2007081096A (ja) 半導体装置
JP4327114B2 (ja) 窒化物半導体装置
CN116635987A (zh) 生产具有高电子迁移率的晶体管的方法及所生产的晶体管
US11024717B2 (en) Semiconductor device and method of manufacturing semiconductor device
KR102526716B1 (ko) 갈륨나이트라이드계 접합형 전계 효과 트랜지스터 및 그 제조 방법
JP2009060065A (ja) 窒化物半導体装置
US20240347629A1 (en) High-power component based on iii nitride compound semiconductors, intermediate product and process for production of a high-power component
JP2012049169A (ja) 窒化物半導体装置およびその製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination