CN116632014A - 显示面板及显示面板的制作方法 - Google Patents
显示面板及显示面板的制作方法 Download PDFInfo
- Publication number
- CN116632014A CN116632014A CN202310745251.1A CN202310745251A CN116632014A CN 116632014 A CN116632014 A CN 116632014A CN 202310745251 A CN202310745251 A CN 202310745251A CN 116632014 A CN116632014 A CN 116632014A
- Authority
- CN
- China
- Prior art keywords
- electrode
- chip
- layer
- point
- binding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 23
- 239000000758 substrate Substances 0.000 claims abstract description 74
- 238000001514 detection method Methods 0.000 claims description 21
- 238000000034 method Methods 0.000 claims description 16
- 238000000059 patterning Methods 0.000 claims description 6
- 238000004020 luminiscence type Methods 0.000 claims description 2
- 230000000694 effects Effects 0.000 abstract description 6
- 238000010030 laminating Methods 0.000 abstract 1
- 229910052751 metal Inorganic materials 0.000 description 10
- 239000002184 metal Substances 0.000 description 10
- 238000005516 engineering process Methods 0.000 description 8
- 239000010409 thin film Substances 0.000 description 8
- 239000000463 material Substances 0.000 description 7
- 230000003287 optical effect Effects 0.000 description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 7
- 239000010949 copper Substances 0.000 description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 6
- 229910052814 silicon oxide Inorganic materials 0.000 description 6
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 5
- -1 LTPS) Inorganic materials 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 229910004205 SiNX Inorganic materials 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 229910021417 amorphous silicon Inorganic materials 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 229910052750 molybdenum Inorganic materials 0.000 description 3
- 239000011733 molybdenum Substances 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000001125 extrusion Methods 0.000 description 2
- 239000010408 film Substances 0.000 description 2
- 229910052733 gallium Inorganic materials 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 229910052738 indium Inorganic materials 0.000 description 2
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 2
- 238000003475 lamination Methods 0.000 description 2
- 238000003825 pressing Methods 0.000 description 2
- 238000011084 recovery Methods 0.000 description 2
- 239000011787 zinc oxide Substances 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 238000004080 punching Methods 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 238000001179 sorption measurement Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
- H01L21/681—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment using optical controlling means
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
- H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0093—Wafer bonding; Removal of the growth substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0008—Processes
- H01L2933/0033—Processes relating to semiconductor body packages
- H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Electroluminescent Light Sources (AREA)
Abstract
本申请属于显示技术领域,具体涉及一种显示面板及显示面板的制作方法,显示面板包括驱动基板和发光芯片,发光芯片设于驱动基板上,发光芯片包括发光层和与发光层连接的芯片电极;驱动基板包括驱动电路层和绑定电极层,绑定电极层设于驱动电路层上,绑定电极层包括相互间隔设置的绑点电极和辅助标识;其中,绑点电极和芯片电极中的一者设有对位凸起,另一者设有与对位凸起相对应的对位凹槽,芯片电极通过对位凸起与对位凹槽对位插合以与绑点电极对位绑定,且辅助标识与发光芯片之间满足目标预设参数。本方案通过绑点电极和辅助标识能保证发光芯片的对位贴合准度,保证显示面板的显示效果,并提高产品品质。
Description
技术领域
本申请属于显示技术领域,具体涉及一种显示面板及显示面板的制作方法。
背景技术
Micro LED发展成未来显示技术的热点之一,Micro LED显示器所采用LED尺寸为微米等级,具有画素的独立控制、独立发光控制、高辉度、低耗电、超高分辨率和高色彩度等特点,但其技术难点多且技术复杂,特别是其关键技术:巨量转移技术。随着技术的发展,巨量转移技术发展至今已经出了不少技术分支,如静电吸附、镭射激光等。
但现有技术中的直接转移或间接转移的巨量转移技术中,会出现MicroLED芯片偏移、倾斜等问题,进而影响发光效果。
发明内容
本申请的目的在于提供一种显示面板及显示面板的制作方法,能够提高发光芯片的键合良率,提升产品品质。
本申请第一方面提供了一种显示面板,所述显示面板包括驱动基板和发光芯片,所述发光芯片设于所述驱动基板上,所述发光芯片包括发光层和与所述发光层连接的芯片电极;
所述驱动基板包括驱动电路层和绑定电极层,所述绑定电极层设于所述驱动电路层上,所述绑定电极层包括相互间隔设置的绑点电极和辅助标识;
其中,所述绑点电极和所述芯片电极中的一者设有对位凸起,另一者设有与所述对位凸起相对应的对位凹槽,所述芯片电极通过所述对位凸起与所述对位凹槽对位插合以与所述绑点电极对位绑定,且所述辅助标识与所述发光芯片之间满足目标预设参数。
在本申请的一种示例性实施例中,所述发光层设于所述芯片电极远离所述驱动电路层的一侧;
其中,所述目标预设参数包括目标段差,所述辅助标识远离所述驱动电路层的表面与所述发光层远离所述驱动电路层的表面之间的差值等于所述目标段差。
在本申请的一种示例性实施例中,所述辅助标识包括第一标识块和第二标识块,所述第一标识块在第一方向上延伸,所述第二标识块在第二方向上延伸,所述第一方向与所述第二方向相交,且所述第一标识块与所述第二标识块具有相交点,所述发光芯片在所述第二方向上靠近所述相交点的一侧为位置检测边,所述位置检测边具有第一端点和位于所述第一端点远离所述相交点的第二端点;
其中,所述辅助标识与所述绑点电极在所述第一方向上间隔排布,所述目标预设参数还包括目标角度,所述辅助标识的所述相交点与所述第一端点之间的连线与所述第一端点和所述第二端点之间的连线的夹角等于所述目标角度。
在本申请的一种示例性实施例中,所述目标角度为180°。
在本申请的一种示例性实施例中,所述芯片电极包括阳极和阴极,所述绑点电极包括第一绑点电极和第二绑点电极,所述第一绑点电极与所述芯片电极的阳极对应连接,所述第二绑点电极与所述芯片电极的阴极对应连接;
所述驱动基板还包括透明弹性层,所述透明弹性层设于所述驱动电路层上,且所述透明弹性层覆盖所述辅助标识,所述透明弹性层包括对位区,所述对位区包括弹性支撑柱以及位于所述弹性支撑柱两侧的第一开口和第二开口,所述第一开口内设有所述第一绑点电极,所述第二开口内设有所述第二绑点电极,所述弹性支撑柱支撑在所述发光层和所述驱动电路层之间。
在本申请的一种示例性实施例中,所述绑点电极包括电极主体和形成在所述电极主体远离所述驱动电路层一侧的所述对位凸起,所述芯片电极靠近所述驱动电路层的表面开设有与所述对位凸起相对应的所述对位凹槽;其中,所述芯片电极靠近所述驱动电路层的表面在所述对位凸起对位插入所述对位凹槽时与所述电极主体远离所述驱动电路层的表面相贴合;和/或
所述第一开口和所述第二开口内均填充有键合件,所述键合件环绕所述第一绑点电极、所述第二绑点电极、所述阳极和所述阴极设置。
本申请第二方面提供了一种显示面板的制作方法,用于形成上述所述的显示面板,所述显示面板的制作方法包括:
提供驱动基板,所述驱动基板包括驱动电路层和绑定电极层,所述绑定电极层包括相互间隔设置的绑点电极和辅助标识;
提供转移基板,所述转移基板上包括多个相互间隔设置的发光芯片,所述发光芯片包括发光层和与所述发光层连接的芯片电极;
将所述驱动基板和所述转移基板对位贴合;
利用检测仪器对所述辅助标识和所述发光芯片之间的参数进行检测;
在检测到所述辅助标识和所述发光芯片之间的关系满足目标预设参数时,对所述芯片电极和所述绑点电极进行绑定。
在本申请的另一种示例性实施例中,利用检测仪器对所述辅助标识和所述发光芯片之间的参数进行检测包括:
检测所述辅助标识远离所述驱动电路层的表面与所述发光层远离所述驱动电路层的表面之间的差值。
在本申请的另一种示例性实施例中,所述辅助标识包括第一标识块和第二标识块,所述第一标识块在第一方向上延伸,所述第二标识块在第二方向上延伸,所述第一方向与所述第二方向相交,且所述第一标识块与所述第二标识块具有相交点,所述发光芯片在所述第二方向上靠近所述相交点的一侧为位置检测边,所述位置检测边具有第一端点和位于所述第一端点远离所述相交点的第二端点;所述辅助标识与所述绑点电极在所述第一方向上间隔排布;
其中,利用检测仪器对所述辅助标识和所述发光芯片之间的参数进行检测还包括:
检测所述辅助标识的所述相交点与所述第一端点之间的连线与所述第一端点和所述第二端点之间的连线的夹角。
在本申请的另一种示例性实施例中,所述芯片电极包括阳极和阴极,所述绑点电极包括第一绑点电极和第二绑点电极,所述第一绑点电极与所述芯片电极的阳极对应连接,所述第二绑点电极与所述芯片电极的阴极对应连接;所述显示面板的制作方法还包括在所述驱动电路层上形成透明弹性层,并对所述透明弹性层进行图案化处理以形成对位区,所述对位区包括弹性支撑柱以及位于所述弹性支撑柱两侧的第一开口和第二开口,所述第一开口内设有所述第一绑点电极,所述第二开口内设有所述第二绑点电极;
其中,在检测到所述辅助标识和所述发光芯片之间的关系满足目标预设参数时,对所述芯片电极和所述绑点电极进行绑定,所述制作方法还包括:
向所述第一开口和所述第二开口内填充键合件,所述键合件环绕所述第一绑点电极、第二绑点电极、所述阳极和所述阴极设置,并对所述第一开口和所述第二开口内的键合件进行加热。
本申请方案具有以下有益效果:
本申请方案包括显示面板,显示面板包括驱动基板和发光芯片,驱动基板上的绑点电极对发光芯片的芯片电极通过对位凹槽和对位凸起进行对位贴合,保证绑点电极和芯片电极的对位贴合准度。此外,辅助标识能够在芯片电极和绑点电极对位贴合时与发光芯片满足目标预设关系;当辅助标识与发光芯片满足目标预设关系,则芯片电极与绑点电极正常对位贴合,发光芯片未发生偏移;若辅助标识与发光芯片不满足目标预设关系,则芯片电极和绑点电极存在未正常对位贴合或移位等情况,根据辅助标识的位置确定发光芯片的位置,对异常的发光芯片进行更换,以保证显示面板的正常显示效果。通过辅助标识检测发光芯片偏移和转移不良等问题,以用于提升发光芯片与绑点电极的键合良率,提升产品品质。
此外,本申请方案还包括显示面板的制作方法,通过绑点电极和辅助标识能保证发光芯片的对位贴合准度,保证显示面板的显示效果。
本申请的其他特性和优点将通过下面的详细描述变得显然,或部分地通过本申请的实践而习得。
应当理解的是,以上的一般描述和后文的细节描述仅是示例性和解释性的,并不能限制本申请。
附图说明
此处的附图被并入说明书中并构成本说明书的一部分,示出了符合本申请的实施例,并与说明书一起用于解释本申请的原理。显而易见地,下面描述中的附图仅仅是本申请的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1示出了本申请实施例一或实施例二提供的显示面板的截面结构示意图;
图2示出了本申请实施例一或实施例二提供的辅助标识与发光芯片的排布结构示意图;
图3示出了本申请实施例一或实施例二提供的绑点电极的结构示意图;
图4示出了本申请实施例二提供的制作显示面板的流程示意图;
图5示出了本申请实施例二提供的对辅助标识和发光芯片之间参数检测的流程示意图;
图6示出了本申请实施例二提供的形成透明弹性层的流程示意图。
附图标记说明:
10、驱动基板;11、衬底;12、驱动电路层;121、缓冲层;122、薄膜晶体管;1221、有源层;1222、栅极绝缘层;1223、栅极;1224、第一绝缘层;1225、第二绝缘层;1226、源极;1227、漏极;123、第二金属层;124、平坦层;13、绑定电极层;131、绑点电极;131a、第一绑点电极;131b、第二绑点电极;1311、电极主体;1312、对位凸起;132、辅助标识;1321、第一标识块;1322、第二标识块;20、发光芯片;21、发光层;22、芯片电极;221、阳极;222、阴极;23、位置检测边;30、透明弹性层;31、弹性支撑柱;32、第一开口;33、第二开口;40、键合件。
具体实施方式
现在将参考附图更全面地描述示例实施方式。然而,示例实施方式能够以多种形式实施,且不应被理解为限于在此阐述的范例;相反,提供这些实施方式使得本申请将更加全面和完整,并将示例实施方式的构思全面地传达给本领域的技术人员。
在本申请中,术语“第一”、“第二”仅用于描述目的,而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此,限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本申请的描述中,“多个”的含义是两个或两个以上,除非另有明确具体的限定。
在本申请中,除非另有明确的规定和限定,术语“装配”、“连接”等术语应做广义理解,例如,可以是固定连接,也可以是可拆卸连接,或成一体;可以是机械连接,也可以是电连接;可以是直接相连,也可以通过中间媒介间接相连,可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言,可以根据具体情况理解上述术语在本申请中的具体含义。
此外,所描述的特征、结构或特性可以以任何合适的方式结合在一个或更多实施例中。在下面的描述中,提供许多具体细节从而给出对本申请的实施例的充分理解。然而,本领域技术人员将意识到,可以实践本申请的技术方案而没有特定细节中的一个或更多,或者可以采用其它的方法、组元、装置、步骤等。在其它情况下,不详细示出或描述公知方法、装置、实现或者操作以避免模糊本申请的各方面。
实施例一
本申请实施例提供了一种显示面板,该显示面板包括驱动基板10和发光芯片20,此显示面板可以为Micro LED显示面板,通过巨量转移技术将Micro LED发光芯片20转移至驱动基板10上。
其中,参见图1所示,发光芯片20包括相互连接的发光层21和芯片电极22,芯片电极22包括阳极221和阴极222,其可用于与驱动基板10进行绑定,进而能够驱动发光层21进行发光。
进一步地,该驱动基板10可以是低温多晶硅(Low Temperature Poly-silicon,LTPS)、氧化铟镓锌(Indium Gallium Zinc Oxide,IGZO)或非晶硅(Amorphous Silicon,A-Si)等。
本申请实施例采用低温多晶硅(Low Temperature Poly-silicon,LTPS)驱动基板10,参见图1所示,该驱动基板10包括衬底11、驱动电路层12和绑定电极层13,该衬底11可以为玻璃、蓝宝石或石英等材料制成,驱动电路层12和绑定电极层13均设于衬底11上。驱动电路层12包括依次形成在衬底11上的缓冲层121(Buffer)、薄膜晶体管122、第二金属层123、平坦层124;其中,薄膜晶体管122包括依次形成的有源层1221(Active)、栅极绝缘层1222(GI)、栅极1223(Gate)、第一绝缘层1224、第二绝缘层1225、源极1226(Source)和漏极1227(Drain),源极1226和漏极1227均通过第一过孔与有源层1221搭接。
需要说明的是,参见图1所示,该第二绝缘层1225覆盖第二金属层123,第二金属层123与源极1226和漏极1227位于不同层,源极1226和漏极1227可采用第三金属层制成,且源极1226和漏极1227设于第二绝缘层1225远离衬底11的一侧。
此外,第一过孔依次穿过第二绝缘层1225、第一绝缘层1224和栅极绝缘层1222,以漏出有源层1221的部分,源极1226和漏极1227通过该第一过孔与有源层1221进行搭接。
在本申请实施例中,参见图1所示,缓冲层121可以采用氮化硅(SiNx)或氧化硅(SiOx)材料制成;有源层1221可以采用Poly-Si(多晶硅)材料制成,且有源层1221与栅极1223在衬底11上的正投影存在交叠;示例的,栅极1223在衬底11的正投影位于有源层1221在衬底11的正投影内;栅极绝缘层1222可以采用氮化硅(SiNx)或氧化硅(SiOx)材料制成;栅极1223可由金属制成,例如,铝(Al)、铜(Cu)、钼(Mo)等金属;栅极绝缘层1222为氮化硅(SiNx)或氧化硅(SiOx);源极1226和漏极1227同层且间隔设置,源极1226和漏极1227可由同一层金属制成,例如,铝(Al)、铜(Cu)、钼(Mo)等金属,以保证良好的导电性能;平坦层124为有机材料PI(聚酰亚胺)。第二金属层123也可以由铝(Al)、铜(Cu)、钼(Mo)等金属制成。
需要说明的是,本申请实施例的薄膜晶体管122不限于前述提到的顶栅型,还可为底栅型,也即栅极1223设于有源层1221靠近衬底11的一侧;这样,源极1226和漏极1227连接有源层1221时打孔层数减少,进而使得成本减少,源极1226和漏极1227连接有源层1221更加方便。
此外,在本申请中,“同层设置”指的是采用同一成膜工艺形成用于形成特定图形的膜层,然后利用同一掩模板通过一次构图工艺形成的层结构。即一次构图工艺对应一道掩模板(mask,也称光罩)。根据特定图形的不同,一次构图工艺可能包括多次曝光、显影或刻蚀工艺,而形成的层结构中的特定图形可以是连续的也可以是不连续的,这些特定图形还可能处于不同的高度或者具有不同的厚度。从而简化制作工艺,节省制作成本,提高生产效率。
进一步地,参见图1所示,绑定电极层13设于平坦层124远离衬底11的一侧,该绑定电极层13可以采用透明导电材料制成,例如:ITO(氧化铟锡)、氧化铟锌(IZO)、氧化锌(ZnO)等。
其中,参见图1所示,绑定电极层13包括相互间隔设置的绑点电极131和辅助标识132。
需要说明的是,参见图2所示,该显示面板多个像素单元,一个像素单元对应一个发光芯片20,以及一个像素单元内包括绑点电极131和辅助标识132,以用于对芯片电极22进行对位贴合和绑定,并通过辅助标识132可对像素单元按照坐标进行标识,以能够更加方便寻找出对位偏移的发光芯片20,对发光芯片20进行及时更换。
参见图1所示,绑点电极131用于与发光芯片20的芯片电极22进行对位贴合,绑点电极131包括第一绑点电极131a和第二绑点电极131b,芯片电极22包括阳极221和阴极222,阳极221和第一绑点电极131a对应电连接,阴极222和第二绑点电极131b对应电连接。
参见图1和图3所示,为了保证绑点电极131与芯片电极22之间的贴合紧密度,该绑点电极131和芯片电极22中的一者设有对位凸起1312,另一者设有对位凹槽,芯片电极22通过对位凸起1312与对位凹槽对位插合以与绑点电极131对位绑定。
示例地,参见图1和图3所示,绑点电极131包括电极主体1311和对位凸起1312,电极主体1311设于平坦层124远离衬底11的一侧,对位凸起1312设于电极主体1311远离平坦层124的一侧,芯片电极22靠近驱动电路层12的表面开设有与对位凸起1312相对应的对位凹槽。也即,第一绑点电极131a和第二绑点电极131b上均设有对位凸起1312,芯片电极22设有与对位凸起1312相对应的对位凹槽。其中,芯片电极22靠近驱动电路层12的表面在对位凸起1312对位插入对位凹槽时与电极主体1311远离驱动电路层12的表面相贴合。
在一些实施例中,芯片电极22设有对位凸起1312,绑点电极131设有与对位凸起1312相对应的对位凹槽,芯片电极22通过对位凸起1312能够对位插入对位凹槽内,以使芯片电极22与绑点电极131对位贴合。
需要说明的是,该对位凸起1312可以采用十字形交叉图案,也可以是柱状图案,还可以是其他凸起结构。
可以理解的是,参见图3所示,当对位凸起1312采用十字形交叉图案时,可以更好的限制发光芯片20的移动。
示例地,参见图1和图3所示,对位凸起1312包括第一凸块和第二凸块,第一凸块在第一方向X上延伸设置,第二凸块在第二方向Y上延伸设置,第一方向X与第二方向Y相互垂直相交,也即第一凸块与第二凸块相互垂直相交,对位凹槽与对位凸起1312相对应的十字形交叉凹槽结构。芯片电极22在对位凹槽插入对位凸起1312内时,能限制芯片电极22在第一方向X和第二方向Y上的移动,进而避免了芯片电极22在水平方向上发生偏移,且通过十字形交叉图案能够保证芯片电极22和绑点电极131的对位精度。
此外,在芯片电极22和绑点电极131进行对位时,为了避免倾斜或歪曲的发光芯片20转移至驱动基板10上,通过辅助标识132和检测仪器对发光芯片20进行检测,判断发光芯片20是否倾斜或歪曲,若检测仪器检测到辅助标识132与发光芯片20之间满足目标预设参数,则判断发光芯片20与绑点电极131正常对位,未发生倾斜或歪曲;相反地,若检测仪器检测到辅助标识132与发光芯片20之间不满足目标预设参数,则判断发光芯片20发生倾斜或歪曲。
在本申请实施例中,参见图1所示,检测仪器可采用自动光学检测机,目标预设参数包括目标段差,该目标段差为固定值;若自动光学检测机检测到辅助标识132远离所述驱动电路层12的表面与所述发光层21远离所述驱动电路层12的表面之间的差值D等于所述目标段差,则判断发光芯片20与绑点电极131正常对位,未发生倾斜或歪曲,可以控制芯片电极22与绑点电极131进行对位贴合;若自动光学检测机检测到辅助标识132远离所述驱动电路层12的表面与所述发光层21远离所述驱动电路层12的表面之间的差值D不等于所述目标段差,则判断发光芯片20发生倾斜或歪曲,根据辅助标识132的位置确定对应的坐标,及时对倾斜或歪曲的芯片进行更换,更换更加方便且及时,能够更加准确找出倾斜或歪曲的发光芯片20。
此外,除了发光芯片20在高度方向上的歪曲或倾斜,发光芯片20还可在水平方向上进行歪曲或倾斜,因此,为了保证发光芯片20的正常转移以及保证显示面板的显示效果,目标预设参数还包括目标角度,通过自动光学检测机对目标角度进行检测,判断发光芯片20是否在水平方向上进行歪曲或倾斜。
示例地,参见图2所示,辅助标识132与绑点电极131在第一方向X上间隔排布,辅助标识132包括第一标识块1321和第二标识块1322,第一标识块1321在第一方向X上延伸,第二标识块1322在第二方向Y上延伸,由于第一方向X与第二方向Y相互垂直相交,因此第一标识块1321和第二标识块1322之间具有相交点。其中,该相交点在衬底11上的正投影与发光芯片20在衬底11上的正投影位于同一平面上,发光芯片20在第二方向Y上靠近相交点的一侧为位置检测边23,位置检测边23在衬底11上的正投影具有第一端点和位于第一端点远离相交点的第二端点。可以理解的是,由于位置检测边23在衬底11上的正投影与相交点在衬底11上的正投影位于同一平面内,因此,第一端点、第二端点和相交点位于同一平面内。目标角度为相交点在衬底11上的正投影和第一端点在衬底11上的正投影之间的连线与第一端点在衬底11上的正投影和第二端点在衬底11上的正投影之间的连线所形成的夹角α,也即该夹角α为同一平面上所形成的角度,为二维平面的夹角α。当该夹角α等于目标角度时,判断发光芯片20未在水平方向上发生偏移或歪曲,可对芯片电极22和绑点电极131进行对位贴合。若夹角α不等于目标角度时,判断发光芯片20在水平方向上发偏移或歪曲,根据辅助标识132确定对应发光芯片20的坐标,完成对偏移或歪曲的芯片的更换。
在本申请实施例中,参见图2所示,该目标角度等于180°,即相交点在衬底11上的正投影与第一端点和第二端点在衬底11上的正投影位于同一直线上时,发光芯片20未发生偏移或歪曲。
本申请方案通过辅助标识132与发光芯片20之间的目标段差以及目标角度,来判断发光芯片20是否发生歪曲、偏移等情况,并根据辅助标识132的坐标确定歪曲、偏移发光芯片20的位置,能够及时对发光芯片20进行更换,提高更换速率。此外,通过对偏移、歪曲的发光芯片20进行更换,能够提升发光芯片20的键合良率,提升产品品质。
此外,为了避免芯片电极22在垂直方向上进行脱落,一般控制对位凸起1312的尺寸大于对位凹槽的尺寸,因此在芯片电极22和绑点电极131进行对位贴合时,需要通过按压的方式将对位凹槽压入对位凸起1312内。但这种按压的方式容易造成发光芯片20的损坏,因此为了保证发光芯片20不被压坏,该显示面板还包括透明弹性层30,透明弹性层30设于平坦层124远离衬底11的一侧,且采用透明弹性层30以避免影响显示效果。
在本申请实施例中,参见图1所示,透明弹性层30覆盖辅助标识132,由于绑定电极层13采用的是透明电极材料,为了避免受到水汽腐蚀,通过透明弹性层30将辅助标识132进行覆盖。透明弹性层30包括有多个对位区,一个像素单元对应一个对位区,对位区内包括弹性支撑柱31以及位于弹性支撑柱31两侧的第一开口32和第二开口33,第一开口32内设有第一绑点电极131a,第二开口33内设有第二绑点电极131b,弹性支撑柱31支撑在发光层21和平坦层124之间。
可以理解的是,弹性支撑柱31具有一定弹性恢复率,能避免过度挤压对发光层21或芯片电极22造成损坏。
参见图1所示,当芯片电极22与绑点电极131对位贴合之后,向第一开口32和第二开口33内填充键合件40,键合件40可以采用金属键合材料,以提高绑点电极131与芯片电极22的绑定。其中,位于第一开口32和第二开口33内的键合件40环绕第一绑点电极131a、阳极221、第二绑点电极131b和阴极222设置,填充之后向第一开口32和第二开口33内的键合件40进行加热处理,以完成芯片电极22和绑点电极131的键合绑定。
参见图1所示,为了保证发光芯片20能够正常点亮,该绑点电极131需要与驱动电路层12中的薄膜晶体管122电连接,通过薄膜晶体管122控制发光芯片20发亮。
在本申请实施例中,参见图1所示,第一绑点电极131a中的电极主体1311通过第二过孔与薄膜晶体管122的漏极1227连接,第二过孔在平坦层124上进行打孔设计,以漏出漏极1227的部分,通过形成电极主体1311的材料渗入第二过孔内,以实现第一绑点电极131a中的电极主体1311与薄膜晶体管122的漏极1227电连接,以保证发光芯片20的发亮。
实施例二
参见图4至图6所示,本申请实施例二提供了一种显示面板的制作方法,其用于形成如实施例一中任意所述的显示面板,该显示面板的制作方法包括:
S100,提供驱动基板10;
驱动基板10包括驱动电路层12和绑定电极层13,绑定电极层13包括相互间隔设置的绑点电极131和辅助标识132。绑点电极131包括第一绑点电极131a和第二绑点电极131b,芯片电极22包括阳极221和阴极222,阳极221和第一绑点电极131a对应电连接,阴极222和第二绑点电极131b对应电连接。
为了避免发光芯片20造成损坏,该显示面板的制作方法还包括:
S110,在驱动电路层12上形成透明弹性层30,并对透明弹性层30进行图案化处理以形成对位区。
对位区包括弹性支撑柱31以及位于弹性支撑柱31两侧的第一开口32和第二开口33,第一开口32内设有第一绑点电极131a,第二开口33内设有第二绑点电极131b,弹性支撑柱31支撑在发光层21和平坦层124之间。弹性支撑柱31具有一定弹性恢复率,能避免过度挤压对发光层21或芯片电极22造成损坏。
S200,提供转移基板;
转移基板上包括多个相互间隔设置的发光芯片20,发光芯片20包括发光层21和与发光层21连接的芯片电极22。
S300,将驱动基板10和转移基板对位贴合。
S400,利用检测仪器对辅助标识132和发光芯片20之间的参数进行检测。
辅助标识132与绑点电极131在第一方向X上间隔排布,辅助标识132包括第一标识块1321和第二标识块1322,第一标识块1321在第一方向X上延伸,第二标识块1322在第二方向Y上延伸,由于第一方向X与第二方向Y相互垂直相交,因此第一标识块1321和第二标识块1322之间具有相交点。其中,该相交点在衬底11上的正投影与发光芯片20在衬底11上的正投影位于同一平面上,发光芯片20在第二方向Y上靠近相交点的一侧为位置检测边23,位置检测边23在衬底11上的正投影具有第一端点和位于第一端点远离相交点的第二端点。可以理解的是,由于位置检测边23在衬底11上的正投影与相交点在衬底11上的正投影位于同一平面内,因此,第一端点、第二端点和相交点位于同一平面内。
其中,利用检测仪器对辅助标识132和发光芯片20之间的参数进行检测包括:
S410,检测辅助标识132远离驱动电路层12的表面与发光层21远离驱动电路层12的表面之间的差值D。
S420,检测辅助标识132的相交点与第一端点之间的连线与第一端点和第二端点之间的连线的夹角α。
需要说明的是,该夹角α为相交点在衬底11上的正投影和第一端点在衬底11上的正投影之间的连线与第一端点在衬底11上的正投影和第二端点在衬底11上的正投影之间的连线所形成的夹角α,也即该夹角α为同一平面上所形成的角度,为二维平面的夹角α。
此外,该检测仪器可采用自动光学检测机。
S500,在检测到辅助标识132和发光芯片20之间的关系满足目标预设参数时,对芯片电极22和绑点电极131进行绑定。
在本申请实施例中,目标预设参数包括目标段差和目标角度。
若自动光学检测机检测到辅助标识132远离所述驱动电路层12的表面与所述发光层21远离所述驱动电路层12的表面之间的差值D等于所述目标段差,则判断发光芯片20与绑点电极131正常对位,未发生倾斜或歪曲,可以控制芯片电极22与绑点电极131进行对位贴合;若自动光学检测机检测到辅助标识132远离所述驱动电路层12的表面与所述发光层21远离所述驱动电路层12的表面之间的差值D不等于所述目标段差,则判断发光芯片20发生倾斜或歪曲,根据辅助标识132的位置确定对应的坐标,及时对倾斜或歪曲的芯片进行更换,更换更加方便且及时,能够更加准确找出倾斜或歪曲的发光芯片20。
若夹角α等于目标角度时,判断发光芯片20未在水平方向上发生偏移或歪曲,可对芯片电极22和绑点电极131进行对位贴合。若夹角α不等于目标角度时,判断发光芯片20在水平方向上发偏移或歪曲,根据辅助标识132确定对应发光芯片20的坐标,完成对偏移或歪曲的芯片的更换。
在本申请实施例中,该目标角度等于180°,即相交点在衬底11上的正投影与第一端点和第二端点在衬底11上的正投影位于同一直线上时,发光芯片20未发生偏移或歪曲。
本申请方案通过辅助标识132与发光芯片20之间的目标段差以及目标角度,来判断发光芯片20是否发生歪曲、偏移等情况,并根据辅助标识132的坐标确定歪曲、偏移发光芯片20的位置,能够及时对发光芯片20进行更换,提高更换速率。此外,通过对偏移、歪曲的发光芯片20进行更换,能够提升发光芯片20的键合良率,提升产品品质。
此外,在检测到述辅助标识132和发光芯片20之间的关系满足目标预设参数时,对芯片电极22和绑点电极131进行绑定,显示面板的制作方法还包括:
S600,向第一开口32和第二开口33内填充键合件40,键合件40环绕第一绑点电极131a、第二绑点电极131b、阳极221和阴极222设置,并对第一开口32和第二开口33内的键合件40进行加热,以完成芯片电极22和绑点电极131的键合绑定。
本申请方案通过辅助标识132与发光芯片20之间的目标段差以及目标角度,来判断发光芯片20是否发生歪曲、偏移等情况,并根据辅助标识132的坐标确定歪曲、偏移发光芯片20的位置,能够及时对发光芯片20进行更换,提高更换速率。此外,通过对偏移、歪曲的发光芯片20进行更换,能够提升发光芯片20的键合良率,提升产品品质。
在本说明书的描述中,参考术语“一些实施例”、“示例地”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本申请的至少一个实施例或示例中。在本说明书中,对上述术语的示意性表述不必须针对的是相同的实施例或示例。而且,描述的具体特征、结构、材料或者特点可以在任一个或多个实施例或示例中以合适的方式结合。此外,在不相互矛盾的情况下,本领域的技术人员可以将本说明书中描述的不同实施例或示例以及不同实施例或示例的特征进行结合和组合。
尽管上面已经示出和描述了本申请的实施例,可以理解的是,上述实施例是示例性的,不能理解为对本申请的限制,本领域的普通技术人员在本申请的范围内可以对上述实施例进行变化、修改、替换和变型,故但凡依本申请的权利要求和说明书所做的变化或修饰,皆应属于本申请专利涵盖的范围之内。
Claims (10)
1.一种显示面板,所述显示面板包括驱动基板和发光芯片,所述发光芯片设于所述驱动基板上,其特征在于,
所述发光芯片包括发光层和与所述发光层连接的芯片电极;
所述驱动基板包括驱动电路层和绑定电极层,所述绑定电极层设于所述驱动电路层上,所述绑定电极层包括相互间隔设置的绑点电极和辅助标识;
其中,所述绑点电极和所述芯片电极中的一者设有对位凸起,另一者设有与所述对位凸起相对应的对位凹槽,所述芯片电极通过所述对位凸起与所述对位凹槽对位插合以与所述绑点电极对位绑定,且所述辅助标识与所述发光芯片之间满足目标预设参数。
2.根据权利要求1所述的显示面板,其特征在于,所述发光层设于所述芯片电极远离所述驱动电路层的一侧;
其中,所述目标预设参数包括目标段差,所述辅助标识远离所述驱动电路层的表面与所述发光层远离所述驱动电路层的表面之间的差值等于所述目标段差。
3.根据权利要求1所述的显示面板,其特征在于,所述辅助标识包括第一标识块和第二标识块,所述第一标识块在第一方向上延伸,所述第二标识块在第二方向上延伸,所述第一方向与所述第二方向相交,且所述第一标识块与所述第二标识块具有相交点,所述发光芯片在所述第二方向上靠近所述相交点的一侧为位置检测边,所述位置检测边具有第一端点和位于所述第一端点远离所述相交点的第二端点;
其中,所述辅助标识与所述绑点电极在所述第一方向上间隔排布,所述目标预设参数还包括目标角度,所述辅助标识的所述相交点与所述第一端点之间的连线与所述第一端点和所述第二端点之间的连线的夹角等于所述目标角度。
4.根据权利要求3所述的显示面板,其特征在于,所述目标角度为180°。
5.根据权利要求1-4任一项所述的显示面板,其特征在于,所述芯片电极包括阳极和阴极,所述绑点电极包括第一绑点电极和第二绑点电极,所述第一绑点电极与所述芯片电极的阳极对应连接,所述第二绑点电极与所述芯片电极的阴极对应连接;
所述驱动基板还包括透明弹性层,所述透明弹性层设于所述驱动电路层上,且所述透明弹性层覆盖所述辅助标识,所述透明弹性层包括对位区,所述对位区包括弹性支撑柱以及位于所述弹性支撑柱两侧的第一开口和第二开口,所述第一开口内设有所述第一绑点电极,所述第二开口内设有所述第二绑点电极,所述弹性支撑柱支撑在所述发光层和所述驱动电路层之间。
6.根据权利要求5所述的显示面板,其特征在于,所述绑点电极包括电极主体和形成在所述电极主体远离所述驱动电路层一侧的所述对位凸起,所述芯片电极靠近所述驱动电路层的表面开设有与所述对位凸起相对应的所述对位凹槽;其中,所述芯片电极靠近所述驱动电路层的表面在所述对位凸起对位插入所述对位凹槽时与所述电极主体远离所述驱动电路层的表面相贴合;和/或
所述第一开口和所述第二开口内均填充有键合件,所述键合件环绕所述第一绑点电极、所述第二绑点电极、所述阳极和所述阴极设置。
7.一种显示面板的制作方法,其特征在于,用于形成权利要求1所述的显示面板,所述显示面板的制作方法包括:
提供驱动基板,所述驱动基板包括驱动电路层和绑定电极层,所述绑定电极层包括相互间隔设置的绑点电极和辅助标识;
提供转移基板,所述转移基板上包括多个相互间隔设置的发光芯片,所述发光芯片包括发光层和与所述发光层连接的芯片电极;
将所述驱动基板和所述转移基板对位贴合;
利用检测仪器对所述辅助标识和所述发光芯片之间的参数进行检测;
在检测到所述辅助标识和所述发光芯片之间的关系满足目标预设参数时,对所述芯片电极和所述绑点电极进行绑定。
8.根据权利要求7所述的显示面板的制作方法,其特征在于,利用检测仪器对所述辅助标识和所述发光芯片之间的参数进行检测包括:
检测所述辅助标识远离所述驱动电路层的表面与所述发光层远离所述驱动电路层的表面之间的差值。
9.根据权利要求7所述的显示面板的制作方法,其特征在于,所述辅助标识包括第一标识块和第二标识块,所述第一标识块在第一方向上延伸,所述第二标识块在第二方向上延伸,所述第一方向与所述第二方向相交,且所述第一标识块与所述第二标识块具有相交点,所述发光芯片在所述第二方向上靠近所述相交点的一侧为位置检测边,所述位置检测边具有第一端点和位于所述第一端点远离所述相交点的第二端点;所述辅助标识与所述绑点电极在所述第一方向上间隔排布;
其中,利用检测仪器对所述辅助标识和所述发光芯片之间的参数进行检测还包括:
检测所述辅助标识的所述相交点与所述第一端点之间的连线与所述第一端点和所述第二端点之间的连线的夹角。
10.根据权利要求8所述的显示面板的制作方法,其特征在于,所述芯片电极包括阳极和阴极,所述绑点电极包括第一绑点电极和第二绑点电极,所述第一绑点电极与所述芯片电极的阳极对应连接,所述第二绑点电极与所述芯片电极的阴极对应连接;所述显示面板的制作方法还包括在所述驱动电路层上形成透明弹性层,并对所述透明弹性层进行图案化处理以形成对位区,所述对位区包括弹性支撑柱以及位于所述弹性支撑柱两侧的第一开口和第二开口,所述第一开口内设有所述第一绑点电极,所述第二开口内设有所述第二绑点电极;
其中,在检测到所述辅助标识和所述发光芯片之间的关系满足目标预设参数时,对所述芯片电极和所述绑点电极进行绑定,所述制作方法还包括:
向所述第一开口和所述第二开口内填充键合件,所述键合件环绕所述第一绑点电极、第二绑点电极、所述阳极和所述阴极设置,并对所述第一开口和所述第二开口内的键合件进行加热。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202310745251.1A CN116632014A (zh) | 2023-06-21 | 2023-06-21 | 显示面板及显示面板的制作方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202310745251.1A CN116632014A (zh) | 2023-06-21 | 2023-06-21 | 显示面板及显示面板的制作方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN116632014A true CN116632014A (zh) | 2023-08-22 |
Family
ID=87638215
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202310745251.1A Pending CN116632014A (zh) | 2023-06-21 | 2023-06-21 | 显示面板及显示面板的制作方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN116632014A (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN117832343A (zh) * | 2024-03-04 | 2024-04-05 | 惠科股份有限公司 | 巨量转移组件、显示面板及显示装置 |
-
2023
- 2023-06-21 CN CN202310745251.1A patent/CN116632014A/zh active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN117832343A (zh) * | 2024-03-04 | 2024-04-05 | 惠科股份有限公司 | 巨量转移组件、显示面板及显示装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10671200B2 (en) | Display device and method of manufacturing the same | |
JP6242121B2 (ja) | 発光素子表示装置及び発光素子表示装置の製造方法 | |
US7948168B2 (en) | Organic light emitting display and method of manufacturing the same | |
KR102426624B1 (ko) | 표시 장치 및 그 제조 방법 | |
US11309339B2 (en) | TFT array substrate, preparation method thereof and display panel | |
JP7011149B2 (ja) | 表示装置及びその製造方法 | |
KR101532056B1 (ko) | 유기발광 표시장치 및 이의 제조 방법 | |
CN111952323B (zh) | 一种显示基板的制备方法、显示基板及显示装置 | |
US20050127825A1 (en) | Dual panel-type organic electroluminescent display device and method of fabricating the same | |
US9385171B2 (en) | Active matrix organic light-emitting diode array substrate, manufacturing method thereof and display device including the same | |
CN107785394A (zh) | 显示装置 | |
CN116632014A (zh) | 显示面板及显示面板的制作方法 | |
TW201335661A (zh) | 液晶顯示裝置及其修復方法 | |
KR20020056959A (ko) | 컬러 필터 형성 방법 또는 발광 소자층 형성 방법 또는이들을 이용한 컬러 표시 장치의 제조 방법 또는 컬러표시 장치 | |
CN108022956A (zh) | 发光显示装置 | |
CN109728195B (zh) | 显示面板以及显示装置 | |
KR101373406B1 (ko) | 표시 장치 및 그 제조 방법 | |
KR20000062752A (ko) | 표시 장치 | |
CN205353530U (zh) | 一种触控显示装置 | |
CN110797351B (zh) | 一种阵列基板、其检测方法、显示面板及显示装置 | |
CN101964161A (zh) | 平板显示器装置及其制造方法 | |
CN104465703A (zh) | 一种显示面板及其制造方法和显示装置 | |
KR20190051629A (ko) | 표시 장치 및 표시 장치 제조 방법 | |
CN109119451A (zh) | 显示基板及其制造方法、显示装置 | |
KR101734920B1 (ko) | 유기전계발광소자 및 그 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |