CN116611390A - Pcb仿真方法、装置、电子设备及介质 - Google Patents
Pcb仿真方法、装置、电子设备及介质 Download PDFInfo
- Publication number
- CN116611390A CN116611390A CN202310648418.2A CN202310648418A CN116611390A CN 116611390 A CN116611390 A CN 116611390A CN 202310648418 A CN202310648418 A CN 202310648418A CN 116611390 A CN116611390 A CN 116611390A
- Authority
- CN
- China
- Prior art keywords
- copper bar
- simulation
- pcb
- flow value
- calculating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004088 simulation Methods 0.000 title claims abstract description 138
- 238000000034 method Methods 0.000 title claims abstract description 43
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims abstract description 243
- 229910052802 copper Inorganic materials 0.000 claims abstract description 243
- 239000010949 copper Substances 0.000 claims abstract description 243
- 238000003475 lamination Methods 0.000 claims abstract description 38
- 238000012937 correction Methods 0.000 claims description 14
- 238000003860 storage Methods 0.000 claims description 10
- 230000004907 flux Effects 0.000 claims description 7
- 230000002596 correlated effect Effects 0.000 claims description 6
- 238000004364 calculation method Methods 0.000 claims description 4
- 230000009286 beneficial effect Effects 0.000 abstract description 2
- 238000003466 welding Methods 0.000 abstract description 2
- 239000010410 layer Substances 0.000 description 59
- 230000000875 corresponding effect Effects 0.000 description 10
- 238000010586 diagram Methods 0.000 description 6
- 238000009826 distribution Methods 0.000 description 6
- 150000003071 polychlorinated biphenyls Chemical group 0.000 description 5
- 238000004590 computer program Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 230000003287 optical effect Effects 0.000 description 4
- 238000013461 design Methods 0.000 description 3
- 230000008676 import Effects 0.000 description 3
- 230000008859 change Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- 230000006978 adaptation Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000000802 evaporation-induced self-assembly Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 238000012552 review Methods 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/392—Floor-planning or layout, e.g. partitioning or placement
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2115/00—Details relating to the type of the circuit
- G06F2115/12—Printed circuit boards [PCB] or multi-chip modules [MCM]
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E60/00—Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Architecture (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Management, Administration, Business Operations System, And Electronic Commerce (AREA)
Abstract
本申请提供一种PCB仿真方法、装置、电子设备及介质，该方法包括：获取用户输入的仿真命令，仿真命令包括PCB所需的第一通流值、目标铜条属性和位置信息，位置信息用于指示PCB设置铜条的位置；根据第一通流值，计算铜条所需的第二通流值，铜条焊接在PCB上；根据第二通流值，计算铜条的结构信息，结构信息包括铜条的长度、宽度和高度；根据结构信息和位置信息，设置PCB的仿真叠层，仿真叠层中包括用于放置模拟铜条的新增层，模拟铜条用于表示铜条；根据目标铜条属性将模拟铜条设置为具备目标电压的电源网络，并将仿真叠层导入仿真软件，以得到仿真结果。本申请的方法模拟铜条的实际情况后对PCB进行仿真，有利于提升仿真结果的准确度。
Description
技术领域
本申请涉及PCB仿真技术，尤其涉及一种PCB仿真方法、装置、电子设备及介质。
背景技术
在PCB通流过大时，会在PCB上方加铜条来增加PCB的通流能力，以避免通过增加电源层来提升PCB通流能力时，带来的成本增高的问题。由于铜条是跨接在PCB上的，并不是PCB的内部构造。因此，在对PCB进行仿真时，导入PCB的BRD文件时，不能同步导入铜条，也就无法模拟大电流在铜条中流通的情况。其中，BRD文件是指由PCB或PCB软件的电子设计自动化程序创建的涉及文件，包含元器件规格信息、位号信息和坐标信息等内容，是电装生产的源头文件。
针对上述问题，已知技术中在对PCB进行仿真时，采用将铜条建模为器件进行仿真的方式，来模拟铜条的通流情况。但是该方式并不能模拟铜条的实际通流情况，不利于提升仿真准确率，且该方式还需要更改PCB的原理图，从而导致工作量大大增加。
发明内容
本申请提供一种PCB仿真方法、装置、电子设备及介质，用以提供一种可以模拟铜条实际通流情况的仿真方法，以提升仿真准确率。
一方面，本申请提供一种PCB仿真方法，所述方法包括：
获取用户输入的仿真命令，所述仿真命令包括PCB所需的第一通流值、目标铜条属性和位置信息，所述位置信息用于指示所述PCB设置铜条的位置；
根据所述第一通流值，计算所述铜条所需的第二通流值，所述铜条焊接在所述PCB上；
根据所述第二通流值，计算所述铜条的结构信息，所述结构信息包括所述铜条的长度、宽度和高度；
根据所述结构信息和所述位置信息，设置所述PCB的仿真叠层，所述仿真叠层中包括用于放置模拟铜条的新增层，所述模拟铜条用于表示所述铜条；
根据所述目标铜条属性将所述模拟铜条设置为具备目标电压的电源网络，并将所述仿真叠层导入仿真软件，以得到仿真结果。
在另一种可能实现的方式中，所述仿真命令还包括所述PCB的压降需求和预设铜条信息，所述预设铜条信息包括所述铜条的宽度、高度、长度中的任意两项，所述根据所述第二通流值，计算所述铜条的结构信息，包括：
根据所述压降需求和所述预设铜条信息，确定单位长度的铜条产生的通流量；
根据所述通流量和所述第二通流值，计算所述结构信息中除所述预设铜条信息外的一项，以得到所述结构信息。
在另一种可能实现的方式中，所述根据所述结构信息和所述位置信息，设置PCB仿真叠层，包括：
在原始叠层中加入新增层，所述新增层的厚度与所述铜条的厚度一致，且所述新增层位于所述原始叠层中任意两层之间；
根据所述结构信息和所述位置信息，在所述新增层中画出所述模拟铜条，得到所述仿真叠层。
在另一种可能实现的方式中，所述根据所述第一通流值，计算所述铜条所需的第二通流值，包括：
估算所述PCB电源层的最大可铺设铜皮面积，根据所述最大可铺设铜皮面积，计算所述PCB的内部通流值；
根据所述内部通流值和所述第一通流值，计算所述第二通流值，所述第二通流值为所述第一通流值与所述内部通流值之差。
在另一种可能实现的方式中，所述仿真命令还包括所述PCB的最大温升，所述根据所述最大可铺设铜皮面积，计算所述PCB的内部通流值，包括：
根据所述最大可铺设铜皮面积、所述最大温升及预设修正系数，计算所述PCB的内部通流值，其中，所述最大可铺设铜皮面积、所述最大温升及所述预设修正系数均与所述内部通流值正相关。
在另一种可能实现的方式中，所述仿真软件为PowerDC。
第二方面，本申请提供一种PCB仿真装置，该装置：
获取模块，用于获取用户输入的仿真命令，所述仿真命令包括PCB所需的第一通流值、目标铜条属性和位置信息，所述位置信息用于指示所述PCB设置铜条的位置；
计算模块，用于根据所述第一通流值，计算所述铜条所需的第二通流值，所述铜条焊接在所述PCB上；
所述计算模块，还用于根据所述第二通流值，计算所述铜条的结构信息，所述结构信息包括所述铜条的长度、宽度和高度；
设置模块，用于根据所述结构信息和所述位置信息，设置所述PCB的仿真叠层，所述仿真叠层中包括用于放置模拟铜条的新增层，所述模拟铜条用于表示所述铜条；
仿真模块，用于根据所述目标铜条属性将所述模拟铜条设置为具备目标电压的电源网络，并将所述仿真叠层导入仿真软件，以得到仿真结果。
在另一种可能实现的方式中，所述计算模块具体用于：
根据所述压降需求和所述预设铜条信息，确定单位长度的铜条产生的通流量；
根据所述通流量和所述第二通流值，计算所述结构信息中除所述预设铜条信息外的一项，以得到所述结构信息。
在另一种可能实现的方式中，所述设置模块具体用于：
在原始叠层中加入新增层，所述新增层的厚度与所述铜条的厚度一致，且所述新增层位于所述原始叠层中任意两层之间；
根据所述结构信息和所述位置信息，在所述新增层中画出所述模拟铜条，得到所述仿真叠层。
在另一种可能实现的方式中，所述计算模块具体用于：
估算所述PCB电源层的最大可铺设铜皮面积，根据所述最大可铺设铜皮面积，计算所述PCB的内部通流值；
根据所述内部通流值和所述第一通流值，计算所述第二通流值，所述第二通流值为所述第一通流值与所述内部通流值之差。
在另一种可能实现的方式中，所述计算模块具体用于：
根据所述最大可铺设铜皮面积、所述最大温升及预设修正系数，计算所述PCB的内部通流值，其中，所述最大可铺设铜皮面积、所述最大温升及所述预设修正系数均与所述内部通流值正相关。
在另一种可能实现的方式中，所述仿真软件为PowerDC。
第三方面，本申请提供一种电子设备，包括：至少一个处理器和存储器；
所述存储器存储计算机执行指令；
所述至少一个处理器执行所述存储器存储的计算机执行指令，使得所述至少一个处理器执行如上第一方面任一项所述的方法。
第四方面，本申请提供一种计算机可读存储介质，其上存储有计算机程序，该程序被处理器执行时实现如上第一方面任一项所述的方法。
本申请提供一种PCB仿真方法、装置、电子设备及介质，本申请的方法根据用户输入的仿真命令，推算铜条所需的第二通流值，根据第二通流值推算铜条的结构信息，最后根据铜条的结构信息在原始叠层中增加用于模拟铜条的新增层，得到仿真叠层。本申请将仿真叠层导入PowerDC中，以得到仿真结果。
通过本申请的方法，可以根据用户需求准确地推算出铜条的尺寸，并能根据铜条的真实需求尺寸得到模拟铜条来进行仿真，从而有利于提升仿真准确度。同时，由于本申请中并未将铜条建模为器件，因此，本申请的方法无需更改PCB的原理图，从而降低了工作量。
附图说明
此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本申请的实施例，并与说明书一起用于解释本申请的原理。
图1为本申请实施例提供的一种PCB仿真方法的流程示意图一；
图2为本申请实施例提供的一种PCB仿真方法的流程示意图二；
图3为本申请实施例提供的一种PCB仿真装置的结构示意图；
图4为本申请实施例提供的一种电子设备。
通过上述附图，已示出本申请明确的实施例，后文中将有更详细的描述。这些附图和文字描述并不是为了通过任何方式限制本申请构思的范围，而是通过参考特定实施例为本领域技术人员说明本申请的概念。
具体实施方式
这里将详细地对示例性实施例进行说明，其示例表示在附图中。下面的描述涉及附图时，除非另有表示，不同附图中的相同数字表示相同或相似的要素。以下示例性实施例中所描述的实施方式并不代表与本申请相一致的所有实施方式。相反，它们仅是与如所附权利要求书中所详述的、本申请的一些方面相一致的装置和方法的例子。
PCB也叫印制电路板，其是电子元器件电气连接的提供者，是电子设备的核心。PCB在医疗设备、工业设备、照明以及汽车和航空航天工业中，都有着重大的作用。PCB在投产前，需要进行仿真，PCB的仿真可以在理论上模拟PCB实际使用时的效果，使得一些不必要的布线和设计问题可以在设计阶段解决，从而有效节约研发成本。
在PCB所需通流过大时，考虑成本问题，一般会选择在PCB上方加铜条来增加通流。对于加了铜条的PCB，由于铜条是跨接在PCB上的，因此仿真过程中导入PCB的BRD文件时，不能同步导入铜条，从而无法模拟铜条的通流情况。
对于上述问题，已知技术中在对PCB进行仿真时，将铜条建模为器件进行仿真，但是该方式并不能模拟铜条实际通流情况，从而不利于提升仿真准确度。同时，将铜条建模为器件，还需要修改PCB的原理图，从而导致工作量大大增加。
本申请提供了一种PCB仿真方法、装置、电子设备及介质，在本申请中，电子设备首先获取用户输入的仿真命令，根据仿真命令计算铜条所需的通流量，进一步根据铜条所需的通流量，以及仿真命令，确定铜条的结构信息。电子设备基于结构信息和仿真命令，在PCB的原始叠层中加入用于模拟铜条的新增层，得到最终的仿真叠层。电子设备将仿真叠层导入仿真软件中，并获取仿真软件的仿真结果。
可见，本申请中根据铜条所需的尺寸和位置，在原始叠层中设置新增层来模拟铜条，电子设备针对得到的仿真叠层进行仿真，从而有利于保障仿真结果的准确度。此外，本申请中，铜条并未作为PCB中的器件，因此，无需修改PCB的原理图，从而也就不会产生额外的工作量。
下面结合各附图，对本申请的一些实施方式做详细说明。在各实施例不冲突的情况下，下述的实施例及实施例中的特征可以相互结合。
图1为本申请实施例提供的一种PCB仿真方法的流程示意图一，如图1所示，本实施例提供的方法包括：
S101，获取用户输入的仿真命令。
其中，仿真命令包括PCB所需的第一通流值、目标铜条属性和位置信息，位置信息用于指示PCB设置铜条的位置。
具体地，铜条是为了增加PCB通流容量，而额外设置在PCB上的，其与PCB的连接关系为焊接。仿真命令中的目标铜条属性是用于设置该铜条使其具备相应属性的，示例性地，目标铜条属性用于设置该铜条为12V的电源网络。
在本实施例中，电子设备以文本弹窗的形式依次提示用户输入仿真命令的内容，在获取到用户输入的相应内容后，文本弹窗自动关闭，电子设备根据获取到的仿真命令生成表格并展示，以供用户查阅。示例性地，电子设备弹出“请输入第一通流值”的文本弹窗，在获取到用户输入的第一通流值后，文本弹窗自动关闭，电子设备将第一通流值填表。
在实际应用中，电子设备还可以语音提示的形式，提示用户在预设好的表格中输入仿真命令的相应内容，以完成仿真命令的采集，电子设备预设好的表格用于采集仿真命令的相应内容。本申请实施例中，不对电子设备提示用户输入仿真命令的方式进行限定，只要可以提示用户输入仿真命令并采集仿真命令即可。
进一步地，用户可以文本、语音等形式，输入仿真命令，本实施例中不对用户输入仿真命令的方式进行限定。
S102，根据第一通流值，计算铜条所需的第二通流值。
其中，铜条焊接在PCB上。已知在PCB上设置铜条是为了增加PCB的通流容量，因此，可以理解的是，电子设备需要根据PCB所需的第一通流值来计算铜条所需的第二通流值。
在本实施例中，电子设备通过对PCB所需的第一通流值和PCB已具备的通流量作差，得到铜条所需的第二通流值。其中，PCB已具备的通流量可以是用户在输入仿真命令时，电子设备提示用户同时输入，也可以是电子设备根据仿真命令自行计算的，本实施例中，不对此进行限定。
S103，根据第二通流值，计算铜条的结构信息。
其中，结构信息包括铜条的长度、宽度和高度。
可以理解的是，铜条的通流量与铜条的长度、宽度和高度相关，因此，在已知第二通流值的前提下，根据第二通流值，可以推算出铜条的结构信息。
S104，根据结构信息和位置信息，设置PCB的仿真叠层。
其中，仿真叠层中包括用于放置模拟铜条的新增层，模拟铜条用于表示铜条。
具体地，在已知铜条的结构信息和位置信息后，根据结构信息和位置信息，重新设置PCB的仿真叠层，使仿真叠层包括用于放置模拟铜条的新增层。
在本实施例中，电子设备根据前述步骤推算出的铜条的结构信息，以及用户输入的位置信息，在PCB的仿真叠层中加入用于表示铜条的模拟铜条，以还原真实情况。
可以理解的是，PCB的仿真叠层包括多层，新增层可以设置在任意一层。在本实施例中，通过大量地实验，得到新增层设置在表层或底层时，仿真效果不佳，因此，本实施例中限定新增层设置在任意两层之间。在实际使用中，可以通过多次实验，确定出新增层放在哪两层之间仿真效果最佳，以得到新增层的目标层数。基于此，电子设备中预设目标层数，电子设备在得到新增层后，有目标地将新增层加入目标层数，得到仿真叠层。
在本实施例中，电子设备在原始叠层中加入新增层，新增层的厚度与铜条的厚度一致，且新增层位于原始叠层中任意两层之间；电子设备根据结构信息和位置信息，在新增层中画出用于表示铜条的模拟铜条，从而得到仿真叠层。
S105，根据目标铜条属性将模拟铜条设置为具备目标电压的电源网络，并将仿真叠层导入仿真软件，以得到仿真结果。
在本实施例中，电子设备根据用户输入的目标铜条属性设置模拟铜条，将仿真叠层导入仿真软件，并获取仿真软件输出的仿真结果。其中，仿真软件用于对PCB进行压降仿真和温升仿真，且仿真软件为PowerDC。
在本实施例的方法中，电子设备获取到用户需要的第一通流值后，首先根据第一通流值计算铜条所需的第二通流值，然后根据第二通流值计算铜条的结构信息，并根据铜条的结构信息以及用户需求的铜条的位置信息，设置PCB的仿真叠层，使仿真叠层中包括用于模拟铜条的新增层。最后，电子设备将包含用于模拟铜条的新增层的仿真叠层导入仿真软件，以得到仿真结果。
通过上述方法，电子设备可以根据加入了用于模拟铜条的新增层的仿真叠层，对PCB进行仿真，有效地还原了实际情况，有利于模拟铜条的实际通流情况，从而有利于提升仿真准确率。此外，由于电子设备并未将铜条建模为PCB的器件，因此，用户无需再对PCB的原理图进行修改，从而避免了不必要的工作负担。
示例性地，用户在有增加PCB的通流量的需求时，电子设备向用户展示用于采集仿真命令的表格，并语音提示用户输入仿真命令的相关内容。若电子设备获取到的第一通流值为500A，则说明用户需要使PCB具备500A的通流能力。同时，电子设备获取到的仿真命令指示PCB的内部通流值为200A，则电子设备通过对第一通流值和内部通流值作差，得到铜条所需的第二通流值为300A。
进一步地，电子设备根据第二通流值，推算铜条的结构信息，从而得到铜条的所需尺寸。在此基础上，若电子设备的预设目标层数为3，则电子设备在原始叠层的第2层与第3层之间，加入包括用于表示实际铜条的模拟铜条的新增层，得到仿真叠层。最后，将该仿真叠层导入PowerDC中，以对于PCB进行压降和温升的仿真，并等待接收仿真结果，完成对于PCB的仿真。
图2为本申请实施例提供的一种PCB仿真的流程示意图一，下面结合图2，本申请实施例作进一步限定。具体地，本实施例在前述实施例的基础上，着重对电子设备计算铜条的结构信息的方式进行限定。如图2所示，本实施例提供的方法包括：
S201，获取用户输入的仿真命令。
具体地，仿真命令包括第一通流值、压降需求、预设铜条信息、最大温升，预设铜条信息包括铜条的宽度、高度、长度中的任意两项。
在本实施例中，电子设备整合需要用户输入的内容，并形成文本弹窗，提示用户输入，用户以文本形式输入仿真命令相应的内容。
可以理解的是，用户在确定PCB的规格和使用场景后，第一通流值、压降需求、最大温升都是确定的。本实施例中，预设铜条信息用于限定铜条的宽度和高度。在实际应用中，用户可依据需求和实况限定铜条的宽度、高度、长度中的任意两项，以为后续计算铜条结构信息提供便利。
S202，估算PCB电源层的最大可铺设铜皮面积，根据最大可铺设铜皮面积、最大温升和预设修正系数，计算PCB的内部通流值。
其中，最大可铺设铜皮面积、最大温升及预设修正系数均与内部通流值正相关，预设修正系数与铜皮的铺设位置相关。
在本实施例中，电子设备结合电源层面积和过孔情况等，估算最大可铺设铜皮面积。其中，电源层面积和过孔情况由用户输入。电子设备根据最大可铺设铜皮面积，计算PCB的内部通流值。
可以理解的是，PCB的通流能力与线宽、铜皮厚度、最大温升有关，因此，本实施例中的一种计算PCB内部通流值的方式为：根据最大可铺设铜皮面积、最大温升和预设修正系数，计算PCB的内部通流值。
具体地，已知最大可铺设铜皮面积、最大温升和预设修系数后，本实施例中，通过以下第一公式来计算PCB内部的通流值，该第一公式中，I用于表示PCB内部的通流值，K用于表示预设修正系数，T用于表示最大温升，A用于表示最大可铺设铜皮面积。
I＝KT0.44A0.75第一公式
S203，根据内部通流值和第一通流值，计算第二通流值。
其中，第二通流值为第一通流值与内部通流值之差。
在本实施例中，在确定了PCB的内部通流值后，电子设备通过对第一通流值与内部通流值作差，得到第二通流值。
S204，根据压降需求和预设铜条信息，确定单位长度的铜条产生的通流量。
在本实施例中，预设铜条信息用于指示铜条的高度和宽度，压降需求用于反映预设铜条信息时铜条对应的电流取值，其是用户考虑PCB的芯片布局、层分布、铜皮分布是否均匀，以及铜条自身线电阻引起的压降后得到的。
可见，电子设备是通过压降需求和预设铜条信息，确定出每单位长度的铜条产生的通流量的。在本实施例中，电子设备中预存有压降需求、预设铜条信息-通流量对应关系表，该对应关系表是经过大量试验后得到的。在已知压降需求和预设铜条信息时，电子设备通过该对应关系表，确定单位长度的铜条产生的通流量。
在实际使用时，用户可以提前总结PCB的芯片布局、层分布、铜皮分布是否均匀、铜条自身线电阻引起的压降与单位长度铜条的通流量的对应关系，并将该对应关系提前输入电子设备。在使用时，电子设备根据用户输入的PCB的芯片布局、层分布、铜皮分布是否均匀、铜条自身线电阻引起的压降，自动匹配相应的单位长度铜条的通流量。本实施例中，不对电子设备得到单位长度铜条的通流量的方式进行限定。
S205，根据通流量和第二通流值，计算结构信息中除预设铜条信息外的一项，以得到结构信息。
在本实施例中，预设铜条信息包括铜条的高度和宽度，因此结构信息中只有长度一项是未知的。电子设备在执行S204时，根据用户输入的压降需求以及预设铜条信息，确定每单位长度的铜条产生的通流量。可见，每单位长度的铜条产生的通流量，以及铜条一共所需的第二通流值均已知，电子设备通过对第二通流值与通流量做除法，即可得到铜条的长度，从而获得完整的结构信息。
本实施例中，电子设备在推算铜条的结构信息时，从实际需求出发，从而有利于准确推算出PCB所需的铜条的结构，进而有利于提升仿真结果的精确度。
具体地，电子设备在推算铜条的结构信息时，首先估算PCB电源层的最大可铺设铜皮面积，并根据最大可铺设铜皮面积计算PCB的内部通流值。其次，电子设备通过对PCB所需的第一通流值与PCB的内部通流值作差，得到铜条所需的第二通流值。最后，电子设备通过对第二通流值和单位长度的铜条的电流取值做除法，得到铜条的长度，从而得到铜条完整的结构信息。
示例性地，用户向电子设备输入的预设铜条信息为“铜条宽度为1mm、高度为35um”，PCB所需的第一通流值为340A。基于此，若电子设备根据第一公式计算出的PCB内部通流值为140A，则通过对第一通流值和内部通流值作差，可以得到铜条所需的第二通流值为200A。
此时，若电子设备确定的单位长度的铜条的电流取值为2A，则可以计算出铜条的长度为100mm，从而得到铜条的完整的结构信息：长度100mm、宽度1mm、高度为0.035mm。
上述实施例从方法流程的角度介绍一种PCB仿真方法，下述实施例从虚拟模块或虚拟单元的角度介绍了一种PCB仿真装置，具体详见下述实施例。
本申请实施例提供一种PCB仿真装置，如图3所示，该装置包括获取模块31、计算模块32、设置模块33、仿真模块34，其中，
获取模块31，用于获取用户输入的仿真命令，仿真命令包括PCB所需的第一通流值、目标铜条属性和位置信息，位置信息用于指示PCB设置铜条的位置；
计算模块32，用于根据第一通流值，计算铜条所需的第二通流值，铜条焊接在PCB上；
计算模块32，还用于根据第二通流值，计算铜条的结构信息，结构信息包括铜条的长度、宽度和高度；
设置模块33，用于根据结构信息和位置信息，设置PCB的仿真叠层，仿真叠层中包括用于放置模拟铜条的新增层，模拟铜条用于表示铜条；
仿真模块34，用于根据目标铜条属性将模拟铜条设置为具备目标电压的电源网络，并将仿真叠层导入仿真软件，以得到仿真结果。
本申请实施例的另一种可能的实现方式，计算模块32具体用于：
根据压降需求和预设铜条信息，确定单位长度的铜条产生的通流量；
根据通流量和第二通流值，计算结构信息中除预设铜条信息外的一项，以得到结构信息。
本申请实施例的另一种可能实现的方式，设置模块33具体用于：
在原始叠层中加入新增层，新增层的厚度与铜条的厚度一致，且新增层位于原始叠层中任意两层之间；
根据结构信息和位置信息，在新增层中画出模拟铜条，得到仿真叠层。
本申请实施例的另一种可能的实现方式，计算模块32具体用于：
估算PCB电源层的最大可铺设铜皮面积，根据最大可铺设铜皮面积，计算PCB的内部通流值；
根据内部通流值和第一通流值，计算第二通流值，第二通流值为第一通流值与内部通流值之差。
本申请实施例的另一种可能的实现方式，计算模块32具体用于：
根据最大可铺设铜皮面积、最大温升及预设修正系数，计算PCB的内部通流值，其中，最大可铺设铜皮面积、最大温升及预设修正系数均与内部通流值正相关。
本申请实施例的另一种可能的实现方式，仿真软件为PowerDC。
本申请实施例提供的一种PCB仿真装置，适用于上述方法实施例，在此不再赘述。
本申请实施例中提供了一种电子设备，如图4所示，图4所示的电子设备包括：处理器41和存储器42。其中，处理器41和存储器42相连，如通过总线43相连。可选地，电子设备还可以包括收发器44。需要说明的是，实际应用中收发器44不限于一个，该电子设备的结构并不构成对本申请实施例的限定。
处理器41可以是中央处理器(Central Processing Unit，CPU)，通用处理器，数据信号处理器(Digital Signal Processor，DSP)，专用集成电路(Application SpecificIntegrated Circuit，ASIC)，现场可编程门阵列(Field Programmable Gate Array，FPGA)或者其他可编程逻辑器件、晶体管逻辑器件、硬件部件或者其任意组合。其可以实现或执行结合本申请公开内容所描述的各种示例性的逻辑方框，模块和电路。处理器41也可以是实现计算功能的组合，例如包含一个或多个微处理器组合，DSP和微处理器的组合等。
总线43可包括一通路，在上述组件之间传送信息。总线43可以是外设部件互连标准(Peripheral Component Interconnect，PCI)总线或扩展工业标准结构(ExtendedIndustry Standard Architecture，EISA)总线等。总线43可以分为地址总线、数据总线、控制总线等。为便于表示，图4中仅用一条粗线表示，但并不表示仅有一根总线43或一种类型的总线43。
存储器42可以是只读存储器(Read Only Memory，ROM)或可存储静态信息和指令的其他类型的静态存储设备，随机存取存储器(Random Access Memory，RAM)或者可存储信息和指令的其他类型的动态存储设备，也可以是电可擦可编程只读存储器(ElectricallyErasable Programmable Read Only Memory，EEPROM)、只读光盘(Compact Disc ReadOnly Memory，CD-ROM)或其他光盘存储、光碟存储(包括压缩光碟、激光碟、光碟、数字通用光碟、蓝光光碟等)、磁盘存储介质或者其他磁存储设备、或者能够用于携带或存储具有指令或数据结构形式的期望的程序代码并能够由计算机存取的任何其他介质，但不限于此。
存储器42用于存储执行本申请方案的应用程序代码，并由处理器41来控制执行。处理器41用于执行存储器42中存储的应用程序代码，以实现前述方法实施例所示的内容。
本申请还提供了一种计算机可读存储介质，该计算机可读存储介质可以包括：U盘、移动硬盘、只读存储器(read-only memory，ROM)、随机存取存储器(random accessmemory，RAM)、磁盘或者光盘等各种可以存储程序代码的介质，具体地，该计算机可读存储介质中存储有程序指令，程序指令用于实现上述各实施例中的PCB仿真方法。
本申请实施例中还提供一种计算机程序产品，包括计算机程序，该计算机程序被处理器执行时实现上述方法实施例的技术方案，其实现原理和技术效果类似，此处不再赘述。
本领域技术人员在考虑说明书及实践这里公开的发明后，将容易想到本申请的其它实施方案。本申请旨在涵盖本申请的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本申请的一般性原理并包括本申请未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本申请的真正范围和精神由权利要求书指出。
应当理解的是，本申请并不局限于上面已经描述并在附图中示出的精确结构，并且可以在不脱离其范围进行各种修改和改变。本申请的范围仅由所附的权利要求书来限制。
Claims (10)
1.一种PCB仿真方法，其特征在于，所述方法包括：
获取用户输入的仿真命令，所述仿真命令包括PCB所需的第一通流值、目标铜条属性和位置信息，所述位置信息用于指示所述PCB设置铜条的位置；
根据所述第一通流值，计算所述铜条所需的第二通流值，所述铜条焊接在所述PCB上；
根据所述第二通流值，计算所述铜条的结构信息，所述结构信息包括所述铜条的长度、宽度和高度；
根据所述结构信息和所述位置信息，设置所述PCB的仿真叠层，所述仿真叠层中包括用于放置模拟铜条的新增层，所述模拟铜条用于表示所述铜条；
根据所述目标铜条属性将所述模拟铜条设置为具备目标电压的电源网络，并将所述仿真叠层导入仿真软件，以得到仿真结果。
2.根据权利要求1所述的方法，其特征在于，所述仿真命令还包括所述PCB的压降需求和预设铜条信息，所述预设铜条信息包括所述铜条的宽度、高度、长度中的任意两项，所述根据所述第二通流值，计算所述铜条的结构信息，包括：
根据所述压降需求和所述预设铜条信息，确定单位长度的铜条产生的通流量；
根据所述通流量和所述第二通流值，计算所述结构信息中除所述预设铜条信息外的一项，以得到所述结构信息。
3.根据权利要求1或2所述的方法，其特征在于，所述根据所述结构信息和所述位置信息，设置PCB仿真叠层，包括：
在原始叠层中加入新增层，所述新增层的厚度与所述铜条的厚度一致，且所述新增层位于所述原始叠层中任意两层之间；
根据所述结构信息和所述位置信息，在所述新增层中画出所述模拟铜条，得到所述仿真叠层。
4.根据权利要求1或2所述的方法，其特征在于，所述根据所述第一通流值，计算所述铜条所需的第二通流值，包括：
估算所述PCB电源层的最大可铺设铜皮面积，根据所述最大可铺设铜皮面积，计算所述PCB的内部通流值；
根据所述内部通流值和所述第一通流值，计算所述第二通流值，所述第二通流值为所述第一通流值与所述内部通流值之差。
5.根据权利要求4所述的方法，其特征在于，所述仿真命令还包括所述PCB的最大温升，所述根据所述最大可铺设铜皮面积，计算所述PCB的内部通流值，包括：
根据所述最大可铺设铜皮面积、所述最大温升及预设修正系数，计算所述PCB的内部通流值，其中，所述最大可铺设铜皮面积、所述最大温升及所述预设修正系数均与所述内部通流值正相关。
6.根据权利要求1所述的方法，其特征在于，所述仿真软件为PowerDC。
7.一种PCB仿真装置，其特征在于，包括：
获取模块，用于获取用户输入的仿真命令，所述仿真命令包括PCB所需的第一通流值、目标铜条属性和位置信息，所述位置信息用于指示所述PCB设置铜条的位置；
计算模块，用于根据所述第一通流值，计算所述铜条所需的第二通流值，所述铜条焊接在所述PCB上；
所述计算模块，还用于根据所述第二通流值，计算所述铜条的结构信息，所述结构信息包括所述铜条的长度、宽度和高度；
设置模块，用于根据所述结构信息和所述位置信息，设置所述PCB的仿真叠层，所述仿真叠层中包括用于放置模拟铜条的新增层，所述模拟铜条用于表示所述铜条；
仿真模块，用于根据所述目标铜条属性将所述模拟铜条设置为具备目标电压的电源网络，并将所述仿真叠层导入仿真软件，以得到仿真结果。
8.根据权利要求7所述的装置，其特征在于，所述设置模块具体用于：
在原始叠层中加入新增层，所述新增层的厚度与所述铜条的厚度一致，且所述新增层位于所述原始叠层中任意两层之间；
根据所述结构信息和所述位置信息，在所述新增层中画出所述模拟铜条，得到所述仿真叠层。
9.一种电子设备，其特征在于，包括：至少一个处理器和存储器；
所述存储器存储计算机执行指令；
所述至少一个处理器执行所述存储器存储的计算机执行指令，使得所述至少一个处理器执行如权利要求1-6任一项所述的PCB仿真方法。
10.一种计算机可读存储介质，其特征在于，所述计算机可读存储介质中存储有计算机执行指令，所述计算机执行指令被处理器执行时用于实现如权利要求1-6任一项所述的PCB仿真方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310648418.2A CN116611390A (zh) | 2023-06-01 | 2023-06-01 | Pcb仿真方法、装置、电子设备及介质 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310648418.2A CN116611390A (zh) | 2023-06-01 | 2023-06-01 | Pcb仿真方法、装置、电子设备及介质 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN116611390A true CN116611390A (zh) | 2023-08-18 |
Family
ID=87685237
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310648418.2A Pending CN116611390A (zh) | 2023-06-01 | 2023-06-01 | Pcb仿真方法、装置、电子设备及介质 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116611390A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117391036A (zh) * | 2023-12-12 | 2024-01-12 | 苏州元脑智能科技有限公司 | 一种印制电路板仿真方法、装置、设备和存储介质 |
-
2023
- 2023-06-01 CN CN202310648418.2A patent/CN116611390A/zh active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117391036A (zh) * | 2023-12-12 | 2024-01-12 | 苏州元脑智能科技有限公司 | 一种印制电路板仿真方法、装置、设备和存储介质 |
| CN117391036B (zh) * | 2023-12-12 | 2024-03-12 | 苏州元脑智能科技有限公司 | 一种印制电路板仿真方法、装置、设备和存储介质 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN116611390A (zh) | Pcb仿真方法、装置、电子设备及介质 | |
| US20140208286A1 (en) | System and method for designing via of printed circuit board | |
| US20070057380A1 (en) | Method for designing semiconductor apparatus, system for aiding to design semiconductor apparatus, computer program product therefor and semiconductor package | |
| CN109241681A (zh) | 回流焊的仿真优化方法、系统、计算机存储介质及设备 | |
| CN104933214B (zh) | 集成电路设计方法和装置 | |
| CN110765723B (zh) | 一种基于bp神经网络的走线建模优化方法和装置 | |
| US7424690B2 (en) | Interconnect integrity verification | |
| CN107908553A (zh) | 关联测试方法、应用服务器及计算机可读存储介质 | |
| WO2022135440A1 (zh) | Llc谐振电路的控制方法、控制装置及终端设备 | |
| CN111967209A (zh) | 一种soc仿真验证方法、装置及存储介质 | |
| JP2003157296A (ja) | 等価回路の導出方法、および、そのためのシステム | |
| CN110941934A (zh) | 一种fpga原型验证开发板分割仿真系统、方法、介质及终端 | |
| CN115270687A (zh) | 芯片布局方法、装置、设备及存储介质 | |
| US20120331434A1 (en) | Computing device and method for checking signal transmission lines | |
| CN111191408A (zh) | 一种pcb元件布局校验方法、装置、服务器及存储介质 | |
| CN106558346A (zh) | 一种基于raim构架的固态硬盘寿命计算的方法及装置 | |
| KR20020079320A (ko) | Ｅｍｉ 시뮬레이션용 반도체 집적 회로 전원 모델의 작성방법, 장치 및 프로그램 | |
| US8839182B2 (en) | System and method for checking signal transmission line | |
| CN109858155B (zh) | 仿真方法及相关装置 | |
| CN107644122A (zh) | 一种odb++文件修改方法、装置及可读存储介质 | |
| JP2007219930A (ja) | シミュレーション方法およびプログラム | |
| CN115688571A (zh) | 变压器运行状态的监测方法、装置、电子设备及存储介质 | |
| CN110795898A (zh) | 一种穿墙套管多物理场耦合的仿真方法、装置及存储介质 | |
| CN114330182A (zh) | 模拟芯片发热的方法、其装置及芯片发热模拟系统 | |
| CN112668259A (zh) | 一种后仿真网表的系统验证方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |