CN116610512A - 一种存储测试设备及其测试方法 - Google Patents

一种存储测试设备及其测试方法 Download PDF

Info

Publication number
CN116610512A
CN116610512A CN202310889908.1A CN202310889908A CN116610512A CN 116610512 A CN116610512 A CN 116610512A CN 202310889908 A CN202310889908 A CN 202310889908A CN 116610512 A CN116610512 A CN 116610512A
Authority
CN
China
Prior art keywords
initial
memory
time
power
preset data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202310889908.1A
Other languages
English (en)
Other versions
CN116610512B (zh
Inventor
潘慧敏
赵啟鹏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hefei Kangxinwei Storage Technology Co Ltd
Original Assignee
Hefei Kangxinwei Storage Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hefei Kangxinwei Storage Technology Co Ltd filed Critical Hefei Kangxinwei Storage Technology Co Ltd
Priority to CN202310889908.1A priority Critical patent/CN116610512B/zh
Publication of CN116610512A publication Critical patent/CN116610512A/zh
Application granted granted Critical
Publication of CN116610512B publication Critical patent/CN116610512B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/22Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2205Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
    • G06F11/2221Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test input/output devices or peripheral units
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/22Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2273Test methods
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/36Preventing errors by testing or debugging software
    • G06F11/3668Software testing
    • G06F11/3672Test management
    • G06F11/3688Test management for test execution, e.g. scheduling of test suites
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02DCLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

本发明提供了一种存储测试设备及其测试方法,用于获取存储器的功耗转换时长,其中存储器中存储预设数据,存储测试设备包括:掉上电模块,在存储器的高功耗状态结束时,延迟初始功耗转换时长后,掉上电模块将存储器断电并重新上电;数据输入模块,数据输入模块中存储初始基准时间和初始时间步长;基准时间训练模块,基准时间训练模块接收并调整初始基准时间,直到掉电前预设数据和掉电后预设数据不同,获得标定基准时间;以及时间步长获取模块,时间步长获取模块获取标定基准时间和初始时间步长,并调整初始时间步长,直到掉电前预设数据和掉电后预设数据相同,获得标定时间步长。本发明能够准确获取存储器的功耗模式切换时间。

Description

一种存储测试设备及其测试方法
技术领域
本发明涉及存储技术领域,特别涉及一种存储测试设备及其测试方法。
背景技术
嵌入式存储器(Embedded Multi Media Card,eMMC)为MMC协会所订立的、主要是针对手机或平板电脑等产品的内嵌式存储器标准规格,嵌入式存储器包括解决方案。其中,当嵌入式存储器长久未接收到新的指令时,将从高功耗状态转入低功耗状态。不同的进入低功耗状态的时间,会直接影响存储器的工作性能。
发明内容
本发明的目的在于提供一种存储测试设备及其测试方法,能够准确获取存储器的功耗模式切换时间,从而降低存储器的耗能,提升存储器的存储性能。
为解决上述技术问题,本发明是通过以下技术方案实现的:
本发明提供了一种存储测试设备,用于获取存储器的功耗转换时长,其中所述存储器中存储预设数据,所述存储测试设备包括:
掉上电模块,在所述存储器的高功耗状态结束时,延迟初始功耗转换时长后,所述掉上电模块将所述存储器断电并重新上电;
数据输入模块,所述数据输入模块中存储初始基准时间和初始时间步长;
基准时间训练模块,所述基准时间训练模块接收并调整所述初始基准时间,直到掉电前预设数据和掉电后预设数据不同,获得标定基准时间;以及
时间步长获取模块,所述时间步长获取模块获取所述标定基准时间和所述初始时间步长,并调整所述初始时间步长,直到所述掉电前预设数据和所述掉电后预设数据相同,获得标定时间步长。
在本发明一实施例中,在所述掉上电模块重新上电后,所述掉电后预设数据存储在所述存储器的闪存区或缓存区。
在本发明一实施例中,所述初始功耗转换时长为所述标定基准时间和所述标定时间步长的和。
本发明提供了一种存储测试设备的测试方法,包括以下步骤:
掉上电步骤,在存储器的高功耗状态结束时,延迟初始功耗转换时长后,将所述存储器断电并重新上电;
数据读写步骤,在所述存储器的高功耗状态下,对所述存储器写入掉电前预设数据,并在所述存储器重新上电后,读出掉电后预设数据;
标定基准时间获取步骤,预设初始基准时间,调整所述初始基准时间,直到所述掉电前预设数据和所述掉电后预设数据不同,获得标定基准时间;以及
标定时间步长获取步骤,预设初始时间步长,调整所述初始时间步长,直到所述掉电前预设数据和所述掉电后预设数据一致,获得标定时间步长;
其中,所述初始功耗转换时长为所述标定基准时间和所述标定时间步长的和。
在本发明一实施例中,在获得所述标定时间步长后,执行所述标定时间步长获取步骤。
在本发明一实施例中,调整所述初始基准时间的步骤包括:
在所述掉上电步骤中,将所述初始功耗转换时长设置为所述初始基准时间;
执行所述数据读写步骤和所述掉上电步骤,且当所述掉电前预设数据和所述掉电后预设数据相同,降低所述初始基准时间,并重新执行所述掉上电步骤和所述数据读写步骤;以及
当所述掉电前预设数据和所述掉电后预设数据不同,将此时的所述初始基准时间设置为所述标定基准时间。
在本发明一实施例中,在降低所述初始基准时间的步骤中,降低后的所述初始基准时间为前次所述初始基准时间的一半。
在本发明一实施例中,调整所述初始时间步长的步骤包括:
在所述掉上电步骤中,将所述初始功耗转换时长设置为所述标定基准时间和所述初始时间步长的和;
执行所述数据读写步骤和所述掉上电步骤,且当所述掉电前预设数据和所述掉电后预设数据不同,增加所述初始时间步长,并重新执行所述掉上电步骤和所述数据读写步骤;以及
当所述掉电前预设数据和所述掉电后预设数据相同,将此时的所述初始时间步长设置为所述标定时间步长。
在本发明一实施例中,在增加所述初始时间步长的步骤中,增加后的所述初始时间步长为前次所述初始时间步长的2倍。
在本发明一实施例中,在获得所述初始功耗转换时长后,获取所述存储测试设备的误差率,根据所述误差率,调整所述初始功耗转换时长,获得并输出标定功耗转换时长。
如上所述,本发明提供了一种存储测试设备及其测试方法,能够对未知参数的存储器进行测试,对已知参数的存储器进行校验,获得存储器从高功耗模式转换至低功耗模式的功耗转换时长。根据本发明提供的存储器及测试方法,能够高效且准确地获取安全转换功耗模式的时长,兼顾转换模式的效率和转换模式的稳定性,在降低存储器耗能的同时,提升存储器的存储性能。
当然,实施本发明的任一产品并不一定需要同时达到以上所述的所有优点。
附图说明
为了更清楚地说明本发明实施例的技术方案,下面将对实施例描述所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为本发明一实施例中存储器的结构示意图。
图2为本发明一实施例中存储测试设备的结构示意图。
图3为本发明一实施例中存储器测试方法的流程图。
图4为本发明一实施例中步骤S10的流程图。
图5为本发明一实施例中步骤S20的流程图。
图6为本发明一实施例中步骤S30的流程图。
图7为本发明一实施例中第一基准时间和标定基准时间的示意图。
图8为本发明一实施例中步骤S40的流程图。
图9为本发明一实施例中第一时间步长和标定时间步长的示意图。
图10为本发明一实施例中步骤S50的流程图。
图中:100、存储器;200、闪存区;300、电源模块;400、缓存区;500、存储测试设备;501、电源;502、主控制器;5021、掉上电模块;5022、数据输入模块;5023、基准时间训练模块;5024、时间步长获取模块;5025、数据处理模块;5026、存储控制模块;T0、初始基准时间;T1、第一基准时间;T、标定基准时间;P0、初始时间步长;P1、第一时间步长;P、标定时间步长;E0、初始功耗转换时长;E2、标定功耗转换时长。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其它实施例,都属于本发明保护的范围。
请参阅图1所示,本发明所述存储器为嵌入式存储器,且具体可以是eMMC芯片。eMMC芯片是嵌入式平台中的一种存储芯片标准,被普遍应用在手机、平台电脑和电视等嵌入式平台上。其中,存储器包括主控单元和闪存,以及多个接口。其中主控单元和闪存封装形成在一个设备中。其中闪存可以是NAND闪存。并且,闪存可用于存储用户数据和运行数据。其中主控单元可以从闪存中读取固件,并执行固件对应的指令,从而实现对闪存的控制。其中多个接口可以是控制接口和数据接口等等。在本实施例中,控制接口可用于传递主机指令,数据接口可用于传输用户数据。存储器的功耗包括在控制器和闪存之间传输数据所需的电源,以及闪存运行所需的电源。其中接口速度、动态功率和时钟速度等等都会影响到存储器的功耗。高功耗状态下,存储器的存储性能更高。低功耗状态下,存储器的存储性能较差,但是有利于降低存储器的温升,提升存储器的寿命。并且低功耗状态下,也能节约资源,提升存储器的利用效率。本实施例提供了存储器100,存储器100包括闪存区200、电源模块300和缓存区400。其中闪存区200和缓存区400相互电性连接,且具体可以通过多个接口实现电性连接。电源模块300可用于接入外部电源。其中,可以通过控制器实现对存储器100的数据读写和编辑,本发明对此不具体限定。
请参阅图1和图2所示,本发明提供了一种存储测试设备500,存储测试设备500包括电源501和主控制器502。主控制器502对闪存区200发布指令,闪存区200执行指令对应的操作并产生的数据为运行数据。用户直接写入闪存区200或缓存区400的为用户数据。在本实施例中,对存储器100写入的数据可以存储在闪存区200,也可以存储在缓存区400。其中闪存区200例如为闪存芯片,缓存区400例如为高速缓存器。在掉电发生的时候,闪存区200的数据不会随掉电丢失,缓存区400的数据会随着掉电丢失。在本实施例中,存储器100包括多种工作模式。在本实施例中,存储器100包括高耗能模式和低耗能模式。在高耗能模式下,存储器100的多种功能都处于初始化状态或运行状态,且接口速度为高速运行。在低耗能模式下,存储器100不参与工作的模块和部件可以处于关闭状态,以节约存储器100的耗能。例如,在低耗能模式下,存储器100的垃圾回收(Garbage Collection,GC)功能可以关闭。又例如,在低功耗模式下,闪存区200中不参与数据编辑和调取的存储块可以关闭。其中存储块为闪存区200中的物理区块(Block)。在本实施例中,主控制器502可以调控存储器100的模式,使存储器100处于高功耗模式或低功耗模式。
请参阅图1和图2所示,在本发明一实施例中,在存储器100的测试进程中,存储器100安装在存储测试设备500上。在本实施例中,存储测试设备500包括电源501和主控制器502。其中主控制器502包括掉上电模块5021、数据输入模块5022、基准时间训练模块5023、时间步长获取模块5024和数据处理模块5025,以及存储控制模块5026。在本实施例中,电源501与掉上电模块5021电性连接,掉上电模块5021电性连接于电源模块300。电源501通过掉上电模块5021为电源模块300供电。其中掉上电模块5021能够控制电源模块300的导通与关闭。在电源模块300导通状态下,存储器100处于可操作状态,存储测试设备500可以对存储器100发送测试指令,存储器100也可以开始自建测试。当电源模块300关闭,存储器100处于掉电状态,主控制器502和闪存区200都不再工作。
请参阅图1所示,在本发明一实施例中,数据输入模块5022用于设置初始基准时间和初始时间步长,其中初始基准时间和初始时间步长可以由测试人员预设,并且通过数据输入模块5022将初始基准时间和初始时间步长输入主控制器502中。基准时间训练模块5023电性连接于数据输入模块5022,且基准时间训练模块5023接收所述初始基准时间,并处理所述第一基准时间,获得标定基准时间。时间步长获取模块5024电性连接于基准时间训练模块5023和数据输入模块5022。其中时间步长获取模块5024获取初始时间步长和初始基准时间,并根据初始时间步长和初始基准时间获取存储器100从高功耗切换至低功耗的安全时间间隔,作为存储器100的初始功耗转换时长。数据处理模块5025电性连接于基准时间训练模块5023和时间步长获取模块5024,且数据处理模块5025用于对功耗转换时长进行误差处理,获得准确的标定功耗转换时长。
请参阅图1和图2所示,在本发明一实施例中,存储控制模块5026电性连接于闪存区200和缓存区400。其中,存储控制模块5026能够接收存储测试设备500的读写指令,也可以自行生成读写指令。存储控制模块5026能够调控闪存区200和缓存区400的数据读写编辑和擦除进程。在本实施例中,存储控制模块5026还能控制闪存区200和缓存区400之间的数据传输。具体的,预设下刷周期并将下刷周期存储在存储控制模块5026中。每间隔下刷周期,存储控制模块5026会将缓存区400的数据转移至闪存区200中,以便缓存区400的数据丢失。
请参阅图1至图3所示,本发明提供了存储测试设备500的测试方法,用于获取存储器100的标定功耗转换时长,以最高效率最低损耗地将存储器100从高功耗模式转换至低功耗模式。具体的,存储测试设备500的测试方法包括步骤S10至步骤S50。
步骤S10、掉上电步骤。在掉上电步骤中,在存储器的高功耗状态结束时,延迟初始功耗转换时长后,将存储器断电并重新上电。
步骤S20、数据读写步骤。在数据读写步骤中,在存储器的高功耗状态下,对存储器的缓存区写入掉电前预设数据,并在存储器重新上电后,读出掉电后预设数据。
步骤S30、标定基准时间获取步骤。在标定基准时间获取步骤中,预设初始基准时间,调整初始基准时间,直到掉电前预设数据和掉电后预设数据不同,获得标定基准时间。
步骤S40、标定时间步长获取步骤。在标定时间步长获取步骤中,预设初始时间步长,调整初始时间步长,直到掉电前预设数据和掉电后预设数据一致,获得标定时间步长。
步骤S50、功耗转换时长校准步骤。在功耗转换时长校准步骤中,在获得初始功耗转换时长后,获取存储测试设备的误差率,根据存储测试设备的误差率,调整初始功耗转换时长,获得并输出标定功耗转换时长。
请参阅图1至图4所示,在本发明一实施例中,在步骤S10中,通过掉上电模块5021控制电源501和电源模块300的连通情况。在本实施例中,在存储器100的高功耗模式关闭时,从高功耗模式关闭的时刻起,延迟初始功耗转换时长,将电源模块300断电。在电源模块300断电后,再重新上电。本发明不限定断电到重新上电的间隔时间。其中,在电源模块300断电后,缓存区400的存储数据会全部丢失,而闪存区200的存储数据则会被保持。具体的,步骤S10包括步骤S11至步骤S14。
步骤S11、获取初始功耗转换时长。
步骤S12、对存储器循环发出模式询问指令。
步骤S13、判断高功耗模式是否已结束。
步骤S14、从高功耗模式结束起,延迟初始功耗转换时长后,将电源模块断电。
请参阅图1至图4所示,在本发明一实施例中,在步骤S11中,在标定基准时间获取步骤中,初始功耗转换时长为初始基准时间。其中,初始基准时间会被不断校准。在标定时间步长获取步骤中,初始功耗转换时长为标定基准时间和初始时间步长的和。其中初始时间步长会被不断校准。在本实施例中,在存储器100的高功耗模式下,执行数据读写步骤后,执行步骤S12。其中,设备写入掉电前预设数据的步骤是不受控制的,因此在步骤S12中,持续对存储器100发送模式询问指令。当数据读写步骤中,掉电前预设数据已被写入存储器100中,通过判断存储器100的高功耗模式是否结束,可以确定当前的掉电前预设数据已被写完。对于步骤S12中发送的模式询问指令,存储器100会形成模式查询结果。在步骤S13中,根据模式查询结果,判断存储器100的高功耗模式是否已结束。当高功耗模式未结束,则返回步骤S12,继续循环发送模式询问指令。当高功耗模式结束,执行步骤S14,从得到查询结果开始计时,延迟初始功耗转换时长后,将电源模块300断电。需要说明的是,根据所进行步骤的不同,初始功耗转换时长的具体值是在变化的。在后续的步骤中本发明会对初始功耗转换时长进行具体限定。
请参阅图1至图4所示,在本发明一实施例中,在步骤S13中,当接收到存储测试设备500发送的命令,例如为写入数据的主机命令,存储器100在接收到命令的同时进入高功耗模式。其中,在存储器100的高功耗模式下,存储器100内部开始处理主机命令,例如解析命令参数、校验数据、传输数据等。对于存储测试设备500,不能知晓存储器100的主机命令的处理状态。因此在本实施例中,在存储器100的高功耗模式下,存储测试设备500持续对存储器100发送模式问询指令,其中模式问询指令可以用于查询当前主机命令是否执行结束。在本实施例中,存储器100接收到模式问询指令后,会对存储测试设备500返回模式查询结果,其中模式查询结果包括存储器100当前的状态信息。在存储测试设备500接收到所述模式查询结果后,存储测试设备500可以按照emmc5.1协议规定解析所述模式查询结果,从而获知存储器100的高功耗模式是否结束。当高功耗模式结束,存储测试设备500停止对存储器100发送模式问询指令。其中,在对存储器100发送完主机命令后,存储测试设备500开始对存储器100发送模式问询指令,并且模式问询指令的间隔时间恒定。
请参阅图1和图2,以及图5所示,在本发明一实施例中,在步骤S20中,对缓存区400写入预设数据,其中,预设数据的写入默认在存储器100的高功耗模式下进行。在本实施例中,将掉电前写入的预设数据定义为掉电前预设数据,将掉电后读出的预设数据定义为掉电后预设数据。若在高耗电模式结束后,不延迟时间就直接掉电,那么存储在缓存区400中的数据将完全丢失。因此掉电后预设数据和掉电前预设数据是不一致的。需要说明的是,本发明不限定掉上电步骤和数据读写步骤的先后顺序。掉上电步骤和数据读写步骤是嵌套进行的。具体的,步骤S20包括步骤S21至步骤S26。
步骤S21、在存储器的高功耗模式下,对存储器写入掉电前预设数据。
步骤S22、对存储器循环发出模式问询指令。
步骤S23、判断高功耗模式是否结束。
步骤S24、判断存储器是否发生掉电。
步骤S25、当存储器由高功耗模式切换为低功耗模式,且存储器发生掉电,从存储器读出掉电前预设数据,并作为掉电后预设数据。
步骤S26、当存储器由高功耗模式切换为低功耗模式,且存储器未发生掉电,则等待存储器掉电。
请参阅图1和图2,以及图5所示,在本发明一实施例中,在步骤S21中,掉电前预设数据为测试人员自定义设置的数据。在本实施例中,掉电前预设数据的体量大于预设阈值。在本实施例中,预设阈值例大于例如1个存储页的存储体量,且具体为例如512byte。其中存储页为闪存的物理页面(page)。在步骤S22中,对存储器100循环发出模式问询指令。根据主控制器502反馈的查询结果,在步骤S23中,判断存储器100的高功耗模式是否结束。若存储器100的高功耗模式结束,则执行步骤S24,判断存储器100是否发生掉电。若存储器100未发生掉电,则在获得查询结果后尚未达到初始功耗转化时长,执行步骤S26,等待存储器100掉电。若存储器100已发生过掉电,且此处掉电要在写入掉电前预设数据后进行,则执行步骤S25。具体的,步骤S25在重新上电后执行。在步骤S25中,从存储器100中输出掉电前预设数据,并作为掉电后预设数据。在步骤S23中,若存储器100的高功耗模式未结束,则此时掉电前预设数据可能尚未写完,返回步骤S22。需要说明的是,高功耗模式结束并不意味着存储器100切换到低功耗模式。本发明提供的测试方法能够用于测试未知参数的存储器100,因此存储器100的功耗转换情况是未知的,仅能通过主控制器502的指标判断高功耗模式是否结束。
请参阅图1至图5所示,在本发明一实施例中,步骤S23和步骤S13可以合并为同一步骤,步骤S12和步骤S22可以合并为同一步骤。即存储器100在掉上电步骤和数据读写步骤中,在对存储器100写入掉电前预设数据后,主控制器502持续接收到存储测试设备500递送的模式问询指令。当高功耗模式结束,存储器100自动切换至低功耗模式。从获得高功耗模式结束的查询结果开始计时,延迟初始功耗转换时长后,将电源模块300断电,接着重新上电。在计算初始功耗转换时长的同时,存储测试设备500持续对存储器100发出掉电询问指令。在达到初始功耗转换时长后,存储器100掉电。在本实施例中,若发生掉电,则主控制器502不能再对存储测试设备500回馈测试结果,因此判断主控制器502掉电。在本发明的其他实施例中,也可以通过掉上电模块5021的工作状态,判断此时存储器100是否发生掉电。而在重新上电后,就能执行步骤S25,获取掉电后预设数据。
请参阅图1和图2,以及图5所示,在本发明一实施例中,在步骤S21中,写入的掉电前预设数据可以存储在闪存区200,也可以存储在缓存区400。其中,对于存储在缓存区400的掉电前预设数据,掉电发生时,若存储控制模块5026未在初始功耗转换时长内将掉电前预设数据转移到闪存区200,则重新上电后也不能获得完整的掉电前预设数据,即掉电前预设数据和掉电后预设数据会不一致。其中掉电后预设数据可以为0。对于存储在闪存区200的掉电前预设数据,掉电前预设数据被写入闪存区200的同时,存储控制模块5026在缓存区400存储掉电前预设数据的地址映射信息。其中地址映射信息为掉电前预设数据的逻辑地址和物理地址的映射关系。若在掉电发生时,存储控制模块5026未在初始功耗转换时长内将掉电前预设数据的地址映射信息转移到闪存区200,则重新上电后是找不到对应的掉电前映射数据的。即掉电后映射数据为0。因此,对于掉电前预设数据和掉电后预设数据不同的情况,初始功耗转换时长是危险参数,不能使存储器100安全工作。
请参阅图1至图3,以及图6和图7所示,在本发明一实施例中,在步骤S30中,在标定基准时间获取步骤中,能够确定安全功耗转换时长所处的区间。其中,存储控制模块5026将缓存区400的数据转移至闪存区200所需时间为t0。初始基准时间为T0。第一基准时间为T1。在本实施例中,步骤S30包括步骤S31至步骤S36。
步骤S31、预设第一基准时间,其中第一次循环时的第一基准时间为初始基准时间。
步骤S32、将初始功耗转换时长设置为第一基准时间。
步骤S33、执行掉上电步骤和数据读写步骤。
步骤S34、判断掉电前预设数据和掉电后预设数据是否一致。
步骤S35、当掉电前预设数据和掉电后预设数据一致,则将第一基准时间减半,并重复步骤S32。
步骤S36、当掉电前预设数据和掉电后预设数据不同,将第一基准时间设置为标定基准时间。
请参阅图1至图3,以及图6和图7所示,在本发明一实施例中,在步骤S30中,初始基准时间可以随机设置,且初始基准时间大于常规存储器100的功耗转换时长。具体的,初始基准时间可以是常规存储器100的多倍功耗转换时长,以利于提升标定基准时间的精确性。因此,本实施例中,将通过多次循环调整来获取标定基准时间。在步骤S31中,在第一次循环时,第一基准时间与初始基准时间相等,例如为T0。如图7所示,其中t1时间节点对应的是获得高功耗模式结束的查询结果,t2时间节点对应的是存储器100掉电。在第一次循环时,即图中标注为1的时间段,t1时间节点和t2时间节点的为初始基准时间T0。在步骤S32中,将初始功耗转换时长设置为第一基准时间。具体的,初始功耗转换时长为第一基准时间和第一时间步长的和,在步骤S32中,第一时间步长默认为0。因此第一次循环时,初始功耗转换时长为T0,在后面的每次循环中,初始功耗转换时长不断减小,且等于第一基准时间T1
请参阅图1至图3,以及图6和图7所示,在本发明一实施例中,在步骤S33中,执行步掉上电步骤和数据读写步骤。具体的,在高功耗模式结束且获得查询结果起,延迟第一基准时间,并将电源模块300断电。并在电源模块300重新上电后,读取掉电后预设数据。如图7所示,在第一次循环时,在初始基准时间内,掉电前预设数据被完整转移到了闪存区200,因此读出的掉电前预设数据和掉电后预设数据一致。此时的第一基准时间过大,存储器100的模式转换效率很低,就会出现功耗过大的情况。因此在步骤S34中,比较掉电前预设数据和掉电后预设数据是否一致,若一致则执行步骤S35,不一致则执行步骤S36。在步骤S35中,将第一基准时间T1减半,并返回步骤S32,同步调整初始功耗转换时长。在本发明中,步骤S35用于减小第一基准时间。且在本实施例中,初始基准时间大于经验值的例如3倍,因此第一基准时间的减幅为第一基准时间的1/2,以最快最准确地区获取标定基准时间。在本发明的其他实施例中,当初始基准时间设置的较小,例如仅为经验值的2倍,则可以将第一基准时间的减幅设置为第一基准时间的例如1/5~1/4等等。如图7所示,标号2对应的时间段为第二次循环的第一基准时间,标号3对应的时间段为第三次循环的第一基准时间,后一次循环的第一基准时间为前一次循环第一基准时间的一半。在步骤S36中,当掉电前预设数据和掉电后预设数据不一致,则此时的第一基准时间过小,设备存储安全性不高。因此停止减小第一基准时间,并将第一基准时间作为标定基准时间T。
请参阅图1至图3,以及图8和图9所示,在本发明一实施例中,步骤S40在步骤S30后执行。在步骤S40中,初始时间步长可以随机设置,且初始时间步长小于标定基准时间的例如1/2,以提升初始功耗转换时长的精确度。因此,本实施例中,将通过多次循环调整来获取标定时间步长。如图9所示,P0代表初始时间步长,P1代表第一时间步长,P代表标定时间步长。其中初始功耗转换时长为标定时间步长P和标定基准时间T的和。具体的,步骤S40包括步骤S41至步骤S46。
步骤S41、预设第一时间步长,且第一次循环的第一时间步长为初始时间步长。
步骤S42、将初始功耗转换时长设置为标定基准时间和第一时间步长的和
步骤S43、执行掉上电步步骤和数据读写步骤。
步骤S44、判断掉电前预设数据和掉电后预设数据是否一致。
步骤S45、当掉电前预设数据和掉电后预设数据一致,将第一时间步长设置为标定时间步长。
步骤S46、当掉电前预设数据和掉电后预设数据不同,增加第一时间步长并返回步骤S42。
请参阅图1至图3,以及图8和图9所示,在本发明一实施例中,在步骤S41中,设置第一时间步长,如图9所示,标号11对应的时间段为第一次循环的第一时间步长。在本实施例中,第一次循环时,P1=P0。在步骤S42中,初始功耗转换时长为标定基准时间和第一时间步长的和。且在步骤S40中,P1>0。在步骤S43中,执行掉上电步步骤和数据读写步骤。具体的,在高功耗模式结束且获得查询结果起,延迟初始功耗转换时长,并将电源模块300断电。并在电源模块300重新上电后,读取掉电后预设数据。在步骤S44中,比较掉电前预设数据和掉电后预设数据,并判断判断掉电前预设数据和掉电后预设数据是否一致。当掉电前预设数据和掉电后预设数据不同,则此时的初始功耗转换时长不稳定,因此执行步骤S46,增加第一时间步长。在本实施例中,第一时间步长为标定基准时间的例如1/10~1/5。且第一时间步长的涨幅为初始时间步长。增加第一时间步长后,更新初始功耗转换时长,并重复步骤S43至步骤S44,以及步骤S45或步骤S46。在步骤S44中,当掉电前预设数据和掉电后预设数据一致,则此时的初始功耗时长为安全的最小初始功耗转换时长,执行步骤S45。在步骤S45中,将此时的第一时间步长设置为标定时间步长P。同时地,测试获得的初始功耗时长为标定时间步长和标定基准时间的和。
请参阅图1至图3,以及图10所示,在本发明一实施例中,在步骤S50中,对于不同的存储测试设备500,由于设备的设置误差,例如指令延迟时间,获取的初始功耗转换时长并不是准确的时间。根据多次实验发现,测试获得的初始功耗转换时长会偏大。因此在步骤S50中,根据已知设备的参数,来获取存储测试设备500的误差率。具体的,步骤S50包括步骤S51至步骤S54。
步骤S51、获取已知功能参数的参照存储器。
步骤S52、在同一存储测试设备上测试所述参照存储器,并获取参照存储器的初始功耗转换时长。
步骤S53、根据参照存储器的初始功耗转换时长和功耗转换时长参数,获取存储测试设备误差率。
步骤S54、根据存储测试设备误差率调整存储器的初始功耗转换时长,获取存储器的标定功耗转换时长。
请参阅图1至图9所示,在本发明一实施例中,获取初始功耗转换时长后,对初始功耗转换时长进行初步校准。具体的,在同一批次的存储器100的测试进程中,可以取部分存储器100参与测试。例如,可以测试批次总量的例如1/5~1/2。例如,当前批次存储器100的总量为例如1000个,可以取例如200个进行测试。在本实施例中,对于参与测试的多个存储器100,可以获取存储器100的测试均值。例如在存储测试设备500上,同时测试的存储器100的初始转换功耗时长包括20s、20.2s、20.5s、21s、19.5s、25s和18s。去除存储器100测试值的最大值和最小值,以避免极值影响均值,即去除25s和18s。接着计算多个存储器100的平均初始转换功耗时长,例如为20.24。在本实施例中,可以将存储器100的初始转换功耗时长设置为所述平均初始转换功耗时长,以获得较为准确的时长数据。在本发明其他实施例中,也可以将存储器100的初始转换功耗时长设置为除去极值的最大值,例如21s,以提升测试数据的安全性。
请参阅图1至图3,以及图10所示,在本发明一实施例中,在步骤S51中本发明不限定参照存储器的数量。参照存储器可以是例如1个、2个,也可以是多个。具体的,参照存储器数量大于存储器100数量的例如1/2。例如,存储器100同一批次参与测试的数量为100个,则参照存储器的数量大于50个。在步骤S52中,获取参照存储器的初始功耗转换时长E1。其中获取初始功耗转换时长的步骤如步骤S10至步骤S40。在步骤S53中,参照存储器100的功耗转换时长参数E已知,因此能够获取所述初始功耗转换时长和功耗转换时长参数的误差,作为存储测试设备500的误差率C。在步骤S54中,其中,误差率C的计算方式依据以下公式。
C=(E1-E)/E(1)。
请参阅图1至图3,以及图10和式(1)所示,在本发明一实施例中,存储器100的初始功耗转换时长为E0,标定功耗转换时长为E2。将标定功耗转换时长输出,并设置为存储器100的标准参数。在高功耗模式结束后,间隔标定功耗转换时长,将存储器100设置为低功耗模式。其中标定功耗转换时长的计算方式依据以下公式。
E2=E0*C(2)。
本发明提供了一种存储测试设备,所述存储测试设备包括主控制器,其中主控制器包括:掉上电模块、数据输入模块、基准时间训练模块和时间步长获取模块。其中,在存储器的高功耗状态结束时,延迟初始功耗转换时长后,掉上电模块控制电源模块断电并重新上电。数据输入模块中存储初始基准时间和初始时间步长。基准时间训练模块接收并调整初始基准时间,直到掉电前预设数据和掉电后预设数据不同,获得标定基准时间。时间步长获取模块获取标定基准时间和初始时间步长,并调整初始时间步长,直到掉电前预设数据和掉电后预设数据相同,获得标定时间步长。根据本发明提供的一种存储测试设备及其测试方法,能够对未知参数的存储器进行测试,对已知参数的存储器进行校验,获得存储器从高功耗模式转换至低功耗模式的功耗转换时长。根据本发明提供的存储器及测试方法,能够高效且准确地获取安全转换功耗模式的时长,兼顾转换模式的效率和转换模式的稳定性,在降低存储器耗能的同时,提升存储器的存储性能。
以上公开的本发明实施例只是用于帮助阐述本发明。实施例并没有详尽叙述所有的细节,也不限制该发明仅为所述的具体实施方式。显然,根据本说明书的内容,可作很多的修改和变化。本说明书选取并具体描述这些实施例,是为了更好地解释本发明的原理和实际应用,从而使所属技术领域技术人员能很好地理解和利用本发明。本发明仅受权利要求书及其全部范围和等效物的限制。

Claims (10)

1.一种存储测试设备,其特征在于,用于获取存储器的功耗转换时长,其中所述存储器中存储预设数据,所述存储测试设备包括:
掉上电模块,在所述存储器的高功耗状态结束时,延迟初始功耗转换时长后,所述掉上电模块将所述存储器断电并重新上电;
数据输入模块,所述数据输入模块中存储初始基准时间和初始时间步长;
基准时间训练模块,所述基准时间训练模块接收并调整所述初始基准时间,直到掉电前预设数据和掉电后预设数据不同,获得标定基准时间;以及
时间步长获取模块,所述时间步长获取模块获取所述标定基准时间和所述初始时间步长,并调整所述初始时间步长,直到所述掉电前预设数据和所述掉电后预设数据相同,获得标定时间步长。
2.根据权利要求1所述的一种存储测试设备,其特征在于,在所述掉上电模块重新上电后,所述掉电后预设数据存储在所述存储器的闪存区或缓存区。
3.根据权利要求1所述的一种存储测试设备,其特征在于,所述初始功耗转换时长为所述标定基准时间和所述标定时间步长的和。
4.一种存储测试设备的测试方法,其特征在于,包括以下步骤:
掉上电步骤,在存储器的高功耗状态结束时,延迟初始功耗转换时长后,将所述存储器断电并重新上电;
数据读写步骤,在所述存储器的高功耗状态下,对所述存储器写入掉电前预设数据,并在所述存储器重新上电后,读出掉电后预设数据;
标定基准时间获取步骤,预设初始基准时间,调整所述初始基准时间,直到所述掉电前预设数据和所述掉电后预设数据不同,获得标定基准时间;以及
标定时间步长获取步骤,预设初始时间步长,调整所述初始时间步长,直到所述掉电前预设数据和所述掉电后预设数据一致,获得标定时间步长;
其中,所述初始功耗转换时长为所述标定基准时间和所述标定时间步长的和。
5.根据权利要求4所述的一种存储测试设备的测试方法,其特征在于,在获得所述标定时间步长后,执行所述标定时间步长获取步骤。
6.根据权利要求4所述的一种存储测试设备的测试方法,其特征在于,调整所述初始基准时间的步骤包括:
在所述掉上电步骤中,将所述初始功耗转换时长设置为所述初始基准时间;
执行所述数据读写步骤和所述掉上电步骤,且当所述掉电前预设数据和所述掉电后预设数据相同,降低所述初始基准时间,并重新执行所述掉上电步骤和所述数据读写步骤;以及
当所述掉电前预设数据和所述掉电后预设数据不同,将此时的所述初始基准时间设置为所述标定基准时间。
7.根据权利要求6所述的一种存储测试设备的测试方法,其特征在于,在降低所述初始基准时间的步骤中,降低后的所述初始基准时间为前次所述初始基准时间的一半。
8.根据权利要求4所述的一种存储测试设备的测试方法,其特征在于,调整所述初始时间步长的步骤包括:
在所述掉上电步骤中,将所述初始功耗转换时长设置为所述标定基准时间和所述初始时间步长的和;
执行所述数据读写步骤和所述掉上电步骤,且当所述掉电前预设数据和所述掉电后预设数据不同,增加所述初始时间步长,并重新执行所述掉上电步骤和所述数据读写步骤;以及
当所述掉电前预设数据和所述掉电后预设数据相同,将此时的所述初始时间步长设置为所述标定时间步长。
9.根据权利要求8所述的一种存储测试设备的测试方法,其特征在于,在增加所述初始时间步长的步骤中,增加后的所述初始时间步长为前次所述初始时间步长的2倍。
10.根据权利要求4所述的一种存储测试设备的测试方法,其特征在于,在获得所述初始功耗转换时长后,获取所述存储测试设备的误差率,根据所述误差率,调整所述初始功耗转换时长,获得并输出标定功耗转换时长。
CN202310889908.1A 2023-07-20 2023-07-20 一种存储测试设备及其测试方法 Active CN116610512B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310889908.1A CN116610512B (zh) 2023-07-20 2023-07-20 一种存储测试设备及其测试方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310889908.1A CN116610512B (zh) 2023-07-20 2023-07-20 一种存储测试设备及其测试方法

Publications (2)

Publication Number Publication Date
CN116610512A true CN116610512A (zh) 2023-08-18
CN116610512B CN116610512B (zh) 2023-10-03

Family

ID=87685734

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310889908.1A Active CN116610512B (zh) 2023-07-20 2023-07-20 一种存储测试设备及其测试方法

Country Status (1)

Country Link
CN (1) CN116610512B (zh)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102591807A (zh) * 2011-12-30 2012-07-18 记忆科技(深圳)有限公司 一种固态硬盘掉电和写异常处理方法及系统
US20160266638A1 (en) * 2015-03-10 2016-09-15 Kabushiki Kaisha Toshiba Memory system, method of controlling memory system having volatile memory and nonvolatile memory, and controller
CN110321256A (zh) * 2019-05-16 2019-10-11 深圳市江波龙电子股份有限公司 一种存储设备的测试方法、测试设备及计算机存储介质
CN110797077A (zh) * 2019-10-28 2020-02-14 中国科学院微电子研究所 存储器芯片及其数据处理电路和数据处理方法
CN111948507A (zh) * 2020-07-08 2020-11-17 中国科学院上海微系统与信息技术研究所 一种不同写操作下相变存储芯片热稳定性预测方法
CN113960391A (zh) * 2021-09-13 2022-01-21 珠海亿智电子科技有限公司 存储介质异常掉电测试装置及方法
US20220206978A1 (en) * 2020-12-31 2022-06-30 Deepx Co., Ltd. System-on-chip and method for testing component in system during runtime
US20230005515A1 (en) * 2021-07-02 2023-01-05 Samsung Electronics Co., Ltd. Apparatus, memory device, and method reducing clock training time

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102591807A (zh) * 2011-12-30 2012-07-18 记忆科技(深圳)有限公司 一种固态硬盘掉电和写异常处理方法及系统
US20160266638A1 (en) * 2015-03-10 2016-09-15 Kabushiki Kaisha Toshiba Memory system, method of controlling memory system having volatile memory and nonvolatile memory, and controller
CN110321256A (zh) * 2019-05-16 2019-10-11 深圳市江波龙电子股份有限公司 一种存储设备的测试方法、测试设备及计算机存储介质
CN110797077A (zh) * 2019-10-28 2020-02-14 中国科学院微电子研究所 存储器芯片及其数据处理电路和数据处理方法
CN111948507A (zh) * 2020-07-08 2020-11-17 中国科学院上海微系统与信息技术研究所 一种不同写操作下相变存储芯片热稳定性预测方法
US20220206978A1 (en) * 2020-12-31 2022-06-30 Deepx Co., Ltd. System-on-chip and method for testing component in system during runtime
US20230005515A1 (en) * 2021-07-02 2023-01-05 Samsung Electronics Co., Ltd. Apparatus, memory device, and method reducing clock training time
CN113960391A (zh) * 2021-09-13 2022-01-21 珠海亿智电子科技有限公司 存储介质异常掉电测试装置及方法

Also Published As

Publication number Publication date
CN116610512B (zh) 2023-10-03

Similar Documents

Publication Publication Date Title
JP5718812B2 (ja) 複数のストレージデバイスを管理するためのストレージシステムおよび方法
US8261008B2 (en) NAND flash controller and data exchange method between NAND flash memory and NAND flash controller
US9535607B2 (en) Semiconductor system performing status read for semiconductor device and operating method thereof
KR20120036323A (ko) 동적 랜덤 액세스 메모리 채널 제어기들의 병렬 트레이닝
KR20110058028A (ko) 멀티 칩 메모리 시스템 및 그것의 데이터 전송 방법
US10296062B2 (en) Dynamic control of power consumption based on memory device activity
US10891075B2 (en) Memory system and operating method thereof
JP2019159802A (ja) 記憶装置の電力制御方法および記憶装置
KR20160144734A (ko) 메모리 시스템 및 이의 동작 방법
US11886742B2 (en) Memory system control method for power-level state of a host via PCIe bus including receiving optimized buffer flush/fill (OBFF) messages over the PCIe bus
CN111434082B (zh) 一种输出状态的测试方法和系统、及计算机存储介质
KR20200015190A (ko) 데이터 저장 장치 및 동작 방법, 이를 포함하는 스토리지 시스템
CN116610512B (zh) 一种存储测试设备及其测试方法
CN115114196B (zh) 半导体存储装置、存储系统及控制方法
KR20180115846A (ko) 메모리 장치 및 그것을 포함하는 데이터 저장 장치
US20100153622A1 (en) Data Access Controller and Data Accessing Method
CN1937075B (zh) 数据传送操作完成检测电路和包含其的半导体存储器件
US20220405179A1 (en) Memory controller, test device and link identification method
US20210397242A1 (en) Shaped And Optimized Power Cycles
US6917994B2 (en) Device and method for automatically generating an appropriate number of wait cycles while reading a nonvolatile memory
CN111489776B (zh) 数据读取方法、存储控制器与存储装置
CN117672342B (zh) 一种存储芯片的协议监测系统以及方法
TWI543189B (zh) 資料儲存裝置以及快閃記憶體控制方法
US11031057B2 (en) Mode conversion method and apparatus for a nonvolatile memory
US11907573B2 (en) Performing background operations during host read in solid state memory device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant