CN116599013A - 针对sram中虚拟存储单元的esd保护电路和方法 - Google Patents

针对sram中虚拟存储单元的esd保护电路和方法 Download PDF

Info

Publication number
CN116599013A
CN116599013A CN202310518932.4A CN202310518932A CN116599013A CN 116599013 A CN116599013 A CN 116599013A CN 202310518932 A CN202310518932 A CN 202310518932A CN 116599013 A CN116599013 A CN 116599013A
Authority
CN
China
Prior art keywords
power supply
turn
supply unit
unit
sram
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310518932.4A
Other languages
English (en)
Inventor
杨献
王海力
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jingwei Qili Beijing Technology Co ltd
Original Assignee
Jingwei Qili Beijing Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jingwei Qili Beijing Technology Co ltd filed Critical Jingwei Qili Beijing Technology Co ltd
Priority to CN202310518932.4A priority Critical patent/CN116599013A/zh
Publication of CN116599013A publication Critical patent/CN116599013A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/005—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection avoiding undesired transient conditions
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
    • H02H9/045—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere
    • H02H9/046—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere responsive to excess voltage appearing at terminals of integrated circuits
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Abstract

本发明提供一种针对SRAM中虚拟存储单元的ESD保护电路和方法。该电路包括：低电压钳位单元和可关断电源单元；所述低电压钳位单元通过输出耦合到所述可关断电源单元，用于提供固定低电平到所述可关断电源单元，以使所述可关断电源单元接收所述固定低电平处于恒导通状态；所述可关断电源单元的输出直接耦合至SRAM中虚拟存储单元的F端。该方法包括在低电压钳位单元中的第一节点上钳位固定低电平；将所述固定低电平输入第二节点使得所述第二节点所在的可关断电源单元处于恒导通状态；将所述可关断电源单元的输出接入SRAM中虚拟存储单元的F端。如此，可以降低在28nm以及之下的工艺中，采用虚拟存储单元(dummy bitcell)做反馈回路时带来ESD的问题。

Description

针对SRAM中虚拟存储单元的ESD保护电路和方法
技术领域
本说明书一个或多个实施例涉及集成电路设计技术领域，尤其涉及一种针对SRAM中虚拟存储单元的ESD保护电路和方法。
背景技术
目前，静态随机存储器(Static Random Access Memory，简称SRAM)因为它的速度快、系统设计简单等优点，得到了大量而广泛的应用。SRAM单元通常是一个6晶体管单元，该晶体管单元具有两个相连的反相器。只要保持通电，储存的数据就可以保持。
然而，SRAM的存取速度快，但集成度低，功耗较大。目前降低功耗的一种方法为采用存储单元(dummy bitcell)做反馈回路，这会给电路带来静电放电(Electro-Staticdischarge，简称ESD)问题。
发明内容
本发明描述一种针对SRAM中虚拟存储单元的ESD保护电路和方法，可以解决上述技术问题。
第一方面，本身请提供一种针对SRAM中虚拟存储单元的保护电路，所述保护电路包括低电压钳位单元和可关断电源单元。
所述低电压钳位单元通过输出耦合到所述可关断电源单元，用于提供固定低电平到所述可关断电源单元，以使所述可关断电源单元接收所述固定低电平处于恒导通状态。所述可关断电源单元的输出直接耦合至SRAM中存储单元的F端。
在一种实施方式中，所述低电压钳位单元包括高电压钳位电路和反相器；所述高电压钳位电路提供固定电位的高电压到所述反相器的输入端；所述反相器基于所述高电压输出钳位低电平到所述可关断电源单元。
在一种实施方式中，所述可关断电源单元包括一个PMOS管。
在一种实施方式中，所述可关断电源单元的PMOS管的栅极输入为所述固定低电平。
在一种实施方式中，所述SRAM中虚拟存储单元的F端为所述虚拟存储单元中位线反端写入内部节点，所述存储元为所述SRAM中存储单元中的基本单元。
第二方面，本申请提供一种针对SRAM中虚拟存储单元的ESD保护方法，所述方法包括：在低电压钳位单元中的第一节点上钳位固定低电平。
将所述固定低电平输入第二节点使得所述第二节点所在的可关断电源单元处于恒导通状态。
将所述可关断电源单元的输出接入所述SRAM中虚拟存储单元的F端。
在一种实施方式中，所述低电压钳位单元输出固定低电平到所述可关断电源单元。
在一种实施方式中，所述低电压钳位单元通过反向器将低电平转换为高电平。
在一种实施方式中，所述低电压钳位单元通过高电压钳位电路输出固定高电平到所述反相器。
在本说明书实施例提供的上述方法和电路中，通过设计具有隔离作用的电路结构可关断电源单元，使SRAM中的虚拟存储单元的F端不在直接接外部电源，而是接入一直处于导通状态的可关断电源单元的漏级输出，可关断电源单元的导通状态通过低电压钳位单元控制，当可关断电源单元的电路机构中PMOS管的栅极为低电平的时候，PMOS管的漏级电压VDD经过PMOS管栅极输出，SRAM中的虚拟存储单元中的存储元的F端接收此输出电压。使得在28nm以及之下的制造工艺芯片中，使用SRAM中的虚拟存储单元做反馈回路从而产生时钟窄脉冲信号时，降低ESD问题的产生，以及避免DRC检查报错。
附图说明
为了更清楚地说明本发明实施例的技术方案，下面对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。
图1示出本申请实施例提供的一种SRAM中的虚拟存储元的结构示意图；
图2示出本说明书实施例提供的一种针对SRAM中虚拟存储单元的ESD保护电路的结构示意图；
图3示出本说明书实施例提供的一种针对SRAM中虚拟存储单元的ESD保护方法的流程示意图。
具体实施方式
下面结合附图，对本说明书提供的方案进行描述。
为了使本申请实施例的目的、技术方案和优点更加清楚，下面将结合附图，对本申请实施例中的技术方案进行描述。
在本申请实施例的描述中，“示例性的”、“例如”或者“举例来说”等词用于表示作例子、例证或说明。本申请实施例中被描述为“示例性的”、“例如”或者“举例来说”的任何实施例或设计方案不应被解释为比其它实施例或设计方案更优选或更具优势。确切而言，使用“示例性的”、“例如”或者“举例来说”等词旨在以具体方式呈现相关概念。
在本申请实施例的描述中，术语“和/或”，仅仅是一种描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，单独存在B，同时存在A和B这三种情况。另外，除非另有说明，术语“多个”的含义是指两个或两个以上。
此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。术语“包括”、“包含”、“具有”及它们的变形都意味着“包括但不限于”，除非是以其他方式另外特别强调。
静态随机存取存储器(Static Random Access Memory，简称SRAM)是一种随机存取存储器，只要保持通电，储存的数据就可以保持。常见的SRAM的结构为6T-SRAM，通过两个首尾相接的反相器来锁存数据。
在SRAM设计中，为了降低功耗，一般都会产生内部时钟窄脉冲信号，以缩小时钟宽度。而设计时钟窄脉冲信号，常见的一种设计方法就是采用虚拟存储单元(dummy bitcell)做反馈回路，以下虚拟存储单元也可以称为存储单元。
图1示出本申请实施例提供的一种SRAM中的虚拟存储元的结构示意图，如图1所示，存储单元由一列存储元组成，每个存储元可看做是一个特殊的存储单元，可以存储预先设定的逻辑状态，一般由6个晶体管所组成，单元的核心由两个CMOS反相器(M1、M2、M3、M4)构成，其中每个反相器的输出电位作为输入馈送到另一个反相器。连接到M5、M6的栅极信号是字线(word line，简称WL)，用来控制存储单元的开关信号，M5、M6一起打开或关闭。M5、M6的漏级是读出或写入的位线(bit line，简称BL)，BL和BL’为反向电压。虚拟存储单元的F端为虚拟存储元的位线反端BL’写入内部节点。
在40nm以上的芯片设计中，虚拟存储单元的F端直接接外部电源工作电压(Voltage drain drain，简称VDD)或者接地点(Voltage Source Source，简称VSS)，读取存储单元中的数据，作为反馈信息来控制时钟，从而产生内部时钟窄脉冲信号。因为大尺寸的芯片应用电压相对较大，M5和M6被击穿的风险较小，较少产生ESD问题。
但是在28nm以及之下的工艺中，如果虚拟存储单元的F端直接接VDD或VSS，，相对于大尺寸的芯片，28nm以及之下的芯片应用电压相对较小，在外部静电电流不变的情况下，M5和M6被击穿的风险较大，这会给电路带来静电放电(Electro-Static discharge，简称ESD)的问题，设计规则检查(Design rule check，简称DRC)检查会报出警告warning。因此，进一步，本发明提出一种方法。
在28nm以及之下的工艺芯片中不能直接将虚拟存储单元的T端和F端接电源，因此通过电压钳位单元直接输出低电平，接入可关断电源单元(power gating cell)，使可关断电源单元中的PMOS管栅极接收电压钳位单元输出的固定低电平，可关断电源单元的输出接入虚拟存储单元的F端。至此，这种电路设计又出现一个新问题，虚拟存储单元中的虚拟存储元有多个时，其连接的可关断电源单元中的PMOS管尺寸会较大，负载较重，而电压钳位单元输出的固定低电平无法驱动，因此，本发明接着做出如下尝试。
增加反相器作为强驱动接到可关断电源中PMOS管的栅极。相应的电压钳位单元的前一级变为钳位高电平单元将输出钳位在高电平，经过反相器后使输出信号钳位在低电平，以此持续输出固定低电平到可关断电源单元中PMOS管的栅极，产生输出VDD_SRAM到虚拟存储单元的F端。
由以上可知，本发明实施例提供了一种使用钳低单元(tie_low_cell)和可关断电源单元结合的即能达到可以驱动虚拟存储单元，又能降低PMOS管击穿风险，从而降低ESD风险的一种方案。
可关断电源单元是一种直接关闭芯片上某一部分电路电源，以彻底节省该电路功耗(包括静态功耗和动态功耗)的方法。Power gating是深亚微米技术中的低功耗技术之一。通过关闭设计中部分电路(不需要工作时)来实现的，以减少设计中的静态(泄漏)功率。所以从系统层面来讲，power gating的目的是人为设计两种芯片运行模式，一种低功耗模式和一种运行模式。在低功耗模式下只打开必要的组件来节省功耗。
在本发明的实施例中，包含一个可关断电源单元，通过保持电路始终为打开状态，使得钳低单元的输出间接接入存储单元，从而存储单元的F端不再直接接外部电源，满足了28nm以及之下的制造工艺下芯片的正常使用，避免了DRC的警告，也降低了ESD风险。
下面通过附图和实施例，对本发明的技术方案做进一步的详细描述。本发明的SRAM单元采用典型的6T SRAM单元，需要说明的是，本发明不限于使用何种类型的SRAM单元。本发明实施例设计一种针对SRAM中虚拟存储单元的保护电路，包括一个钳低单元(tie_low_cell)和可关断电源单元(power gating cell)。
在一个实施例中，虚拟存储单元通过钳低单元和外部接入电源VDD连接，使得虚拟存储单元的F端输入为PMOS管导通后漏级接入的电压VDD流入源级的电压VDD_SRAM，达到间接接入外部电源VDD的效果。
图2示出本说明书实施例提供的一种针对SRAM中虚拟存储单元的保护电路的结构示意图，如图2所示，钳低单元包括钳高电路和反相器，钳高电路包括MOS管cmos1，cmos2，其栅极连接在一起，cmos1的漏级接入外接电源VDD，源级输出tie_hi接反相器的栅极输入，cmos2的源极接入其栅极。反相器包括MOS管cmos3，cmos4，cmos3和cmos4的栅极连接在一起作为反相器的输入，cmos3的源极输出tie_low作为反相器的输出。
钳低单元经由钳高电路的两个MOS管输出固定高电平tie_hi，tie_hi经过反相器输出tie_low。
可关断电源单元包括一个PMOS管，PMOS管的栅极输入为tie_low，PMOS管的漏极接入外部电源VDD，产生的源极电压作为输入接入虚拟存储单元的电源端和F端。这样存储单元改变了由原先将VDD接入到电源端和F端，变为将VDD_SRAM接入到电源端和F端，当SRAM读取虚拟存储单元里的预设数据时，先将BL和BL’拉到等电位，这个电位通常为预充电电压pre-charge voltage，一般为VDD，当BL及BL’两端电位相等之后连接至预充电电压电压源，然后将WL打开，利用Q及Q’的寄生电容通过M6、M5与BL、BL’产生charge sharing及分压的效果从而让BL与BL’产生电压差，最后利用外部的放大器将差异信号放大从而读出0或1。假定存储的内容为1,即在Q处的电平为高。存储的内容为0,即在Q处的电平为低。
在一个实施例中，通过可关断电源单元保证钳低单元的输出可以驱动虚拟存储单元中虚拟存储元数目为多个的情况。
在一个实施例中，钳低单元反相器由PMOS管PMOS1和NMOS管NMOS1构成的CMOS反相器。该反相器把输入的信号变为低电平tie_low，以此将tie_low低电平信号作为l中PMOS管PMOS2的栅极输入。
在一个实施例中，需要保证可关断电源单元power gating cell的PMOS管栅极输入为低电平。
在一个实施例中，对于head类型的可关断电源单元，可关断电源单元中的PMOS管的栅极街道的固定电位为VSS。
在一个实施例中，电压钳位单元通过反相器后产生一个接近0的电位。
在一个实施例中，可关断电源单元具有隔离存储单元和外部电源VDD的作用。
在一个实施例中，电压钳位单元控制可关断电源单元的开关。
在一个实施例中，可关断电源单元中包括一个PMOS管，当PMOS管栅极为低电平时，PMOS管导通，漏级产生VDD_SRAM接入存储单元的T端。
在一个实施例中，钳低单元还包括反相器，将钳高部分输出的tie_hi反向后变为低电平。
以上为对本发明实施例第一方面的说明，需要说明的是，本发明实施例提供的实施方式仅为了说明技术方案，其他具有相同功能的电路结构也属于本发明的保护范围。下面从第二方面来说明本发明。
根据第二方面，本发明实施例提供一种针对SRAM中虚拟存储单元的保护方法。该方法包括：
步骤S310，在低电压钳位单元中的第一节点上钳位固定低电平。
步骤S320，将固定低电平输入第二节点使得第二节点所在的可关断电源单元处于恒导通状态。
步骤S330，将可关断电源单元的输出接入SRAM中虚拟存储单元的F端。
根据另一方面的实施例，还提供一种计算机可读存储介质，其上存储有计算机程序，当所述计算机程序在计算机中执行时，令计算机执行结合图3所描述的方法。
根据再一方面的实施例，还提供一种计算设备，包括存储器和处理器，所述存储器中存储有可执行代码，所述处理器执行所述可执行代码时，实现结合图3所描述的方法。本领域技术人员应该可以意识到，在上述一个或多个示例中，本发明所描述的功能可以用硬件、软件、固件或它们的任意组合来实现。当使用软件实现时，可以将这些功能存储在计算机可读介质中或者作为计算机可读介质上的一个或多个指令或代码进行传输。
以上所述的具体实施方式，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施方式而已，并不用于限定本发明的保护范围，凡在本发明的技术方案的基础之上，所做的任何修改、等同替换、改进等，均应包括在本发明的保护范围之内。

Claims (9)

1.一种针对SRAM中虚拟存储单元的ESD保护电路，其特征在于，所述保护电路包括低电压钳位单元和可关断电源单元；
所述低电压钳位单元通过输出耦合到所述可关断电源单元，用于提供固定低电平到所述可关断电源单元，以使所述可关断电源单元接收所述固定低电平处于恒导通状态；
所述可关断电源单元的输出直接耦合至SRAM中存储单元的F端。
2.根据权利要求1所述的ESD保护电路，其特征在于，所述低电压钳位单元包括高电压钳位电路和反相器；所述高电压钳位电路提供固定电位的高电压到所述反相器的输入端；所述反相器基于所述高电压输出钳位低电平到所述可关断电源单元。
3.根据权利要求1所述的ESD保护电路，其特征在于，所述可关断电源单元包括一个PMOS管。
4.根据权利要求3所述的ESD保护电路，其特征在于，所述可关断电源单元的PMOS管的栅极输入为所述固定低电平。
5.根据权利要求1所述的ESD保护电路，其特征在于，所述SRAM中存储单元的F端为存储元的位线反端写入内部节点，所述存储元为所述SRAM中存储单元中的基本单元。
6.一种针对SRAM中虚拟存储单元的保护方法，其特征在于，所述方法包括：
在低电压钳位单元中的第一节点上钳位固定低电平；
将所述固定低电平输入第二节点使得所述第二节点所在的可关断电源单元处于恒导通状态；
将所述可关断电源单元的输出接入所述SRAM中虚拟存储单元的F端。
7.根据权利要求6所述的方法，其特征在于，所述低电压钳位单元输出固定低电平到所述可关断电源单元。
8.根据权利要求6所述的方法，其特征在于，所述低电压钳位单元通过反向器将低电平转换为高电平。
9.根据权利要求6所述的方法，其特征在于，所述低电压钳位单元通过高电压钳位电路输出固定高电平到所述反相器。
CN202310518932.4A 2023-05-09 2023-05-09 针对sram中虚拟存储单元的esd保护电路和方法 Pending CN116599013A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310518932.4A CN116599013A (zh) 2023-05-09 2023-05-09 针对sram中虚拟存储单元的esd保护电路和方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310518932.4A CN116599013A (zh) 2023-05-09 2023-05-09 针对sram中虚拟存储单元的esd保护电路和方法

Publications (1)

Publication Number Publication Date
CN116599013A true CN116599013A (zh) 2023-08-15

Family

ID=87607332

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310518932.4A Pending CN116599013A (zh) 2023-05-09 2023-05-09 针对sram中虚拟存储单元的esd保护电路和方法

Country Status (1)

Country Link
CN (1) CN116599013A (zh)

Similar Documents

Publication Publication Date Title
US7259986B2 (en) Circuits and methods for providing low voltage, high performance register files
KR101564340B1 (ko) 개선된 안정성 및 감소된 비트셀 사이즈를 갖는 저전력 5ｔ ｓｒａｍ
JP5656875B2 (ja) デュアル技術トランジスタを用いた低リーク高性能スタティックランダムアクセスメモリセル
JP2009505315A (ja) 独立の読み書き回路を有するｓｒａｍセル
US6707708B1 (en) Static random access memory with symmetric leakage-compensated bit line
US20140016402A1 (en) Sram bit cell with reduced bit line pre-charge voltage
CN107240416B (zh) 一种亚阈值sram存储单元电路
US6897684B2 (en) Input buffer circuit and semiconductor memory device
CN102176323A (zh) 一种带自适应漏电流切断机制的存储单元电路
US6141240A (en) Apparatus and method for static random access memory array
US10777260B1 (en) Static random access memory
US20080112234A1 (en) Methods And Apparatus For Low Power SRAM Using Evaluation Circuit
US20110205787A1 (en) Dual-rail sram with independent read and write ports
JPH06162784A (ja) 半導体集積回路装置
US8018756B2 (en) Semiconductor memory device
US7471546B2 (en) Hierarchical six-transistor SRAM
CN112687308A (zh) 低功耗静态随机存储器单元以及存储器
JP2003045189A (ja) 半導体メモリ
CN111916125A (zh) 一种低压下提升读写速度和稳定性的sram存储单元电路
JPH08129891A (ja) メモリセル回路
CN116599013A (zh) 针对sram中虚拟存储单元的esd保护电路和方法
US7684231B2 (en) Methods and apparatus for low power SRAM based on stored data
TW201826274A (zh) 六電晶體靜態隨機存取記憶體單元及其操作方法
TWI782693B (zh) 記憶體裝置及其操作方法
US6747886B1 (en) Content addressable memory with shifted enable signal

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination