CN116581122B - 一种垂直型双向scr低电容tvs器件 - Google Patents
一种垂直型双向scr低电容tvs器件 Download PDFInfo
- Publication number
- CN116581122B CN116581122B CN202310862502.4A CN202310862502A CN116581122B CN 116581122 B CN116581122 B CN 116581122B CN 202310862502 A CN202310862502 A CN 202310862502A CN 116581122 B CN116581122 B CN 116581122B
- Authority
- CN
- China
- Prior art keywords
- layer
- injection region
- epitaxial layer
- deep trench
- buried layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000002457 bidirectional effect Effects 0.000 title claims abstract description 13
- 238000002347 injection Methods 0.000 claims abstract description 80
- 239000007924 injection Substances 0.000 claims abstract description 80
- 239000000758 substrate Substances 0.000 claims abstract description 31
- 239000002184 metal Substances 0.000 claims description 11
- 238000002161 passivation Methods 0.000 claims description 11
- 239000007943 implant Substances 0.000 claims description 10
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 9
- 229920005591 polysilicon Polymers 0.000 claims description 9
- 238000007667 floating Methods 0.000 claims description 4
- 239000004065 semiconductor Substances 0.000 abstract description 5
- 238000002513 implantation Methods 0.000 abstract description 2
- 238000000034 method Methods 0.000 description 14
- 238000005530 etching Methods 0.000 description 4
- 238000000151 deposition Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 2
- 238000000407 epitaxy Methods 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000006978 adaptation Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0259—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements
- H01L27/0262—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements including a PNP transistor and a NPN transistor, wherein each of said transistors has its base coupled to the collector of the other transistor, e.g. silicon controlled rectifier [SCR] devices
Abstract
本发明属于电子元器件、半导体、集成电路领域，公开了一种垂直型双向SCR低电容TVS器件，包括：衬底；位于衬底上方的第一外延层；在第一外延层上方两侧分别设置有第一埋层和第二埋层；第一埋层与第二埋层的上方制作有第二外延层；第二外延层的表面至第一外延层体内设置有第一深沟槽、第二深沟槽和第三深沟槽；第一深沟槽与第二深沟槽之间的第二外延层表面上制作有第一注入区和第二注入区；第二深沟槽与第三深沟槽之间的第二外延层表面上制作有第一注入区和第二注入区；第二注入区位于靠近第二深沟槽的一侧。本发明把传统的横向SCR变形成纵向SCR，使其结电容与抗浪涌能力的综合性能显著增强。
Description
技术领域
本发明属于电子元器件、半导体、集成电路领域，本发明涉及一种垂直型双向SCR低电容TVS器件。
背景技术
双向SCR是一种具有对称电学特性的可控硅整流器，由于该器件从阳极到阴极以及阴极到阳极的方向上均为PNPN结构。而如图1所示，纵向器件仅能实现一个方向上的PNPN结构，因此传统的纵向器件工艺无法实现该结构。然而，纵向器件无论在放电效率，电流均匀性以及电容上相比于横向器件具有很多优势，由于器件的电流是自上到下（或自下而上）地均匀流动，垂直型器件在最小的面积下能够实现最大的抗浪涌电流能力，因此垂直器件可以获得相同电流性能下的最小PN结面积，从而实现电容的最小化。而随着高速通讯接口对TVS的电容要求越来越严格，抗浪涌能力要求越来越高，传统横向器件已经很难进一步优化。
发明内容
为了解决上述问题，本发明公开了一种垂直型双向SCR低电容TVS器件，把传统的横向SCR变形成纵向SCR，使其结电容与抗浪涌能力的综合性能显著增强。
本发明中主要采用的技术方案为：
一种垂直型双向SCR低电容TVS器件，包括：
衬底；
位于衬底上方的第一外延层；
在所述第一外延层上方两侧分别设置有第一埋层和第二埋层；
所述第一埋层与第二埋层的上方制作有第二外延层；
第二外延层的表面至第一外延层体内设置有第一深沟槽、第二深沟槽和第三深沟槽，且第一深沟槽和第三深沟槽分别位于第二外延层的两侧边缘作为器件的边界，所述第二深沟槽位于第二外延层的中间平分第二外延层，且所述第一埋层和第二埋层分别位于所述第二深沟槽的两侧；
所述第一深沟槽与第二深沟槽之间的第二外延层表面上制作有第一注入区和第二注入区，且第一注入区和第二注入区相切；
所述第二深沟槽与第三深沟槽之间的第二外延层表面上制作有第一注入区和第二注入区，且第一注入区和第二注入区相切；
所述第二注入区位于靠近第二深沟槽的一侧；
所述衬底、第一外延层、第二外延层和第一注入区的掺杂类型相同，所述第一埋层和第二埋层的掺杂类型相反，第一注入区与第二注入区的掺杂类型相反，且第一埋层的掺杂类型与第一注入区的掺杂类型相同。
优选地，还包括介质层，所述介质层覆盖第一注入区、第二注入区、第一深沟槽、第二深沟槽和第三深沟槽，所述第一注入区、第二注入区对应的介质层上均开有接触孔，每一组相切的第一注入区、第二注入区通过接触孔经金属层短接形成器件的电极。
优选地，还包括钝化层，所述钝化层位于介质层上方，所述钝化层在金属层处开孔，形成焊盘。
优选地，所述第一深沟槽、第二深沟槽和第三深沟槽内结构相同，均包括沟槽氧化层和多晶硅，且所述沟槽氧化层包覆多晶硅的两侧及底部。
优选地，所述衬底为N型衬底，所述第一外延层为第一N型外延层，所述第二外延层为第二N型外延层，所述第一注入区为N+注入区，所述第一埋层为N型埋层，所述第二埋层为P型埋层，第二注入区为P+注入区。
优选地，所述衬底为P型衬底，所述第一外延层为第一P型外延层，所述第二外延层为第二P型外延层，所述第一注入区为P+注入区，所述第一埋层为P型埋层，所述第二埋层为N型埋层，第二注入区为N+注入区。
优选地，所述衬底进行浮空处理，不接任何电位。
一种垂直型双向SCR低电容TVS器件的制作方法，具体步骤如下：
S1：将N衬底进行一次外延工艺形成第一外延层，在第一外延层的表面分别注入第一埋层和第二埋层；
S2：在步骤S1制得的器件表面进行二次外延工艺，形成第二外延层；
S3：在步骤S2制得的器件上制作第一深沟槽、第二深沟槽和第三深沟槽，并在各深沟槽内生长沟槽氧化层和填充多晶硅，然后进行CMP平坦化；
S4：在步骤S3制得的器件表面的相应位置注入第一注入和第二注入区；
S5：在步骤S4制得的器件表面沉积介质层，并在介质层上刻蚀接触孔，随后在介质层上以及接触孔内沉积金属层，所述金属层经光刻刻蚀后沉积钝化层并进行刻蚀形成焊盘。
有益效果：本发明公开了一种垂直型双向SCR低电容TVS器件，具有如下优点：
（1）本发明通过双外延工艺与埋层沟槽隔离技术，单片实现了垂直电流流动的双向SCR器件结构，该器件结构在两个方向上的PNPN电流（阳极到阴极，阴极到阳极）均为垂直分布，大大增加了器件的面积利用率与抗浪涌电流能力，使得器件在最小的结电容下能够通过最大的浪涌电流，实现了低电容与大浪涌电流的最佳平衡。
（2）本发明中器件的电流为垂直流动，但电极却在同一平面上，且焊盘位于芯片表面，极大增强了该器件与现有超低电容横向SCR器件的封装兼容性，是下一代SCR极低电容TVS器件的重要实现方法。
附图说明
图1为传统垂直单向SCR器件结构图；
图2为实施例1的垂直型双向SCR器件结构图；
图3为型实施例1的垂直型双向SCR器件结构图的导通电流路径；
图4为实施例1的直型双向SCR器件结构图的工艺步骤S1；
图5为实施例1的直型双向SCR器件结构图的工艺步骤S2；
图6为实施例1的直型双向SCR器件结构图的工艺步骤S3；
图7为实施例1的直型双向SCR器件结构图的工艺步骤S4；
图8为实施例1的直型双向SCR器件结构图的工艺步骤S5；
图中：衬底000、第一外延层001、第二外延层002、第一埋层012、第二埋层112、第一深沟槽003、第二深沟槽004、第三深沟槽005、槽氧化层20、多晶硅21、第一注入区011、第二注入区111、介质层22、接触孔30、金属层31、钝化层40。
实施方式
以下说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
实施例1，如图2所示，为一种基于N型衬底的垂直型双向SCR低电容TVS器件，包括：
衬底000；
位于衬底000上方的第一外延层001；
在第一外延层001上方，如图2所示，左侧设计有第一埋层012，右侧设计有第二埋层112；
在第一埋层012与第二型埋层112的上方制作有第二外延层002；
在第二外延层002的表面至体内，如图2所示，第一深沟槽003、第二深沟槽004和第三深沟槽005，且第一深沟槽003和第三深沟槽005分别位于第二外延层002的两侧边缘作为器件的边界，第二深沟槽004位于第二外延层002的中间平分第二外延层002，且第一埋层012和第二埋层112分别位于所述第二深沟槽004的两侧。第一深沟槽003、第二深沟槽004和第三深沟槽005内结构相同，均包括沟槽氧化层20和填充多晶硅21，且所述沟槽氧化层20包覆填充多晶硅21的两侧及底部。
如图2所示，第一深沟槽003与第二深沟槽004之间的第二外延层002表面上从左往右制作有第一注入区011和第二注入区111，且第一注入区011和第二注入区111相切；
如图2所示，第二深沟槽004与第三深沟槽005之间的第二外延层002表面上制作有第一注入区011和第二注入区111，且第一注入区011和第二注入区111相切；
第二注入区11位于靠近第二深沟槽004的一侧；
介质层22覆盖第一注入区011、第二注入区111、第一深沟槽003、第二深沟槽004和第三深沟槽005，所述第一注入区011、第二注入区111对应的介质层22上均开有接触孔30，每一组相切的第一注入区011、第二注入区111通过接触孔30经金属层31短接形成器件的电极。
钝化层40位于介质层22上方，钝化层40在金属层31处开孔，形成焊盘。
衬底000进行浮空处理，不接任何电位。
本实施例1中，衬底000为N型衬底，第一外延层001为第一N型外延层，所述第二外延层002为第二N型外延层，所述第一注入区011为N+注入区，所述第一埋层012为N型埋层，所述第二埋层112为P型埋层，第二注入区111P+注入区。
本发明的结构衬底为浮空。
本实施例1的垂直型双向SCR低电容TVS器件结构的主要制造工艺流程如下：
S1：如图4所示，将N衬底000进行一次外延工艺形成第一外延层001，在第一外延层001的表面分别注入第一埋层012和第二埋层112；
S2：如图5所示，在步骤S1制得的器件表面进行二次外延工艺，形成第二外延层002；
S3：如图6所示，在步骤S2制得的器件上制作第一深沟槽003、第二深沟槽004和第三深沟槽005，并在各深沟槽内生长沟槽氧化层20和填充多晶硅21，然后进行CMP平坦化；
S4：如图7所示，在步骤S3制得的器件表面的相应位置注入第一注入011和第二注入区111；
S5：如图8所示，在步骤S4制得的器件表面沉积介质层22，并在介质层22上刻蚀接触孔30，随后在介质层22上以及接触孔30内沉积金属层31，所述金属层31经光刻刻蚀后沉积钝化层40并进行刻蚀形成焊盘。
本实施例1的器件结构工作原理如图3所示，当左侧电极加浪涌高压，右侧电极接地时，第一N型外延层（N-epi1）/P型埋层（PBL）结会被击穿，击穿后，P+注入区/第二N型外延层（N-epi2）+N型埋层（NBL）+第一N型外延层（N-epi1）/ P型埋层（PBL）/第二N型外延层（N-epi2）+N+注入区路径的SCR会开启，同时发生回扫泄放电流。由于该电流路径主要为垂直分布，因此该结构可看作垂直型SCR。当右侧电极加浪涌高压左侧接地时，第二N型外延层（N-epi2）/P型埋层（PBL）结会被击穿，击穿后P+注入区/第二N型外延层（N-epi2）/P型埋层（PBL）/第一N型外延层（N-epi1）+N型埋层（NBL）+第二N型外延层（N-epi2）+N+注入区路径的SCR会开启，同时发生回扫泄放电流。由于该电流路径主要为垂直分布，因此该结构也可看作垂直型SCR。这样以来，一个垂直型SCR结构就实现了单片集成，另外由于两个电极的焊盘均在表面，因此该器件兼容传统横向同尺寸器件的所有封装。
与现有的横向SCR结构相比，当某横向SCR结构能够实现0.5 pF电容，10 A的浪涌能力时，本实施例1的结构由于单位面积下过流能力更强，而电容与面积成正比，因此本实施例1的垂直型双向SCR（纵向器件）极有可能在过10 A的浪涌能力时，所需的结面积小于横向SCR结构。因此，理论上纵向器件的电容也可以实现小于0.5 pF，从而打破参数的极限。
实施例2，一种基于P型衬底的垂直型双向SCR低电容TVS器件，其中，衬底000为P型衬底第一外延层001为第一P型外延层，第二外延层002为第二P型外延层，第一注入区011为P+注入区，第一埋层012为P型埋层，第二埋层112为N型埋层，第二注入区111为N+注入区。其结构设置与实施例1相同。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。
Claims (7)
1.一种垂直型双向SCR低电容TVS器件，其特征在于，包括：
衬底（000）；
位于衬底（000）上方的第一外延层（001）；
在所述第一外延层（001）上方两侧分别设置有第一埋层（012）和第二埋层（112）；
所述第一埋层（012）与第二埋层（112）的上方制作有第二外延层（002）；
第二外延层（002）的表面至第一外延层（001）体内设置有第一深沟槽（003）、第二深沟槽（004）和第三深沟槽（005），且第一深沟槽（003）和第三深沟槽（005）分别位于第二外延层（002）的两侧边缘作为器件的边界，所述第二深沟槽（004）位于第二外延层（002）的中间平分第二外延层（002），且所述第一埋层（012）和第二埋层（112）分别位于所述第二深沟槽（004）的两侧；
所述第一深沟槽（003）与第二深沟槽（004）之间的第二外延层（002）表面上制作有第一注入区（011）和第二注入区（111），且第一注入区（011）和第二注入区（111）相切；
所述第二深沟槽（004）与第三深沟槽（005）之间的第二外延层（002）表面上制作有第一注入区（011）和第二注入区（111），且第一注入区（011）和第二注入区（111）相切；
所述第二注入区（111）位于靠近第二深沟槽（004）的一侧；
所述衬底（000）、第一外延层（001）、第二外延层（002）和第一注入区（011）的掺杂类型相同，所述第一埋层（012）和第二埋层（112）的掺杂类型相反，第一注入区（011）与第二注入区（111）的掺杂类型相反，且第一埋层（012）的掺杂类型与第一注入区（011）的掺杂类型相同。
2.根据权利要求1所述的垂直型双向SCR低电容TVS器件，其特征在于，还包括介质层（22），所述介质层（22）覆盖第一注入区（011）、第二注入区（111）、第一深沟槽（003）、第二深沟槽（004）和第三深沟槽（005），所述第一注入区（011）、第二注入区（111）对应的介质层（22）上均开有接触孔（30），每一组相切的第一注入区（011）、第二注入区（111）通过接触孔（30）经金属层（31）短接形成器件的电极。
3.根据权利要求2所述的垂直型双向SCR低电容TVS器件，其特征在于，还包括钝化层（40），所述钝化层（40）位于介质层（22）上方，所述钝化层（40）在金属层31处开孔，形成焊盘。
4.根据权利要求1-3任一所述的垂直型双向SCR低电容TVS器件，其特征在于，所述第一深沟槽（003）、第二深沟槽（004）和第三深沟槽（005）内结构相同，均包括沟槽氧化层（20）和多晶硅（21），且所述沟槽氧化层（20）包覆多晶硅（21）的两侧及底部。
5.根据权利要求4所述的垂直型双向SCR低电容TVS器件，其特征在于，所述衬底（000）为N型衬底，所述第一外延层（001）为第一N型外延层，所述第二外延层（002）为第二N型外延层，所述第一注入区（011）为N+注入区，所述第一埋层（012）为N型埋层，所述第二埋层（112）为P型埋层，第二注入区（111）为P+注入区。
6.根据权利要求4所述的垂直型双向SCR低电容TVS器件，其特征在于，所述衬底（000）为P型衬底，所述第一外延层（001）为第一P型外延层，所述第二外延层（002）为第二P型外延层，所述第一注入区（011）为P+注入区，所述第一埋层（012）为P型埋层，所述第二埋层（112）为N型埋层，第二注入区（111）为N+注入区。
7.根据权利要求1所述的垂直型双向SCR低电容TVS器件，其特征在于，所述衬底（000）进行浮空处理，不接任何电位。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310862502.4A CN116581122B (zh) | 2023-07-14 | 2023-07-14 | 一种垂直型双向scr低电容tvs器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310862502.4A CN116581122B (zh) | 2023-07-14 | 2023-07-14 | 一种垂直型双向scr低电容tvs器件 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN116581122A CN116581122A (zh) | 2023-08-11 |
| CN116581122B true CN116581122B (zh) | 2023-09-12 |
Family
ID=87541753
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310862502.4A Active CN116581122B (zh) | 2023-07-14 | 2023-07-14 | 一种垂直型双向scr低电容tvs器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116581122B (zh) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108962887A (zh) * | 2017-05-25 | 2018-12-07 | 万国半导体(开曼)股份有限公司 | 高电容双向瞬态电压抑制器 |
| CN115274842A (zh) * | 2022-07-28 | 2022-11-01 | 上海积塔半导体有限公司 | 双向scr器件及双向scr器件制造方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8431959B2 (en) * | 2010-10-19 | 2013-04-30 | Semiconductor Components Industries, Llc | Method of forming an ESD protection device and structure therefor |
| US10825805B2 (en) * | 2018-10-26 | 2020-11-03 | Alpha & Omega Semiconductor (Cayman) Ltd. | Low capacitance transient voltage suppressor including a punch-through silicon controlled rectifier as low-side steering diode |
-
2023
- 2023-07-14 CN CN202310862502.4A patent/CN116581122B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108962887A (zh) * | 2017-05-25 | 2018-12-07 | 万国半导体(开曼)股份有限公司 | 高电容双向瞬态电压抑制器 |
| CN115274842A (zh) * | 2022-07-28 | 2022-11-01 | 上海积塔半导体有限公司 | 双向scr器件及双向scr器件制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN116581122A (zh) | 2023-08-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9911730B2 (en) | Transient voltage suppressor and manufacture method thereof | |
| TWI470761B (zh) | 帶有低鉗位元電壓的低電容瞬態電壓抑制器 | |
| CN107017247B (zh) | 具有低击穿电压的瞬态电压抑制器 | |
| TWI744851B (zh) | 雙向功率器件及其製造方法 | |
| TWI747226B (zh) | 雙向功率器件及其製造方法 | |
| TW201705478A (zh) | 具有薄基體之垂直半導體元件 | |
| TWI750626B (zh) | 雙向功率器件 | |
| CN113035841A (zh) | 具有结隔离结构的集成式芯片及其制作方法 | |
| US20220254921A1 (en) | Semiconductor device having junction termination structure and method of formation | |
| CN116581122B (zh) | 一种垂直型双向scr低电容tvs器件 | |
| CN111092117A (zh) | 一种低钳位内嵌降容二极管的新型可控硅器件 | |
| CN113421922B (zh) | 一种具备栅极自钳位功能的三维igbt及其制造方法 | |
| US20210193847A1 (en) | High voltage diode on soi substrate with trench-modified current path | |
| CN105932010B (zh) | 瞬态电压抑制器 | |
| CN111199970B (zh) | 用于静电防护的晶体管结构及其制造方法 | |
| CN109346508B (zh) | 具有电流路径方向控制功能的半导体结构 | |
| WO2024092689A1 (en) | Semiconductor device and method of manufacturing the same | |
| KR102306123B1 (ko) | 반도체 장치 | |
| CN216793695U (zh) | 一种集成结势垒肖特基的mosfet器件 | |
| CN111180421B (zh) | 用于静电防护的晶体管结构及其制造方法 | |
| US20220375929A1 (en) | Semiconductor die with a vertical transistor device | |
| CN115881776A (zh) | 功率器件及其制作方法和电子器件 | |
| CN115939132A (zh) | 一种低电容双向esd保护器件及制作方法 | |
| CN114420759A (zh) | 一种集成过压保护二极管的nldmos器件 | |
| CN118016702A (zh) | 一种震荡抑制功率器件及其制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |