CN116581027A - 半导体器件中的隔离结构的轮廓控制 - Google Patents

半导体器件中的隔离结构的轮廓控制 Download PDF

Info

Publication number
CN116581027A
CN116581027A CN202210886433.6A CN202210886433A CN116581027A CN 116581027 A CN116581027 A CN 116581027A CN 202210886433 A CN202210886433 A CN 202210886433A CN 116581027 A CN116581027 A CN 116581027A
Authority
CN
China
Prior art keywords
liner
doped
oxide
layer
fill layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210886433.6A
Other languages
English (en)
Inventor
李维晋
张哲豪
吴振诚
徐志安
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US17/836,740 external-priority patent/US20230290853A1/en
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN116581027A publication Critical patent/CN116581027A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nanotechnology (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本申请公开了半导体器件中的隔离结构的轮廓控制。公开了具有掺杂浅沟槽隔离(STI)结构的半导体器件及其制造方法。该方法包括：在衬底上形成鳍结构，在鳍结构上形成超晶格结构，在第一沉积工艺中围绕超晶格结构和鳍结构沉积氧化物衬垫，在氧化物衬垫上形成掺杂剂源衬垫，在与第一沉积工艺不同的第二沉积工艺中在掺杂剂源衬垫上沉积氧化物填充层，执行掺杂工艺以形成掺杂氧化物衬垫和掺杂氧化物填充层，从超晶格结构的侧壁去除掺杂氧化物衬垫、掺杂氧化物填充层和掺杂剂源衬垫的部分，以及在鳍结构上并围绕第一纳米结构化层形成栅极结构。

Description

半导体器件中的隔离结构的轮廓控制
技术领域
本公开涉及半导体器件中的隔离结构的轮廓控制。
背景技术
随着半导体技术的进步，对更高存储容量、更快处理系统、更高性能和更低成本的需求不断增加。为满足这些需求，半导体行业不断缩小半导体器件的尺寸，例如，金属氧化物半导体场效应晶体管(MOSFET)，包括平面MOSFET和鳍式场效应晶体管(finFET)。这种缩小增加了半导体制造工艺的复杂性。
发明内容
根据本公开的第一方面，提供了一种用于形成半导体器件的方法，包括：在衬底上形成鳍结构；在所述鳍结构上形成超晶格结构，该超晶格结构具有以交替配置布置的第一纳米结构化层和第二纳米结构化层；在第一沉积工艺中围绕所述超晶格结构和所述鳍结构沉积氧化物衬垫；在所述氧化物衬垫上形成掺杂剂源衬垫；在与所述第一沉积工艺不同的第二沉积工艺中在所述掺杂剂源衬垫上沉积氧化物填充层；执行掺杂工艺以形成掺杂氧化物衬垫和掺杂氧化物填充层；从所述超晶格结构的侧壁去除所述掺杂氧化物衬垫、所述掺杂氧化物填充层和所述掺杂剂源衬垫的部分；以及在所述鳍结构上并围绕所述第一纳米结构化层形成栅极结构。
根据本公开的第二方面，提供了一种用于形成半导体器件的方法，包括：在衬底上形成鳍结构；在所述鳍结构上形成超晶格结构，该超晶格结构具有以交替配置布置的第一纳米结构化层和第二纳米结构化层；在第一沉积工艺中在所述超晶格结构和所述鳍结构上形成掺杂剂源衬垫；在与所述第一沉积工艺不同的第二沉积工艺中在所述掺杂剂源衬垫上形成掺杂填充层；从所述超晶格结构的侧壁去除所述掺杂剂源衬垫和所述掺杂填充层的部分；以及在所述鳍结构上并围绕所述第一纳米结构层形成栅极结构。
根据本公开的第三方面，提供了一种半导体器件，包括：衬底；鳍结构，在所述衬底上；纳米结构化层的堆叠，设置在所述鳍结构的第一部分上；源极/漏极区，设置在所述鳍结构的第二部分上；栅极结构，围绕所述纳米结构化层中的每一个；以及隔离结构，设置在所述衬底上并与所述鳍结构相邻，其中，所述隔离结构包括掺杂氧化物衬垫、氮化物衬垫和掺杂氧化物填充层。
附图说明
当与附图一起阅读时，从以下详细描述可以最佳地理解本公开的各个方面。
图1A-图1E示出了根据一些实施例的具有隔离结构的半导体器件的等距图、截面图和俯视图。
图1F示出了根据一些实施例的隔离结构的特性。
图2A示出了根据一些实施例的具有隔离结构的另一半导体器件的等距图。
图2B示出了根据一些实施例的另一隔离结构的特性。
图3是根据一些实施例的用于制造具有隔离结构的半导体器件的方法的流程图。
图4、图5A-图5B、图5E-图5G、图6A-图6D、图8-图13和图14A-图19D示出了根据一些实施例的具有隔离结构的半导体器件在其制造工艺的各个阶段的等距图、截面图和俯视图。
图5C-图5D和图6E示出了根据一些实施例的不同隔离结构在其制造工艺的各个阶段的特性。
图7A-图7B和图7E示出了根据一些实施例的具有隔离结构的另一半导体器件在其制造工艺的各个阶段的等距图。
图7C-图7D示出了根据一些实施例的另一不同的隔离结构在其制造工艺的各个阶段的特性。
现在将参考附图描述说明性实施例。在附图中，相同的附图标记通常表示相同的、功能相似的和/或结构相似的元素。除非另有说明，否则对具有相同注释的元素的讨论彼此适用
具体实施方式
以下公开内容提供了用于实现所提供主题的不同特征的许多不同的实施例或示例。下面描述组件和布置的具体示例以简化本公开。当然，这些仅是示例并且不旨在进行限制。例如，在以下描述中，用于在第二特征之上形成第一特征的工艺可以包括第一特征和第二特征直接接触形成的实施例，并且还可以包括可在第一特征和第二特征之间形成附加特征，使得第一特征和第二特征可以不直接接触的实施例。如本文所用，在第二特征上形成第一特征意味着第一特征形成为与第二特征直接接触。此外，本公开可以在各种示例中重复参考数字和/或字母。这种重复本身并不规定所讨论的各种实施例和/或配置之间的关系。
为了便于描述，本文可以使用诸如“之下”、“下方”、“下”、“上方”、“上”等之类的空间相关术语来描述图中所示的一个元素或特征与另外(一个或多个)元素或(一个或多个)特征的关系。这些空间相对术语旨在涵盖器件在使用或操作中除了图中描绘的方向之外的不同方向。装置可以以其他方式定向(旋转90度或处于其他方向)，并且本文使用的空间相对描述符同样可以相应地解释。
应注意，说明书中对“一个实施例”、“实施例”、“示例实施例”、“示例性”等的引用表示所描述的实施例可以包括特定特征、结构或特性，但每个实施例不一定都包括该特定特征、结构或特性。此外，这些短语不一定指代同一实施例。此外，当结合实施例描述特定特征、结构或特性时，无论是否明确描述，结合其他实施例来实现这种特征、结构或特性都在本领域技术人员的知识范围内。
应理解，本文中的措辞或术语是出于描述而非限制的目的，使得本说明书的术语或措辞应由(一个或多个)相关领域的技术人员根据本文的教导来理解。
在一些实施例中，术语“约”和“基本上”可以表示给定量的值在该值的5％范围内变化(例如，该值的±1％、±2％、±3％、±4％、±5％)。这些值仅是示例并且不旨在是限制性的。术语“约”和“基本上”可以指代(一个或多个)相关领域技术人员根据本文的教导解释的值的百分比。
本文公开的鳍结构可以通过任何合适的方法来图案化。例如，鳍结构可以使用一种或多种光刻工艺来图案化，包括双图案化工艺或多图案化工艺。双图案工艺或多图案工艺可以结合光刻工艺和自对准工艺，允许创建具有例如比使用单个直接光刻工艺可获得的间距更小的间距的图案。例如，牺牲层形成在衬底之上并使用光刻工艺进行图案化。使用自对准工艺在经图案化的牺牲层旁边形成间隔件。然后去除牺牲层，然后可以使用剩余的间隔件来图案化鳍结构。
本公开提供了具有掺杂浅沟槽隔离(STI)结构的半导体器件(例如，GAA FET)的示例结构及其示例制造方法。在一些实施例中，掺杂STI结构可以包括掺杂衬垫、掺杂剂源衬垫和掺杂填充层。在一些实施例中，掺杂STI结构的形成可以包括形成具有衬垫、掺杂剂源衬垫、以及蚀刻速率快于衬垫的蚀刻速率的填充层的堆叠。掺杂STI结构的形成还可以包括通过对堆叠进行退火以将掺杂剂材料从掺杂剂源衬垫注入到衬垫和填充层中，来掺杂衬垫和填充层。对衬垫和填充层的掺杂可以减小衬垫和填充层之间的蚀刻速率差异和/或将衬垫和填充层的蚀刻速率修改为彼此基本相等。结果，改善了掺杂STI结构的蚀刻表面轮廓的均匀性。掺杂STI结构的改善的均匀表面轮廓使得随后在掺杂STI结构上形成的结构的线性轮廓得到改善，防止或减少了随后形成的结构中的制造缺陷。
在一些实施例中，掺杂剂源衬垫可以包括氮化物层(例如，氮氧化硅(SiON)或氮化硅(SiN))，并且掺杂衬垫和掺杂填充层可以包括氮掺杂剂。在一些实施例中，在退火工艺之后，掺杂剂源衬垫中的氮原子浓度可以从约5原子％至约20原子％的范围降低至约0原子％至约5原子％的范围。在一些实施例中，掺杂填充层可以包括约1原子％至约5原子％的氮掺杂剂浓度。掺杂填充层中的氮掺杂剂的浓度大于掺杂衬垫中的氮掺杂剂的浓度。
图1A示出了根据一些实施例的具有NFET 102N和PFET 102P的半导体器件100的等距图。图1B、图1C和图1D示出了根据一些实施例的半导体器件100沿图1A-图1E的线A-A、B-B和C-C的截面图。图1E示出了根据一些实施例的半导体器件100沿图1A-图1D的线D-D的俯视图。图1B-图1E示出了具有为简单起见而未在图1A中示出的附加结构的半导体器件100的视图。除非另有说明，否则对具有相同注释的元素的讨论彼此适用。
参考图1A-图1E，半导体器件100可以包括：(i)衬底104，(ii)鳍结构106N和106P，设置在衬底104上，(iii)掺杂STI结构108，设置在衬底104上并且与鳍结构106N和106P相邻，(iv)源极/漏极(S/D)区110N和110P，分别设置在鳍结构106N和106P上，(v)栅极结构112，(vi)栅极间隔件114，(vii)隔离结构116，设置在掺杂STI结构108上，(viii)阻挡层118，设置在隔离结构116上，(ix)蚀刻停止层(ESL)120，(x)层间电介质(ILD)层122，(xi)纳米结构化沟道区堆叠124，设置在鳍结构106N，(xii)纳米结构化沟道区堆叠126，设置在鳍结构106P，以及(xiii)内部间隔件115。如本文所用，术语“纳米结构化”将结构、层和/或区域限定为具有小于约100nm的水平尺寸(例如，沿X轴和/或Y轴)和/或垂直尺寸(例如，沿Z轴)，例如，约90nm、约50nm、约10nm或小于约100nm的其他值。在一些实施例中，纳米结构化沟道区124和/或126可以具有纳米片、纳米线、纳米棒、纳米管或其他合适的纳米结构化形状的形式。
在一些实施例中，衬底104可以是半导体材料，例如，硅、锗(Ge)、硅锗(SiGe)、绝缘体上硅(SOI)结构及其组合。此外，衬底104可以掺杂有p型掺杂剂(例如，硼、铟、铝或镓)或n型掺杂剂(例如，磷或砷)。在一些实施例中，鳍结构106N和106P可以包括类似于衬底104的材料并且沿着X轴延伸。
在一些实施例中，每个掺杂STI结构108可以包括设置在衬底104上并且沿着鳍结构106N-106P的侧壁设置的掺杂衬垫108A、设置在掺杂衬垫108A上的掺杂剂源衬垫108B、以及设置在掺杂剂源衬垫108B上的掺杂填充层108C。在一些实施例中，掺杂衬垫108A和掺杂填充层108C可以包括具有掺杂剂的绝缘氧化物层，并且掺杂剂源衬垫108B可以包括掺杂剂材料的绝缘化合物。在一些实施例中，掺杂衬垫108A和掺杂填充层108C可以包括相同类型的掺杂剂。在一些实施例中，绝缘氧化物层可以包括氧化硅(SiO2)层或其他合适的绝缘氧化物层。在一些实施例中，掺杂衬垫108A、掺杂剂源衬垫108B和掺杂填充层108C可以包括彼此相似或不同的半导体元素。
在一些实施例中，掺杂衬垫108A和掺杂填充层108C可以包括具有氮掺杂剂的绝缘氧化物层，并且掺杂剂源衬垫108B可以包括氮化物层，例如，SiN层、SiON层或其他合适的氮化物层。在一些实施例中，掺杂衬垫108A、掺杂剂源衬垫108B和掺杂填充层108C可以具有沿着图1A和图1D-图1E的线E-E具有峰值浓度C2的氮原子浓度分布，如图1F所示。掺杂填充层108C中的氮原子浓度可以大于掺杂衬垫108A和掺杂剂源衬垫108B中的氮原子浓度，如图1F所示。
在一些实施例中，掺杂衬垫108A和掺杂填充层108C中的掺杂剂的类型和浓度分布(例如，如图1F所示)以及掺杂剂源衬垫108B的材料(例如，SiN或SiON)可以被选择以实现掺杂衬垫108A、掺杂剂源衬垫108B和掺杂填充层108C的基本上相等的蚀刻速率，或者实现掺杂衬垫108A、掺杂剂源衬垫108B和掺杂填充层108C之间小于约1nm/sec的蚀刻速率差异。掺杂衬垫108A、掺杂剂源衬垫108B和掺杂填充层108C之间的这种蚀刻速率可以促进形成具有基本上平坦的顶表面轮廓的掺杂STI结构108。掺杂STI结构108的基本上平坦的顶表面轮廓可以促进随后在掺杂STI结构108上形成具有改善的线性侧壁轮廓的结构(例如，图8所示的包覆层838)。随后形成的具有改善的线性侧壁轮廓的结构可以防止或减少在随后形成S/D区110N-110P和栅极结构112中的制造缺陷，如下面参考图8-图13和图14A-图19D所述。
参考图1F，在一些实施例中，氮原子的峰值浓度C2可以等于或小于约5原子％。在一些实施例中，掺杂衬垫108A中的氮原子浓度可以在约0.1原子％至约4原子％的范围内。在一些实施例中，掺杂填充层108C中的氮原子浓度可以在约1原子％至约5原子％的范围内。低于掺杂衬垫108A和掺杂填充层108C中的这些氮原子浓度，可能无法实现掺杂衬垫108A和掺杂填充层108C的基本上相等的蚀刻速率。另一方面，高于掺杂衬垫108A、掺杂剂源衬垫108B和掺杂填充层108C中的这些氮原子浓度，氮原子会在掺杂衬垫108A中引入固定电荷，这会在衬底104中引起电流泄漏路径。
在一些实施例中，掺杂衬垫108A可以具有约2nm至约10nm的厚度T1。如果厚度T1小于2nm，则来自掺杂剂源衬垫108B的氮原子会在掺杂衬垫108A中引入固定电荷，这会在衬底104中引起电流泄漏路径。此外，小于2nm的厚度T1可能不足以保护鳍结构106N-106P在随后的退火和/或沉积工艺期间免受热损伤。另一方面，若厚度T1大于10nm，则用于对掺杂衬垫108A进行掺杂的处理时间增加，并因此增加器件制造成本。在一些实施例中，掺杂剂源衬垫108B可以具有约1nm至约6nm的厚度T2。如果厚度T2小于1nm，则掺杂剂源衬垫108B可能无法为掺杂衬垫108A和掺杂填充层108C提供足够浓度的氮原子而不能实现掺杂衬垫108A和掺杂填充层108C的基本上相等的蚀刻速率。另一方面，如果厚度T2大于6nm，则来自掺杂剂源衬垫108B的氮原子会在掺杂衬垫108A中引入固定电荷，这会在衬底104中引起电流泄漏路径。
参考图1A-图1C和图1E，在一些实施例中，S/D区110N可以包括外延生长半导体材料(例如，Si)以及n型掺杂剂(例如，磷和其他合适的n型掺杂剂)。在一些实施例中，S/D区110P可以包括外延生长半导体材料(例如，Si和SiGe)以及p型掺杂剂(例如，硼和其他合适的p型掺杂剂)。
参考图1B、图1D和图1E，在一些实施例中，纳米结构化沟道区124和126可以包括与衬底104相似或不同的半导体材料。在一些实施例中，纳米结构化沟道区124和126可以包括Si、SiAs、硅磷(SiP)、SiC、SiCP、SiGe、硅锗硼(SiGeB)、锗硼(GeB)、硅锗锡硼(SiGeSnB)、III-V半导体化合物或其他合适的半导体材料。尽管示出纳米结构化沟道区124和126的矩形横截面，但纳米结构化沟道区124和126可以具有其他几何形状(例如，圆形、椭圆形、三角形或多边形)的横截面。
参考图1A-图1B和图1D-图1E，在一些实施例中，每个栅极结构112可以包括围绕纳米结构化沟道区124的栅极结构112N以及围绕纳米结构化沟道区126的栅极结构112P，对此栅极结构112可以称为“栅极全环绕(gate-all-around，GAA)结构”或“水平栅极全环绕(HGAA)结构”。围绕纳米结构化沟道区124和126的栅极结构112N和112P的一些部分可以通过内部间隔件115与相邻的S/D区110N和110P电隔离。在一些实施例中，半导体器件100可以是finFET，并且具有鳍区域(未示出)来代替纳米结构化沟道区124和126。
在一些实施例中，每个栅极结构112的栅极结构112N和112P可以包括：(i)界面氧化物(IL)层128N和128P，分别设置在纳米结构化沟道区124和126上，(ii)高k(HK)栅极电介质层130N和130P，分别设置在IL层128N和128P上，(iii)功函数金属(WFM)层132N和132P，分别设置在HK栅极电介质层130N和130P上，以及(iv)栅极金属填充层134，设置在WFM层132N和132P上。在一些实施例中，每个栅极结构112的栅极结构112N和112P可以具有公共栅极金属填充层134。在一些实施例中，WFM层132N和132P可以包括彼此不同的材料。在一些实施例中，IL层128N和128P以及HK栅极电介质层130N和130P可以包括彼此相似或不同的材料。
在一些实施例中，IL层128N和128P可以包括氧化硅(SiO2)、氧化硅锗(SiGeOx)或氧化锗(GeOx)，并且可以具有约0.5nm至约2nm的厚度。在一些实施例中，HK栅极电介质层130N和130P可以包括高k电介质材料，例如，氧化铪(HfO2)、氧化钛(TiO2)、氧化铪锆(HfZrO)、氧化钽(Ta2O3)、硅酸铪(HfSiO4)、氧化锆(ZrO2)和硅酸锆(ZrSiO2)，并且可以具有约0.5nm至约4nm的厚度。在IL层128N和128P以及HK栅极电介质层130N和130P的这些厚度范围内，可以在栅极结构112N和纳米结构化沟道区124之间以及栅极结构112P和纳米结构化沟道区126之间提供充分的电隔离，而不损害器件尺寸和制造成本。
在一些实施例中，WFM层132N可以包括钛铝(TiAl)、碳化钛铝(TiAlC)、钽铝(TaAl)、碳化钽铝(TaAlC)、Al掺杂Ti、Al掺杂TiN、Al掺杂Ta、Al掺杂TaN、其他合适的Al基材料或其组合。在一些实施例中，WFM层132P可以包括基本上不含Al(例如，没有Al)的Ti基或Ta基氮化物或合金，例如，氮化钛(TiN)、氮化钛硅(TiSiN)、钛金(Ti-Au)合金、钛铜(Ti-Cu)合金、氮化钽(TaN)、氮化钽硅(TaSiN)、钽金(Ta-Au)合金、钽铜(Ta-Cu)及其组合。在一些实施例中，栅极金属填充层134可以包括合适的导电材料，例如，钨(W)、Ti、银(Ag)、钌(Ru)、钼(Mo)、铜(Cu)、钴(Co)、铝、铱(Ir)、镍(Ni)、金属合金及其组合。
在一些实施例中，栅极间隔件114、内部间隔件115、ESL 120和ILD层122可以包括绝缘材料，例如，SiO2、SiN、碳氮化硅(SiCN)、氧碳氮化硅(SiOCN)和氧化硅锗。
在一些实施例中，隔离结构116可以使S/D区110N和110P彼此电隔离并且使栅极结构112N和112P彼此电隔离。隔离结构116还可以防止S/D区110N和110P的外延生长半导体材料在形成S/D区110N和110P期间合并。在一些实施例中，隔离结构116可以包括绝缘衬垫116A和绝缘填充层116B。在一些实施例中，绝缘衬垫116A和绝缘填充层116B可以包括SiO2、SiN、碳氮化硅(SiCN)、氧碳氮化硅(SiOCN)或氧化硅锗。在一些实施例中，隔离结构116的侧壁可以形成为与掺杂填充层108C的侧壁基本对齐，以防止或最小化在形成S/D区110N-110P期间对掺杂填充层108C的蚀刻，如下文详细描述。
在一些实施例中，阻挡层118可以防止隔离结构116在形成S/D区110N和110P期间被蚀刻，如下文详细描述。在一些实施例中，阻挡层118可以包括具有稀土金属的稀土金属氧化物层，例如，铪(Hf)、镧(La)、铟(In)、铑(Rh)、钯(Pd)、铈(Ce)、镨(Pr)、钕(Nd)、钷(Pm)、钐(Sm)、铕(Eu)、钆(Gd)、铽(Tb)、镝(Dy)、钬(Ho)、铒(Er)、铥(Tm)、镱(Yb)、镥(Lu)及其组合。稀土金属氧化物层中的稀土金属原子的浓度可以在约1×1020原子/cm3至约3×1022原子/cm3的范围内。如果浓度低于约1×1020原子/cm3，则阻挡层118可能无法充分保护隔离结构116在形成S/D区110N和110P期间免受蚀刻。另一方面，如果浓度高于约3×1022原子/cm3，则器件制造成本增加。
图2A示出了根据一些实施例的具有NFET 102N和PFET 102P的半导体器件200的等距图。对半导体器件100的讨论适用于半导体器件200，不同在于半导体器件200的掺杂STI结构208。在一些实施例中，半导体器件200沿着线A’-A’、B’-B’、C’-C’和D’-D’的视图可以类似于图1B、图1C、图1D和图1E，不同在于掺杂STI结构208。在一些实施例中，掺杂STI结构208可以包括氮基衬垫208A和掺杂填充层208B的双层结构，而不是掺杂STI结构108的三层结构。
在一些实施例中，氮基衬垫208A可以包括绝缘氮化物层并且掺杂填充层208B可以包括具有氮掺杂剂的绝缘氧化物层。在一些实施例中，绝缘氮化物层可以包括SiN、SiON或其他合适的绝缘氮化物层，并且绝缘氧化物层可以包括SiO2层或其他合适的绝缘氧化物层。在一些实施例中，氮基衬垫208A和掺杂填充层208B可以包括彼此相似或不同的半导体元素。
在一些实施例中，氮基衬垫208A和掺杂填充层208B可以具有沿着图2A的线E’-E’具有峰值浓度C6的氮原子的浓度分布208C或208D，如图2B所示。掺杂填充层208B中的氮原子浓度可以基本上等于(例如，浓度分布208C)或大于(例如，浓度分布208D)氮基衬垫208A中的氮原子浓度。在一些实施例中，掺杂填充层208B中的掺杂剂的类型和浓度分布(例如，如图2B所示)以及氮基衬垫208A的材料(例如，SiN或SiON)可以被选择以实现氮基衬垫208A和掺杂填充层208B的基本上相等的蚀刻速率，或者实现氮基衬垫208A和掺杂填充层208B之间小于约1nm/sec的蚀刻速率差异。氮基衬垫208A和掺杂填充层208B之间的这种蚀刻速率可以促进形成具有基本上平坦的顶表面轮廓的掺杂STI结构208。类似于掺杂STI结构108，掺杂STI结构208的基本上平坦的顶表面轮廓可以促进随后在掺杂STI结构208上形成具有改善的线性侧壁轮廓的结构(例如，图8中所示的包覆层838)。
参考图2B，在一些实施例中，氮原子的峰值浓度C6可以等于或小于约5原子％。在一些实施例中，氮基衬垫208A和掺杂填充层208B中的氮原子浓度可以在约1原子％到约5原子％的范围内。低于氮基衬垫208A和掺杂填充层208B中的这些氮原子浓度，可能无法实现氮基衬垫208A和掺杂填充层208B的基本上相等的蚀刻速率。另一方面，高于氮基衬垫208A和掺杂填充层208B中的这些氮原子浓度，氮原子会在氮基衬垫208A中引入固定电荷，这会在衬底104中引起电流泄漏路径。在一些实施例中，隔离结构116的侧壁可以形成为与掺杂填充层208B的侧壁基本对齐(未示出)，以防止或最小化在形成S/D区110N-110P期间对掺杂填充层208B的蚀刻。
参考图2A，在一些实施例中，氮基衬垫208A可以具有约2nm至约10nm的厚度T3。如果厚度T3小于2nm，则氮基衬垫208A可能不足以保护鳍结构106N-106P在随后的退火和/或沉积工艺期间免受热损伤。此外，小于2nm的厚度T3可能无法为掺杂填充层208B提供足够浓度的掺杂剂。另一方面，如果厚度T3大于10nm，则氮原子会在氮基衬垫208A中引入固定电荷，这会在衬底104中引起电流泄漏路径。
图3是根据一些实施例的用于制造半导体器件100和200的示例方法300的流程图。为了说明目的，将参考用于制造如图4、图5A-图5G、图6A-图6D、图7A-图7E、图8-图13和图14A-图19D所示的半导体器件100和200的示例制造工艺来描述图3所示的操作。图4、图5A-图5B、图5E、图6A-图6D和图8-图13是根据一些实施例的半导体器件100在各个制造阶段的等距图。图7A-7B和图7E是根据一些实施例的半导体器件200在各个制造阶段的等距图。图14A-图19A是根据一些实施例的半导体器件100在各个制造阶段沿着图1A和图1C-图1E的线A-A的截面图。图14B-图19B是根据一些实施例的半导体器件100在各个制造阶段沿着图1A-图1B和图1E的线B-B的截面图。图14C-19C是根据一些实施例的半导体器件100在各个制造阶段沿着图1A-图1B和图1E的线C-C的截面图。图14D-图19D是根据一些实施例的半导体器件100在各个制造阶段沿着图1A-图1D的线D-D的俯视图。根据具体应用，操作可以以不同顺序执行或不执行。应注意，方法300可能不产生半导体器件100或200。因此，可以理解，可以在方法300之前、期间和之后提供额外的工艺，并且一些其他工艺在本文中可能仅简要描述。图4、图5A-图5G、图6A-图6D、图7A-图7E、图8-图13和图14A-图19D中具有与图1A-图1F中相同注释的元素在上面进行了描述。
参考图3，在操作305中，在衬底上的鳍结构上形成超晶格结构。例如，如图4所示，超晶格结构423和425分别形成在鳍结构106N和106P上。在一些实施例中，超晶格结构423可以包括以交替配置布置的外延生长纳米结构化层124和424，并且超晶格结构425可以包括以交替配置布置的外延生长纳米结构化层126和426。在一些实施例中，纳米结构化层124和126可以包括没有任何大量的Ge(例如，没有Ge)的Si，并且纳米结构化层424和426可以包括SiGe。纳米结构化层424和426也称为牺牲层424和426。在随后的处理期间，牺牲层424和426可以在栅极替换工艺中被替换以分别形成栅极结构112N和112P的一些部分。
在一些实施例中，掩蔽层436A-436D的堆叠可以形成在超晶格结构423和425中的每一个上。在一些实施例中，掩蔽层436A可以包括类似于纳米结构化层424的材料，掩蔽层436B可以包括类似于纳米结构化层124的材料，掩蔽层436C可以包括氧化物层，并且掩蔽层436D可以包括氮化物层。
参考图3，在操作310中，掺杂STI结构形成在衬底上并且与鳍结构相邻。例如，掺杂STI结构108可以形成在衬底104上并且与鳍结构106N和106P相邻，如参考图5A-图5G所述或如参考图6A-图6E所述。
参考图5A-图5G，在一些实施例中，掺杂STI结构108的形成可以包括如下顺序操作：(i)在图4的结构上沉积未掺杂衬垫508A，如图5A所示，(ii)在未掺杂衬垫508A上沉积掺杂剂源衬垫508B，如图5A所示，(iii)在掺杂剂源衬垫508B上沉积未掺杂填充层508C，如图5A所示，(iv)对图5A的结构执行退火工艺以形成掺杂衬垫108A、掺杂剂源衬垫108B和掺杂填充层108C，如图5B所示，以及(v)对掺杂衬垫108A、掺杂剂源衬垫108B和掺杂填充层108C执行蚀刻工艺以形成掺杂STI结构108，如图5E所示。
在一些实施例中，沉积未掺杂衬垫508A可以包括在约25℃至约1000℃的温度、约1托至约15托的压力和约10W至约500W的RF功率下，在原子层沉积(ALD)或非流动化学气相沉积(CVD)工艺中沉积厚度为约2nm至约10nm的未掺杂氧化物层(例如，未掺杂SiO2层)。在一些实施例中，沉积掺杂剂源衬垫508B可以包括在约400℃至约700℃的温度、约1托至约15托的压力和约10W至约200W的RF功率下，在ALD或非流动CVD工艺中沉积厚度为约1nm至约6nm的氮化物层(例如，SiON或SiN层)。在一些实施例中，沉积未掺杂填充层508C可以包括在约25℃至约200℃的温度和约1托至约15托的压力下，在可流动CVD工艺中沉积未掺杂可流动氧化物层(例如，未掺杂可流动SiO2层)。
在一些实施例中，执行退火工艺可以包括在约200℃至约600℃的温度和约1托至约760托的压力下以及约0.5分钟至约300分钟的持续时间内，在蒸汽、氧和氮的环境中对图5A的结构执行湿式退火工艺。在一些实施例中，执行退火工艺可以包括在约500℃至约700℃的温度和约1托至约760托的压力下以及约0.5分钟至约120分钟的持续时间内，在氮环境中对图5A的结构执行干法退火工艺。在一些实施例中，执行蚀刻工艺可以包括在约25℃至约200℃的温度和约10W到约100W的RF功率下，在氟化氢(HF)、氨(NH3)、三氟化氮(NF3)和氢的蚀刻气体混合物中执行干法蚀刻工艺。
在一些实施例中，在退火工艺之前，未掺杂衬垫508A、掺杂剂源衬垫508B和未掺杂填充层508C可以具有沿着图5A的线F-F具有约5原子％至约20原子％的峰值氮浓度C1的氮原子浓度分布，如图5C所示。在一些实施例中，在退火工艺之后，掺杂衬垫108A、掺杂剂源衬垫108B和掺杂填充层108C可以具有沿着图5B的线F-F具有约5原子％或小于约5原子％的峰值氮浓度C2的氮原子浓度分布，如图5D所示。除非另有说明，否则对图1F的讨论适用于图5D。
如图5C和图5D中的氮浓度分布所示，来自掺杂剂源衬垫508B的氮原子在退火工艺期间扩散到未掺杂衬垫508A和未掺杂填充层508C中，并将它们转化为掺杂衬垫108A、掺杂剂源衬垫108B和掺杂填充层108C。退火工艺可以称为掺杂工艺。在退火工艺期间，氮原子浓度从未掺杂衬垫508A和未掺杂填充层508C中的约0原子％增加到约5原子％或小于约5原子％，以形成掺杂衬垫108A和掺杂填充层108C。另一方面，氮原子浓度在掺杂剂源衬垫508B中降低，以形成氮原子浓度小于约5原子％的掺杂剂源衬垫108B。在一些实施例中，掺杂填充层108C中的氮原子的峰值浓度大于掺杂衬垫108A和/或掺杂剂源衬垫108B中的氮原子的峰值浓度，如图5D所示。
未掺杂衬垫508A的密度大于未掺杂填充层508C的密度，未掺杂填充层508C包括可流动氧化物层。结果，未掺杂填充层508C的蚀刻速率大于未掺杂衬垫508A。用氮原子掺杂未掺杂填充层508C可以使未掺杂填充层508C的可流动氧化物层致密。可流动氧化物层的致密在掺杂填充层108C中形成非流动氧化物层，其蚀刻速率低于未掺杂填充层508C的蚀刻速率。退火工艺可以将未掺杂衬垫508A、掺杂剂源衬垫508B和未掺杂填充层508C的不相等的蚀刻速率修改为掺杂衬垫108A、掺杂剂源衬垫108B和掺杂填充层108C的基本上相等的蚀刻速率。在一些实施例中，退火工艺可以将未掺杂衬垫508A、掺杂剂源衬垫508B和未掺杂填充层508C之间的蚀刻速率差异减小到掺杂衬垫108A、掺杂剂源衬垫108B和掺杂填充层108C的小于约1nm/sec。由于掺杂衬垫108A、掺杂剂源衬垫108B和掺杂填充层108C之间的基本上相等的蚀刻速率和/或低蚀刻速率差异，掺杂STI结构108可以形成为具有基本上平坦的顶表面轮廓，如图5F所示，图5F是图5E的区域501的放大截面图。在一些实施例中，掺杂STI结构108可以形成为具有顶表面边缘和顶表面中心之间沿对称轴G的高度差H1小于约2nm的顶表面轮廓，如图5G所示，图5G是图5E的区域501的另一放大截面图。图5F-图5G中的掺杂STI结构108的顶表面轮廓可以促进随后在掺杂STI结构108上形成具有改善的线性侧壁轮廓的结构(例如，图8所示的包覆层838和/或图9所示的隔离结构116)。
在没有掺杂工艺的情况下，STI结构可能具有包括凸起的顶表面边缘108s，并且顶表面边缘108s和顶表面中心之间沿对称轴G的高度差大于约2nm的顶表面轮廓，如图5F-图5G所示。这样的顶表面边缘108s会形成包覆层838和隔离结构116的较不线性的侧壁轮廓，在S/D开口1410N-1410P中导致包覆层残余物838r(如图14B和图14D所示)。如下文所讨论的，这样的包覆层残余物838r会在形成S/D区110N-110P、内部间隔件115和/或栅极结构112中导致制造缺陷。
约5原子％至约20原子％的峰值氮浓度C1可以充分形成掺杂衬垫108A和掺杂填充层108C，而不在掺杂衬垫108A中引入固定电荷。如果峰值氮浓度C1小于约5原子％，则掺杂剂源衬垫508B可能无法提供足够浓度的氮原子而不能形成具有基本上相等的蚀刻速率的掺杂衬垫108A和掺杂填充层108C。另一方面，如果峰值氮浓度C1大于约20原子％，则氮原子会在掺杂衬垫108A中引入固定电荷，这会在衬底104中引起电流泄漏路径。
参考图6A-图6E，在一些实施例中，掺杂STI结构108的形成可以包括如下顺序操作：(i)在图4的结构上沉积未掺杂衬垫608A，如图6A所示，(ii)利用氨气或氮气640对图6A的结构执行氮化工艺以将未掺杂衬垫608A的顶部衬垫部分转化为掺杂剂源衬垫608B，如图6B所示，(iii)在掺杂剂源衬垫608B上沉积未掺杂填充层608C，如图6C所示，(iv)对图6C的结构执行退火工艺以形成掺杂衬垫108A、掺杂剂源衬垫108B和掺杂填充层108C，如图6D所示，以及(v)对掺杂衬垫108A、掺杂剂源衬垫108B和掺杂填充层108C执行蚀刻工艺以形成掺杂STI结构108，如图5E所示。在一些实施例中，掩蔽层436C-436D可以在蚀刻工艺期间被蚀刻。对未掺杂衬垫508A、掺杂剂源衬垫508B和未掺杂填充层508C的讨论适用于未掺杂衬垫608A、掺杂剂源衬垫608B和未掺杂填充层608C。
未掺杂衬垫608A和未掺杂填充层608C的沉积工艺可以类似于未掺杂衬垫508A和未掺杂填充层508C的沉积工艺。在一些实施例中，执行氮化工艺可以包括在约700℃至约1000℃的温度和约1托至约760托的压力下、以及约0.5分钟至约60分钟的持续时间内，在氨气或氮气640的环境对图6A的结构执行热氮化工艺。在一些实施例中，执行氮化工艺可以包括在约250℃至约1000℃的温度、约1托至约760托的压力、约10W至约15000W的RF功率下、以及约0.5分钟至约60分钟的持续时间内，在氨气或氮气640的环境中对图6A的结构执行等离子体氮化工艺。对图6C的结构执行的退火工艺可以类似于对图5A的结构执行的退火工艺。
在一些实施例中，在退火工艺之前，未掺杂衬垫608A、掺杂剂源衬垫608B和未掺杂填充层608C可以具有沿着图6C的线J-J具有约5原子％至约20％原子的峰值氮浓度C3的氮原子浓度分布，如图6E所示。在一些实施例中，在退火工艺之后，掺杂衬垫108A、掺杂剂源衬垫108B和掺杂填充层108C可以具有类似于图5D所示的沿着图6D的线J-J的氮原子浓度分布。
在一些实施例中，代替掺杂STI结构108，掺杂STI结构208可以形成在衬底104上并且与鳍结构106N和106P相邻，如参考图7A-图7E所述。在一些实施例中，掺杂STI结构208的形成可以包括如下顺序操作：(i)在图4的结构上沉积氮基衬垫708A，如图7A所示，(ii)在氮基衬垫708A上沉积未掺杂填充层708B，如图7A所示，(iii)对图7A的结构执行退火工艺以形成氮基衬垫208A和掺杂填充层208B，如图7B所示，以及(iv)对氮基衬垫208A和掺杂填充层208B执行蚀刻工艺以形成掺杂STI结构208，如图7E所示。
在一些实施例中，沉积氮基衬垫708A可以包括在约400℃至约700℃的温度和约10W至约100W的RF功率下，利用Si前体(例如，二氯甲硅烷或六氯乙硅烷)、氧前体和氮前体(例如，NH3或N2)在ALD或非流动CVD工艺中沉积氮化物层(例如，SiON或SiN层)。在一些实施例中，沉积未掺杂填充层708B可以包括在约25℃至约200℃的温度和约1托至约15托的压力下，在可流动CVD工艺中沉积未掺杂可流动氧化物层(例如，未掺杂可流动SiO2层)。对图6C的结构执行的退火工艺可以类似于对图5A的结构执行的退火工艺。对图7B的结构执行的蚀刻工艺可以类似于对图5B的结构执行的蚀刻工艺。
在一些实施例中，在退火工艺之前，氮基衬垫708A和未掺杂填充层708B可以具有沿着图7A的线K-K具有约5原子％至约20原子％的峰值氮浓度C3的氮原子的浓度分布708C或708D，如图7C所示。在一些实施例中，在退火工艺之后，氮基衬垫208A和掺杂填充层208B可以具有沿着图7B的线K-K具有约5原子％或小于约5原子％的峰值氮浓度C4的氮原子的浓度分布208C或208D，如图7D所示。除非另有说明，否则对图2B的讨论适用于图7D。
如图7C和图7D中的氮浓度分布所示，来自氮基衬垫708A的氮原子在退火工艺期间扩散到未掺杂填充层708B中，并将它们转化为氮基衬垫208A和掺杂填充层208B。退火工艺可以称为掺杂工艺。在退火工艺期间，氮原子浓度从未掺杂填充层708B中的约0原子％增加到约5原子％或小于约5原子％，以形成掺杂填充层208B。另一方面，氮原子浓度在氮基衬垫708A中降低，以形成氮原子浓度小于约5原子％的氮基衬垫208A。
氮基衬垫708A的密度大于未掺杂填充层708B的密度，未掺杂填充层708B包括可流动氧化物层。结果，未掺杂填充层708B的蚀刻速率大于氮基衬垫708A。用氮原子掺杂未掺杂填充层708B可以使未掺杂填充层708B的可流动氧化物层致密。可流动氧化物层的致密在掺杂填充层208B中形成非流动氧化物层，其蚀刻速率低于未掺杂填充层708B的蚀刻速率。退火工艺可以将氮基衬垫708A和未掺杂填充层708B的不相等的蚀刻速率修改为氮基衬垫208A和掺杂填充层208B的基本上相等的蚀刻速率。在一些实施例中，退火工艺可以将氮基衬垫708A和未掺杂填充层708B之间的蚀刻速率差异减小到氮基衬垫208A和掺杂填充层208B中的小于约1nm/sec。由于氮基衬垫208A和掺杂填充层208B之间的基本上相等的蚀刻速率和/或低蚀刻速率差异，掺杂STI结构208可以形成为具有基本上平坦的顶表面轮廓。
参考图3，在操作315中，包覆层形成为围绕超晶格结构。例如，如图8所示，包覆层838形成为围绕超晶格结构423和425。包覆层838的形成可以包括：(i)在图5E的结构上，利用诸如锗烷(GeH4)和乙硅烷(Si2H6)之类的前体在CVD工艺中沉积与纳米结构化层424类似的材料层(例如，SiGe)，以及(ii)对沉积的材料层执行蚀刻工艺以形成图8的结构。
掺杂STI结构108的基本上平坦的顶表面轮廓形成具有基本上线性的侧壁轮廓的包覆层838，如图8所示。另一方面，如果未使用掺杂STI结构108，则STI结构将具有升高的顶表面边缘108s，如上所述，并且包覆层会具有非线性的侧壁轮廓，例如，图8所示的侧壁轮廓838s。这种非线性的侧壁轮廓838s会在S/D开口1410N-1410P导致包覆层残余物838r(如图14B和图14D所示)，并且在形成S/D区110N-110P、内部间隔件115和/或栅极结构112中导致制造缺陷，如下所述。
参考图3，在操作320中，隔离结构形成在掺杂STI结构上。例如，如图9所示，隔离结构116形成在掺杂STI结构108上。隔离结构116的形成可以包括如下顺序操作：(i)在图8的结构上沉积绝缘衬垫116A，(ii)在绝缘衬垫116A上沉积绝缘填充层116B，以及(iii)对绝缘衬垫116A、绝缘填充层116B和包覆层838执行化学机械抛光(CMP)工艺，以使绝缘衬垫116A、绝缘填充层116B和包覆层838的顶表面基本上彼此共面，如图9所示。
参考图3，在操作325中，阻挡层形成在隔离结构上。例如，如参考图10-图11所述，阻挡层118形成在隔离结构116上。阻挡层118的形成可以包括如下顺序操作：(i)对隔离结构116执行蚀刻工艺以形成图10的结构，(ii)在图10的结构上沉积稀土金属氧化物层(未示出)，(iii)对稀土金属氧化物层执行CMP工艺，以使阻挡层118和包覆层838的顶表面基本上彼此共面，如图11所示。
参考图3，在操作330中，多晶硅结构形成在阻挡层、包覆层和超晶格结构上。例如，如参考图12-图13所述，多晶硅结构1312形成在阻挡层118、包覆层838以及超晶格结构423和425上。多晶硅结构1312的形成可以包括如下顺序操作：(i)对图11的结构执行蚀刻工艺以去除掩蔽层436A-436B，如图12所示，(ii)在图12的结构上沉积多晶硅层(未示出)，以及(iii)对多晶硅层执行图案化工艺(例如，光刻工艺)以形成多晶硅结构1312，如图13所示。在一些实施例中，可以在形成多晶硅结构1312期间形成硬掩模层1336A-1336B。在一些实施例中，可以在形成多晶硅结构1312之后形成栅极间隔件114，如图14A所示。
参考图3，在操作335中，S/D区形成在鳍结构上。例如，如参考图14A-图16D所述，S/D区110N和110P分别形成在鳍结构106N和106P上。S/D区110N和110P的形成可以包括如下顺序操作：(i)形成S/D开口1410N和1410P，如图14A-图14B和图14D所示(在图14C的截面图中不可见)，以及(ii)在S/D开口1410N和1410P中外延生长半导体材料，如图16A-图16B和图16D所示。S/D开口1410N和1410P的形成可以包括蚀刻超晶格结构423和425以及包覆层838的未被栅极间隔件114和多晶硅结构1312覆盖的部分。图14D所示的区域1401可以被覆盖在栅极间隔件114和多晶硅结构1312下方。
在一些实施例中，如图15A-图15D所示，可以在S/D区110N和110P的形成工艺的操作(i)和(ii)之间形成内部间隔件115。
图14B和图14D示出了如果未使用掺杂STI结构108，则由于形成在具有升高的顶表面边缘108s(如上所述)的未掺杂STI结构上的包覆层的非线性侧壁轮廓838s，而会在形成S/D开口1410N和1410P之后保留的包覆层残余物838r。包覆层残余物838r的存在会产生制造缺陷，例如，绝缘衬垫116A和内部间隔件115之间、绝缘衬垫116A和S/D区110N之间、和/或绝缘衬垫116A和S/D区110P之间的间隙。这种间隙会在操作345中的栅极结构112的形成中导致进一步的制造缺陷。例如，栅极金属填充层134会沉积在这些间隙中并在S/D区110N-110P和栅极结构112之间产生电短路。
在一些实施例中，在形成S/D区110N和110P之后，可以形成ESL120和ILD层122，如图17A-图17D所示。图17D中所示的区域1701可以被覆盖在ESL 120和ILD层122下方。
参考图3，在操作340中，形成栅极开口。例如，如图18A和图18C-图18D所示(在图18B的截面图中不可见)，栅极开口1812形成在纳米结构化沟道区124和126周围。栅极开口1812的形成可以包括蚀刻多晶硅结构1312、纳米结构化层424和426、以及包覆层838在多晶硅结构1312下方的部分。图18B示出了沿图18D的线B-B的截面图。
参考图3，在操作345中，栅极结构形成在栅极开口中。例如，如参考图19A、图19C和图19D所示(在图19B的截面图中不可见)，栅极结构112形成在栅极开口1812中。栅极结构112的形成可以包括如下顺序操作：(i)分别在纳米结构化层124和126上形成IL层128N和128P，如图19A和图19C-图19D所示，(ii)分别在IL层128N和128P上沉积HK栅极电介质层130N和130P，如图19A和图19C-图19D所示，(iii)分别在HK栅极电介质层130N和130P上沉积WFM层132N和132P，如图19A和图19C-图19D所示，(iv)在WFM层132N和132P上沉积栅极金属填充层134，如图19A和图19C-图19D所示，以及(v)执行CMP工艺以使ILD层122、HK栅极电介质层130N和130P、WFM层132N和132P、以及栅极金属填充层134的顶表面基本上共面，如图19A和图19C-图19D所示。图19B示出了沿图19D的线B-B的截面图。
在一些实施例中，可以对图7E的结构执行操作315-345以形成半导体器件200。
本公开提供了具有掺杂浅沟槽隔离(STI)结构(例如，掺杂STI结构108和208)的半导体器件(例如，GAA FET 102N-102P)的示例结构及其示例制造方法(例如，方法300)。在一些实施例中，掺杂STI结构可以包括掺杂衬垫(例如，掺杂衬垫108A)、掺杂剂源衬垫(例如，掺杂剂源衬垫108B)和掺杂填充层(例如，掺杂填充层108C)。在一些实施例中，掺杂STI结构的形成可以包括形成具有衬垫、掺杂剂源衬垫、以及蚀刻速率快于衬垫的蚀刻速率的填充层的堆叠。掺杂STI结构的形成还可以包括通过对堆叠进行退火以将掺杂剂材料从掺杂剂源衬垫注入到衬垫和填充层中，来掺杂衬垫和填充层。对衬垫和填充层的掺杂可以减小衬垫和填充层之间的蚀刻速率差异和/或将衬垫和填充层的蚀刻速率修改为彼此基本相等。结果，改善了掺杂STI结构的蚀刻表面轮廓的均匀性。掺杂STI结构的改善的均匀表面轮廓使得随后在掺杂STI结构上形成的结构的线性轮廓得到改善，防止或减少了随后形成的结构中的制造缺陷。
在一些实施例中，掺杂剂源衬垫可以包括氮化物层(例如，氮氧化硅(SiON)或氮化硅(SiN))，并且掺杂衬垫和掺杂填充层可以包括氮掺杂剂。在一些实施例中，在退火工艺之后，掺杂剂源衬垫中的氮原子浓度可以从约5原子％至约20原子％的范围降低至约0原子％至约5原子％的范围。在一些实施例中，掺杂填充层可以包括约1原子％至约5原子％的氮掺杂剂的浓度。掺杂填充层中的氮掺杂剂的浓度大于掺杂衬垫中的氮掺杂剂的浓度。
在一些实施例中，一种方法包括：在衬底上形成鳍结构，在鳍结构上形成超晶格结构，该超晶格结构具有以交替配置布置的第一纳米结构化层和第二纳米结构化层，在第一沉积工艺中围绕超晶格结构和鳍结构沉积氧化物衬垫，在氧化物衬垫上形成掺杂剂源衬垫，在与第一沉积工艺不同的第二沉积工艺中在掺杂剂源衬垫上沉积氧化物填充层，执行掺杂工艺以形成掺杂氧化物衬垫和掺杂氧化物填充层，从超晶格结构的侧壁去除掺杂氧化物衬垫、掺杂氧化物填充层和掺杂剂源衬垫的部分，以及在鳍结构上并围绕第一纳米结构化层形成栅极结构。
在一些实施例中，一种方法包括：在衬底上形成鳍结构，在鳍结构上形成超晶格结构，该超晶格结构具有以交替配置布置的第一纳米结构化层和第二纳米结构化层，在第一沉积工艺中在超晶格结构和鳍结构上形成掺杂剂源衬垫，在与第一沉积工艺不同的第二沉积工艺中在掺杂剂源衬垫上形成掺杂填充层，从超晶格结构的侧壁去除掺杂剂源衬垫和掺杂填充层的部分，以及在鳍结构上并围绕第一纳米结构层形成栅极结构。
在一些实施例中，一种半导体器件包括：衬底、鳍结构，在衬底上、纳米结构化层的堆叠，设置在鳍结构的第一部分上、源极/漏极区，设置在鳍结构的第二部分上、栅极结构，围绕纳米结构化层中的每一个，以及隔离结构，设置在衬底上并与鳍结构相邻，其中隔离结构包括掺杂氧化物衬垫、氮化物衬垫和掺杂氧化物填充层。
以上公开内容概述了若干实施例的特征，使得本领域技术人员可以更好地理解本公开的各方面。本领域技术人员应当理解，他们可以容易地使用本公开作为设计或修改其他工艺和结构以实现本文介绍的实施例的相同目的和/或实现本文介绍的实施例的相同优点的基础。本领域技术人员还应该认识到，这样的等同构造不脱离本公开的精神和范围，并且他们可以在不脱离本公开的精神和范围的情况下在本文中进行各种改变、替换和变更。
示例
示例1.一种用于形成半导体器件的方法，包括：在衬底上形成鳍结构；在所述鳍结构上形成超晶格结构，该超晶格结构具有以交替配置布置的第一纳米结构化层和第二纳米结构化层；在第一沉积工艺中围绕所述超晶格结构和所述鳍结构沉积氧化物衬垫；在所述氧化物衬垫上形成掺杂剂源衬垫；在与所述第一沉积工艺不同的第二沉积工艺中在所述掺杂剂源衬垫上沉积氧化物填充层；执行掺杂工艺以形成掺杂氧化物衬垫和掺杂氧化物填充层；从所述超晶格结构的侧壁去除所述掺杂氧化物衬垫、所述掺杂氧化物填充层和所述掺杂剂源衬垫的部分；以及在所述鳍结构上并围绕所述第一纳米结构化层形成栅极结构。
示例2.根据示例1所述的方法，其中，形成所述掺杂剂源衬垫包括：将所述掺杂剂源衬垫沉积在所述氧化物衬垫上。
示例3.根据示例1所述的方法，其中，形成所述掺杂剂源衬垫包括：对所述氧化物衬垫执行氮化工艺。
示例4.根据示例1所述的方法，其中，形成所述掺杂剂源衬垫包括：将所述氧化物衬垫的顶部部分转化为氮化物衬垫。
示例5.根据示例1所述的方法，其中，执行所述掺杂工艺包括：对所述氧化物衬垫、所述掺杂剂源衬垫和所述氧化物填充层执行退火工艺。
示例6.根据示例1所述的方法，其中，执行所述掺杂工艺包括：以第一掺杂剂浓度注入所述氧化物衬垫，以及以大于所述第一掺杂剂浓度的第二掺杂剂浓度注入所述氧化物填充层。
示例7.根据示例1所述的方法，其中，执行所述掺杂工艺包括：利用来自所述掺杂剂源衬垫的氮原子来注入所述氧化物衬垫和所述氧化物填充层。
示例8.根据示例1所述的方法，其中，执行所述掺杂工艺包括：提高所述氧化物衬垫和所述氧化物填充层中的氮原子浓度，并且降低所述掺杂剂源衬垫中的氮原子浓度。
示例9.根据示例1所述的方法，还包括：在从所述超晶格结构的侧壁去除所述掺杂氧化物衬垫、所述掺杂氧化物填充层和所述掺杂剂源衬垫的部分之后，在所述超晶格结构的侧壁上形成包覆层。
示例10.根据示例1所述的方法，还包括：在所述掺杂氧化物填充层上形成隔离结构。
示例11.根据示例1所述的方法，还包括：用源极/漏极区替换所述超晶格结构的一部分。
示例12.根据示例1所述的方法，其中，形成所述栅极结构包括：去除所述第二纳米结构化层。
示例13.一种用于形成半导体器件的方法，包括：在衬底上形成鳍结构；在所述鳍结构上形成超晶格结构，该超晶格结构具有以交替配置布置的第一纳米结构化层和第二纳米结构化层；在第一沉积工艺中在所述超晶格结构和所述鳍结构上形成掺杂剂源衬垫；在与所述第一沉积工艺不同的第二沉积工艺中在所述掺杂剂源衬垫上形成掺杂填充层；从所述超晶格结构的侧壁去除所述掺杂剂源衬垫和所述掺杂填充层的部分；以及在所述鳍结构上并围绕所述第一纳米结构层形成栅极结构。
示例14.根据示例13所述的方法，其中，形成所述掺杂剂源衬垫包括：在非流动沉积工艺中在所述超晶格结构和所述鳍结构上沉积氮化物层。
示例15.根据示例13所述的方法，其中，形成所述掺杂填充层包括：在可流动沉积工艺中在所述掺杂剂源衬垫上沉积未掺杂氧化物填充层；以及对所述未掺杂氧化物填充层和所述掺杂剂源衬垫执行退火工艺
示例16.根据示例13所述的方法，其中，形成所述掺杂填充层包括：在可流动沉积工艺中在所述掺杂剂源衬垫上沉积氧化物填充层；以及将来自所述掺杂剂源衬垫的氮原子注入到所述氧化物填充层中。
示例17.一种半导体器件，包括：衬底；鳍结构，在所述衬底上；纳米结构化层的堆叠，设置在所述鳍结构的第一部分上；源极/漏极区，设置在所述鳍结构的第二部分上；栅极结构，围绕所述纳米结构化层中的每一个；以及隔离结构，设置在所述衬底上并与所述鳍结构相邻，其中，所述隔离结构包括掺杂氧化物衬垫、氮化物衬垫和掺杂氧化物填充层。
示例18.根据示例17所述的半导体器件，其中，所述掺杂氧化物填充层包括第一掺杂剂浓度，并且所述掺杂氧化物衬垫包括与所述第一掺杂剂浓度不同的第二掺杂剂浓度。
示例19.根据示例17所述的半导体器件，其中，所述掺杂氧化物衬垫和所述掺杂氧化物填充层包括氮掺杂剂。
示例20.根据示例17所述的半导体器件，还包括：第二隔离结构，设置在所述隔离结构上并且与所述掺杂氧化物填充层基本对齐。

Claims (10)

1.一种用于形成半导体器件的方法，包括：
在衬底上形成鳍结构；
在所述鳍结构上形成超晶格结构，该超晶格结构具有以交替配置布置的第一纳米结构化层和第二纳米结构化层；
在第一沉积工艺中围绕所述超晶格结构和所述鳍结构沉积氧化物衬垫；
在所述氧化物衬垫上形成掺杂剂源衬垫；
在与所述第一沉积工艺不同的第二沉积工艺中在所述掺杂剂源衬垫上沉积氧化物填充层；
执行掺杂工艺以形成掺杂氧化物衬垫和掺杂氧化物填充层；
从所述超晶格结构的侧壁去除所述掺杂氧化物衬垫、所述掺杂氧化物填充层和所述掺杂剂源衬垫的部分；以及
在所述鳍结构上并围绕所述第一纳米结构化层形成栅极结构。
2.根据权利要求1所述的方法，其中，形成所述掺杂剂源衬垫包括：将所述掺杂剂源衬垫沉积在所述氧化物衬垫上。
3.根据权利要求1所述的方法，其中，形成所述掺杂剂源衬垫包括：对所述氧化物衬垫执行氮化工艺。
4.根据权利要求1所述的方法，其中，形成所述掺杂剂源衬垫包括：将所述氧化物衬垫的顶部部分转化为氮化物衬垫。
5.根据权利要求1所述的方法，其中，执行所述掺杂工艺包括：对所述氧化物衬垫、所述掺杂剂源衬垫和所述氧化物填充层执行退火工艺。
6.根据权利要求1所述的方法，其中，执行所述掺杂工艺包括：以第一掺杂剂浓度注入所述氧化物衬垫，以及以大于所述第一掺杂剂浓度的第二掺杂剂浓度注入所述氧化物填充层。
7.根据权利要求1所述的方法，其中，执行所述掺杂工艺包括：利用来自所述掺杂剂源衬垫的氮原子来注入所述氧化物衬垫和所述氧化物填充层。
8.根据权利要求1所述的方法，其中，执行所述掺杂工艺包括：提高所述氧化物衬垫和所述氧化物填充层中的氮原子浓度，并且降低所述掺杂剂源衬垫中的氮原子浓度。
9.一种用于形成半导体器件的方法，包括：
在衬底上形成鳍结构；
在所述鳍结构上形成超晶格结构，该超晶格结构具有以交替配置布置的第一纳米结构化层和第二纳米结构化层；
在第一沉积工艺中在所述超晶格结构和所述鳍结构上形成掺杂剂源衬垫；
在与所述第一沉积工艺不同的第二沉积工艺中在所述掺杂剂源衬垫上形成掺杂填充层；
从所述超晶格结构的侧壁去除所述掺杂剂源衬垫和所述掺杂填充层的部分；以及
在所述鳍结构上并围绕所述第一纳米结构层形成栅极结构。
10.一种半导体器件，包括：
衬底；
鳍结构，在所述衬底上；
纳米结构化层的堆叠，设置在所述鳍结构的第一部分上；
源极/漏极区，设置在所述鳍结构的第二部分上；
栅极结构，围绕所述纳米结构化层中的每一个；以及
隔离结构，设置在所述衬底上并与所述鳍结构相邻，其中，所述隔离结构包括掺杂氧化物衬垫、氮化物衬垫和掺杂氧化物填充层。
CN202210886433.6A 2022-03-14 2022-07-26 半导体器件中的隔离结构的轮廓控制 Pending CN116581027A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US63/319,526 2022-03-14
US17/836,740 2022-06-09
US17/836,740 US20230290853A1 (en) 2022-03-14 2022-06-09 Profile control of isolation structures in semiconductor devices

Publications (1)

Publication Number Publication Date
CN116581027A true CN116581027A (zh) 2023-08-11

Family

ID=87544067

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210886433.6A Pending CN116581027A (zh) 2022-03-14 2022-07-26 半导体器件中的隔离结构的轮廓控制

Country Status (1)

Country Link
CN (1) CN116581027A (zh)

Similar Documents

Publication Publication Date Title
CN111987096B (zh) 半导体器件的栅极结构及其形成方法
US11854906B2 (en) Gate structures for semiconductor devices
US20220344333A1 (en) Field effect transistor and method
CN111129147A (zh) 制造半导体器件的方法和半导体器件
US20230387245A1 (en) Gate Spacers In Semiconductor Devices
US20230378329A1 (en) Controlled doping in a gate dielectric layer
US20220181202A1 (en) Air-replaced spacer for self-aligned contact scheme
US10002796B1 (en) Dual epitaxial growth process for semiconductor device
TW202333207A (zh) 半導體裝置及其形成方法
CN115207084A (zh) 半导体器件及其形成方法
CN116581027A (zh) 半导体器件中的隔离结构的轮廓控制
US20230290853A1 (en) Profile control of isolation structures in semiconductor devices
CN113270403A (zh) 半导体器件和制造方法
US20240096959A1 (en) Profile Control of Epitaxial Structures in Semiconductor Devices
US20230009144A1 (en) Dielectric structures in semiconductor devices
US20230343699A1 (en) Field effect transistor with source/drain via and method
CN220121845U (zh) 半导体装置
US20240079483A1 (en) Isolation structures in semiconductor devices
US20230040346A1 (en) Gate structures in semiconductor devices
US20230009820A1 (en) Isolation structures in semiconductor devices
US20230402536A1 (en) Field effect transistor with gate isolation structure and method
US20230065208A1 (en) Field effect transistor with inner spacer liner layer and method
CN117276343A (zh) 半导体器件及其制造方法
CN116741834A (zh) 半导体器件及其制造方法
CN118280839A (zh) 半导体器件及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination