CN116580758A - Sd nand测试装置、sd nand测试方法及计算机可读存储介质 - Google Patents
Sd nand测试装置、sd nand测试方法及计算机可读存储介质 Download PDFInfo
- Publication number
- CN116580758A CN116580758A CN202310859930.1A CN202310859930A CN116580758A CN 116580758 A CN116580758 A CN 116580758A CN 202310859930 A CN202310859930 A CN 202310859930A CN 116580758 A CN116580758 A CN 116580758A
- Authority
- CN
- China
- Prior art keywords
- test
- nand
- seats
- master control
- nand test
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 331
- 238000010998 test method Methods 0.000 title claims description 22
- 238000004891 communication Methods 0.000 claims abstract description 20
- 230000000087 stabilizing effect Effects 0.000 claims description 12
- 238000004590 computer program Methods 0.000 claims description 3
- 238000011084 recovery Methods 0.000 claims description 3
- 238000001514 detection method Methods 0.000 abstract description 7
- 238000000034 method Methods 0.000 description 7
- 230000002159 abnormal effect Effects 0.000 description 6
- 230000008569 process Effects 0.000 description 5
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 230000005856 abnormality Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 230000006978 adaptation Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000008094 contradictory effect Effects 0.000 description 1
- 238000013480 data collection Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000011835 investigation Methods 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000003908 quality control method Methods 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/36—Data generation devices, e.g. data inverters
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Abstract
本发明公开一种SD NAND测试装置，该SD NAND测试装置包括：多个SD NAND测试座，用于分别搭载SD NAND并对所述SD NAND进行测试；主控单片机，与多个所述SD NAND测试座采用SDIO总线通信连接，用于向多个所述SD NAND测试座逐一发送测试指令；测试数据采集模块，包括多路ADC采集电路模块，分别与多个所述SD NAND测试座和所述主控单片机通信连接，所述多路ADC采集电路模块用于采集所述SD NAND测试座的测试数据；上位机，与所述主控单片机通信连接，所述上位机的测试界面可预先设置多个SD NAND测试座的测试顺序；其中，在任意一个所述SD NAND测试座完成测试之后，所述主控单片机按预设测试顺序向下一个所述SD NAND测试座发送测试指令。本发明SD NAND测试装置故障检测效率高，可减小对测试进度的影响。
Description
技术领域
本发明涉及芯片测试技术领域，特别涉及一种SD NAND测试装置、SD NAND测试方法及计算机可读存储介质。
背景技术
SD NAND是储存卡的延伸，可直接贴片，又名贴片式T卡，SD Flash等，其内部集成高性能的闪存控制器，因尺寸小巧、简单易用、兼容性强、可靠性高、系统稳定，且遵循SDIO接口标准，兼容SPI/SD接口，广泛应用于家电、消费电子、智能家居等领域。
在SD NAND的生产过程中，为实现质量把控，通常需要对SD NAND进行SLT系统级兼容性测试，目前，测试设备通过多个测试座分别搭载SD NAND，以实现SD NAND的批量测试，然而，在测试过程中，若出现测试异常的情况，需要整机停机检修，对多个测试座进行逐一排查，以确定发生故障的测试座，耗时费力，检测效率低，影响测试进度。
发明内容
本发明的主要目的是提出一种SD NAND测试装置，旨在解决SD NAND测试故障检测效率低的技术问题。
为实现上述目的，本发明提出一种SD NAND测试装置，该SD NAND测试装置包括：
多个SD NAND测试座，用于分别搭载SD NAND并对所述SD NAND进行测试；
主控单片机，与多个所述SD NAND测试座采用SDIO总线通信连接，用于向多个所述SD NAND测试座逐一发送测试指令；
测试数据采集模块，包括多路ADC采集电路模块，分别与多个所述SD NAND测试座和所述主控单片机通信连接，所述多路ADC采集电路模块用于采集所述SD NAND测试座的测试数据；
上位机，与所述主控单片机通信连接，所述上位机的测试界面可设置多个SD NAND测试座的测试顺序；
其中，在任意一个所述SD NAND测试座完成测试之后，所述主控单片机按预设测试顺序向下一个所述SD NAND测试座发送测试指令。
在一些实施例中，所述SD NAND测试装置还包括：
LDO稳压模块，连接于所述上位机与所述主控单片机之间，且所述上位机采用Type-C接口与所述LDO稳压模块连接。
在一些实施例中，所述SD NAND测试装置还包括：
级联模块，与所述主控单片机通信连接；
多路供电控制模块，分别与所述级联模块和多个所述SD NAND测试座电性连接；
其中，所述LDO稳压模块还分别与所述级联模块和所述多路供电控制模块连接。
本发明还提出一种SD NAND测试方法，应用于如前述记载的SD NAND测试装置，所述SD NAND测试方法包括：
接收上电操作指令以启动开机，并于所述上位机的测试界面预先设置多个SDNAND测试座的测试顺序；
向所述SD NAND测试座发送测试指令以使其启动测试；
在所述SD NAND测试座完成测试任务之后，所述主控单片机按预设测试顺序向下一个所述SD NAND测试座发送测试指令，以此循环。
在一些实施例中，所述向所述SD NAND测试座发送测试指令以使其启动测试的步骤之后，所述SD NAND测试方法还包括：
若启动失败，判断失败次数是否超过预设次数；
若否，则向所述SD NAND测试座发送CMD恢复指令以重新启动；
若是，则停止所述SD NAND测试座的相应测试并对测试错误信息进行保存。
在一些实施例中，所述向所述SD NAND测试座发送测试指令以使其启动测试的步骤之后，所述SD NAND测试方法还包括：
若启动成功，所述SD NAND测试座执行测试任务；
在待测试项完成预设项数时，判断是否仍有待测试项；
若是，则继续测试待测试项，直至全部待测试项测试完成；
若否，则完成测试任务。
本发明还提出一种计算机可读存储介质，其中，所述计算机可读存储介质上存储有计算机程序，所述计算机程序被处理器执行时实现如前述SD NAND测试方法的步骤。
本发明所提出的SD NAND测试装置在测试时，通过主控单片机向SD NAND测试座发送测试指令，SD NAND测试座根据测试指令以对其上所搭载的SD NAND进行测试，并且同时通过测试数据采集模块的多路ADC采集电路模块采集SD NAND测试座的测试数据，以实时检测SD NAND测试座及其上SD NAND的测试情况。其中，在上位机的控制界面预先设置多个SDNAND测试座的测试顺序，在任意一个SD NAND测试完成测试之后，主控单片机按预设测试顺序向下一个SD NAND测试座发送测试指令，也即，多个SD NAND测试座逐一执行测试任务，在上一个SD NAND测试座执行完测试任务之后，下一个SD NAND测试座方可开始执行测试任务。因此，在测试过程中，当出现测试异常的情况时，即可直接确定当前执行测试任务的SDNAND测试座发生故障，并对其进行检修，从而无需对多个SD NAND测试座进行逐一排查，故障检测效率高，可减小对测试进度的影响。
附图说明
图1为本发明一实施例中SD NAND测试装置的结构示意图；
图2为本发明一实施例中SD NAND测试方法的流程图；
图3为本发明另一实施例中SD NAND测试方法的流程图；
图4为本发明又一实施例中SD NAND测试方法的流程图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的方案进行清楚完整的描述，显然，所描述的实施例仅是本发明中的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
需要说明，本发明实施例中所有方向性指示（诸如上、下、左、右、前、后……）仅用于解释在某一特定姿态（如附图所示）下各部件之间的相对位置关系、运动情况等，如果该特定姿态发生改变时，则该方向性指示也相应地随之改变。
还需要说明的是，当元件被称为“固定于”或“设置于”另一个元件上时，它可以直接在另一个元件上或者可能同时存在居中元件。当一个元件被称为是“连接”另一个元件，它可以是直接连接另一个元件或者可能同时存在居中元件。
另外，在本发明中涉及“第一”、“第二”等的描述仅用于描述目的，而不能理解为指示或暗示其相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。另外，各个实施例之间的技术方案可以相互结合，但是必须是以本领域普通技术人员能够实现为基础，当技术方案的结合出现相互矛盾或无法实现时应当认为这种技术方案的结合不存在，也不在本发明要求的保护范围之内。
本发明提出一种SD NAND测试装置，参照图1，该SD NAND测试装置包括：
多个SD NAND测试座100，用于分别搭载SD NAND并对SD NAND进行测试；
主控单片机200，与多个SD NAND测试座100采用SDIO总线通信连接，用于向多个SDNAND测试座100逐一发送测试指令；
测试数据采集模块300，包括多路ADC采集电路模块，分别与多个SD NAND测试座和主控单片机通信连接，多路ADC采集电路模块用于采集SD NAND测试座100的测试数据；
上位机400，与主控单片机200通信连接，上位机400的测试界面可预先设置多个SDNAND测试座的测试顺序；
其中，在任意一个SD NAND测试座100完成测试之后，主控单片机200按预设测试顺序向下一个SD NAND测试座100发送测试指令。
本实施例所涉及的SD NAND测试装置主要用于对SD NAND进行系统级兼容性测试，即SLT测试，以在模拟终端使用场景中对SD NAND进行测试，通过运行操作系统和使用SDNAND执行通用或目标应用测试。当然，测试对象也可以不仅限于SD NAND，当测试装置还适用于对其它类型产品的测试时，测试对象还可为其它类型产品，可以根据实际情况设置。
本SD NAND测试装置主要包括SD NAND测试座100、主控单片机200、测试数据采集模块300，其中，SD NAND测试座100具有多个，每一个SD NAND测试座100均搭载SD NAND，通过多个SD NAND测试座100进行SD NAND的批量测试。比如，SD NAND测试座100具有16个，主控单片机200与16个SD NAND测试座100分别通信连接，每一个SD NAND测试座100分别搭载一个SD NAND，从而SD NAND测试装置每一批次对16个SD NAND进行测试。当然，此仅为示例性的，并非限制性的。
参照图1，主控单片机200采用SDIO总线与多个SD NAND测试座100通信连接。其中，SDIO总线为主从结构，包括一个主设备和一个或多个从设备，支持高速数据传输，具有快速读写速度和低延迟特性，并且，可通过校验和错误检测等机制来保证数据传输的可靠性，支持数据保护和加密功能。即主控单片机200作为主设备，采用SDIO总线与多个作为从设备的SD NAND测试座100通信连接，可向多个SD NAND测试座100逐一发送测试指令。
参照图1，测试数据采集模块300包括多路ADC采集电路模块，分别与多个SD NAND测试座100和主控单片机200通信连接。当任意一个SD NAND测试座100执行测试任务时，多路ADC采集电路模块对应采集该SD NAND测试座100的测试数据，并进行相应处理后发送至主控单片机200，以实时反馈测试情况。根据SD NAND测试座的数量，如前述实施例所举例的16个SD NAND测试座，多路ADC采集电路模块可对应为16路ADC采集电路模块。
本实施例中，上位机400与主控单片机200之间双向通信，上位机400可向主控单片机200发送控制指令，比如测试指令、供电操作指令等。而主控单片机200则可向上位机400发送测试数据等，上位机400对测试数据进行分析、显示。可选地，上位机400为PC计算机，PC计算机与主控单片机200之间采用USB接口通信，PC计算机上对应具有测试软件，测试人员可通过测试软件的测试界面以执行测试操作、数据监控等。
在上位机的测试界面，可预先设置多个SD NAND测试座的测试顺序，以16个SDNAND测试座为例，16个SD NAND测试座按SD NAND测试座1、……、SD NAND测试座16排序显示，测试人员通过上位机进行测试控制时，可在测试界面片选16个SD NAND测试座，上位机向主控单片机下发测试指令之后，主控单片机按照按SD NAND测试座1、……、SD NAND测试座16的测试顺序控制16个SD NAND测试座依次执行测试任务。
SD NAND测试装置在测试时，通过主控单片机200向SD NAND测试座100发送测试指令，SD NAND测试座100根据测试指令以对其上所搭载的SD NAND进行测试，并且同时通过测试数据采集模块300采集SD NAND测试座100的测试数据，以实时检测SD NAND测试座100及其上SD NAND的测试情况。其中，在任意一个SD NAND测试完成测试之后，主控单片机200按预设测试顺序向下一个SD NAND测试座100发送测试指令，也即，多个SD NAND测试座100逐一执行测试任务，在上一个SD NAND测试座100执行完测试任务之后，下一个SD NAND测试座100方可开始执行测试任务。因此，在测试过程中，当出现测试异常的情况时，即可直接确定当前执行测试任务的SD NAND测试座100发生故障，并对其进行检修，从而无需对多个SDNAND测试座100进行逐一排查，检测效率高，避免影响测试进度。
在一些实施例中，参照图1，SD NAND测试装置还包括：
LDO稳压模块500，连接于上位机400与主控单片机200之间，且上位机400采用Type-C接口与LDO稳压模块500连接。
本实施例中，LDO稳压模块500作为一种线性稳压器，使用在其线性区域内运行的晶体管或FET，从应用的输入电压中减去超额的电压，产生经过调节的输出电压。上位机400向主控单片机200供电，通过LDO稳压模块500以进行调节，稳定输出工作电压至主控单片机200。比如，上位机400通过Type-C接口输出5V电压，经LDO稳压模块500调节至3.3V的工作电压以稳定输出至主控单片机200。
在一些实施例中，参照图1，SD NAND测试装置还包括：
级联模块600，与主控单片机200通信连接；
多路供电控制模块700，分别与级联模块600和多个SD NAND测试座100电性连接；
其中，LDO稳压模块500还分别与级联模块600和多路供电控制模块700连接。
本实施例中，主控单片机200发送供电控制指令，通过级联模块600进行信号转换，以转发至多路供电控制模块700，多路供电控制模块700根据供电控制指令以对SD NAND测试座100执行供电或断电操作。比如，当某一SD NAND测试座100执行测试任务出现测试异常时，主控单片机200发送断电的供电控制指令，经级联模块600转发至多路供电控制模块700，多路供电控制模块700对应控制该SD NAND测试座100断电以停止测试。可选地，主控单片机200采用IO接口与级联模块600连接，级联模块600采用IO接口与多路供电控制模块700连接。其中，LDO稳压模块500还调节上位机400的输出电压，以输出工作电压至级联模块600和多路供电控制模块700，进而使得多路供电控制模块700向各SD NAND测试座供电。比如，将上位机400输出的5V电压调节至3.3V的工作电压。
本发明还提出一种SD NAND测试方法，应用于如前述实施例记载的SD NAND测试装置，参照图2，SD NAND测试方法包括：
步骤S100：接收上电操作指令以启动开机，并于所述上位机的测试界面预先设置多个SD NAND测试座的测试顺序；
步骤S200：向SD NAND测试座100发送测试指令以使其启动测试；
步骤S300：在SD NAND测试座100完成测试任务之后，主控单片机200按预设测试顺序向下一个SD NAND测试座100发送测试指令，以此循环。
本实施例中所涉及的SD NAND测试装置的结构组成可参照前述实施例，在此不作复述。基于SD NAND测试装置，实施SD NAND测试方法的步骤S100~S300，具体为首先接收上电操作指令以启动开机，并于所述上位机的测试界面预先设置多个SD NAND测试座的测试顺序；然后向SD NAND测试座100发送测试指令以使其启动测试；并在SD NAND测试座100完成测试任务之后，主控单片机200按预设测试顺序向下一个SD NAND测试座100发送测试指令，以此循环。其中，在任意一个SD NAND测试完成测试之后，主控单片机200按预设测试顺序向下一个SD NAND测试座100发送测试指令，也即，多个SD NAND测试座100逐一执行测试任务，在上一个SD NAND测试座100执行完测试任务之后，下一个SD NAND测试座100方可开始执行测试任务。因此，在测试过程中，当出现测试异常的情况时，即可直接确定当前执行测试任务的SD NAND测试座100发生故障，并对其进行检修，从而无需对多个SD NAND测试座100进行逐一排查，故障检测效率高，可减小对测试进度的影响。
在一些实施例中，参照图3，步骤S200之后，SD NAND测试方法还包括：
步骤S400：若启动失败，判断失败次数是否超过预设次数；
步骤S500：若否，则向SD NAND测试座100发送CMD恢复指令以重新启动；
步骤S600：若是，则停止SD NAND测试座100的相应测试并对测试错误信息进行保存。
其中，预设次数可以根据实际情况自定义设置，比如三次。本实施例中，在启动失败且未超过预设次数时，随即重新启动，以进行重启测试，防止出现偶然性启动失败导致出现测试异常的误判，提高测试异常判定的精准性。并且，在确定测试异常时，停止SD NAND测试座100的相应测试并对测试错误信息进行保存，以便根据所保存的测试错误信息进行检修。
在一些实施例中，参照图4，步骤S200之后，SD NAND测试方法还包括：
步骤S700：若启动成功，SD NAND测试座100执行测试任务；
步骤S800：在待测试项完成预设项数时，判断是否仍有待测试项；
步骤S900：若是，则继续测试待测试项，直至全部待测试项测试完成；
步骤S1000：若否，则完成测试任务。
其中，预设项数可以根据实际情况自定义设置，比如五项。本实施例中，通过在待测试项完成预设项数时，判断是否仍有待测试项，并在仍有待测试项时，继续测试待测试项，直至全部待测试项测试完成，可防止漏掉待测试项未测，以实现对SD NAND的完整测试。
本发明还提出一种计算机可读存储介质，其中，所述计算机可读存储介质上存储有计算机程序，所述计算机程序被处理器执行时实现如前述SD NAND测试方法的步骤。
在本申请所提供的几个实施例中，应该理解到，所揭露的方法和装置，可以通过其它的方式实现。例如，以上所描述的装置实施例仅仅是示意性的，例如，模块的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个模块或组件可以结合或者可以集成到另一个装置，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，装置或模块的间接耦合或通信连接，可以是电性，机械或其它的形式。
作为分离部件说明的模块可以是或者也可以不是物理上分开的，作为模块显示的部件可以是或者也可以不是物理模块，即可以位于一个地方，或者也可以分布到多个网络模块上。可以根据实际的需要选择其中的部分或者全部模块来实现本实施例方案的目的。
另外，在本发明各个实施例中的各功能模块可以集成在一个处理模块中，也可以是各个模块单独物理存在，也可以两个或两个以上模块集成在一个模块中。上述集成的模块既可以采用硬件的形式实现，也可以采用软件功能模块的形式实现。
集成的模块如果以软件功能模块的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本发明的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的全部或部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机系统（可以是个人计算机，服务器，或者网络系统等）执行本发明各个实施例方法的全部或部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器（ROM，Read-Only Memory）、随机存取存储器（RAM，Random Access Memory）、磁碟或者光盘等各种可以存储程序代码的介质。
以上所述的仅为本发明的部分或优选实施例，无论是文字还是附图都不能因此限制本发明保护的范围，凡是在与本发明一个整体的构思下，利用本发明说明书及附图内容所作的等效结构变换，或直接/间接运用在其他相关的技术领域均包括在本发明保护的范围内。
Claims (7)
1.一种SD NAND测试装置，其特征在于，包括：
多个SD NAND测试座，用于分别搭载SD NAND并对所述SD NAND进行测试；
主控单片机，与多个所述SD NAND测试座采用SDIO总线通信连接，用于向所述SD NAND测试座发送测试指令；
测试数据采集模块，包括多路ADC采集电路模块，分别与多个所述SD NAND测试座和所述主控单片机通信连接，所述多路ADC采集电路模块用于采集所述SD NAND测试座的测试数据；
上位机，与所述主控单片机通信连接，所述上位机的测试界面可预先设置多个SD NAND测试座的测试顺序；
其中，在任意一个所述SD NAND测试座完成测试之后，所述主控单片机按预设测试顺序向下一个所述SD NAND测试座发送测试指令。
2.根据权利要求1所述的SD NAND测试装置，其特征在于，还包括：
LDO稳压模块，连接于所述上位机与所述主控单片机之间，且所述上位机采用Type-C接口与所述LDO稳压模块连接。
3.根据权利要求2所述的SD NAND测试装置，其特征在于，还包括：
级联模块，与所述主控单片机通信连接；
多路供电控制模块，分别与所述级联模块和多个所述SD NAND测试座电性连接；
其中，所述LDO稳压模块还分别与所述级联模块和所述多路供电控制模块连接。
4.一种SD NAND测试方法，应用于如权利要求1-3任一项所述的SD NAND测试装置，其特征在于，所述SD NAND测试方法包括：
接收上电操作指令以启动开机，并于所述上位机的测试界面预先设置多个SD NAND测试座的测试顺序；
向所述SD NAND测试座发送测试指令以使其启动测试；
在所述SD NAND测试座完成测试任务之后，所述主控单片机按预设测试顺序向下一个所述SD NAND测试座发送测试指令，以此循环。
5.根据权利要求4所述的SD NAND测试方法，其特征在于，所述向所述SD NAND测试座发送测试指令以使其启动测试的步骤之后，所述SD NAND测试方法还包括：
若启动失败，判断失败次数是否超过预设次数；
若否，则向所述SD NAND测试座发送CMD恢复指令以重新启动；
若是，则停止所述SD NAND测试座的相应测试并对测试错误信息进行保存。
6.根据权利要求4所述的SD NAND测试方法，其特征在于，所述向所述SD NAND测试座发送测试指令以使其启动测试的步骤之后，所述SD NAND测试方法还包括：
若启动成功，所述SD NAND测试座执行测试任务；
在待测试项完成预设项数时，判断是否仍有待测试项；
若是，则继续测试待测试项，直至全部待测试项测试完成；
若否，则完成测试任务。
7.一种计算机可读存储介质，其特征在于，所述计算机可读存储介质上存储有计算机程序，所述计算机程序被处理器执行时实现如权利要求4至6中任一项所述SD NAND测试方法的步骤。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310859930.1A CN116580758A (zh) | 2023-07-13 | 2023-07-13 | Sd nand测试装置、sd nand测试方法及计算机可读存储介质 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310859930.1A CN116580758A (zh) | 2023-07-13 | 2023-07-13 | Sd nand测试装置、sd nand测试方法及计算机可读存储介质 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN116580758A true CN116580758A (zh) | 2023-08-11 |
Family
ID=87534632
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310859930.1A Pending CN116580758A (zh) | 2023-07-13 | 2023-07-13 | Sd nand测试装置、sd nand测试方法及计算机可读存储介质 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116580758A (zh) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108519938A (zh) * | 2018-04-13 | 2018-09-11 | 珠海全志科技股份有限公司 | 存储芯片兼容性测试方法、系统和测试主机 |
| CN112612661A (zh) * | 2020-12-17 | 2021-04-06 | 海光信息技术股份有限公司 | 芯片系统级测试方法、装置及系统 |
| CN114333962A (zh) * | 2021-12-31 | 2022-04-12 | 成都博尔微晶科技有限公司 | 闪存芯片的测试方法、装置、系统、电子设备及存储介质 |
| CN114664369A (zh) * | 2022-02-14 | 2022-06-24 | 湖南艾科诺维科技有限公司 | 一种存储芯片测试方法及装置 |
| CN116106725A (zh) * | 2023-03-24 | 2023-05-12 | 大唐恩智浦半导体（徐州）有限公司 | 多芯片上电测试系统、方法、装置和电子设备 |
-
2023
- 2023-07-13 CN CN202310859930.1A patent/CN116580758A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108519938A (zh) * | 2018-04-13 | 2018-09-11 | 珠海全志科技股份有限公司 | 存储芯片兼容性测试方法、系统和测试主机 |
| CN112612661A (zh) * | 2020-12-17 | 2021-04-06 | 海光信息技术股份有限公司 | 芯片系统级测试方法、装置及系统 |
| CN114333962A (zh) * | 2021-12-31 | 2022-04-12 | 成都博尔微晶科技有限公司 | 闪存芯片的测试方法、装置、系统、电子设备及存储介质 |
| CN114664369A (zh) * | 2022-02-14 | 2022-06-24 | 湖南艾科诺维科技有限公司 | 一种存储芯片测试方法及装置 |
| CN116106725A (zh) * | 2023-03-24 | 2023-05-12 | 大唐恩智浦半导体（徐州）有限公司 | 多芯片上电测试系统、方法、装置和电子设备 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN108519938B (zh) | 存储芯片兼容性测试方法、系统和测试主机 | |
| CN106055438B (zh) | 一种快速定位主板上内存条异常的方法及系统 | |
| CN107797050B (zh) | 一种定位服务器主板上电时序状态异常的方法 | |
| US20080133165A1 (en) | Test apparatus and device interface | |
| CN115128429A (zh) | 芯片的测试系统及其测试方法 | |
| CN110930538A (zh) | 车辆可视化故障信息的方法和系统 | |
| CN106936496B (zh) | 多个iic通信设备热插拔装置 | |
| CN110825547B (zh) | 一种基于smbus的pcie卡异常恢复装置及方法 | |
| CN116580758A (zh) | Sd nand测试装置、sd nand测试方法及计算机可读存储介质 | |
| CN113204456A (zh) | 一种服务器vpp接口的测试方法、治具、装置及设备 | |
| CN210721440U (zh) | 一种pcie卡异常恢复装置及pcie卡、pcie扩展系统 | |
| CN109003646B (zh) | 一种数据处理方法及单片机 | |
| CN111459730A (zh) | 一种Whitley平台下PCH端参数的调整方法及系统 | |
| CN114113977A (zh) | 一种电路板的rtc电路自动检测方法及系统 | |
| CN102541705A (zh) | 计算机的测试方法和工装板 | |
| CN113012410B (zh) | 一种晶圆测试预警方法 | |
| CN115420918A (zh) | 一种多端子复杂线缆自动测试的装置及方法 | |
| CN112748354B (zh) | 一种服务器电源的连接测试方法和系统 | |
| CN219871510U (zh) | 一种电池包的测试装置 | |
| CN111856198A (zh) | 一种待测设备批量测试方法 | |
| CN108241117B (zh) | 用于测试半导体组件之系统及方法 | |
| CN114328044B (zh) | 一种AIC+box拓扑的测试方法、装置和系统 | |
| CN219832197U (zh) | 闪存存储芯片测试装置 | |
| CN211554926U (zh) | 一种服务器测试终端 | |
| US11797375B2 (en) | System for debugging server startup sequence in debugging method applied in server |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |