CN116579281A - 一种6-输入查找表、现场可编程门阵列和电子设备 - Google Patents
一种6-输入查找表、现场可编程门阵列和电子设备 Download PDFInfo
- Publication number
- CN116579281A CN116579281A CN202310563975.4A CN202310563975A CN116579281A CN 116579281 A CN116579281 A CN 116579281A CN 202310563975 A CN202310563975 A CN 202310563975A CN 116579281 A CN116579281 A CN 116579281A
- Authority
- CN
- China
- Prior art keywords
- input
- port
- input port
- lut
- lookup table
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 4
- 230000007547 defect Effects 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 101100412394 Drosophila melanogaster Reg-2 gene Proteins 0.000 description 1
- 101001044053 Mus musculus Lithostathine-1 Proteins 0.000 description 1
- 101000581817 Rattus norvegicus Regenerating islet-derived protein 3-alpha Proteins 0.000 description 1
- 238000012938 design process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000012806 monitoring device Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/34—Circuit design for reconfigurable circuits, e.g. field programmable gate arrays [FPGA] or programmable logic devices [PLD]
- G06F30/343—Logical level
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/32—Circuit design at the digital level
- G06F30/327—Logic synthesis; Behaviour synthesis, e.g. mapping logic, HDL to netlist, high-level language to RTL or netlist
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Logic Circuits (AREA)
Abstract
一种6‑输入查找表、现场可编程门阵列和电子设备。6‑输入LUT 200可以分成两个完全独立的输入LUT，充分的利用每一个输入端口，提高输入端口的利用率。同时，6‑输入LUT 200可以分成1‑输入LUT、2‑输入LUT、3‑输入LUT、4‑输入LUT和5‑输入LUT，可以提高6‑输入LUT 200的应用场景。
Description
技术领域
本发明涉及集成电路技术领域，尤其涉及一种6-输入查找表、现场可编程门阵列和电子设备。
背景技术
现场可编程门阵列(field programmable gate array，FPGA)芯片是一种在可编程阵列逻辑(programmable array logic，PAL)、通用阵列逻辑(generic array logic，GAL)、复杂可编程逻辑器件(complex programmable logic device，CPLD)等可编程器件的基础上进一步发展的产物。FPGA芯片可以作为专用集成电路(application specificintegrated circuit，ASIC)领域中的一种半定制电路而出现的。FPGA芯片不仅可以解决定制电路的不足，还可以克服原有可编程器件门电路数有限的缺点。
FPGA芯片设计过程中，在综合布局阶段会将FPGA芯片的硬件描述语言设计的电路编译为由基本逻辑单元连接而成的逻辑网表。逻辑网表是由各类寄存器REG(register)和多个输入查找表(look-up table，LUT)组成。在实现布线阶段中，程序会将逻辑网表分配到芯片上实际存在的门电路上，并确定它们的连接路径。
通常情况下，FPGA芯片包括多个可编程逻辑模块(programmable logic block，PLB)。PLB包括设定数量的逻辑区(logic parcel，LP)。每个LP包括设定数量的LUT、REG、加法器(adder，ADD)和多路选择器(multiplexer，MUX)。FPGA芯片在布局阶段中，以PLB为一个独立的单元，使得逻辑映射的信号不仅可以来源于PLB内部，还可以来源于PLB外部的输入信号。由于每个LP对外部的输入信号进行布线的资源是有限的，往往需要再重新寻找新的LP进行布局，这样会造成新的LP的LUT、REG等资源的浪费。
发明内容
为了解决上述的问题，本申请的实施例中提供了一种6-输入查找表，6-输入LUT200可以分成两个完全独立的输入LUT，充分的利用每一个输入端口，提高输入端口的利用率。同时，6-输入LUT 200可以分成1-输入LUT、2-输入LUT、3-输入LUT、4-输入LUT和5-输入LUT，可以提高6-输入LUT 200的应用场景。另外，本申请还提供了与该6-输入查找表对应的现场可编程门阵列和电子设备。
为此，本申请的实施例中采用如下技术方案：
第一方面，本申请实施例提供一种6-输入查找表，包括：第一输入端口F1、第二输入端口F2、第三输入端口F3、第四输入端口F4、第五输入端口F5、第六输入端口F6、控制信号输入端口LUT6_EN、第一输出端口O1、第二输出端口O2、第一5-输入查找表210-1、第二5-输入查找表210-2、第一选择器220-1、第二选择器220-2和LUT6开关控制器230，所述第一5-输入查找表的五个输入端口分别与所述第一选择器的输出端口、所述第二输入端口、所述第三输入端口、所述第四输入端口和所述第五输入端口连接；所述第一5-输入查找表的输出端口与所述第二选择器的第一输入端口连接；所述第二5-输入查找表的五个输入端口分别与所述第一输入端口、所述第二输入端口、所述第三输入端口、所述第四输入端口和所述第五输入端口连接；所述第二5-输入查找表的输出端口与所述第二选择器的第二输入端口连接；所述第六输入端口分别与所述第一选择器的第一输入端口和所述LUT6开关控制器的第一端口连接；所述第一输入端口与所述第一选择器的第二输入端口连接；所述信号输入端口分别与所述第一选择器的控制端口和所述LUT6开关控制器的第二端口连接；所述LUT6开关控制器的输出端口与所述第二选择器的控制端口连接；所述第一输出端口与所述第一选择器的输出端口连接；所述第二输出端口与所述第二5-输入查找表的输出端口连接。
在一种实施方式中，所述LUT6开关控制器(230)，具体用于在控制信号输入端口为高电平时，输出所述第六输入端口的电信号；以及在控制信号输入端口为低电平时，输出所述控制信号输入端口的电信号。
在一种实施方式中，所述控制信号输入端口输入低电平时，所述6-输入查找表构成两个3-输入LUT。
在一种实施方式中，所述控制信号输入端口输入高电平、所述第六输入端口输入低电平时，所述6-输入查找表构成一个2-输入LUT和一个4-输入LUT。
在一种实施方式中，所述控制信号输入端口输入高电平、所述第六输入端口输入高电平时，所述6-输入查找表构成一个1-输入LUT和一个5-输入LUT。
第二方面，本申请实施例提供一种现场可编程门阵列，包括：至少一个控制器，至少一个如第一方面各个可能实现的6-输入查找表，所述6-输入查找表的第一输入端口F1、第二输入端口F2、第三输入端口F3、第四输入端口F4、第五输入端口F5、第六输入端口F6和控制信号输入端口LUT6_EN分别与所述至少一个控制器连接，用于接收电信号。
第三方面，本申请实施例提供一种电子设备，包括：至少一个执行器件，至少一个如第一方面各个可能实现的现场可编程门阵列，分别与所述至少一个执行器件连接，用于发送控制指令，让所述至少一个执行器件工作。
附图说明
下面对实施例或现有技术描述中所需使用的附图作简单地介绍。
图1为本申请实施例中提供的一种FPGA的结构示意图；
图2为本申请实施例中提供的一种6-输入LUT的结构示意图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行描述。
本文中术语“和/或”，是一种描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B这三种情况。本文中符号“/”表示关联对象是或者的关系，例如A/B表示A或者B。
本文中的说明书和权利要求书中的术语“第一”和“第二”等是用于区别不同的对象，而不是用于描述对象的特定顺序。例如，第一响应消息和第二响应消息等是用于区别不同的响应消息，而不是用于描述响应消息的特定顺序。
在本申请实施例中，“示例性的”或者“例如”等词用于表示作例子、例证或说明。本申请实施例中被描述为“示例性的”或者“例如”的任何实施例或设计方案不应被解释为比其它实施例或设计方案更优选或更具优势。确切而言，使用“示例性的”或者“例如”等词旨在以具体方式呈现相关概念。
在本申请实施例的描述中，除非另有说明，“多个”的含义是指两个或者两个以上，例如，多个处理单元是指两个或者两个以上的处理单元等；多个元件是指两个或者两个以上的元件等。
FPGA芯片一般包括多个PLB。多个PLB一般以N×M的矩形阵列排列。N和M均为大于等于1的正整数。每个PLB可以包括多个LP。每个LP包括多个LUT、多个REG、多个ADD和多个多路MUX。FPGA芯片没有门电路的硬件结构，可以通过LUT的结构实现所有门电路的效果。
LUT本质上是一个随机存取存储器(random access memory，RAM)。数据可以事先写入RAM中，每当输入一个信号就等于输入一个地址进行查表，找出地址对应的内容，然后输出。LUT可以实现与门、或门、非门、加减法等各种组合逻辑。
LUT可以根据输入端口的数量，分成1-输入LUT、2-输入LUT、3-输入LUT、4-输入LUT、5-输入LUT、6-输入LUT等。LUT可以根据内部设计的逻辑电路，将多个输入端口转换成其它数量的输出端口。其中，输入端口是指LUT的数据输入端口。输出端口是指LUT的数据输出端口。
图1为本申请实施例中提供的一种FPGA芯片的结构示意图。如图1所示，本申请实施例提供了一种FPGA芯片100，该FPGA芯片100包括2个6-输入LUT、4个REG和4个多路MUX。
6-输入LUT 1的6个输入端口与FPGA芯片100的6个输入端连接。6-输入LUT 1的一个输出端口O1与MUX 1的一个输入端口连接，6-输入LUT 1的另一个输出端口O2与MUX 2的一个输入端口连接。FPGA芯片100的一个外部输入连接线bypass1分别与MUX 1的另一个输入端口和MUX 2的另一个输入端口连接。MUX 1的输出端口通过REG 1输出。MUX 2的输出端口通过REG 2输出。
同理，6-输入LUT 2的6个输入端口与FPGA芯片100的6个输入端连接。6-输入LUT 2的一个输出端口O1与MUX 3的一个输入端口连接，6-输入LUT 2的另一个输出端口O2与MUX4的一个输入端口连接。FPGA芯片100的另一个外部输入连接线bypass2分别与MUX 3的另一个输入端口和MUX 4的另一个输入端口连接。MUX 3的输出端口通过REG 3输出。MUX 4的输出端口通过REG 4输出。
本申请实施例中，FPGA芯片1003利用两个6-输入LUT，可以充分利用PLB内部的端口资源。在REG有外部信号驱动，且外部信号的输入端发生布线冲突时，判断LUT实际使用的输入端口数的个数。在至少一个LUT的输入端口和输出端口都有悬空的情况下，可以将LUT任一悬空的输入端口和任一悬空的输出端口转化为REG外部信号的布线资源使用，以实现减少需要重新布局的LP的数量，使布局结果更加紧凑，使用面积更小。
需要特别说明的是，图1所示的FPGA芯片100的结构仅为一个实施例，可以想到的是，本申请实时包括的FPGA芯片100的结构还可以为其它结构，只需要FPGA芯片100包括6-输入LUT，均在本申请保护范围内。
图2为本申请实施例中提供的一种6-输入LUT的结构示意图。如图2所示，6-输入LUT 200包括两个5-输入LUT 210、两个MUX 220和一个LUT6开关控制器230。两个5-输入LUT210分别为5-输入LUT 210-1和5-输入LUT 210-2。两个MUX 220分别为MUX 220-1和MUX220-2。
输入端口F1与5-输入LUT 210-2的输入端口I1连接。输入端口F2与5-输入LUT210-2的输入端口I2连接。输入端口F3与5-输入LUT 210-2的输入端口I3连接。输入端口F4与5-输入LUT 210-2的输入端口I4连接。输入端口F5与5-输入LUT 210-2的输入端口I5连接。5-输入LUT 210-2的输出端口与6-输入LUT 200的输出端口O1连接。
输入端口F1和输入端口F6分别与MUX 220-1的两个输入端口连接。MUX 220-1的输出端口与5-输入LUT 210-1的输入端口I1连接。输入端口F2与5-输入LUT 210-2的输入端口I2连接。输入端口F2与5-输入LUT 210-1的输入端口I2连接。输入端口F3与5-输入LUT 210-1的输入端口I3连接。输入端口F4与5-输入LUT 210-1的输入端口I4连接。输入端口F5与5-输入LUT 210-1的输入端口I5连接。MUX 220-2的两个输入端口分别与5-输入LUT 210-1的输出端口和5-输入LUT 210-2的输出端口连接。MUX 220-2的两个输出端口与6-输入LUT200的输出端口O2连接。
LUT6开关控制器230的一个输入端口与输入端口F6连接。LUT6开关控制器230的另一个输入端口与6-输入LUT 200的控制信号输入端口LUT6_EN连接。LUT6开关控制器230的输出端口与MUX 220-2的控制端口连接。6-输入LUT 200的控制信号输入端口LUT6_EN与MUX220-1的控制端口连接。
本申请实施例中，5-输入LUT 210-1可以通过MUX 220-1的输出端口、输入端口F2、输入端口F3、输入端口F4和输入端口F5，构成一个独立的5-输入LUT。5-输入LUT 210-1可以通过输入端口F1、输入端口F2、输入端口F3、输入端口F4和输入端口F5，构成一个独立的5-输入LUT。为了方便描述，与MUX 220的“0”端口连接简写为0，与MUX 220的“1”端口连接简写为1。
MUX 220-1的一个输入端口与输入端口F1连接，另一个输入端口与输入端口F6连接。MUX 220-1的控制端口在接收到控制信号后，可以选择输出输入端口F1的数据，或者输出输入端口F6的数据。示例性地，输入端口F6与MUX 220-1的“0”端口连接。输入端口F1与MUX 220-1的“1”端口连接。“0”表示低电平。“1”表示高电平。
LUT6开关控制器230的一个输入端口与输入端口F6连接，另一个输入端口与6-输入LUT 200的控制信号输入端口LUT6_EN连接。本申请实施例中，当6-输入LUT 200的控制信号输入端口LUT6_EN输入高电平时，LUT6开关控制器230输出输入端口F6的电信号。当6-输入LUT 200的控制信号输入端口LUT6_EN输入低电平时，LUT6开关控制器230输出控制信号输入端口LUT6_EN的电信号。
在一个实施例中，6-输入LUT 200的控制信号输入端口LUT6_EN输入高电平时，LUT6开关控制器230可以让输入端口F6的电信号直接连接到第二选择器220-2的控制端口。在另一个实施例中，6-输入LUT 200的控制信号输入端口LUT6_EN输入低电平时，LUT6开关控制器230输出低电平。也即，LUT6开关控制器230没有输出。
MUX 220-2的一个输入端口与5-输入LUT 210-1的输出端口连接，另一个输入端口与5-输入LUT 210-2的输出端口连接。MUX 220-1的控制端口在接收到门230输出的控制信号后，可以选择输出5-输入LUT 210-1的输出端口的数据，或者输出5-输入LUT 210-1的输出端口的数据。示例性地，5-输入LUT 210-1的输出端口与MUX 220-2的“0”端口连接。5-输入LUT 210-2的输出端口与MUX 220-2的“1”端口连接。
本申请实施例中，当6-输入LUT 200的控制信号输入端口LUT6_EN输入“0”时，MUX220-1的输出端口输出“0”，MUX 220-2的输出端口输出“0”。此时，6-输入LUT 200的工作模式为两个3输入的逻辑，构成两个3-输入LUT。其中，一个3-输入LUT的输入端口为输入端口F1、输入端口F2和输入端口F3。另一个3-输入LUT的输入端口为输入端口F4、输入端口F5和输入端口F6。
当6-输入LUT 200的控制信号输入端口LUT6_EN输入“1”、以及输入端口F6输入“0”时，MUX 220-1的输出端口输出“1”，MUX 220-2的输出端口输出“0”。此时，6-输入LUT 200的工作模式为一个2输入的逻辑和一个4输入的逻辑，构成一个2-输入LUT和一个4-输入LUT。其中，一个2-输入LUT的输入端口为输入端口F1和输入端口F2。另一个3-输入LUT的输入端口为输入端口F3、输入端口F4、输入端口F5和输入端口F6。
当6-输入LUT 200的控制信号输入端口LUT6_EN输入“1”、以及输入端口F6输入“1”时，MUX 220-1的输出端口输出“1”，MUX 220-2的输出端口输出“1”。此时，6-输入LUT 200的工作模式为一个1输入的逻辑和一个2输入的逻辑，构成一个1-输入LUT和一个5-输入LUT。其中，一个1-输入LUT的输入端口为输入端口F1。另一个5-输入LUT的输入端口为输入端口F2、输入端口F3、输入端口F4、输入端口F5和输入端口F6。
本申请实施例中，6-输入LUT 200可以在不增加逻辑输入端口的前提下，利用控制信号输入端口LUT6_EN输入的信号，可以将6-输入LUT 200分成两个完全独立的输入LUT。6-输入LUT 200可以充分的利用每一个输入端口，提高输入端口的利用率。同时，6-输入LUT200可以分成1-输入LUT、2-输入LUT、3-输入LUT、4-输入LUT和5-输入LUT，可以提高6-输入LUT 200的应用场景。
本申请实施例提供一种FPGA，该FPGA包括至少一个6-输入LUT。6-输入LUT可以为如图2示的6-输入LUT 200。由于FPGA包括如图2所示的6-输入LUT 200，所以FPGA具有6-输入LUT 200的所有或至少部分优点。
本申请实施例提供一种电子设备，该电子设备包括至少一个FPGA。FPGA可以为如图1所示的FPGA 100。由于电子设备包括如图1所示的FPGA 100，所以电子设备具有FPGA100的所有或至少部分优点。其中，电子设备可以为服务器、计算设备、电动汽车、电视机、监控设备等。
本申请实施例提供的FPGA的各个器件的数量、各个器件的连接关系、各个器件的种类、各个器件的形状等不限于上述实施例，凡在本申请原理下实现的技术方案均在本方案保护范围之内。说明书中任何的一个或多个实施例或图示，以适合的方式结合的技术方案均在本方案保护范围之内。
本申请实施例提供的电子设备的各个器件的数量、各个器件的连接关系、各个器件的种类、各个器件的形状等不限于上述实施例，凡在本申请原理下实现的技术方案均在本方案保护范围之内。说明书中任何的一个或多个实施例或图示，以适合的方式结合的技术方案均在本方案保护范围之内。
最后说明的是，以上实施例仅用以说明本申请的技术方案。本领域的普通技术人员应当理解，尽管参照前述实施例对本申请进行了详细的说明，其依然可以对前述各实施例中所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换。而这些修改或替换，并不使相应技术方案的本质脱离本申请各实施例中技术方案的精神和范围。
Claims (7)
1.一种6-输入查找表，其特征在于，包括：第一输入端口(F1)、第二输入端口(F2)、第三输入端口(F3)、第四输入端口(F4)、第五输入端口(F5)、第六输入端口(F6)、控制信号输入端口(LUT6_EN)、第一输出端口(O1)、第二输出端口(O2)、第一5-输入查找表(210-1)、第二5-输入查找表(210-2)、第一选择器(220-1)、第二选择器(220-2)和LUT6开关控制器(230)，
所述第一5-输入查找表的五个输入端口分别与所述第一选择器的输出端口、所述第二输入端口、所述第三输入端口、所述第四输入端口和所述第五输入端口连接；所述第一5-输入查找表的输出端口与所述第二选择器的第一输入端口连接；
所述第二5-输入查找表的五个输入端口分别与所述第一输入端口、所述第二输入端口、所述第三输入端口、所述第四输入端口和所述第五输入端口连接；所述第二5-输入查找表的输出端口与所述第二选择器的第二输入端口连接；
所述第六输入端口分别与所述第一选择器的第一输入端口和所述LUT6开关控制器的第一端口连接；所述第一输入端口与所述第一选择器的第二输入端口连接；
所述信号输入端口分别与所述第一选择器的控制端口和所述LUT6开关控制器的第二端口连接；所述LUT6开关控制器的输出端口与所述第二选择器的控制端口连接；
所述第一输出端口与所述第一选择器的输出端口连接；所述第二输出端口与所述第二5-输入查找表的输出端口连接。
2.根据权利要求1所述的6-输入查找表，其特征在于，所述LUT6开关控制器(230)，具体用于在控制信号输入端口为高电平时，输出所述第六输入端口的电信号；以及在控制信号输入端口为低电平时，输出所述控制信号输入端口的电信号。
3.根据权利要求1或2所述的6-输入查找表，其特征在于，所述控制信号输入端口输入低电平时，所述6-输入查找表构成两个3-输入LUT。
4.根据权利要求1或2所述的6-输入查找表，其特征在于，所述控制信号输入端口输入高电平、所述第六输入端口输入低电平时，所述6-输入查找表构成一个2-输入LUT和一个4-输入LUT。
5.根据权利要求1或2所述的6-输入查找表，其特征在于，所述控制信号输入端口输入高电平、所述第六输入端口输入高电平时，所述6-输入查找表构成一个1-输入LUT和一个5-输入LUT。
6.一种现场可编程门阵列，其特征在于，包括：
至少一个控制器，
至少一个如权利要求1-5任意一项所述的6-输入查找表，所述6-输入查找表的第一输入端口(F1)、第二输入端口(F2)、第三输入端口(F3)、第四输入端口(F4)、第五输入端口(F5)、第六输入端口(F6)和控制信号输入端口(LUT6_EN)分别与所述至少一个控制器连接，用于接收电信号。
7.一种电子设备，其特征在于，包括：
至少一个执行器件，
至少一个如权利要求1-5任意一项所述的现场可编程门阵列，分别与所述至少一个执行器件连接，用于发送控制指令，让所述至少一个执行器件工作。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310563975.4A CN116579281A (zh) | 2023-05-18 | 2023-05-18 | 一种6-输入查找表、现场可编程门阵列和电子设备 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310563975.4A CN116579281A (zh) | 2023-05-18 | 2023-05-18 | 一种6-输入查找表、现场可编程门阵列和电子设备 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN116579281A true CN116579281A (zh) | 2023-08-11 |
Family
ID=87535495
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310563975.4A Pending CN116579281A (zh) | 2023-05-18 | 2023-05-18 | 一种6-输入查找表、现场可编程门阵列和电子设备 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116579281A (zh) |
-
2023
- 2023-05-18 CN CN202310563975.4A patent/CN116579281A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7358761B1 (en) | Versatile multiplexer-structures in programmable logic using serial chaining and novel selection schemes | |
| KR101058468B1 (ko) | 집적 회로용의 재구성 가능한 로직 패브릭과, 재구성 가능한 로직 패브릭을 구성하기 위한 시스템 및 방법 | |
| US6271680B1 (en) | Logic element for a programmable logic integrated circuit | |
| US6130553A (en) | Programmable function block | |
| US6747480B1 (en) | Programmable logic devices with bidirect ional cascades | |
| US6384625B1 (en) | Programmable logic devices with enhanced multiplexing capabilities | |
| US20170371824A1 (en) | Bus sharing scheme | |
| US20050289327A1 (en) | Reconfigurable processor and semiconductor device | |
| US7253660B1 (en) | Multiplexing device including a hardwired multiplexer in a programmable logic device | |
| CN116579281A (zh) | 一种6-输入查找表、现场可编程门阵列和电子设备 | |
| US20160315620A1 (en) | An extensible and configurable logic element, and an fpga device | |
| CN106649905B (zh) | 一种利用进位链的工艺映射方法 | |
| US20040017221A1 (en) | Field programmable device | |
| US10855283B2 (en) | Routing network for reconfigurable circuit | |
| CN114253206B (zh) | 可编程逻辑器件的透传结构及可编程逻辑器件 | |
| US7443846B1 (en) | Implementation of a multiplexer in integrated circuitry | |
| JP5918568B2 (ja) | 論理モジュール | |
| KR20130066267A (ko) | 필드 프로그래머블 게이트 어레이의 스위치 블록 회로 | |
| JP3471628B2 (ja) | 書き換え可能な論理回路およびラッチ回路 | |
| CN117094264A (zh) | 增加端口连接布通率的集成电路 | |
| JP2008017113A (ja) | 半導体集積回路 | |
| WO2002069498A2 (en) | Rapid single flux quantum programmable gate array | |
| JP4564227B2 (ja) | 機能可変情報処理装置 | |
| CN116069721A (zh) | 一种可编程逻辑单元结构 | |
| GB2495543A (en) | An arrangement for routing requests |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |