CN116566176B - 一种功率管的驱动方法和功率管驱动电路 - Google Patents

Abstract

本发明公开一种功率管的驱动方法和功率管驱动电路，该驱动方法可采用常规BCD工艺设计，输出驱动电压为0~20V的方波信号，用于外置MOS管驱动电路。该方法采用的驱动电路包括：浮动源和浮动地模块、高压PMOS模块、高压NMOS模块、控制模块、以及与高压PMOS模块连接的电源轨BS和与高压NMOS模块连接地轨LX，所述高压PMOS模块包括高压PMOS管和高压PMOS控制电路，所述高压NMOS模块包括高压NMOS管和高压NMOS控制电路。

Description

一种功率管的驱动方法和功率管驱动电路

技术领域

本发明属于电子电路技术领域，具体涉及一种功率管的驱动方法和功率管驱动电路。

背景技术

DCDC（直流转直流）变换器一般是通过反复开通关断功率MOS开关，把输入直流电压转换成高频方波电压，再通过LC滤波变为直流输出电压。变换器一般由控制芯片、电感线圈、二极管、外围电容电阻等构成。通过采样输出电压信号反馈至芯片内部进行环路调节，控制开关的占空比，达到稳定输出电压的目的。为了简化外围设计和PCB面积等，低压小功率变换器的功率MOS开关大多数情况下都集成于控制芯片内部，而高压大功率变换器由于输入电压高、高压BCD工艺不成熟、系统散热等原因，多数是用控制器和外置功率管实现的，该功率管采用外置高阈值MOS管，一般指阈值电压大于3V的MOS管。其阈值电压一般情况下与耐压有关，以一般的外置高阈值NMOS为例，耐压200V以内的阈值电压一般为2-4V，耐压200V以上的阈值电压一般为3-5V。通常要实现功率NMOS完全导通并且性能处于最优状态所需的栅源电压（VGS）为10V左右。

采用传统常规集成电路工艺形成的CMOS驱动电路如图1所示，其中VDD是驱动电路的电源电压，最高5.5V。电路通过检测输出级PMOS和NMOS的栅极电压信号，反馈至最初输入的与非门和或非门开始实现死区时间控制，防止PMOS和NMOS共通。对该常规CMOS驱动电路的电路原理进行如下分析，假设输入信号IN初始是低状态，OUT也为低。当输入信号IN从低变高时，NOR1输出低，经过INV3和INV4缓冲之后输出低电平关断MN1；MN1的栅极信号变低后通过INV6变高，与输入信号IN一起经过NAND1之后变低，在经过INV1和INV2缓冲之后输出低电平开通MP1，输出OUT信号变高，先关断MN1再开通MP1的过程实现了死区控制。IN从高变低的过程也可以同理分析。死区时间可以如下式计算所得：

式中，表示输出信号OUT从底变高的死区时间，/>表示输出信号OUT从高变低的死区时间，/>表示反相器/>的延迟时间，/>表示与非门/>的延迟时间，/>表示或非门/>的延迟时间。

由于常规的CMOS器件最高工作电压只有5.5V，因此输出信号的电压最高也只能在5.5V。因此，采用常规CMOS驱动电路只能输出电压为0到5.5V的方波信号，常规CMOS驱动电路只能驱动阈值电压较低（几十V耐压）的功率NMOS。对于耐压100V或200V以上功率NMOS，此电路无法驱动。因此无法满足高输入电压DCDC电路的要求。

而选用厚栅CMOS工艺，可以使得输出信号的电压达15V，但厚栅CMOS工艺会大大提高控制芯片成本。

当前某些集成电路工艺线可在常规CMOS工艺的基础上不改动工艺流程，只改动某些氧化层厚度可以提高CMOS器件的栅源耐压，将最高工作电压推高到7.5V。其驱动电路原理图如图2所示，驱动电路的电源电压VDD最高可以接7.5V。电路通过检测输出级PMOS和NMOS的栅极电压信号反馈至最初输入的与非门和或非门开始实现死区时间控制，防止PMOS和NMOS共通。相比常规CMOS工艺驱动电路，耐压提高到7.5V。使用这种工艺设计的CMOS驱动电路可以驱动200V以上的高耐压功率NMOS，可以满足高输入电压DCDC电路的要求。但是大部分高耐压功率NMOS的栅源电压要达到10V左右才能工作最优性能状态下。因此这种驱动电路方式实现的DCDC变换器的功率NMOS在开态下的导通电阻较大，造成电源效率偏低。

发明内容

为解决现有技术中存在的问题，本发明提供一种功率管的驱动方法，该驱动方法采用常规BCD工艺设计，可输出0~20V的方波信号，适用于外置MOS管驱动电路。

本发明的另一目的在于提供一种功率管驱动电路。

本发明还提供一种芯片，以及一种变换器。

本发明的具体技术方案如下：

一种功率管的驱动方法，采用的功率管驱动电路包括：浮动源和浮动地模块、高压PMOS模块、高压NMOS模块、控制模块、以及与高压PMOS模块连接的电源轨BS和与高压NMOS模块连接地轨LX，所述高压PMOS模块包括高压PMOS管和高压PMOS控制电路，所述高压NMOS模块包括高压NMOS管和高压NMOS控制电路；驱动方法包括，

浮动源和浮动地模块向高压PMOS控制电路输出一路浮动地电压作为电源轨BS的相对地，并向高压NMOS模块输出一路浮动源电压作为地轨LX的相对电源；

控制模块产生驱动信号和死区控制信号，控制高压PMOS管和高压NMOS管的导通与关断；当高压PMOS管导通时，驱动电路输出的驱动信号与地轨LX的相对压差为BS-LX，BS-LX为5~20V；当高压NMOS管导通时，驱动电路输出的驱动信号与地轨LX的相对压差为0。

本发明进一步设计在于，电源轨BS与浮动地的相对压差等于浮动源与地轨LX的相对压差，二者相对压差均为2~5.5V；所述地轨LX与功率管的源极电位相等。

一种功率管驱动电路，包括浮动源和浮动地模块、高压PMOS模块、高压NMOS模块、控制模块、以及电源轨BS和地轨LX，电源轨BS连接高压PMOS模块，地轨LX连接高压NMOS模块；高压PMOS模块包括高压PMOS管和高压PMOS控制电路；高压NMOS模块包括高压NMOS管和高压NMOS控制电路；高压PMOS管的漏极和高压NMOS管的漏极相连输出驱动信号至功率管的栅极，驱动信号与地轨LX的相对压差为BS-LX或0，BS-LX为5-20V；所述地轨LX与功率管的源极电位相等；浮动源和浮动地模块，至少输出一路浮动地电压接至高压PMOS模块，电源轨BS和浮动地之间电压差为2~5.5V；至少输出一路浮动源电压接至高压NMOS模块，浮动源电压与地轨LX之间电压差为2~5.5V。

本发明进一步设计在于，所述控制模块包括PWM信号单元、电平位移单元和死区时间控制单元；所述PWM信号单元的一路输出信号经电平位移单元、高压PMOS控制电路至高压PMOS管的栅极；另一路输出信号经另一电平位移单元、高压NMOS控制电路至高压NMOS管的栅极；死区时间控制单元的信号输入端分别连接高压PMOS管和高压NMOS管的栅极，信号输出端分别连接高压PMOS控制电路和高压NMOS控制电路。

本发明进一步设计在于，所述浮动源和浮动地模块，包括第一源随器MN1和第二源随器MP1，第一源随器MN1栅极分别与电流源I1和第一稳压电路连接，第一稳压电路由第一保持电容C1和反接的第一二极管D1并联组成，第一源随器MN1源极连接第二保持电容C2并输出浮动源LBIAS；第二源随器MP1栅极分别与电流沉I2和第二稳压电路连接，第二稳压电路由第二保持电容C3和反接的第二二极管D2并联组成，第二源随器MP1源极连接第四保持电容C4并输出浮动地HBIAS。

本发明进一步设计在于，所述电平位移单元设有两路，第一路电平位移单元将电源轨VDD和地轨GND之间的PWM控制信号，转换成电源轨BS和浮动地HBIAS之间的控制信号AIN至高压PMOS控制电路；第二路电平位移单元将电源轨VDD和地轨GND之间的PWM控制信号转换成浮动源LBIAS和地轨LX之间的控制信号BIN至高压NMOS控制电路。

本发明进一步设计在于，所述死区时间控制单元包括第一至第七反相器INV1~INV7、NMOS管、PMOS管、第一至第四电阻R1~R4；所述高压PMOS控制电路输出的信号A通过第三至第五反向器INV3、INV4、INV5，第三电阻R3、第四电阻R4和PMOS管输出信号AOFF，作为死区时间控制单元的一路输出信号；所述高压NMOS控制电路输出的信号B通过第一反相器INV1、第二反相器INV2、第六反相器INV6、第七反相器INV7，第一电阻R1、第二电阻R2和NMOS管输出信号BOFF，作为死区时间控制单元的另一路输出信号。

本发明进一步设计在于，所述高压PMOS控制电路包括第一与非门NAND1、第二与非门NAND2、或非门NOR1、第一至第六反相器INV1~INV6、PMOS管和NMOS管；

电平位移单元输出的电源轨BS和浮动地HBIAS之间的控制信号AIN和死区时间控制单元的输出信号BOFF共同输入第二与非门NAND2后，第二与非门NAND2的一路输出与第六反相器INV6的输出信号（反馈的NMOS管栅极信号）共同输入第一与非门NAND1，再经反相器INV1和INV2，输出分两路，一路连接PMOS管栅极，另一路作为反相器INV5的输入；第二与非门NAND2的另一路输出与第五反相器INV5的输出信号（反馈的PMOS管栅极信号）共同输入或非门NOR1，再经第四反相器INV3和第五反相器INV4，输出分两路，一路连接NMOS管栅极，另一路作为第六反相器INV6的输入；PMOS管漏极和NMOS管漏极相连输出信号A。

本发明进一步设计在于，所述高压NMOS控制电路包括与非门NAND1、第一或非门NOR1、第二或非门NOR2、第一至第七反相器INV1-INV7、PMOS管和NMOS管；死区时间控制单元的输出信号AOFF经第七反相器INV7的输出与电平位移单元输出的浮动源LBIAS和地轨LX之间的控制信号BIN共同输入第二与非门NAND2，第二与非门NAND2的一路输出与第六反相器INV6的输出信号（反馈的NMOS管栅极信号）共同输入第一与非门NAND1，再经反第一相器INV1和第二反相器INV2，输出分两路，一路连接PMOS管栅极，另一路作为第五反相器INV5的输入；第二与非门NAND2的另一路输出与第五反相器INV5的输出信号（反馈的PMOS管栅极信号）共同输入或非门NOR1，再经第三反相器INV3和第四反相器INV4，输出分两路，一路连接NMOS管栅极，另一路作为第六反相器INV6的输入；PMOS管漏极和NMOS管漏极相连输出信号B。

一种芯片，包括上述的功率管驱动电路。

一种变换器，包括上述的功率管驱动电路。

1、本发明提出一种功率管驱动电路，该功率管驱动电路通过浮动源和浮动地模块输出一路浮动地电压，作为电源轨BS的相对地，同时使电源轨BS和浮动地的电压差并作为PMOS管的栅源极电压；并通过浮动源和浮动地模块输出一路浮动源电压，作为地轨LX的相对电源，同时使浮动源和地轨LX的电压差并作为NMOS管的栅源电压；且电源轨BS和浮动地之间电压差与所述浮动源和地轨LX之间电压差相等且均位于2~5.5V之间，由此本发明功率管驱动电路可在常规BCD工艺下对外置MOS管进行驱动，相比于现有厚栅CMOS工艺或改动氧化层厚度的工艺，本发明功率管驱动电路成本低。

2、本发明提出一种功率管驱动电路，通过对电源轨BS与地轨LX之间压差进行设计，使驱动电路可以输出5-20V的输出电压，由此使得外置MOS管可以工作在最优性能状态下，同时本发明驱动电路输出电压可调，可根据实际驱动的外置MOS管所需驱动电压进行调节，可满足不同场景需求。

3、本发明的功率管驱动电路适用于多种电源拓扑结构中外置MOS管的驱动，如BUCK变换器中上管、下管的驱动、以及单管、其他高边和低边开关等器件的驱动。

4、本发明提出一种功率管的驱动方法，该驱动方法通过浮动源和浮动地模块输出一路浮动地电压，作为电源轨BS的相对地，同时使电源轨BS和浮动地的电压差为2~5.5V并作为PMOS管的栅源极电压；并通过浮动源和浮动地模块输出一路浮动源电压，作为地轨LX的相对电源，同时使浮动源和电源轨LX的电压差为2~5.5V并作为NMOS管的栅源电压，由此本发明驱动方法可在常规BCD工艺下，对外置MOS管进行驱动，实现高性能驱动。

5、本发明提出一种功率管的驱动方法，通过对电源轨BS与地轨LX之间压差进行设计，使驱动方法可以输出5-20V的输出电压，由此使得外置MOS管可以工作在最优性能状态下，同时本发明驱动电路的输出电压可根据实际驱动的外置MOS管所需驱动电压进行调节，以满足不同场景需求。

附图说明

图1为常规5.5V CMOS驱动电路原理图；

图2为7.5V耐压的CMOS驱动电路原理图；

图3为本发明常规BCD工艺下实现20V电压输出的BUCK下管驱动电路示意图；

图4 为浮动地与浮动源的电路原理图；

图5 为高压PMOS控制电路原理图；

图6 为高压NMOS控制电路原理图；

图7 为死区时间控制电路原理图；

图8为电平位移单元电路原理图；

图9为VCC=10V时PWM信号与GATEL的仿真波形图；

图10为VCC=20V时PWM信号与GATEL的仿真波形图；

图11为本发明采用常规BCD工艺下实现20V电压输出的BUCK上管驱动电路示意图；

图12为BS-LX=10V时上管驱动信号的仿真波形图；

图13为BS-LX=20V时上管驱动信号的仿真波形图。

具体实施方式

下面结合附图，对本发明的具体实例作进一步说明：

本发明中的高压MOS管指BCD工艺中，阈值电压大于1V，源漏耐压大于7V的LDMOS管。普通MOS管为BCD工艺中，阈值电压0.6-0.8V，栅源耐压5.5V以下的MOS管。

实施例一

本例提供一种功率管的驱动方法，该驱动方法适用于外置高阈值MOS管的驱动电路。

本发明的功率管的驱动方法，设计的功率管驱动电路包括：浮动源和浮动地模块、高压PMOS模块、高压NMOS模块、控制模块、以及与高压PMOS模块连接的电源轨BS和与高压NMOS模块连接地轨LX，高压PMOS模块包括高压PMOS管和高压PMOS控制电路，高压NMOS模块包括高压NMOS管和高压NMOS控制电路；

驱动方法包括，

浮动源和浮动地模块向高压PMOS控制电路输出一路浮动地电压，作为电源轨BS的相对地，并向高压NMOS模块输出一路浮动源电压，作为地轨LX的相对电源；

控制模块产生驱动信号和死区控制信号，控制高压PMOS管和高压NMOS管的导通和关断；当高压PMOS管导通时，驱动电路输出信号与地轨LX的相对压差为BS-LX，BS-LX为5~20V；当高压NMOS管导通时，驱动电路输出信号与地轨LX的相对压差为0。

电源轨BS与浮动地的相对压差等于浮动源与地轨LX的相对压差，二者相对压差均为2~5.5V；地轨LX与功率管的源极电位相等。

如对于BUCK拓扑控制电路的下管驱动时，地轨LX接地。对于BUCK拓扑控制电路的上管的驱动时，电源轨BS和地轨LX之间还连接有自举电容，维持电源轨BS和地轨LX之间电压。

实施例二

本例提供功率管驱动电路，包括浮动源和浮动地模块、高压PMOS模块、高压NMOS模块、控制模块、以及电源轨BS和地轨LX，

电源轨BS连接高压PMOS模块，地轨LX连接高压NMOS模块；

高压PMOS模块包括高压PMOS管和高压PMOS控制电路；

高压NMOS模块包括高压NMOS管和高压NMOS控制电路；

高压PMOS管和高压NMOS管漏极相连输出驱动信号GATE至功率管的栅极，驱动信号与地轨LX的相对压差为BS-LX或0，BS-LX为5-20V；地轨LX与功率管的源极电位相等；

控制模块，包括PWM信号单元、电平位移单元和死区时间控制单元；PWM信号单元输出信号一路信号经电平位移单元、高压PMOS控制电路至高压PMOS管的栅极；另一路输出信号经另一电平位移单元、高压NMOS控制电路至高压NMOS管的栅极；死区时间控制单元的输入分别连接高压PMOS管和高压NMOS管的栅极，输出分别连接高压PMOS控制电路和高压NMOS控制电路；死区时间控制单元可以通过电路实现或通过可编程的软件模块实现。

浮动源和浮动地模块，至少输出一路浮动地电压接至高压PMOS模块，电源轨BS和浮动地之间电压差为2~5.5V；至少输出一路浮动源电压接至高压NMOS模块，浮动源电压与地轨LX之间电压差为2~5.5V。一般情况下电源轨BS与浮动地的相对压差等于浮动源与地轨LX的相对压差。

1）浮动源和浮动地模块，包括第一源随器MN1和第二源随器MP1，第一源随器MN1栅极分别与电流源I1和第一稳压电路连接，第一稳压电路由第一保持电容C1和反接的第一二极管D1并联组成，第一源随器MN1源极连接第二保持电容C2和输出浮动源LBIAS；

第二源随器MP1栅极分别与电流沉I2和第二稳压电路连接，第二稳压电路由第二保持电容C3和反接的第二二极管D2并联组成，第二源随器MP1源极连接第四保持电容C4和输出浮动地HBIAS。

电平位移单元包括两路，第一路电平位移单元将电源轨VDD和地轨GND之间的PWM控制信号，转换成电源轨BS和浮动地HBIAS之间的控制信号AIN至高压PMOS控制电路；第二路电平位移单元将电源轨VDD和地轨GND之间的PWM控制信号转换成浮动源LBIAS和地轨LX之间的控制信号BIN至高压NMOS控制电路。

3）死区时间控制单元包括第一至第七反相器INV1~INV7、NMOS管、PMOS管、第一至第四电阻R1~R4；

高压PMOS控制电路输出的信号A通过第三至第五反向器INV3、INV4、INV5，第三电阻R3、第四电阻R4和PMOS管输出信号AOFF，作为死区时间控制单元的一路输出信号；其中第三至第五反向器INV3、INV4、INV5，第三电阻R3、第四电阻R4和PMOS管相当于组成一个电平位移电路。

高压NMOS控制电路输出的信号B通过第一反相器INV1、第二反相器INV2、第六反相器INV6、第七反相器INV7，第一电阻R1、第二电阻R2和NMOS管输出信号BOFF，作为死区时间控制单元的另一路输出信号。其中第一反相器INV1、第二反相器INV2、第六反相器INV6、第七反相器INV7，第一电阻R1、第二电阻R2和NMOS管相当于组成一个电平位移电路。

4）高压PMOS控制电路包括第一与非门NAND1、第二与非门NAND2、或非门NOR1、第一至第六反相器INV1~INV6、PMOS管和NMOS管；

电平位移单元输出的电源轨BS和浮动地HBIAS之间的控制信号AIN和死区时间控制单元的输出信号BOFF共同输入第二与非门NAND2后，第二与非门NAND2的输出一路与第六反相器INV6反馈的NMOS管栅极信号共同输入第一与非门NAND1，再经反相器INV1和INV2，输出分两路，一路连接PMOS管栅极，另一路作为反相器INV5的输入；

第二与非门NAND2输出的另一路与第五反相器INV5反馈的PMOS管栅极信号共同输入或非门NOR1，再经第四反相器INV3和第五反相器INV4，输出分两路，一路连接NMOS管栅极，另一路作为第六反相器INV6的输入；

PMOS管漏极和NMOS管漏极相连输出信号A。

5）高压NMOS控制电路包括与非门NAND1、第一或非门NOR1、第二或非门NOR2、第一至第七反相器INV1-INV7、PMOS管和NMOS管；

死区时间控制单元的输出信号AOFF经第七反相器INV7的输出与电平位移单元输出的浮动源LBIAS和地轨LX之间的控制信号BIN共同输入第二与非门NAND2，第二与非门NAND2的一路输出与第六反相器INV6反馈的NMOS管栅极信号共同输入第一与非门NAND1，再经反第一相器INV1和第二反相器INV2，输出分两路，一路连接PMOS管栅极，另一路作为第五反相器INV5的输入；

第二与非门NAND2的另一路输出与第五反相器INV5反馈的PMOS管栅极信号共同输入或非门NOR1，再经第三反相器INV3和第四反相器INV4，输出分两路，一路连接NMOS管栅极，另一路作为第六反相器INV6的输入；

PMOS管漏极和NMOS管漏极相连输出信号B。

实施例三

本例采用本发明的功率管驱动电路与驱动方法对某BUCK拓扑控制电路的下管（外置高阈值MOS管）进行驱动，如图3所示，MTOP和MBOT分别是BUCK拓扑控制电路的上管和下管，L和COUT是BUCK拓扑控制电路的滤波器件，VIN 、VOUT分别表示输入、输出电压。

如图3所示，功率管驱动电路包括浮动源和浮动地模块、高压PMOS模块、高压NMOS模块和控制模块。高压PMOS模块包括高压PMOS管MPL和高压PMOS控制电路；高压NMOS模块包括高压NMOS管MNL和高压NMOS控制电路。

控制模块，包括PWM信号单元、两路电平位移单元（L、H）和死区时间控制单元；PWM信号单元输出两路信号，一路信号经电平位移单元H、高压PMOS控制电路至高压PMOS管的栅极；另一路信号经电平位移单元L、高压NMOS控制电路至高压NMOS管的栅极；死区时间控制单元的输入分别连接高压PMOS管和高压NMOS管的栅极，输出分别连接高压PMOS控制电路和高压NMOS控制电路。

内部PWM信号单元输出的控制信号（以下简称PWM信号）经过电平位移单元分别传输到高压PMOS和高压NMOS控制电路中，通过死区时间控制单元分别控制高压管 MPL和高压管 MNL的开通和关断。

浮动源和浮动地模块输出一路浮动地HBIASL和一路低压电源（也称浮动源）LBIASL。VCC和浮动地之间电压差为5V，低压电源与GND之间电压差为5V。MPL和MNL的栅源耐压均为5.5V，源漏耐压均为25V。GATEL是驱动电路输出的下管驱动信号，最高电压可以达到20V，通过外部电阻RL可以调节驱动速度。

由于常规BCD工艺中的MOS器件的栅源耐压都是5.5V，MPL的栅极驱动电压范围是VCC和VCC-5V之间；MNL的栅极驱动电压范围是5V和0V之间。因此本发明设计浮动地HBIASL当做电源轨的相对地，并设计低压电源LBIASL当做地轨的相对电源。这样电源轨的MPL和地轨的MNL的逻辑控制电路即可以用常规CMOS器件来设计。

在图3中当BL点电压是0V，AL电压是VCC-5V时，GATEL输出电压为VCC，下管MBOT导通；当AL点电压是VCC，BL点电压是5V时，GATEL输出电压为0，下管MBOT关断。由此就可以实现GATEL的输出电压范围在0到VCC之间。调节VCC电压即可调节输出的驱动电压值。

如图4给出了本发明浮动源和浮动地模块的一种实现电路原理图。目的是产生相对地5V的低压电源LBIASL和相对VCC低5V的浮动地HBIASL。这样在低压电源LBIASL和GND之间，VCC和浮动地HBIASL之间就可以使用普通CMOS器件来设计逻辑控制电路，用于控制图3中的高压管MNL和MPL的开通和关断。在图4中，浮动源和浮动地模块，包括第一源随器MN1和第二源随器MP1，第一源随器MN1栅极分别与电流源I1和第一稳压电路连接，第一稳压电路由第一保持电容C1和反接的第一二极管D1并联组成，第一源随器MN1源极连接第二保持电容C2并输出浮动源LBIASL；

第二源随器MP1栅极分别与电流沉I2和第二稳压电路连接，第二稳压电路由第二保持电容C3和反接的第二二极管D2并联组成，第二源随器MP1源极连接第四保持电容C4并输出浮动地HBIASL。

图4中，源随器MP1和MN1分别采用高压LDPMOS和LDNMOS，C1、C2、C3、C4为保持电容。D1、D2为齐纳二极管，VCC电压高于6.5V之后，D1和D2工作于击穿状态，其击穿电压在6V左右，因此可以得到A点和B点的电压分别是6V和VCC-6V，再经过源随器MN1和MP1可以得到5V和VCC-5V的低压电源LBIASL和浮动地HBIASL。比如当VCC=20V时，可以得到LBIASL=5V，HBIASL=15V，HBIASL为相对于VCC低5V的一个浮动地。

图5和图6分别是图3中高压PMOS控制电路和高压NMOS控制电路的逻辑实现原理图。在图5中，高压PMOS管控制电路包括第一与非门NAND1、第二与非门NAND2、或非门NOR1、第一至第六反相器INV1~INV6、PMOS管和NMOS管。当信号ALIN和BLOFF都为20V时，输出信号AL为15V，导通图3中高压管MPL，信号ALIN为电平位移单元输出的信号，BLOFF为死区时间控制信号；当信号ALIN为15V时，输出信号AL为20V，关断高压管MPL。

在图6中，高压NMOS管控制电路包括与非门NAND1、第一或非门NOR1、第二或非门NOR2、第一至第七反相器INV1-INV7、PMOS管和NMOS管。当信号BLIN都为5V时，输出信号BL为0V，关断图3中高压管MNL；当信号BLIN为0V，ALOFF为5V时，输出信号BL为5V，导通高压管MNL，信号BLIN为电平位移单元输出的信号，ALOFF为死区时间控制信号。

图7是图3中死区时间控制电路的原理图。死区时间控制单元包括第一至第七反相器INV1~INV7、NMOS管、PMOS管、第一至第四电阻R1~R4，NMOS管采用高压管MN1，PMOS管采用高压管MP1。信号AL通过第三至第五反向器INV3、INV4、INV5，第三电阻R3、第四电阻R4和高压管MP1输出信号ALOFF，其中第三至第五反向器INV3、INV4、INV5，第三电阻R3、第四电阻R4和PMOS管相当于组成一个电平位移电路。信号AL为高压PMOS控制电路的输出信号，信号BL为高压NMOS控制电路的输出信号。当信号AL为20V时，高压管MPL关断，信号ALOFF输出为5V，表示高压管MPL关断。信号BL通过第一、第二、第六、第七反向器INV1、INV2、INV6、INV7，第一电阻R1、第二电阻R2和高压管MN1输出信号BLOFF，第一、第二、第六、第七反向器INV1、INV2、INV6、INV7，第一电阻R1、第二电阻R2和高压管MN1相当组成一个电平位移电路。图7中的高压管MPL、MNL为图3中的被控高压管MPL、MNL。当信号BL为0V时，高压管MNL关断，信号BLOFF输出为15V，表示高压管MNL关断。通过分别设置第一至第七反向器INV1~INV7的延迟时间来实现MPL和MNL开通和关断的死区时间控制。

如图8所示，是电平位移单元的一种电路实现原理图。目的是将电源轨VDD=5V和地轨GND之间的PWM控制信号转换成电源轨VCC和浮动地HBIASL之间的控制信号ALIN，用来控制高压管MPL的导通和关断。电源VDD在R1上产生电流经过电流镜MN1和MN2镜像之后流过R2产生压降，形成X节点电压，合理设置R1、R2和MN1、MN2的参数，将X节点的电压范围限制在最高VCC，最低VCC-5V之间。其中高压管MLD1用来提供节点X和MN2漏极之间的电压隔离。

当PWM信号电压为0时，MN0关断，X节点电压升高至VCC=20V，经过反相器之后输出ALIN=HBIASL=15V；当PWM信号电压为5V时，MN0开通，MN1和MN2导通，X节点被MN2的电流下拉至设定值，可以通过设置电阻R1和R2的阻值，MN1和MN2的镜像倍数来调整X节点的电压，一般X的低电平设置在接近HBIASL电压位置，经过反相器之后输出ALIN=VCC=20V。

另外，将电源轨VDD=5V和地轨GND之间的PWM控制信号转换成浮动源LBIASL和地轨GND之间的控制信号BLIN，用来控制高压管MNL的导通和关断电路设计原理同图8。

在图3中，当VCC=20V时，浮动地HBIASL和低压电源LBIASL的电压分别是15V和5V。电平位移单元H和电平位移单元L的输出信号分别是ALIN和BLIN，电平位移单元的作用是实现信号在不同电压轨道之间传输。当PWM信号从0V变成5V时，ALIN从15V变成20V，BLIN从0V变成5V。BLIN通过高压NMOS控制电路之后输出信号BL从5V变成0V，关断高压管MNL。死区时间控制单元检测到MNL关断之后输出BLOFF信号变为20V，信号BLOFF与ALIN通过高压PMOS控制电路输出信号AL为15V，导通高压管MPL，将VCC电压传输到GATEL，GATEL完成0V到20V的电压转换。当PWM信号从5V变成0V时，ALIN从20V变成15V，BLIN从5V变成0V。ALIN通过高压PMOS控制电路之后输出信号AL从15V变成20V，关断高压管MPL。死区时间控制单元检测到MPL关断之后输出ALOFF信号变为5V，信号ALOFF与BLIN通过高压NMOS控制电路输出信号BL为5V，导通高压管MNL，将GND电压传输到GATEL，GATEL完成20V到0V的电压转换。当VCC=10V时，GATEL就能实现0到10V的驱动电压输出，原理与上述分析相同。

测试效果说明:

图9和图10分别给出了对应于图3电路结构下VCC=10V和VCC=20V的PWM和GATEL仿真电压波形。图9和图10中，上图为PWM信号与时间波形，下图为GATEL信号与时间波形。图9中PWM信号从0V到5V变化时，GATEL信号从0V到10V变化，下管MBOT导通；PWM信号从5V到0V变化时，GATEL信号从10V到0V变化，下管MBOT关断。图9仿真波形中M1标记处PWM信号为4.975V，M2标记处GATEL信号为9.998V。图10中PWM信号从0V到5V变化时，GATEL信号从0V到20V变化，下管MBOT导通；PWM信号从5V到0V变化时，GATEL信号从20V到0V变化，下管MBOT关断。图10仿真波形中M0标记处PWM信号为4.974V，M1标记处GATEL信号为20.0V。因此，该驱动电路可以实现20V的电压输出能力。

根据上述分析可知，本发明的驱动电路以及驱动方法不需要使用特殊厚栅工艺，仅需常规BCD工艺就能实现20V驱动电压能力，大大节省了工艺成本。同时，本发明的驱动电路可以通过改变VCC电压的大小灵活调节输出电压的大小。

实施例四

本例采用本发明的功率管驱动电路与驱动方法对某BUCK拓扑控制电路的上管（外置高阈值MOS管）进行驱动。MTOP和MBOT分别是BUCK变换器的上管和下管，L和COUT是BUCK控制拓扑的滤波器件。VIN、VOUT分别表示输入、输出电压。本发明采用常规BCD工艺下实现20V电压输出的BUCK上管驱动电路如图11所示，其中各部分的具体实现电路参照实施例五。

本发明设计的驱动电路，包括浮动源和浮动地模块、高压PMOS模块、高压NMOS模块、控制模块、与高压PMOS模块连接的电源轨BS、与高压NMOS模块连接地轨LX。

高压PMOS模块包括高压PMOS管MPH和高压PMOS控制电路；高压NMOS模块包括高压NMOS管 MNH和高压NMOS控制电路。

控制模块包括PWM信号单元、两路电平位移电中和死区时间控制模块；两路电平位移单元分别为电平位移H电路和电平位移L电路。

如图11所示，电源轨BS和地轨LX之间通过自举电容CBS维持电压，内部PWM控制信号经过电平位移单元分别传输到高压PMOS和高压NMOS控制电路中，通过死区时间控制模块分别控制MPH和MNH的开通和关断。其中LX电压是BUCK转换器中用来对输入电压VIN进行斩波输出的节点，电压范围是0到VIN的方波。BS是自举电压，由于BUCK转换器中的上管采用NMOS管，为了能够将VIN电压传输给LX节点，上管的栅极电压必须高于VIN，因此需要自举电容CBS来实现高于输入电压VIN的电源轨BS，作为上管驱动电路的电源。

当BUCK的下管MTOP开通时，LX节点电压是0V，相当于图3中的VCC电压对自举电容CBS进行充电，维持两端20V电压；当BUCK下管MBOT关断，上管MTOP开通时，自举电容CBS维持BS比LX高20V电压，驱动电路就可以导通上管将VIN信号传输给LX节点。高压管MPH和高压管MNH分别是栅源耐压5.5V，源漏耐压25V的LDMOS，对地耐压可以根据输入电压来相应选择。例如，输入VIN是80V，图11中的所有电路中的器件必须选择工艺中的隔离器件，即可以实现对地100V的耐压，与图3中的差别是器件并非在衬底制作，而是采用耐高压的隔离岛内制作，其中电平位移单元还需要采用耐压100V的高压LDMOS。HBIASH和LBIASH分别是浮动地和浮动源。GATEH是驱动电路的输出信号，用于驱动BUCK的上管MTOP，相对地轨LX的最高电压可以达到20V，通过外部电阻RH可以调节驱动速度。

浮动地HBIASH当做电源轨BS的相对地；浮动源LBIASH当做地轨LX的相对电源。电源轨BS的MPH和地轨LX的MNH的逻辑驱动电路就可以用隔离型普通CMOS器件来设计。当BH点电压是LX，AH电压是BS-5V时，GATEH输出电压为BS，上管MTOP导通；当AH点电压是BS，BH点电压是LX+5V时，GATEH输出电压为LX，上管MTOP关断。由此就可以实现GATEH相对LX的输出电压范围在0到BS-LX电压之间。调节电源轨BS与地轨LX之间电压即可调节输出的驱动电压值。其中浮动源和浮动地电路、高压PMOS控制电路、高压NMOS控制电路、死区时间控制电路与实施例五中原理相同，只需替换成隔离型器件即可。

在图11中，当BS-LX=20V时，浮动地HBIASH和浮动源LBIASH的电压分别是BS-5V和LX+5V。电平位移单元H和电平位移单元L的输出信号分别是AHIN和BHIN，电平位移单元的作用是实现信号在不同电压轨道之间传输。当PWM信号从0V变成5V时，AHIN电压从BS-5V变成BS，BHIN电压从LX变成LX+5V。BHIN通过高压NMOS控制电路之后输出信号BL电压从LX+5V变成LX，关断高压管MNH。死区时间控制单元检测到MNH关断之后输出BHOFF信号的电压从BS-5V变为BS，信号BHOFF与AHIN通过高压PMOS控制电路输出信号AH电压变为BS-5V，导通高压管MPH，将BS电压传输到GATEH，GATEH完成LX到LX+20V的电压转换。当PWM信号从5V变成0V时，AHIN信号的电压从BS变成BS-5V，BHIN从LX+5V变成LX。AHIN通过高压PMOS控制电路之后输出信号AH电压从BS-5V变成BS，关断高压管MPH。死区时间控制单元检测到MPH关断之后输出AHOFF信号变为LX+5V，信号AHOFF与BHIN通过高压NMOS控制电路输出信号BH电压变为LX+5V，导通高压管MNH，将LX电压传输到GATEH，GATEH完成LX+20V到LX的电压转换。

测试效果说明:

图12和图13对应于图11电路结构下BS-LX=10V和BS-LX=20V的PWM和GATEH仿真电压波形，其中BUCK变换器的输入电压VIN电压是24V。图12和图13中，由上至下分别为PWM信号、GATEH信号、LX信号、GATEH-LX信号与时间波形。

图12中PWM信号从0V变到5V时，GATEH-LX信号从0V变到9.6V，LX从0V升到24V，上管MTOP导通；PWM信号从5V变到0V时，GATEH-LX信号从9.6变到0V，LX从24V降到0V，上管MTOP关断。图12仿真波形中M0标记处PWM信号为4.971V，M1标记处GATEH信号为33.62V，M2处LX信号为24.0V，M3标记处GATEH-LX信号为9.622V。

图13中PWM信号从0V变到5V时，GATEH-LX信号从0V变到19.5V, LX从0V升到24V，上管MTOP导通；PWM信号从5V变到0V时，GATEH-LX信号从19.5V变到0V，LX从24V降到0V，上管MTOP关断。图13仿真波形中M0标记处PWM信号为4.981V，M1处GATEH信号为43.49V，M2标记处LX信号为24.0V，M3标记处GATEH-LX信号为19.49V。

由于上管自举电路会有功耗，因此在上管开通过程中，电源轨BS与地轨LX之间的电量会消耗一点，导致电源轨BS与地轨LX压差会比设定的电压偏低一点点。由仿真结果可见，该驱动电路可以实现20V的电压输出能力来驱动BUCK上管。

根据上述分析可知，本发明驱动电路以及驱动方法不需要使用特殊厚栅工艺，仅需常规BCD工艺就能实现20V驱动电压能力，大大节省了工艺成本；本发明驱动电路可以通过改变BS与LX之间电压差的大小灵活调节输出驱动电压的大小。本发明驱动电路也可以应用于其他高边开关的驱动应用场合。

实施例五

本发明的一种芯片，采用上述实施例二、实施例三、或实施例四中的功率管驱动电路。

实施例六

本发明的一种变换器，采用上述实施例二、实施例三、或实施例四中的功率管驱动电路。

Claims (7)

1.一种功率管驱动电路，其特征在于，包括浮动源和浮动地模块、高压PMOS模块、高压NMOS模块、控制模块、以及电源轨BS和地轨LX，

电源轨BS连接高压PMOS模块，地轨LX连接高压NMOS模块；

高压PMOS模块包括高压PMOS管和高压PMOS控制电路；高压NMOS模块包括高压NMOS管和高压NMOS控制电路；

高压PMOS管的漏极和高压NMOS管的漏极相连输出驱动信号至功率管的栅极，驱动信号与地轨LX的相对压差为BS-LX或0，BS-LX为5-20V,BS为电源轨BS的电位，LX为地轨LX的电位；所述地轨LX的电位与功率管的源极电位相等；

浮动源和浮动地模块，输出一路浮动地电压接至高压PMOS模块，且输出一路浮动源电压接至高压NMOS模块，电源轨BS和浮动地之间电压差为2-5.5V，浮动源电压与地轨LX之间电压差为2-5.5V；

所述浮动源和浮动地模块，包括第一源随器MN1和第二源随器MP1，第一源随器MN1栅极分别与电流源I1的一端和第一稳压电路的一端连接，电流源I1的另一端接至电源VCC，第一稳压电路的另一端接地，第一稳压电路由第一保持电容C1和第一齐纳二极管D1并联组成，第一源随器MN1源极连接第二保持电容C2的一端并输出浮动源LBIAS，第二保持电容C2的另一端接地，第一源随器MN1的漏极接电源VCC；第二源随器MP1栅极分别与电流沉I2的一端和第二稳压电路的一端连接，电流沉I2的另一端接地，第二稳压电路的另一端接至电源VCC，第二稳压电路由第三保持电容C3和第二齐纳二极管D2并联组成，第二源随器MP1源极连接第四保持电容C4的一端并输出浮动地HBIAS，第四保持电容C4的另一端接至电源VCC，第二源随器MP1的漏极接地；

所述控制模块包括PWM信号单元、电平位移单元和死区时间控制单元；

所述死区时间控制单元包括第一至第七反相器INV1-INV7、NMOS管MN1、PMOS管MP1、第一至第四电阻R1-R4；所述高压PMOS控制电路输出的信号A通过第三至第四反向器INV3、INV4连接至MP1的栅极，MP1的源极通过电阻R3接电源VCC，MP1的漏极通过电阻R4接地，MP1的漏极通过第五反相器INV5输出信号AOFF，作为死区时间控制单元的一路输出信号；所述高压NMOS控制电路输出的信号B通过第一反相器INV1、第二反相器INV2连接至MN1的栅极，MN1的源极通过电阻R2接地，MN1的漏极通过电阻R1接电源VCC，MN1的漏极通过第六至第七反相器INV6、INV7输出信号BOFF，作为死区时间控制单元的另一路输出信号。

2.根据权利要求1所述的功率管驱动电路，其特征在于，所述PWM信号单元的一路输出信号经电平位移单元、高压PMOS控制电路至高压PMOS管的栅极；另一路输出信号经另一电平位移单元、高压NMOS控制电路至高压NMOS管的栅极；死区时间控制单元的信号输入端分别连接高压PMOS管和高压NMOS管的栅极，信号输出端分别连接高压PMOS控制电路和高压NMOS控制电路。

3.根据权利要求1所述的功率管驱动电路，其特征在于：所述电平位移单元设有两路，第一路电平位移单元将电源轨VDD和地轨GND之间的PWM控制信号，转换成电源轨BS和浮动地HBIAS之间的控制信号AIN至高压PMOS控制电路；

第二路电平位移单元将电源轨VDD和地轨GND之间的PWM控制信号，转换成浮动源LBIAS和地轨LX之间的控制信号BIN至高压NMOS控制电路。

4.根据权利要求1所述的功率管驱动电路，其特征在于：所述高压PMOS控制电路包括第一与非门NAND1、第二与非门NAND2、或非门NOR1、第八至第十三反相器INV8-INV13、PMOS管MP2和NMOS管MN2；

电平位移单元输出的电源轨BS和浮动地HBIAS之间的控制信号AIN和死区时间控制单元的输出信号BOFF共同输入第二与非门NAND2后，第二与非门NAND2的一路输出与反相器INV13的输出共同输入第一与非门NAND1，第一与非门NAND1的输出经反相器INV8和INV9，输出分两路，一路连接MP2栅极，另一路作为反相器INV12的输入；

第二与非门NAND2的另一路输出与反相器INV12的输出共同输入或非门NOR1，或非门NOR1的输出经反相器INV10和反相器INV11，输出分两路，一路连接MN2栅极，另一路作为反相器INV13的输入；

PMOS管MP2漏极和NMOS管MN2漏极相连输出信号A。

5.根据权利要求1所述的功率管驱动电路，其特征在于：所述高压NMOS控制电路包括与非门NAND1、第一或非门NOR1、第二或非门NOR2、第八至第十四反相器INV8-INV14、PMOS管MP2和NMOS管MN2；

死区时间控制单元的输出信号AOFF经反相器INV14的输出与电平位移单元输出的浮动源LBIAS和地轨LX之间的控制信号BIN共同输入第二或非门NOR2，第二或非门NOR2的一路输出与反相器INV13的输出信号共同输入与非门NAND1，与非门NAND1的输出再经反相器INV8和反相器INV9，输出分两路，一路连接PMOS管MP2栅极，另一路作为反相器INV12的输入；

第二或非门NOR2的另一路输出与反相器INV12的输出信号共同输入第一或非门NOR1，第一或非门NOR1的输出再经反相器INV10和反相器INV11，输出分两路，一路连接NMOS管MN2栅极，另一路作为反相器INV13的输入；

PMOS管MP2漏极和NMOS管MN2漏极相连输出信号B。

6.一种芯片，其特征在于：包括权利要求1-5之一所述的功率管驱动电路。

7.一种变换器，其特征在于：包括权利要求1-5之一所述的功率管驱动电路。