CN116564933A - 半导体器件 - Google Patents

半导体器件 Download PDF

Info

Publication number
CN116564933A
CN116564933A CN202310078272.2A CN202310078272A CN116564933A CN 116564933 A CN116564933 A CN 116564933A CN 202310078272 A CN202310078272 A CN 202310078272A CN 116564933 A CN116564933 A CN 116564933A
Authority
CN
China
Prior art keywords
insulating layer
semiconductor substrate
semiconductor device
bonding
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310078272.2A
Other languages
English (en)
Inventor
曹昭惠
文光辰
李镐珍
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN116564933A publication Critical patent/CN116564933A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66439—Unipolar field-effect transistors with a one- or zero-dimensional channel, e.g. quantum wire FET, in-plane gate transistor [IPG], single electron transistor [SET], striped channel transistor, Coulomb blockade transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5286—Arrangements of power or ground buses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/0886—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0673—Nanowires or nanotubes oriented parallel to a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/775—Field effect transistors with one dimensional charge carrier gas channel, e.g. quantum wire FET
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823475—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type interconnection or wiring or contact manufacturing related aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05025—Disposition the internal layer being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05026—Disposition the internal layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/0557—Disposition the external layer being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80895—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically conductive surfaces, e.g. copper-copper direct bonding, surface activated bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80896—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically insulating surfaces, e.g. oxide or nitride layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H01L29/42392—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor fully surrounding the channel, e.g. gate-all-around
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一种半导体器件包括：具有突出的有源图案的第一半导体衬底；栅结构；有源图案中在栅结构一侧的源/漏区；源/漏区上的层间绝缘层；接触结构，穿过层间绝缘层连接到源/漏区；通孔结构，电连接到接触结构并穿过层间绝缘层和第一半导体衬底；第一接合结构，包括第一半导体衬底上的第一绝缘层和第一绝缘层中的第一连接焊盘；第一接合结构上的第二接合结构，包括接合到第一绝缘层的第二绝缘层以及在第二绝缘层中并接合到第一连接焊盘的第二连接焊盘；以及第二半导体衬底，设置在第二接合结构上。

Description

半导体器件
相关申请的交叉引用
本申请要求于2022年2月4日在韩国知识产权局提交的韩国专利申请No.10-2022-0014643的优先权权益，其公开内容通过引用整体并入本文中。
技术领域
实施例涉及一种半导体器件。
背景技术
在各种半导体器件(例如，逻辑电路和存储器)中，有源区(例如，源极和漏极)可以通过接触结构连接到后道工序(BEOL)的金属布线。例如，BEOL的至少一部分(例如，电力线)可以连接到位于衬底的背面上的元件。
发明内容
根据实施例的一方面，一种半导体器件包括：第一半导体衬底，具有彼此相对地定位的第一表面和第二表面，并且具有从第一表面突出并在第一方向上延伸的有源图案；栅结构，设置在有源图案的区域中，并且在与第一方向相交的第二方向上延伸；源/漏区，在栅结构的两侧设置在有源图案中；层间绝缘层，设置在源/漏区上；接触结构，穿过层间绝缘层连接到源/漏区；通孔结构，电连接到接触结构，并且穿过层间绝缘层和第一半导体衬底；第一接合结构，包括设置在第一半导体衬底的第二表面上的第一绝缘层以及嵌入第一绝缘层中并连接到通孔结构的第一连接焊盘；第二接合结构，设置在第一接合结构上，并且包括接合到第一绝缘层的第二绝缘层以及嵌入第二绝缘层中并设置为接合到第一连接焊盘的第二连接焊盘；以及第二半导体衬底，设置在第二接合结构上。
根据实施例的一方面，一种半导体器件包括：器件衬底结构，该器件衬底结构包括：第一半导体衬底，具有彼此相对地定位的第一表面和第二表面，并具有从第一表面突出并在第一方向上延伸的有源图案；层间绝缘层，设置在有源图案上；通孔结构，电连接到有源图案并穿过层间绝缘层和第一半导体衬底；以及第一布线部，设置在层间绝缘层上；第一接合结构，包括设置在第一半导体衬底的第二表面上的第一绝缘层以及嵌入第一绝缘层中并连接到通孔结构的第一连接焊盘；第二接合结构，设置在第一接合结构上，并且包括接合到第一绝缘层的第二绝缘层以及嵌入第二绝缘层中并设置为接合到第一连接焊盘的第二连接焊盘；供电衬底结构，包括设置在第二接合结构上的第二布线部和具有连接到第二布线部的通孔的第二半导体衬底；以及支撑衬底，设置在第一布线部上。
根据实施例的一方面，一种半导体器件包括：第一半导体衬底，具有彼此相对地定位的第一表面和第二表面，并且具有从第一表面突出并在第一方向上延伸的有源图案；栅结构，设置在有源图案的区域中，并且在与第一方向相交的第二方向上延伸；源/漏区，在栅结构的两侧设置在有源图案中；层间绝缘层，设置在源/漏区上；接触结构，穿过层间绝缘层连接到源/漏区；通孔结构，电连接到接触结构，穿过层间绝缘层和第一半导体衬底，并且具有从第一半导体衬底的第二表面突出的部分；第一绝缘层，设置在第一半导体衬底的第二表面上，并且具有与通孔结构的突出部分的表面共面的表面；接合结构，设置在第一绝缘层上，并且包括接合到第一绝缘层的第二绝缘层以及嵌入第二绝缘层中并设置为接合到突出部分的表面的连接焊盘；以及第二半导体衬底，设置在接合结构上。
附图说明
通过参考附图详细描述示例性实施例，特征对于本领域技术人员将变得清楚，在附图中：
图1是示出了根据示例实施例的半导体器件的平面图；
图2是沿图1的线I1-I1'和II1-II1'的截面图；
图3是图2的部分“A1”的放大截面图；
图4是示出了根据示例实施例的半导体器件的截面图；
图5是图4的部分“A2”的放大截面图；
图6是示出了根据示例实施例的半导体器件的平面图；
图7是沿图6的线I2-I2'和II2-II2'的截面图；以及
图8至图15是制造图7所示的半导体器件的方法中的阶段的截面图。
具体实施方式
图1是示出了根据示例实施例的半导体器件的平面图，并且图2是沿线I1-I1'和II1-II1'截取的图1所示的半导体器件的截面图。
参考图1和图2，根据本实施例的半导体器件100可以包括具有第一半导体衬底101的器件衬底结构DS、设置在器件衬底结构DS的下表面上的第一接合结构180、接合到第一接合结构180以形成电路径的第二接合结构280、以及具有第二半导体衬底201的供电衬底结构PS。第一接合结构180和第二接合结构280可以将第一半导体衬底101和第二半导体衬底201彼此接合。
器件衬底结构DS可以包括：多个有源图案105，从第一半导体衬底101的有源区ACT1和ACT2的上表面突出并在第一方向(例如，D1)上例如纵向延伸；栅结构GS，设置在多个有源图案105的区域中，并在与第一方向(例如，D1)相交(例如，或垂直于第一方向)的第二方向(例如，D2)上例如纵向延伸；源/漏区110，在栅结构GS的两侧设置在多个有源图案105中；层间绝缘层130，设置在第一半导体衬底101的第一表面101A上，并覆盖源/漏区110；接触结构160，穿过层间绝缘层130连接到源/漏区110；以及通孔结构150，电连接到接触结构160，并穿过层间绝缘层130和第一半导体衬底101。
在一些示例实施例中，第一半导体衬底101可以包括半导体(例如，Si或Ge)或化合物半导体(例如，SiGe、SiC、GaAs、InAs或InP)。在其他示例实施例中，第一半导体衬底101可以具有绝缘体上硅(SOI)结构。第一半导体衬底101可以包括彼此相对的第一表面101A和第二表面101B，其中，第一表面101A具有多个有源图案105，并且第二表面101B(即，第一半导体衬底101的背面)面向第二半导体衬底201。
有源区ACT1和ACT2可以是导电区，例如掺杂有杂质的阱或掺杂有杂质的结构。在本示例实施例中采用的有源区可以包括具有不同的导电类型的第一有源区ACT1和第二有源区ACT2。例如，第一有源区ACT1可以是用于PMOS晶体管的n型阱，并且第二有源区ACT2可以是用于NMOS晶体管的p型阱或p型衬底。
多个有源图案105中的每一个具有在第三方向D3上从第一有源区ACT1和第二有源区ACT2的上表面向上突出的结构，并且也被称为“有源鳍”。第三方向D3可以垂直于第一半导体衬底101的上表面，例如，垂直于第一方向D1和第二方向D2。
如图2所示，多个有源图案105可以并排布置在第一有源区ACT1和第二有源区ACT2的上表面上，以在第一方向(例如，D1)上例如纵向延伸。多个有源图案105可以设置为每个晶体管的有源区。在本示例实施例中，多个有源图案105设置为源/漏区110中的两个有源图案105，但是实施例不限于此，例如，在其他示例实施例中，多个有源图案105可以设置为单个有源图案或三个或更多个有源图案。
源/漏区110可以分别形成在多个有源图案105的位于栅结构GS的两侧上的部分区域中。在本示例实施例中，对于源/漏区110，凹部可以形成在多个有源图案105的部分区域中，并且可以在凹部中执行选择性外延生长(SEG)，使得源/漏区110的上表面可以具有比多个有源图案105的上表面高的高度。该源/漏区110也被称为抬升源/漏(RSD)。例如，源/漏区110可以由Si、SiGe或Ge形成，并且可以具有N型或P型导电类型。在形成P型源/漏区110时，它可以用SiGe再生长，并且例如，硼(B)、铟(In)、镓(Ga)、三氟化硼(BF3)等可以作为P型杂质进行掺杂。当N型源/漏区110由硅(Si)形成时，例如，磷(P)、氮(N)、砷(As)、锑(Sb)等可以作为N型杂质进行掺杂。在生长过程期间，源/漏区110可以沿着晶体学稳定的表面具有不同的形状。例如，如图2所示，源/漏区110可以具有五边形截面(例如，在ACT1(P型)的情况下)或者可以具有含有平缓角度的六边形或多边形截面(例如，在ACT2(N型)的情况下)。
器件衬底结构DS可以包括器件分离层120。器件分离层120可以包括限定第一有源区ACT1和第二有源区ACT2的第一分离层121以及限定多个有源图案105的第二分离层122。第一分离层121具有比第二分离层122深的底表面。第一分离层121也被称为深沟槽隔离(DTI)，并且第二分离层122也被称为浅沟槽隔离(STI)。第二分离层122可以设置在第一有源区ACT1和第二有源区ACT2的上表面上。有源图案105的一部分可以突出到第二分离层122上方。
例如，器件分离层120可以包括氧化硅或基于氧化硅的绝缘材料，例如，原硅酸四乙酯(TEOS)、未掺杂的硅玻璃(USG)、磷硅玻璃(PSG)、硼硅玻璃(BSG)、硼磷硅玻璃(BPSG)、氟化硅酸盐玻璃(FSG)、旋涂玻璃(SOG)、东燃硅氮烷(TOSZ)或其组合。器件分离层120可以使用例如化学气相沉积(CVD)或旋涂工艺来形成。
图1中所示的栅结构GS具有在第二方向(例如，D2)上例如纵向延伸的线形状，并且可以与有源图案105的区域重叠。参考图2，在本示例实施例中采用的栅结构GS可以包括栅间隔物141、顺序地设置在栅间隔物141之间的栅介电层142和栅电极145、以及设置在栅电极145上的栅封盖层147。
例如，栅间隔物141可以包括绝缘材料，例如，SiOCN、SiON、SiCN或SiN。例如，栅介电层142可以由氧化硅层、高κ层或其组合形成。高κ层可以包括介电常数(例如，约10至25)高于氧化硅层的介电常数的材料，例如，氧化铪、氮氧化铪、氧化铪硅、氧化镧、氧化镧铝、以及其组合中的至少一种。栅介电层142可以通过例如原子层沉积(ALD)工艺、化学气相沉积(CVD)工艺或物理气相沉积(PVD)工艺形成。
在一些示例实施例中，栅电极145可以包括由不同材料形成的第一栅电极和第二栅电极。第一栅电极可以调整功函数，并填充形成在第一栅电极上方的空间。例如，第一栅电极可以包括金属氮化物，例如，氮化钛(TiN)、氮化钽(TaN)或氮化钨(WN)，并且第二栅电极可以包括金属材料，例如，铝(Al)、钨(W)或钼(Mo)，或半导体材料，例如，掺杂多晶硅。例如，栅封盖层147可以由绝缘材料(例如，氮化硅)形成。
层间绝缘层130可以设置在器件分离层120上，以覆盖源/漏区110。层间绝缘层130可以具有基本上平坦并与栅封盖层147的上表面共面的上表面。层间绝缘层130可以由与上述器件分离层120的材料相同或相似的材料形成。在一些示例实施例中，层间绝缘层130可以通过与器件分离层120的工艺不同的工艺形成，以具有不同的膜质量。
根据本示例实施例的器件衬底结构DS包括穿过层间绝缘层130和第一半导体衬底101的通孔结构150。例如，通孔结构150可以是硅通孔(TSV)。通孔结构150还可以穿过在层间绝缘层130和第一半导体衬底101之间的器件分离层120。在本示例实施例中，通孔结构150可以位于第二分离层122中，即，在第一有源区ACT1和第二有源区ACT2之间的衬底区中。例如，如图2所示，通孔结构150可以连续地延伸穿过器件分离层120的整个厚度和第一半导体衬底101的整个厚度，同时与第一有源区ACT1和第二有源区ACT2中的每一个水平地间隔开，例如，第一分离层121的一部分可以在通孔结构150与第一有源区ACT1和第二有源区ACT2中的每一个的横向侧壁之间。在另一示例实施例中，通孔结构(参考图4的150B)可以位于有源区上。
通孔结构150可以在形成第一布线部170之前从层间绝缘层130形成。通孔结构150可以具有朝向第一半导体衬底101的第二表面101B变窄的宽度，例如，通孔结构150在第二方向上的宽度可以随着沿第三方向D3距第一半导体衬底101的第二表面101B的距离减小而减小。通孔结构150可以包括导电材料155和设置在导电材料155和第一半导体衬底101之间的绝缘阻挡151。例如，导电材料155可以包括Cu、Co、Mo、Ru、W或其合金。例如，绝缘阻挡151可以包括SiO2、SiN、SiCN、SiC、SiCOH、SiON、Al2O3或AlN。
通孔结构150可以电连接到接触结构160。例如，如图2所示，通孔结构150可以从器件分离层120连续地延伸并穿过层间绝缘层130，以使其上表面接触接触结构160的下部。
类似于通孔结构150，接触结构160可以在形成第一布线部170之前形成。在本示例实施例中，接触结构160可以在形成通孔结构150之后形成。在本示例实施例中采用的接触结构160在层间绝缘层130内在第二方向(例如，D2)上例如纵向延伸。例如，如图2所示，接触结构160可以具有连接到通孔结构150的上端(例如，上表面)的延伸部160E。在另一示例(图8)中，通孔结构150可以通过第一布线部170连接到接触结构160。通孔结构150可以通过第一布线部170电连接到另一器件的有源图案。
接触结构160可以包括接触插塞165和设置在接触插塞165的侧表面和下表面上的导电阻挡162。例如，接触插塞165可以包括Cu、Co、Mo、Ru、W或其合金。例如，导电阻挡162可以包括Ta、TaN、Mn、MnN、WN、Ti、TiN或其组合。接触结构160还可以包括设置在导电阻挡162和源/漏区110之间的金属硅化物层。例如，金属硅化物层可以由CoSi、NiSi或TiSi形成。
第一布线部170可以形成在层间绝缘层130上。第一布线部170包括介电层171和第一布线层175。第一布线层175可以包括第一金属线M1和第一金属过孔V1。第一布线层175可以被配置为电连接到接触结构160和通孔结构150。例如，如图2所示，第一布线层175可以通过第一金属过孔V直接连接到接触结构160。在另一示例(图7)中，第一布线层175可以通过第一金属过孔V1直接连接到通孔结构150。例如，第二布线层275可以使用双镶嵌工艺形成。在本示例实施例中，第一布线层175被示出为具有单层结构，但是在一些示例实施例中，它可以被实现为具有多层结构。
在本示例实施例中采用的通孔结构150设置为用于提供在器件衬底结构DS(即，第一半导体衬底101的第一表面101A)上实现的器件所需的电力的路径。
如上所述，根据本示例实施例的半导体器件100可以包括电连接到器件衬底结构DS并从外部电路向器件衬底结构DS(例如，向有源图案105)供电的供电衬底结构PS。在本示例实施例中，第一接合结构180和第二接合结构280可以形成在器件衬底结构DS的一侧和供电衬底结构PS的一侧上，例如，在器件衬底结构DS和供电衬底结构DS之间。
参考图2和图3，设置在器件衬底结构DS一侧上的第一接合结构180可以包括设置在第一半导体衬底101的第二表面101B上的第一绝缘层181和嵌入第一绝缘层181中并连接到通孔结构150的第一连接焊盘185。例如，如图2所示，第一绝缘层181可以在第一半导体衬底101的第二表面101B和第二接合结构280之间。
如图3所示，通孔结构150可以具有从第一半导体衬底101的第二表面101B突出到第一接合结构180中(即，第一绝缘层181中)的突出部150E。突出部150E的底表面可以由导电材料155提供。
第一绝缘层181可以包括第一绝缘膜181a和第二绝缘膜181b。第一绝缘膜181a可以在第一半导体衬底101的第二表面101B上，并且可以具有与突出部150E的底表面基本共面的底表面。第二绝缘膜181b可以在第一绝缘膜181a上，并且可以具有与第一连接焊盘185的底表面基本共面的底表面。第一接合结构180中的元件的底表面是指背离器件衬底结构DS的表面。
设置在供电衬底结构PS的一侧上的第二接合结构280包括设置在第一接合结构180上并接合到第一绝缘层181的第二绝缘层281、以及嵌入第二绝缘层281中并接合到第一连接焊盘185的第二连接焊盘285。第二连接焊盘285可以形成为具有与第二绝缘层281的表面基本共面的表面。由于接合表面形成为充分清洁和平坦的，因此在接合界面处不会出现空隙，并且可以确保强接合。
通过使用第一接合结构180和第二接合结构280，器件衬底结构DS可以混合接合到供电衬底结构PS，使得彼此形成电连接路径。也就是说，第一接合结构180和第二接合结构280可以经由直接金属接合和经由直接介电接合两者而彼此接合，从而改善器件衬底结构DS和供电衬底结构PS之间的接合(经由介电接合)和电连接路径(经由金属接合)。
详细地，第一连接焊盘185和第二连接焊盘285可以包括相同的金属，例如，铜(Cu)。直接接合的第一连接焊盘185和第二连接焊盘285可以通过高温退火工艺通过铜相互扩散而接合(参考BS1)。构成第一连接焊盘185和第二连接焊盘285的金属不限于铜，并且可以包括可以类似地彼此接合的其他金属材料(例如，Au)。在这种接合的金属界面BS1中，可以实现电连接以及强接合。
第一绝缘层181和第二绝缘层281可以包括相同的介电材料，例如，氧化硅。第一绝缘层181和第二绝缘层281的直接接合可以通过在两个绝缘层181和281彼此直接接触的状态下应用高温退火工艺来执行。可以通过在接合的介电界面BS2处的化学接合来实现稳健接合。
在一些示例实施例中，第一绝缘层181和第二绝缘层281的界面层可以包括其他绝缘材料。例如，第一绝缘层181和第二绝缘层281可以包括氧化硅，并且在第一绝缘层181和第二绝缘层281的要接合的表面上，第一连接焊盘185和第二连接焊盘285以及其他绝缘膜(例如，平坦化的SiCN和SiON或SiCO)可以设置为薄膜，以形成接合界面层。
第一连接焊盘185和第二连接焊盘285可以使用镶嵌工艺分别形成在第一绝缘层181和第二绝缘层281上，并且如上所述，第一绝缘层181和第二绝缘层281可以形成为具有平坦的表面。第一连接焊盘185和第二连接焊盘285可以包括导电材料185A和285A以及设置在导电材料185A和285A的侧表面和相应的上/下表面上的导电阻挡185B和285B，例如，导电阻挡185B和285B可以形成在彼此不接触的水平表面上。例如，导电材料185A和285A可以包括Cu、Co、Mo、Ru、W或其合金。例如，导电阻挡185B和285B可以包括Ta、TaN、Mn、MnN、WN、Ti、TiN或其组合。
以这种方式，由于供电衬底结构PS在通孔结构150被形成之后通过使用第一接合结构180和第二接合结构280的混合接合技术进行接合，而无需在器件衬底结构DS的第一半导体衬底101上形成单独的供电网络元件(例如，掩埋电力轨)，因此可以通过最小化在第一半导体衬底101上形成用于单独的供电网络的导电元件的过程中的缺陷来实现期望的供电网络。
如图2所示，在本示例实施例中采用的供电衬底结构PS可以包括第二半导体衬底201，该第二半导体衬底201具有设置在第二接合结构280上的第二布线部270和连接到第二布线部270的通孔250。第二布线部270包括第二介电层271和第二布线层275。第二布线层275可以包括第二金属线M2和第二金属过孔V2，并且可以被配置为连接通孔250和第二连接焊盘285。例如，第二布线层275可以使用双镶嵌工艺形成。在本示例实施例中，第二布线层275被示出为单层结构，但是在一些示例实施例中，它可以被实现为多层结构。
通孔250可以形成在第二半导体衬底201中，以从外部电路接收电力。在本示例实施例中，通孔250可以穿过第二半导体衬底201，以连接到第二布线层275(例如，着接焊盘)。保护绝缘层210可以形成在第二半导体衬底201的下表面上，并且连接到通孔250的接合焊盘292和电连接导体295(例如，用于连接到外部电路的焊球)可以被设置。
类似于通孔结构150，通孔250可以包括导电材料255和围绕导电材料255的侧表面以与第二半导体衬底201电绝缘的绝缘阻挡251。通孔250可以具有朝向第二布线部270(与通孔结构150变窄的方向相反)变窄的宽度。
图4是示出了根据示例实施例的半导体器件的截面图。
参考图4，根据本示例实施例的半导体器件100A可以被理解为具有与图1至图3所示的半导体器件100的结构类似的结构，除了第二半导体衬底201'未被实现为供电衬底结构(图2的PS)之外，因此第二通孔结构150B的一部分穿过有源区ACT，并且第一通孔结构150A和第二通孔结构150B用作用于混合接合的金属表面。此外，除非另外特别说明，否则本示例实施例的组件可以参考图1至图3所示的半导体器件100的相同或相似组件的描述来理解。
在本示例实施例中，第二半导体衬底201'可以设置为除了用于供电的衬底结构PS之外的衬底结构。例如，尽管未详细示出，但是第二半导体衬底201'可以是在其上实现逻辑器件和/或存储器件(未示出)的半导体衬底。类似于先前的示例实施例，第二半导体衬底201'可以包括第二布线部270和接合结构280。在一些示例实施例中，第二半导体衬底201'可以是在其上实现逻辑器件和/或存储器件以及与先前示例实施例的供电结构类似的供电结构的衬底。
在本示例实施例中，第二通孔结构150B可以形成为经由深沟槽区穿过第一半导体衬底101，即，穿过第一分离层121和第二分离层122，类似于先前的示例实施例(即，在有源区之间)。第一通孔结构150A可以形成为经由浅沟槽区穿过第一半导体衬底101，即，穿过第二分离层122和有源区ACT。因此，第一通孔结构150A和第二通孔结构150B可以形成在确保距器件区(例如，距有源图案105)充分距离的区域中。
在本示例实施例中采用的混合接合结构可以具有与先前示例实施例的结构不同的结构。注意，尽管以下描述是指第一通孔结构150A，但第二通孔结构150B可以具有相同或相似的结构。
详细地，参考图4和图5，设置在器件衬底结构DS的一侧上的接合结构可以包括具有突出部150E的第一通孔结构150A，该突出部150E从第一半导体衬底101的第二表面101B突出到设置在第一半导体衬底101的第二表面101B上的第一绝缘膜181a中。第一通孔结构150A的突出部150E可以具有暴露导电材料155的表面，并且暴露的表面可以具有基本平坦的表面。例如，如图5所示，突出部150E的导电材料155的平坦表面和第一绝缘膜181a的底表面可以彼此共面。由第一通孔结构150A和第一绝缘膜181a提供的平坦表面可以提供接合表面。
设置在电力模块衬底结构PS的一侧上的接合结构280包括接合到第一绝缘膜181a的第二绝缘层281和嵌入第二绝缘层281中并接合到第一通孔结构150A的暴露表面的连接焊盘285。连接焊盘285可以具有比先前示例实施例的尺寸相对小的尺寸。连接焊盘285可以形成为具有与第二绝缘层281的表面基本共面的表面。
第一通孔结构150A的暴露表面和连接焊盘285可以包括相同或相似的金属，例如，铜(Cu)。这些可接合金属不限于铜，但可以包括可以类似地彼此接合的其他金属材料(例如，Au)。在该金属界面BS1中，可以实现电连接以及强接合。第一绝缘膜181a和第二绝缘层281可以包括相同的介电材料，例如，氧化硅。第一绝缘膜181a和第二绝缘层281的直接接合也可以通过在它们彼此直接接触的状态下应用高温退火工艺来执行。可以通过在接合的介电界面BS2处的化学接合来实现稳健接合。
在一些示例实施例中，第一绝缘膜181a和第二绝缘层281之间的界面可以包括另一绝缘材料层。例如，另一薄绝缘材料膜(例如，SiCN、SiON或SiCO)可以设置为在第一绝缘膜181a和第二绝缘层281要接合到的表面上的薄膜，以形成接合界面层。
图6是示出了根据示例实施例的半导体器件的平面图，并且图7是沿线I2-I2'和II2-II2'截取的图6所示的半导体器件的截面图。
参考图6和图7，根据本示例实施例的半导体器件100B可以被理解为具有与图1至图3所示的半导体器件100的结构类似的结构，除了其在每个有源图案105上具有包括多个沟道层CH的多沟道结构之外。此外，半导体器件100B包括设置在器件衬底结构DS上的支撑衬底结构SS，并且第一布线部170和第二布线部270被实现为多个布线层。此外，除非另外特别说明，否则本示例实施例的组件可以参考图1至图3所示的半导体器件100的相同或相似组件的描述来理解。
根据本示例实施例的半导体器件100B可以具有包括由纳米片形成的多个沟道层的晶体管(即，)结构。半导体器件100B还可以包括在第三方向(例如，D3)上彼此间隔开的多个纳米片状沟道层CH和在多个沟道层CH之间设置为平行于栅电极145的内间隔物IS。在半导体器件100B中，栅电极145的部分145E可以包括具有设置在有源图案105和最下方沟道层CH之间以及多个沟道层CH之间的全环绕栅结构的晶体管。例如，半导体器件100B的每个晶体管可以包括沟道层CH、源/漏区110和栅电极145。
多个沟道层CH中的两个或更多个可以设置为在有源图案105上在第三方向(例如，D3)上彼此间隔开。沟道层CH可以连接到源/漏区110，并且可以与有源图案105的上表面间隔开。沟道层CH可以在第二方向(例如，D2)上具有与有源图案105的宽度相同或相似的宽度，并且可以在第一方向(例如，D1)上具有与栅结构GS的宽度相同或相似的宽度。然而，当采用内间隔物IS时，沟道层CH可以具有比栅结构GS下方的侧表面的宽度减小的宽度。
多个沟道层CH可以由半导体材料形成，并且可以包括例如硅(Si)、硅锗(SiGe)和锗(Ge)中的至少一种。沟道层CH可以由例如与第一半导体衬底101(具体地，有源区)相同的材料形成。构成单个沟道结构的沟道层CH的数量和形状可以在示例实施例中进行各种改变。
内间隔物IS可以在多个沟道层CH之间在第一方向(例如，D1)上设置在栅电极145的两个侧表面上。栅电极145可以通过内间隔物IS与源/漏区110电分离。内间隔物IS可以具有面向栅电极145的平坦侧表面或朝向栅电极145凸圆化的截面(参考图7)。内间隔物IS可以由例如氧化物、氮化物或氮氧化物形成，并且具体地，可以由低k膜形成。
如上所述，根据本示例实施例的半导体器件可以应用于具有各种结构的晶体管。除了上述示例实施例之外，根据本示例实施例的半导体器件可以被实现为包括具有垂直于第一半导体衬底101的上表面延伸的有源区和围绕有源区的栅结构的竖直FET(VFET)的半导体器件、或包括使用具有铁电特性的栅绝缘层的负电容FET(NCFET)的半导体器件。
在本示例实施例中，支撑衬底结构SS可以附加地设置在器件衬底结构DS上。支撑衬底结构SS可以在第一半导体衬底101的研磨工艺之前接合到第一布线部170，并且可以保留在最终结构中。支撑衬底结构SS可以包括支撑衬底301和设置在支撑衬底301上的接合绝缘层310，例如，接合绝缘层310可以在支撑衬底和器件衬底结构DS之间。例如，接合绝缘层310可以包括SiO2、SiCN、SiON或SiCO。支撑衬底结构SS的接合绝缘层310可以直接接合到第一布线部170的介电层171。在另一示例实施例中，支撑衬底301(例如，硅衬底)可以使用平坦化表面直接接合到器件衬底结构DS。该工艺可以通过晶片到晶片工艺来执行。
设置在层间绝缘层130上的第一布线部170和设置在第二半导体衬底201上的第二布线部270可以分别包括两个布线层175和275，但是在其他示例实施例中，第一布线部170和第二布线部270可以用不同数量的层来实现。
在本示例实施例中采用的供电衬底结构PS可以包括第二半导体衬底201和穿过第二半导体衬底201以连接到第二布线部270的第二布线层275的通孔250。此外，类似于先前的示例实施例，保护绝缘层210可以形成在第二半导体衬底201的表面上，并且连接到通孔250的接合焊盘292和电连接导体295(例如，用于连接到外部电路的焊球)可以被包括。
图8至图15是制造图7所示的半导体器件的方法中的阶段的截面图。
参考图8，可以在多个有源图案105中的每一个的上表面上在第三方向上形成多个沟道层CH，可以在有源图案105上形成连接到多个沟道层CH的两端的源/漏区110,并且可以在器件分离层120上形成层间绝缘层130以覆盖源/漏区110。如图7所示，可以使用虚设栅结构来形成栅结构。
在本示例实施例中，代替在第一半导体衬底上直接形成用于构成供电网络的导体元件(例如，掩埋电力轨(BPN))，在用于形成接触结构的过程中形成通孔结构。
接着，参考图9，形成通孔结构150和接触结构160。
可以通过形成通孔至期望深度的工艺来形成通孔结构150。通孔可以形成为穿过层间绝缘层130和器件分离层120至第一半导体衬底101内的预定深度。可以在通孔的内表面上形成绝缘阻挡151，然后可以用导电材料155填充通孔。可以通过平坦化工艺(例如，化学机械抛光(CMP))去除绝缘阻挡151和导电材料155的在层间绝缘层130上的部分。通孔结构150可以形成为延伸穿过层间绝缘层130和器件分离层120至第一半导体衬底101的部分区域。通孔结构150可以形成为具有相对高的纵横比。
类似地，可以通过以下过程来形成接触结构160：形成接触孔直至源/漏区110，在接触孔的内表面上形成导电阻挡162，然后用接触插塞165填充接触孔。此外，可以通过平坦化工艺(例如，CMP)去除导电阻挡162和接触插塞165的在层间绝缘层130上的部分。
以这种方式，在形成第一布线部(图10的170)即BEOL之前，通孔结构150可以与接触结构160一起形成。例如，如图9所示，通孔结构150和接触结构160的上表面可以共面。
接着，参考图10，可以在通孔结构150和接触结构160的共面的上表面上例如连续地形成第一布线部170。然后，第一布线部170可以接合到器件衬底结构SS上的支撑衬底301。
详细地，可以在层间绝缘层130上形成连接到接触结构160的第一布线部170。可以在层间绝缘层130上形成蚀刻停止层，并且可以形成多个介电层171和包括金属线M1和金属过孔V1在内的第一布线层175。可以使用双镶嵌工艺一起形成金属布线M1和金属过孔V1。
可以在支撑衬底301上形成接合绝缘层310。例如，接合绝缘层310可以包括SiO2、SiCN、SiON或SiCO。接合绝缘层310可以直接接合到第一布线部170的介电层171。该工艺可以通过晶片到晶片工艺来执行。支撑衬底301可以在第一半导体衬底101的研磨工艺期间用作支撑结构。在另一示例实施例中，支撑衬底301(例如，硅衬底)可以使用平坦化表面直接接合到器件衬底结构DS。
接着，参考图11，使用支撑衬底301执行用于减小第一半导体衬底101的厚度的抛光工艺。
可以通过CMP工艺对第一半导体衬底101的第二表面101B执行本抛光工艺。通过该工艺，可以将第一半导体衬底101减小到期望的厚度t，并且通孔结构150的一端可以从第一半导体衬底101的第二表面101B暴露，例如，通孔结构150可以在第三方向D3上(例如，在远离沟道层CH取向的方向上)从第一半导体衬底101(例如，在其上方)突出到预定距离。在抛光工艺之后，第一半导体衬底101的厚度t可以为约1μm或更小。
接着，参考图12，可以在第一半导体衬底101上形成第一绝缘膜181a以覆盖通孔结构150的突出到第一半导体衬底101上方的部分(即，图3中的突出部150E)。可以执行对通孔结构150的突出部和第一绝缘层180a进行平坦化的工艺。
这种平坦化工艺也可以通过CMP工艺来执行。在平坦化工艺之后，通孔结构150的突出部可以具有与第一绝缘膜181a的表面181T1基本共面的表面150T。突出部的表面150T可以在去除了绝缘阻挡151之后由导电材料155提供。该平坦化表面可以用作直接接合表面。例如，通孔结构150的突出部150E的表面150T可以以与图4和图5所示的方式类似的方式在后续工艺中接合到连接焊盘的表面。
接着，参考图13，可以在第一绝缘膜181a上形成第二绝缘膜181b，并且可以形成嵌入在第二绝缘膜181b中的连接到通孔结构150的第一连接焊盘185，以形成第一接合结构180。
可以使用镶嵌工艺在第二绝缘膜181b上形成第一连接焊盘185。在镶嵌工艺中采用的平坦化工艺中，第二绝缘膜181b的表面181T2可以与第一连接焊盘185的表面185T基本平坦化。
接着，参考图14，在形成了具有第二接合结构280的供电衬底结构PS之后，第二接合结构280可以接合到第一接合结构180。
供电衬底结构PS包括第二半导体衬底201、设置在第二半导体衬底201上的第二布线部270、以及设置在第二布线部270上的第二接合结构280。第二接合结构280可以设置在第一接合结构180上并接合到第一接合结构180。第二接合结构280包括接合到第一绝缘层181的第二绝缘层281和嵌入第二绝缘层281中并接合到第一连接焊盘185的第二连接焊盘285。第二连接焊盘285可以形成为具有与第二绝缘层281的表面基本共面的表面。
第一连接焊盘185和第二连接焊盘285可以与用于器件衬底结构DS和供电衬底结构PS的电路径一起设置为刚性接合结构。
接着，参考图15，加工第二半导体衬底201以形成具有可连接到外部电路的结构的供电衬底结构PS。
可以在第二半导体衬底201中形成通孔250，以从外部电路接收电力。在本示例实施例中，通孔250可以穿过第二半导体衬底201，以连接到第二布线层275(例如，着接焊盘)。附加地，可以在第二半导体衬底201的下表面上形成保护绝缘层210，并且可以包括连接到通孔250的接合焊盘292和电连接导体295(例如，用于连接到外部电路的焊球)。
以这种方式，可以通过使用附加的供电衬底结构PS来向器件衬底结构DS供电，该供电衬底结构PS使用通过与第一半导体衬底101的通孔结构150混合接合而形成的电路径(例如，第一连接焊盘和第二连接焊盘)。
通过总结和回顾，需要一种形成从半导体衬底的背面到BEOL的导电贯通结构(例如，硅通孔(TSV))的方法。因此，实施例的方面提供了一种通过简化导电贯通结构的结构而具有提高的连接可靠性的半导体器件。
也就是说，根据上述示例实施例，通孔结构形成为穿过层间绝缘层和第一半导体衬底，因此第一接合结构形成在第一半导体衬底的背面(例如，与具有有源鳍的表面相对的第二表面)上。这种第一接合结构混合接合到第二半导体衬底(例如，PDN衬底)的第二接合结构，从而提供多堆叠半导体器件。
本文已经公开了示例实施例，并且尽管采用了特定术语，但是它们仅用于且应被解释为一般的描述性意义，而不是为了限制的目的。在一些情况下，如提交本申请的本领域普通技术人员应认识到，除非另有明确说明，否则结合特定实施例描述的特征、特性和/或元件可以单独使用或与其他实施例描述的特征、特性和/或元件相结合使用。因此，本领域技术人员将理解，在不脱离所附权利要求中阐述的本发明的精神和范围的前提下，可以进行形式和细节上的各种改变。

Claims (20)

1.一种半导体器件，包括：
第一半导体衬底，具有彼此相对的第一表面和第二表面；
有源图案，从所述第一半导体衬底的所述第一表面突出，所述有源图案在第一方向上延伸；
所述有源图案的区域中的栅结构，所述栅结构在与所述第一方向相交的第二方向上延伸；
所述有源图案中在所述栅结构一侧的源/漏区；
所述源/漏区上的层间绝缘层；
接触结构，延伸穿过所述层间绝缘层以连接到所述源/漏区；
通孔结构，电连接到所述接触结构，并且穿过所述层间绝缘层和所述第一半导体衬底；
第一接合结构，包括所述第一半导体衬底的所述第二表面上的第一绝缘层以及嵌入所述第一绝缘层中的第一连接焊盘，所述第一连接焊盘连接到所述通孔结构；
所述第一接合结构上的第二接合结构，包括接合到所述第一绝缘层的第二绝缘层以及嵌入所述第二绝缘层中并接合到所述第一连接焊盘的第二连接焊盘；以及
所述第二接合结构上的第二半导体衬底。
2.根据权利要求1所述的半导体器件，其中，所述接触结构具有在所述第二方向上延伸并连接到所述通孔结构的延伸部。
3.根据权利要求1所述的半导体器件，还包括所述层间绝缘层上的第一布线部，所述第一布线部电连接到所述接触结构和所述通孔结构中的每一个。
4.根据权利要求3所述的半导体器件，其中，所述层间绝缘层具有与所述接触结构和所述通孔结构中的每一个的上表面共面的上表面。
5.根据权利要求3所述的半导体器件，还包括所述第一布线部上的支撑衬底。
6.根据权利要求5所述的半导体器件，其中，所述支撑衬底包括接合到所述第一布线部的接合绝缘层。
7.根据权利要求1所述的半导体器件，还包括在所述第二半导体衬底和所述第二接合结构之间的第二布线部，所述第二布线部电连接到所述第二连接焊盘。
8.根据权利要求7所述的半导体器件，其中，所述第二布线部被配置为通过所述通孔结构向所述源/漏区供电。
9.根据权利要求8所述的半导体器件，其中，所述第二半导体衬底包括穿过所述第二半导体衬底并连接到所述第二布线部的通孔。
10.根据权利要求1所述的半导体器件，其中，所述第二半导体衬底包括实现逻辑器件或存储器件的半导体衬底。
11.根据权利要求1所述的半导体器件，其中，所述第一半导体衬底的厚度为1μm或更小。
12.根据权利要求1所述的半导体器件，其中，所述通孔结构包括导电材料和围绕所述导电材料的侧表面的绝缘阻挡。
13.根据权利要求12所述的半导体器件，其中，所述通孔结构具有从所述第一半导体衬底的所述第二表面突出的部分，所述部分的底表面包括所述导电材料。
14.根据权利要求13所述的半导体器件，其中，所述第一绝缘层包括：
所述第一半导体衬底的所述第二表面上的第一绝缘膜，所述第一绝缘膜具有与所述部分的底表面共面的表面，以及
所述第一绝缘膜上的第二绝缘膜，所述第二绝缘膜具有与所述第一连接焊盘的表面共面的表面。
15.根据权利要求1所述的半导体器件，还包括：
所述有源图案上的沟道层，所述沟道层在垂直于所述第一方向和所述第二方向的第三方向上彼此间隔开，并且所述沟道层中的每一个在所述第一方向上延伸，
其中，所述栅结构包括围绕所述沟道层并在所述第二方向上延伸的栅电极、以及在所述沟道层与所述栅电极之间及在所述有源图案与所述栅电极之间的栅绝缘层。
16.一种半导体器件，包括：
器件衬底结构，包括：第一半导体衬底，具有彼此相对的第一表面和第二表面、以及从所述第一表面突出并在第一方向上延伸的有源图案；所述有源图案上的层间绝缘层；通孔结构，电连接到所述有源图案并穿过所述层间绝缘层和所述第一半导体衬底；以及所述层间绝缘层上的第一布线部；
第一接合结构，包括所述第一半导体衬底的所述第二表面上的第一绝缘层以及嵌入所述第一绝缘层中并连接到所述通孔结构的第一连接焊盘；
所述第一接合结构上的第二接合结构，包括接合到所述第一绝缘层的第二绝缘层以及嵌入所述第二绝缘层中并接合到所述第一连接焊盘的第二连接焊盘；
供电衬底结构，包括所述第二接合结构上的第二布线部和具有连接到所述第二布线部的通孔的第二半导体衬底；以及
所述第一布线部上的支撑衬底。
17.根据权利要求16所述的半导体器件，其中：
所述通孔结构的宽度朝向所述第一半导体衬底的所述第二表面变窄，并且
所述通孔的宽度朝向所述第二接合结构变窄。
18.根据权利要求16所述的半导体器件，其中，与所述第一绝缘层和所述第二绝缘层的接合界面相邻的部分包括与所述第一接合结构和所述第二接合结构的其他部分的材料不同的材料。
19.一种半导体器件，包括：
第一半导体衬底，具有彼此相对的第一表面和第二表面；
有源图案，从所述第一半导体衬底的所述第一表面突出，所述有源图案在第一方向上延伸；
所述有源图案的区域中的栅结构，所述栅结构在与所述第一方向相交的第二方向上延伸；
所述有源图案中在所述栅结构一侧的源/漏区；
所述源/漏区上的层间绝缘层；
接触结构，穿过所述层间绝缘层连接到所述源/漏区；
通孔结构，电连接到所述接触结构，穿过所述层间绝缘层和所述第一半导体衬底，并且具有从所述第一半导体衬底的所述第二表面突出的部分；
所述第一半导体衬底的所述第二表面上的第一绝缘层，具有与所述通孔结构的所述部分的表面共面的表面；
所述第一绝缘层上的接合结构，包括接合到所述第一绝缘层的第二绝缘层以及嵌入所述第二绝缘层中并接合到所述通孔结构的所述部分的表面的连接焊盘；以及
所述接合结构上的第二半导体衬底。
20.根据权利要求19所述的半导体器件，其中，所述通孔结构的所述部分的宽度小于所述连接焊盘的宽度。
CN202310078272.2A 2022-02-04 2023-01-19 半导体器件 Pending CN116564933A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2022-0014643 2022-02-04
KR1020220014643A KR20230118276A (ko) 2022-02-04 2022-02-04 반도체 장치

Publications (1)

Publication Number Publication Date
CN116564933A true CN116564933A (zh) 2023-08-08

Family

ID=87490425

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310078272.2A Pending CN116564933A (zh) 2022-02-04 2023-01-19 半导体器件

Country Status (3)

Country Link
US (1) US20230253293A1 (zh)
KR (1) KR20230118276A (zh)
CN (1) CN116564933A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220147922A (ko) * 2021-04-28 2022-11-04 삼성전자주식회사 반도체 패키지

Also Published As

Publication number Publication date
US20230253293A1 (en) 2023-08-10
KR20230118276A (ko) 2023-08-11

Similar Documents

Publication Publication Date Title
US11721628B2 (en) Semiconductor device
US11380607B2 (en) Semiconductor device
US11328952B2 (en) Interconnect structure and method
CN107919358B (zh) 半导体器件及其制造方法
CN109326635B (zh) 半导体器件
US10262937B2 (en) Integrated circuit device
KR20210011214A (ko) 도핑 영역을 갖는 저항 소자 및 이를 포함하는 반도체 소자
TWI757063B (zh) 半導體裝置與其製造方法
US20230253293A1 (en) Semiconductor device
CN113675196B (zh) 半导体器件及其形成方法
US20240055493A1 (en) Semiconductor device
CN116913917A (zh) 半导体装置
US11133249B2 (en) Semiconductor device
TWI793522B (zh) 半導體裝置及其形成方法
US20210375761A1 (en) Semiconductor Devices with Backside Routing and Method of Forming Same
US20240234253A1 (en) Semiconductor device
CN118335715A (zh) 半导体装置
US20230027640A1 (en) Semiconductor device
US20240145556A1 (en) Semiconductor device
TW202422836A (zh) 半導體裝置
CN117995809A (zh) 半导体装置
CN115602687A (zh) 半导体器件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication