CN117995809A - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN117995809A
CN117995809A CN202311380183.XA CN202311380183A CN117995809A CN 117995809 A CN117995809 A CN 117995809A CN 202311380183 A CN202311380183 A CN 202311380183A CN 117995809 A CN117995809 A CN 117995809A
Authority
CN
China
Prior art keywords
fin active
active pattern
conductive
gate
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202311380183.XA
Other languages
English (en)
Inventor
金菊喜
李敬雨
罗相喆
郭珉灿
金荣佑
金昊俊
李东翼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020230061806A external-priority patent/KR20240062084A/ko
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN117995809A publication Critical patent/CN117995809A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明构思的实施例提供了一种半导体装置，所述半导体装置包括：第一鳍式有源图案和第二鳍式有源图案，设置在基底的上表面上，并且具有不同宽度；第一栅极结构和第二栅极结构，分别与第一鳍式有源图案和第二鳍式有源图案交叉；第一源/漏区域和第二源/漏区域，分别设置在第一鳍式有源图案和第二鳍式有源图案上；第一接触结构和第二接触结构，分别连接到第一源/漏区域和第二源/漏区域；栅极隔离结构，与具有相对大的宽度的第一鳍式有源图案相邻；掩埋导电结构，接触栅极隔离结构的一个端表面，并且连接到第二接触结构；导电贯通结构，从基底的下表面延伸，并且连接到掩埋导电结构；以及第一布线层，电连接到第一接触结构和掩埋导电结构。

Description

半导体装置
本申请要求于2022年11月1日在韩国知识产权局提交的第10-2022-0143607号韩国专利申请和于2023年5月12日在韩国知识产权局提交的第10-2023-0061806号韩国专利申请的优先权的权益，这两个韩国专利申请的公开内容通过引用以其整体并入本文。
技术领域
本发明构思涉及一种半导体装置。
背景技术
在诸如逻辑电路和存储器的各种半导体装置中，诸如源极和漏极的有源区域经由接触结构连接到后端制程(BEOL)的金属线。期望一种方案，该方案用于将BEOL的至少一些线(例如，电力线)设置在半导体基底的背侧上并形成被构造为穿透半导体基底以连接所述线的导电贯通结构。
发明内容
本发明构思的一方面在于提供一种半导体装置，该半导体装置具有在有限空间中有效布置的电力输送结构。
根据本发明构思的一方面，一种半导体装置包括：基底，具有彼此背对的第一表面和第二表面；第一鳍式有源图案，在所述基底的所述第一表面上在第一方向上纵向延伸并且在与所述第一方向相交的第二方向上具有第一宽度；第二鳍式有源图案，在所述第一方向上与所述第一鳍式有源图案间隔开，在所述基底的所述第一表面上在所述第一方向上纵向延伸，并且在所述第二方向上具有第二宽度，所述第二宽度小于所述第一宽度；器件隔离图案，设置在所述第一鳍式有源图案和所述第二鳍式有源图案之间；第一栅极结构和第二栅极结构，在所述第二方向上延伸，并且分别与所述第一鳍式有源图案和所述第二鳍式有源图案交叉；第一源/漏区域，在所述第一栅极结构的至少一侧上设置在所述第一鳍式有源图案上；第二源/漏区域，在所述第二栅极结构的至少一侧上设置在所述第二鳍式有源图案上；层间绝缘部分，设置在所述基底的所述第一表面上，并且覆盖所述第一源/漏区域和所述第二源/漏区域；第一接触结构和第二接触结构，分别在所述层间绝缘部分中连接到所述第一源/漏区域和所述第二源/漏区域；栅极隔离结构，在所述第二方向上与所述第一鳍式有源图案相邻地位于所述层间绝缘部分中，并且在所述第一方向上纵向延伸，同时接触所述第一栅极结构的一个端表面；掩埋导电结构，在所述第一方向上延伸，同时在所述层间绝缘部分中接触所述栅极隔离结构的一个端表面，并且连接到所述第二接触结构；导电贯通结构，从所述基底的所述第二表面朝向所述基底的所述第一表面延伸，并且连接到所述掩埋导电结构；以及第一布线结构，设置在所述层间绝缘部分上，并且具有电连接到所述第一接触结构和所述掩埋导电结构的第一布线层。
根据本发明构思的一方面，一种半导体装置包括：基底，具有第一表面和第二表面，所述第一表面具有在第一方向上布置的第一单元区域和第二单元区域，所述第二表面与所述第一表面背对；第一鳍式有源图案，在所述基底的所述第一单元区域中在第一方向上纵向延伸并且在与所述第一方向相交的第二方向上具有第一宽度；第二鳍式有源图案，在所述基底的所述第二单元区域中在所述第一方向上与所述第一鳍式有源图案叠置，在所述第一方向上纵向延伸，并且在所述第二方向上具有第二宽度，所述第二宽度小于所述第一宽度；器件隔离图案，沿着所述第一单元区域和所述第二单元区域之间的边界设置在所述第一鳍式有源图案和所述第二鳍式有源图案之间；第一栅极结构和第二栅极结构，分别设置在所述第一单元区域和所述第二单元区域中，并且在所述第二方向上纵向延伸以分别与所述第一鳍式有源图案和所述第二鳍式有源图案交叉；第一源/漏区域，在所述第一栅极结构的至少一侧上设置在所述第一鳍式有源图案上；第二源/漏区域，在所述第二栅极结构的至少一侧上设置在所述第二鳍式有源图案上；第一接触结构和第二接触结构，分别连接到所述第一源/漏区域和所述第二源/漏区域，并且在垂直于所述基底的所述第一表面的方向上延伸；栅极隔离结构，位于所述第一单元区域的在所述第二方向上与所述第一鳍式有源图案相邻的边界处，并且在所述第一方向上延伸，同时接触所述第一栅极结构的一个端表面；掩埋导电结构，位于所述第二单元区域的在所述第二方向上与所述第二鳍式有源图案相邻的边界处，在所述第一方向上延伸，同时接触所述栅极隔离结构的一个端表面，并且连接到所述第二接触结构；导电贯通结构，从所述基底的所述第二表面朝向所述基底的所述第一表面延伸，并且连接到所述掩埋导电结构；第一布线结构，具有连接所述第一接触结构与所述掩埋导电结构的第一布线层；以及第二布线结构，设置在所述基底的所述第二表面上，并且具有连接到所述导电贯通结构的第二布线层。
根据本发明构思的一方面，一种半导体装置包括：基底，具有彼此背对的第一表面和第二表面；鳍式有源图案，在所述基底的所述第一表面上在第一方向上纵向延伸，并且包括第一鳍部分和第二鳍部分，所述第一鳍部分在与所述第一方向相交的第二方向上具有第一宽度，所述第二鳍部分在所述第二方向上具有第二宽度，所述第二宽度小于所述第一宽度；第一栅极结构和第二栅极结构，在与所述第一方向相交的第二方向上纵向延伸，并且分别与所述第一鳍部分和所述第二鳍部分交叉；栅极隔离结构，在所述第二方向上与所述鳍式有源图案相邻地定位，并且在所述第一方向上延伸以隔离所述第一栅极结构和所述第二栅极结构中的每个；第一源/漏区域，在所述第一栅极结构的至少一侧上设置在所述第一鳍部分上；第二源/漏区域，在所述第二栅极结构的至少一侧上设置在所述第二鳍部分上；层间绝缘部分，设置在所述基底的所述第一表面上，并且覆盖所述第一源/漏区域和所述第二源/漏区域；第一接触结构和第二接触结构，穿透所述层间绝缘部分，并且分别连接到所述第一源/漏区域和所述第二源/漏区域；掩埋导电结构，设置在其中所述栅极隔离结构的与所述第一鳍部分相邻的至少一部分被去除的区域中，并且连接到所述第二接触结构；导电贯通结构，从所述基底的所述第二表面朝向所述基底的所述第一表面延伸，并且连接到所述掩埋导电结构；以及第一布线结构，设置在所述层间绝缘部分上，并且具有连接到所述第一接触结构和所述掩埋导电结构的第一布线层。
根据本发明构思的一方面，一种半导体装置包括：第一鳍式有源图案，在第一方向上纵向延伸，并且在与所述第一方向相交的第二方向上具有第一宽度；第二鳍式有源图案，在所述第一方向上与所述第一鳍式有源图案间隔开，在所述第一方向上纵向延伸，并且在所述第二方向上具有第二宽度，所述第二宽度小于所述第一宽度；器件隔离图案，设置在所述第一鳍式有源图案和所述第二鳍式有源图案之间，并且在所述第二方向上延伸；第一栅极结构和第二栅极结构，均在所述第二方向上纵向延伸，并且分别与所述第一鳍式有源图案和所述第二鳍式有源图案交叉；第一源/漏区域，在所述第一栅极结构的至少一侧上设置在所述第一鳍式有源图案上；第二源/漏区域，在所述第二栅极结构的至少一侧上设置在所述第二鳍式有源图案上；层间绝缘部分，围绕所述第一鳍式有源图案和所述第二鳍式有源图案，并且覆盖所述第一栅极结构和所述第二栅极结构以及所述第一源/漏区域和所述第二源/漏区域；第一接触结构和第二接触结构，分别在所述层间绝缘部分中连接到所述第一源/漏区域和所述第二源/漏区域；栅极隔离结构，在所述第二方向上与所述第一鳍式有源图案相邻地位于所述层间绝缘部分中，并且在所述第一方向上延伸，同时接触所述第一栅极结构的一个端表面；掩埋导电结构，在所述第一方向上延伸，同时在所述层间绝缘部分中接触所述栅极隔离结构的一个端表面，并且连接到所述第二接触结构；第一布线结构，设置在所述层间绝缘部分上，并且具有电连接到所述第一接触结构和所述掩埋导电结构的第一布线层；以及第二布线结构，设置在所述层间绝缘部分的下表面上，并且具有连接到所述掩埋导电结构的电力输送结构和连接到所述电力输送结构的第二布线层。
本发明构思的各种有益优点和效果不限于上述内容，并且将在描述本发明构思的具体实施例的过程中更容易理解。
附图说明
通过以下结合附图的详细描述，将更清楚地理解本发明构思的上述及其他方面、特征和优点，其中：
图1A和图1B是示出根据本发明构思的示例实施例的半导体装置的平面图；
图2是图1A和图1B的半导体装置的沿着线I-I'截取的剖视图；
图3A和图3B是图1A和图1B的半导体装置的沿着线II1-II1'和线II2-II2'截取的剖视图；
图4A和图4B是示出根据各种示例实施例的鳍式有源图案和掩埋导电结构的布置的平面图；
图5A和图5B是根据本发明构思的示例实施例的半导体装置的剖视图；
图6A和图6B是根据本发明构思的示例实施例的半导体装置的剖视图；
图7是示出根据本发明构思的示例实施例的半导体装置的平面图；
图8A和图8B是图7的半导体装置的沿着线II1-II1'和线II2-II2'截取的剖视图；
图9是根据本发明构思的示例实施例的半导体装置的剖视图；
图10是示出根据本发明构思的示例实施例的半导体装置的平面图；
图11是图10的半导体装置的沿着线I-I'截取的剖视图；以及
图12A和图12B是图10的半导体装置的沿着线II1-II1'和线II2-II2'截取的剖视图。
具体实施方式
在下文中，将参照附图描述本发明构思的各种实施例。相同的数字/标签自始至终指代相同的元件。
将理解，当元件被称为“连接”或“结合”到另一元件或“在”另一元件“上”时，它可以直接连接或结合到所述另一元件或直接在所述另一元件上，或者可以存在中间元件。相反，当元件被称为“直接连接”或“直接结合”到另一元件，或者被称为“接触”另一元件或与另一元件“接触”(或使用词语“接触”的任何形式)时，在接触点处不存在中间元件。
诸如“第一”、“第二”、“第三”等的序数可以简单地用作某些元件的标签以将这些元件彼此区分开。在说明书中未使用“第一”、“第二”、“第三”等来描述的术语在权利要求中仍然可以被称为“第一”或“第二”或“第三”。另外，用具体的序数(例如，具体的权利要求中的“第一”)引用的术语可以在其他处用不同的序数(例如，说明书或另一权利要求中的“第二”)来描述。
图1A和图1B是示出根据本发明构思的示例实施例的半导体装置的平面图，图2是图1A和图1B的半导体装置的沿着线I-I'截取的剖视图，并且图3A和图3B是图1A和图1B的半导体装置的沿着线II1-II1'和线II2-II2'截取的剖视图。
参照图1A、图1B、图2、图3A和图3B，根据本发明构思的实施例的半导体装置100可以被划分为在第一方向(例如，X方向)上布置的第一单元区域SC1和第二单元区域SC2。
半导体装置100可以包括：基底101，具有彼此背对的第一表面(或上表面)和第二表面(或下表面)；第一鳍式有源图案105A，在基底101的第一单元区域SC1中在第一方向(例如，X方向)上纵向延伸，并且具有第一宽度W1；第二鳍式有源图案105B，在基底101的第二单元区域SC2中在第一方向(例如，X方向)上纵向延伸，并且具有第二宽度W2，第二宽度W2小于第一宽度W1；以及器件隔离图案SP，沿着第一单元区域SC1与第二单元区域SC2之间的边界设置在第一鳍式有源图案105A与第二鳍式有源图案105B之间。第二鳍式有源图案105B可以被布置为在第一方向(例如，X方向)上与第一鳍式有源图案105A叠置。可以将第一鳍式有源图案105A和第二鳍式有源图案105B理解为通过用器件隔离图案SP对具有呈不同宽度W1和W2的两个鳍部分的单个鳍式有源图案进行分离而获得的结构。第一宽度W1和第二宽度W2可以分别是第一鳍式有源图案105A和第二鳍式有源图案105B的最大宽度。第一鳍式有源图案105A和第二鳍式有源图案105B可以被形成为在基底101的上表面(例如，第一表面)上方延伸。例如，第一鳍式有源图案105A和第二鳍式有源图案105B可以被描述为相对于基底101的上表面突出。在一些实施例中，第一鳍式有源图案105A和第二鳍式有源图案105B可以是基底101的部分(例如，可以通过蚀刻基底101而形成)或者可以形成在基底101上(例如，可以是从基底101生长的外延层)。
如图1A中所示，器件隔离图案SP可以在第一鳍式有源图案105A和第二鳍式有源图案105B之间在第二方向(例如，Y方向)上纵向延伸，并且可以隔离在第二方向上相邻的多个鳍式有源图案。另外，如图2中所示，器件隔离图案SP可以包括填充在沟槽中的绝缘材料，所述沟槽在第一鳍式有源图案105A与第二鳍式有源图案105B之间延伸到基底101的局部区域。例如，器件隔离图案SP的下表面可以处于比基底101的上表面低的水平。
根据本实施例的半导体装置100可以包括第一栅极结构GS1和第二栅极结构GS2，第一栅极结构GS1和第二栅极结构GS2在与第一方向(例如，X方向)相交的第二方向(例如，Y方向)上纵向延伸，并且分别与第一鳍式有源图案105A和第二鳍式有源图案105B交叉。另外，根据本实施例的半导体装置100可以包括：第一源/漏区域110A，在第一栅极结构GS1的两侧上设置在第一鳍式有源图案105A上；第二源/漏区域110B，在第二栅极结构GS2的两侧上设置在第二鳍式有源图案105B上；以及第一接触结构180A和第二接触结构180B，分别连接到第一源/漏区域110A和第二源/漏区域110B并且在垂直于基底101的第一表面的第三方向(例如，Z方向)上延伸。
基底101可以包括例如半导体(诸如Si或Ge)或化合物半导体(诸如SiGe、SiC、GaAs、InAs或InP)。在另一示例中，基底101可以具有绝缘体上硅(SOI)结构。基底101的第一表面可以设置有第一有源区域102A和第二有源区域102B，并且第一有源区域102A和第二有源区域102B可以是导电区域(诸如掺杂有杂质的阱或掺杂有杂质的结构)。在本实施例中，第一有源区域102A和第二有源区域102B可以分别是用于P-MOS晶体管的N型阱和用于N-MOS晶体管的P型阱，但不限于此。
器件隔离层130可以形成在基底101的第一表面上以围绕第一鳍式有源图案105A和第二鳍式有源图案105B。第一鳍式有源图案105A的一部分和第二鳍式有源图案105B的一部分可以从器件隔离层130的上表面突出。在示例实施例中，第一鳍式有源图案105A的上表面和第二鳍式有源图案105B的上表面可以与器件隔离层130的上表面共面。例如，第一鳍式有源图案105A的上表面和第二鳍式有源图案105B的上表面可以被器件隔离层130暴露。例如，器件隔离层130可以包括氧化硅或基于氧化硅的绝缘材料。器件隔离层130可以分成限定第一有源区域102A和第二有源区域102B的第一器件隔离层以及限定第一鳍式有源图案105A和第二鳍式有源图案105B的第二器件隔离层。第一器件隔离层可以具有比第二器件隔离层的底表面深的底表面。例如，第一器件隔离层也可以被称为深沟槽隔离(DTI)，并且第二器件隔离层也可以被称为浅沟槽隔离(STI)。
参照图1A、图1B和图2，第一鳍式有源图案105A和第二鳍式有源图案105B中的每个可以在基底101的第一表面上在第一方向(例如，X方向)上纵向延伸。多个半导体图案CH可以分别设置在第一鳍式有源图案105A和第二鳍式有源图案105B中的每个上，并且在垂直于基底101的第一表面的第三方向(例如，Z方向)上彼此间隔开。第一鳍式有源图案105A和第二鳍式有源图案105B以及多个半导体图案CH可以设置为晶体管的多沟道层。在本实施例中，多个半导体图案CH被例示为三个，但是其数量没有具体限制。例如，半导体图案CH可以包括硅(Si)、硅锗(SiGe)和锗(Ge)中的至少一种。
如图2中所示，本实施例中采用的第一栅极结构GS1和第二栅极结构GS2可以包括栅极间隔件141、顺序设置在栅极间隔件141之间的栅极绝缘层142和栅电极145、以及设置在栅电极145上的栅极封盖层147。例如，栅极间隔件141可以包括绝缘材料，诸如氮化硅(SiN)、氮氧化硅(SiON)、碳氮化硅(SiCN)或氧碳氮化硅(SiOCN)。例如，栅极绝缘层142可以由氧化硅层、高κ介电层或其组合形成。高κ介电层可以包括具有比氧化硅的介电常数高的介电常数(例如，约10至25)的材料。例如，高κ介电层可以包括选自于氧化铪、氮氧化铪、氧化铪硅、氧化镧、氧化镧铝及其组合的材料，但不限于此。栅电极145可以包括导电材料，并且例如可以包括金属氮化物(诸如氮化钛(TiN)、氮化钽(TaN)或氮化钨(WN))、金属材料(诸如铝(Al)、钨(W)或钼(Mo))、和/或半导体材料(诸如掺杂多晶硅)。在一些实施例中，栅电极145可以是包括两层或更多层的多层。另外，栅极封盖层147可以包括例如氮化硅、氮氧化硅、碳氮化硅或氧碳氮化硅。
如上所述，第一源/漏区域110A可以设置在第一鳍式有源图案105A的在第一栅极结构GS1的两侧处的区域上，第二源/漏区域110B可以设置在第二鳍式有源图案105B的在第二栅极结构GS2的两侧处的区域上。第一源/漏区域110A可以连接到在其之间的多个半导体图案CH在第一方向(例如，X方向)上的两端，第二源/漏区域110B可以连接到在其之间的多个半导体图案CH在第一方向(例如，X方向)上的两端。栅电极145可以在第二方向(例如，Y方向)上分别跨第一鳍式有源图案105A和第二鳍式有源图案105B延伸同时围绕多个半导体图案CH。栅电极145可以置于多个半导体图案CH之间而且置于栅极间隔件141之间的空间中。设置在相应的第一源/漏区域110A与相应的栅电极145之间以及相应的第二源/漏区域110B与相应的栅电极145之间的内部间隔件148可以被包括。内部间隔件148可以设置在栅电极145的部分的沿着第一方向(例如，X方向)的两侧上，栅电极145的所述部分置于多个半导体图案CH之间。多个半导体图案CH可以分别在其两侧上连接到第一源/漏区域110A或第二源/漏区域110B，并且栅电极145的位于多个半导体图案CH之间的部分可以通过内部间隔件148与第一源/漏区域110A和第二源/漏区域110B电绝缘。栅极绝缘层142可以设置在相应的栅电极145和相应的半导体图案CH之间，并且还可以在栅电极145和内部间隔件148之间延伸。如此，根据本实施例的半导体装置100可以构成栅极全包围型场效应晶体管。
第一源/漏区域110A和第二源/漏区域110B可以包括在第一栅极结构GS1的两侧处和第二栅极结构GS2的两侧处使用第一鳍式有源图案105A和第二鳍式有源图案105B的凹陷表面(包括多个半导体图案CH的侧表面)作为种子而经历选择性外延生长(SEG)的外延图案。这些第一源/漏区域110A和第二源/漏区域110B也可以被称为升高源极/漏极(raisedsource/drain，RSD)。例如，第一源/漏区域110A和第二源/漏区域110B可以由Si、SiGe或Ge制成，并且可以具有N型的或P型的导电性。在形成P型的源/漏区域的情况下，其可以用SiGe再生长，并且掺杂有P型杂质(例如，硼(B)、铟(In)、镓(Ga)、三氟化硼(BF3)等)。在使用硅(Si)来形成N型的源/漏区域的情况下，其可以掺杂有N型杂质，例如，磷(P)、氮(N)、砷(As)、锑(Sb)等。其可以在生长工艺期间沿着结晶学上稳定的面具有不同的形状。例如，如图2中所示，第一源/漏区域110A和第二源/漏区域110B可以具有五边形剖面(在P型杂质的情况下)，但另外地，可以具有六边形剖面或带有平缓角度的多边形剖面(在N型杂质的情况下)。
根据本实施例的半导体装置100可以包括设置在器件隔离层130上的层间绝缘层160。层间绝缘层160可以围绕第一栅极结构GS1和第二栅极结构GS2设置同时部分地覆盖第一源/漏区域110A和第二源/漏区域110B。例如，层间绝缘层160可以接触第一栅极结构GS1和第二栅极结构GS2的部分以及第一源/漏区域110A和第二源/漏区域110B的部分。例如，层间绝缘层160可以包括可流动氧化物(FOX)、东燃硅氮烷(TOSZ)、未掺杂的二氧化硅玻璃(USG)、硼二氧化硅玻璃(BSG)、磷硅玻璃(PSG)、硼磷二氧化硅玻璃(BPSG)、等离子体增强原硅酸四乙酯(PETEOS)、氟化硅酸盐玻璃(FSG)、高密度等离子体(HDP)氧化物、等离子体增强氧化物(PEOX)、可流动CVD(FCVD)氧化物或其组合。可以使用化学气相沉积(CVD)工艺、可流动CVD工艺或旋涂工艺形成层间绝缘层160。在本说明书中，术语“层间绝缘部分”是指包括层间绝缘层160和器件隔离层130的绝缘部分。
第一接触结构180A和第二接触结构180B可以穿透层间绝缘层160并且分别连接到第一源/漏区域110A和第二源/漏区域110B。例如，第一接触结构180A和第二接触结构180B可以分别接触第一源/漏区域110A和第二源/漏区域110B。第一接触结构180A和第二接触结构180B可以将第一源/漏区域110A和第二源/漏区域110B与第一布线结构190互连。第一接触结构180A和第二接触结构180B可以包括导电阻挡件182和接触插塞(或导电材料)185。导电阻挡件182可以与接触插塞185的下表面和侧表面接触。导电阻挡件182的上表面和接触插塞185的上表面可以与层间绝缘层160的上表面共面。
本实施例中采用的电力输送结构可以包括：掩埋导电结构150，在层间绝缘部分130和160中连接到第二源/漏区域110B；导电贯通结构250，从基底101的第二表面穿透基底101并连接到掩埋导电结构150；以及第二布线结构290，设置在基底101的第二表面上并连接到导电贯通结构250。在本实施例中，电力输送结构还可以包括第一布线结构190，第一布线结构190设置在层间绝缘层160上并且连接第二单元区域SC2的掩埋导电结构150和第一单元区域SC1的第一接触结构180A。
参照图1A和图3A，在第一单元区域SC1中，第一栅极结构GS1和GS1'可以通过栅极隔离结构CT隔离。被隔离的第一栅极结构GS1和GS1'的端表面可以分别接触栅极隔离结构CT的两个侧表面。栅极隔离结构CT可以沿着第一单元区域SC1的与第一鳍式有源图案105A相邻的边界在第一方向(例如，X方向)上纵向延伸。在本实施例中，栅极隔离结构CT可以分别设置在限定第一单元区域SC1的高度的上边界和下边界上。
栅极隔离结构CT可以形成为延伸到第二单元区域SC2以隔离第二栅极结构GS2和GS2'。然而，在后续工艺中，可以去除栅极隔离结构CT的位于第二单元区域SC2中的至少一部分，并且可以在被去除的区域中形成掩埋导电结构150。
在本实施例中，可以理解，栅极隔离结构CT的位于第二单元区域SC2中的部分被掩埋导电结构150代替。具体地，如图1A、图1B和图3B中所示，在第二单元区域SC2中，掩埋导电结构150可以连接到栅极隔离结构CT并且在第一方向(例如，X方向)上纵向延伸。
在本实施例中，掩埋导电结构150可以形成在作为无源区域的栅极隔离结构CT中，并且可以选择性地设置在与具有相对窄的第二宽度W2的第二鳍式有源图案105B相邻的区域中。由于其中设置有具有相对窄的第二宽度W2的第二鳍式有源图案105B的第二单元区域SC2的空间比其中设置有具有相对宽的第一宽度W1的第一鳍式有源图案105A的第一单元区域SC1的空间宽，因此第二单元区域SC2可以提供比第一单元区域SC1更有利的用于形成掩埋导电结构150的条件。
在第二单元区域SC2中，掩埋导电结构150可以形成为具有比栅极隔离结构CT的宽度Wa大的宽度Wb。结果，可以以相对大的面积接触导电贯通结构250，由此可以改善掩埋导电结构150与导电贯通结构250之间的接触电阻。
如图3B中所示，导电贯通结构250可以从基底101的第二表面朝向基底101的第一表面延伸并且连接到掩埋导电结构150，以便构造期望的电力输送结构。如图1A和图1B中所示，导电贯通结构250可以在第一方向(例如，X方向)上延伸。在本实施例中，导电贯通结构250可以在第一单元区域SC1中连接到栅极隔离结构CT的下表面(参见图3A)，并且可以在第二单元区域SC2中接触掩埋导电结构150(参见图3B)。
在本实施例中，如图3B中所示，导电贯通结构250可以在基底101的第一表面上接触掩埋导电结构150。在其他实施例中，导电贯通结构250和掩埋导电结构150的接触位置可以在器件隔离层130内或在基底101内不同地改变。
根据本实施例的半导体装置100可以经由与第二单元区域SC2中的第二鳍式有源图案105B相邻的掩埋导电结构150而向第一单元区域SC1以及第二单元区域SC2供应电力。图1B示出了其中在图1A的布局中布置第一布线结构(例如，图2、图3A和图3B中的第一布线结构190)的第一金属线M1和第一金属过孔V1的平面。
与图1B一起参照图3B，掩埋导电结构150可以直接连接到设置在第二源/漏区域110B中的第二接触结构180B。例如，掩埋导电结构150可以接触设置在第二源/漏区域110B中的第二接触结构180B。第二接触结构180B可以具有在第二方向(例如，Y方向)上延伸的延伸部分180E2。第二接触结构180B可以通过延伸部分180E2而连接到掩埋导电结构150。可以经由这种连接而向第二单元区域SC2供应期望的电力(例如，漏极电压VDD或源极电压VSS)。
同时，在根据本实施例的半导体装置100中，掩埋导电结构150可以经由第一布线结构190而向位于第一单元区域SC1中的第一鳍式有源图案105A(具体地，第一源/漏区域110A)供应电力。
具体地，参照图1B、图3A和图3B，第一布线层195可以包括在第一方向(例如，X方向)上纵向延伸的第一金属线M1(具体地，电力线PM1或PM2)、以及电连接第一金属线M1(具体地，电力线PM1或PM2)和掩埋导电结构150的第二金属过孔V1b。第二金属过孔V1b可以连接到掩埋导电结构150和第二接触结构180B的延伸部分180E2中的至少一个。在本实施例中，第二金属过孔V1b可以连接到掩埋导电结构150和第二接触结构180B的延伸部分180E2两者。第一金属线M1(具体地，电力线PM1或PM2)可以在第一方向(例如，X方向)上延伸并且跨第一单元区域SC1和第二单元区域SC2形成。
参照图3A，第一接触结构180A可以与第二接触结构180B类似地具有在第二方向(例如，Y方向)上延伸的延伸部分180E1。第一接触结构180A的延伸部分180E1可以在竖直方向(例如，Z方向)上与第一金属线M1(具体地，电力线PM1或PM2)叠置。在本实施例中，第一接触结构180A的延伸部分180E1可以具有与栅极隔离结构CT的一部分叠置的部分。在第一单元区域SC1中，第一金属线M1可以通过第一金属过孔V1a而连接到第一接触结构180A的延伸部分180E1。掩埋导电结构150可以经由第一布线层195的连接结构而将电力(例如，源极电压VSS或漏极电压VDD)供应到位于第一单元区域SC1中的第一源/漏区域110A。
在本实施例中，电力输送结构(例如，掩埋导电结构150和导电贯通结构250)可以被构造成分别形成在第一单元区域SC1和第二单元区域SC2的上边界和下边界上，并且向第一单元区域SC1和第二单元区域SC2的有源区域供应电力(例如，漏极电压VDD和源极电压VSS)。
如图1B中所示，第一金属线M1可以包括分别设置在上边界和下边界上的第一电力线PM1和第二电力线PM2、以及在它们之间的信号线M1a、M1b和M1c。如上所述，第一电力线PM1和第二电力线PM2中的每个可以被构造为将第二单元区域SC2的掩埋导电结构150与第一单元区域SC1的第一接触结构180A彼此连接。信号线M1a、M1b和M1c可以经由第一单元区域SC1和第二单元区域SC2中的金属过孔V1c而连接到第一栅极结构GS1和第二栅极结构GS2和/或第一源/漏区域110A和第二源/漏区域110B。在一些实施例中，第一电力线PM1和第二电力线PM2在第二方向(例如，Y方向)上的宽度可以大于信号线M1a、M1b和M1c在第二方向上的宽度。
在本实施例中，掩埋导电结构150可以包括第一接触插塞155和设置在第一接触插塞155的侧表面和底表面上的第一导电阻挡件152。第一导电阻挡件152可以接触第一接触插塞155的侧表面和底表面。在一些实施例中，掩埋导电结构150还可以包括第一绝缘衬垫151，第一绝缘衬垫151位于第一导电阻挡件152的围绕第一接触插塞155的侧表面的部分上。在示例实施例中，第一绝缘衬垫151可以接触第一导电阻挡件152。
导电贯通结构250可以具有在第一方向(例如，X方向)上延伸同时穿透基底101的沟槽结构，并且可以包括第二接触插塞255、设置在第二接触插塞255的侧表面和上表面上的第二导电阻挡件252、以及设置在第二导电阻挡件252与基底101之间的第二绝缘衬垫251。第二导电阻挡件252可以接触第二接触插塞255的侧表面和上表面。
例如，第一导电阻挡件152和第二导电阻挡件252中的至少一个可以包括Ta、TaN、Mn、MnN、WN、Ti、TiN或其组合。在本实施例中，第一导电阻挡件152和第二导电阻挡件252可以包括不同的导电材料。在一些实施例中，第一导电阻挡件152可以包括TiN。第二导电阻挡件252可以包括TaN或Co/TaN。
例如，第一接触插塞155和第二接触插塞255中的至少一个可以包括Cu、Co、Mo、Ru、W或其合金。在本实施例中，第一接触插塞155和第二接触插塞255可以包括不同的导电材料。在一些实施例中，第一接触插塞155可以包括Mo。第二接触插塞255可以包括Cu或W。例如，第一绝缘衬垫151和第二绝缘衬垫251中的至少一个可以包括例如SiO2、SiN、SiCN、SiC、SiCOH、SiON、Al2O3、AlN或其组合。
第一布线结构190可以包括多个第一绝缘层191和设置在多个第一绝缘层191上的第一布线层195。第一布线层195可以包括金属线M1和金属过孔V1。金属线M1可以设置在第一绝缘层191上，并且金属过孔V1可以穿透第一绝缘层191。如上所述，金属过孔V1可以包括连接金属线M1(具体地，电力线PM1或PM2)和第一接触结构180A的第一金属过孔V1a、以及连接金属线M1(具体地，电力线PM1或PM2)和掩埋导电结构150的第二金属过孔V1b(参见图1B)。例如，第一绝缘层191可以包括氧化硅、氮氧化硅、SiOC、SiCOH或其组合。例如，金属线M1和金属过孔V1可以包括铜或含铜合金。在一些实施例中，可以使用双镶嵌工艺一起形成金属线M1和金属过孔V1。
蚀刻停止层(未示出)可以设置在基底101的第二表面上，并且连接到导电贯通结构250的第二布线结构290可以设置在蚀刻停止层上。类似于第一布线结构190，第二布线结构290可以包括多个第二绝缘层291和设置在多个第二绝缘层291上的第二布线层295。类似于第一布线层195，第二布线层295可以包括金属线M2和金属过孔V2。
在本实施例中，第二布线结构290的第二布线层295可以包括用于电力输送的布线层，并且第一布线结构190的第一布线层195可以包括用于信号传输的布线层。电力经由位于基底101的第二表面上的第二布线层295、导电贯通结构250和掩埋导电结构150而供应到第二单元区域SC2的第二接触结构180B，并且电力还可以经由连接到掩埋导电结构150的第一布线层195而供应到第一单元区域SC1的第一接触结构180A。
图4A和图4B是示出根据各种示例实施例的鳍式有源图案和掩埋导电结构的布置的平面图。
参照图4A，示出了在图1A和图1B的平面图中实现的第一鳍式有源图案105A和第二鳍式有源图案105B、掩埋导电结构150以及导电贯通结构250的布置。
在本实施例中，如上所述，第二鳍式有源图案105B的第二宽度W2小于第一鳍式有源图案105A的第一宽度W1。如图4A中所示，第一鳍式有源图案105A和第二鳍式有源图案105B可以形成为使得它们的与栅极隔离结构CT面对的侧表面彼此不共面，但是它们的与栅极隔离结构CT背对的侧表面基本上彼此共面。
具体地，第一鳍式有源图案105A可以具有面对栅极隔离结构CT的第一侧表面和与第一侧表面背对的第二侧表面，并且第二鳍式有源图案105B可以具有与第一鳍式有源图案105A的第一侧表面不共面的第一侧表面和与第一鳍式有源图案105A的第二侧表面基本上共面的第二侧表面。
由于第一鳍式有源图案105A和第二鳍式有源图案105B的布置，第二鳍式有源图案105B与栅极隔离结构CT之间在第二方向(例如，Y方向)上的直线距离d2可以大于第一鳍式有源图案105A与栅极隔离结构CT之间在第二方向(例如，Y方向)上的直线距离d1。参照图4A，示出了栅极隔离结构CT的与第二鳍式有源图案105B相邻的部分，但是应当理解，栅极隔离结构CT的与掩埋导电结构150对应的部分将在最终的半导体装置100中被去除并且不存在。
如此，由于第二鳍式有源图案105B和栅极隔离结构CT之间的空间大于第一鳍式有源图案105A和栅极隔离结构CT之间的空间，因此可以将掩埋导电结构150形成在栅极隔离结构CT的与第二鳍式有源图案105B相邻的部分处。另外，掩埋导电结构150在第二方向(例如，Y方向)上的宽度Wb可以大于栅极隔离结构CT在第二方向(例如，Y方向)上的宽度Wa。
本实施例中采用的掩埋导电结构150在第二方向上的宽度Wb可以满足以下式(1)：
Wa<Wb<(Wa+2ΔW)………式(1)
其中，ΔW指的是第一宽度W1与第二宽度W2之间的差。
另外，如图4A中所示，掩埋导电结构150在第一方向(例如，X方向)上的长度L可以延伸到与第二单元区域SC2在第一方向(例如，X方向)上的宽度对应的范围。
如此，在本实施例中，由于掩埋导电结构150形成在第二单元区域SC2的相对大的空间中，因此掩埋导电结构150可以具有相对宽的与导电贯通结构250的接触面积。因此，可以减小掩埋导电结构150与导电贯通结构250之间的接触电阻。
如图4B中所示，掩埋导电结构150'的形成区域可以在相同条件下不同地改变。
参照图4B，根据本实施例的半导体装置100'可以包括在第二方向(例如，Y方向)上延伸以具有比先前实施例的宽度Wb大的宽度Wb'的掩埋导电结构150'。在本实施例中，掩埋导电结构150'的一部分可以在第一方向(例如，X方向)上与第一鳍式有源图案105A的一部分叠置。当然，掩埋导电结构150'可以与第二鳍式有源图案105B间隔开预定距离(d")以避免与第二鳍式有源图案105B及其相关有源元件的不希望的接触。
同时，掩埋导电结构150'在第一方向(例如，X方向)上的长度L'可以小于先前实施例的长度L。如此，掩埋导电结构150'可以被设计为具有在第二鳍式有源图案105B的在第一方向上的长度范围内的适当长度。
图5A和图5B是根据本发明构思的示例实施例的半导体装置的剖视图。
参照图5A和图5B，可以理解，根据本实施例的半导体装置100A可以具有与图1A至图4A中所示的半导体装置100类似的结构，除以下事实外：基底101的除了第一鳍式有源图案105A和第二鳍式有源图案105B之外的部分被去除，第二布线结构290设置在器件隔离层130的下表面上，并且电力输送线270而不是导电贯通结构被实现在第二布线结构290中作为电力线。另外，除非另有说明，否则本实施例的组件可以参照图1A至图4A中所示的半导体装置100的相同或类似组件的描述来理解。
在根据本实施例的半导体装置100A中，可以通过抛光工艺去除基底101的一部分。在经这种抛光之后获得的结构的下表面上可以暴露第一鳍式有源图案105A和第二鳍式有源图案105B以及器件隔离层130。可以在所述下表面上形成第二布线结构290。本实施例中采用的第二布线结构290可以包括连接到掩埋导电结构150A的电力输送线270。电力输送线270可以在第一方向(例如，X方向)或第二方向(例如，Y方向)上延伸。
电力输送线270可以具有在一个方向上延伸的轨道结构。例如，电力输送线270可以在第一方向(例如，X方向)上延伸并且在第二方向(例如，Y方向)上彼此间隔开。电力输送线270可以包括导电线275、导电阻挡件272和绝缘衬垫271。
类似于第一布线结构190，第二布线结构290可以包括多个第二绝缘层291a和291b以及设置在多个第二绝缘层291a和291b上的第二布线层295。类似于第一布线层195，第二布线层295可以包括金属线M2和金属过孔V2。这里，金属过孔V2可以连接到电力输送线270(参见图5B)。在本实施例中，第二布线结构290的第二布线层295可以用作用于电力输送的布线层，并且第一布线结构190的第一布线层195可以用作用于信号传输的布线层。电力可以经由掩埋导电结构(例如，掩埋导电结构150A)从第二布线结构290(具体地，电力输送线270)直接输送到第二单元区域SC2中的第二接触结构180B，并且可以经由第一单元区域SC1中的第一布线层195输送到第一接触结构180A。
根据本实施例，由于去除了基底，因此可以减小最终的半导体装置100A的厚度，并且可以省略被构造为穿透基底的导电贯通结构(例如，图3B中的导电贯通结构250)，从而简化整个工艺。
图6A和图6B是根据本发明构思的示例实施例的半导体装置的剖视图。
参照图6A和图6B，可以理解，根据本实施例的半导体装置100B可以具有与图1A至图4A中所示的半导体装置100类似的结构，除以下事实外：掩埋导电结构150B和导电贯通结构250B的接触部分位于基底101中。另外，除非另有说明，否则本实施例的组件可以参照图1A至图4A中所示的半导体装置100的相同或类似组件的描述来理解。
在本实施例中，掩埋导电结构150B和导电贯通结构250B中的每个可以被构造成使得它们的接触部分位于基底101内。掩埋导电结构150B可以形成为穿透层间绝缘部分(例如，层间绝缘层160和器件隔离层130)并延伸到基底101中，并且导电贯通结构250B可以从基底101的第二表面延伸并接触掩埋导电结构150B的底表面。
本实施例中采用的掩埋导电结构150B可以包括第一接触插塞155、设置在第一接触插塞155的侧表面和底表面上的第一导电阻挡件152、以及位于第一导电阻挡件152的围绕第一接触插塞155的侧表面的部分上的第一绝缘衬垫151。另外，导电贯通结构250B可以具有穿入基底101并在第一方向(例如，X方向)上延伸的沟槽结构，并且包括第二接触插塞255、设置在第二接触插塞255的侧表面和上表面上的第二导电阻挡件252、以及设置在第二导电阻挡件252与基底101之间的第二绝缘衬垫251。
如此，导电贯通结构250B的结构可以与掩埋导电结构150B和导电贯通结构250B的接触部分一起被不同地改变。在先前实施例中，描述了导电贯通结构250B也具有沿着第一方向延伸的沟槽结构(或轨道结构)，但是导电贯通结构可以被形成为具有贯通孔结构(参见图7)。
图7是示出根据本发明构思的示例实施例的半导体装置的平面图，并且图8A和图8B是图7的半导体装置的沿着线II1-II1'和线II2-II2'截取的剖视图。
参照图7、图8A和图8B，可以理解，根据本实施例的半导体装置100C可以具有与图1A至图4A中所示的半导体装置100类似的结构，除以下事实外：掩埋导电结构150C和导电贯通结构250C的接触部分位于基底101中，并且导电贯通结构250C具有与先前实施例不同的贯通孔结构。另外，除非另有说明，否则本实施例的组件可以参照图1A至图4A中所示的半导体装置100的相同或类似组件的描述来理解。
在本实施例中，类似于先前实施例(参见图6B)，掩埋导电结构150C和导电贯通结构250C可以被构造为使得它们的接触部分位于基底101内。另外，本实施例中采用的导电贯通结构250C可以具有如图7中所示的贯通孔结构。
第二布线结构290可以形成在基底101的第二表面上。本实施例中采用的第二布线结构290可以包括连接到贯通孔结构的导电贯通结构250C的电力输送线270。多个电力输送线270可以在第一方向(例如，X方向)或第二方向(例如，Y方向)上延伸，并且分别连接到多个导电贯通结构250C。
电力输送线270可以具有在一个方向上纵向延伸的轨道结构。例如，如图7中所示，电力输送线270可以在第一方向(例如，X方向)上纵向延伸，并且在第二方向(例如，Y方向)上彼此间隔开。
类似于第一布线结构190，第二布线结构290可以包括多个第二绝缘层291和设置在多个第二绝缘层291上的第二布线层295。类似于第一布线层195，第二布线层295可以包括金属线M2和金属过孔V2。这里，金属过孔V2可以连接到电力输送线270(参见图8B)。电力可以从第二布线结构290(具体地，电力输送线270)经由掩埋导电结构(例如，掩埋导电结构150C)直接输送到第二单元区域SC2中的第二接触结构180B，并且可以通过第一单元区域SC1中的第一布线层195输送到第一接触结构180A。
图9是根据本发明构思的示例实施例的半导体装置的剖视图。
参照图9，可以理解，根据本实施例的半导体装置100C'可以具有与图7、图8A和图8B中所示的半导体装置100C类似的结构，除以下事实外：掩埋导电结构150C'和导电贯通结构250C'的接触部分位于层间绝缘部分(例如，器件隔离层130)中。另外，除非另有说明，否则本实施例的组件可以参照图7、图8A和图8B中所示的半导体装置100C的相同或相似组件的描述来理解。
类似于图8A和图8B中所示的实施例，本实施例中采用的导电贯通结构250C'可以具有贯通孔结构，并且电力输送线270可以连接到贯通孔结构的导电贯通结构250C'。本实施例中采用的第二布线结构290可以设置在基底101的第二表面上，并且包括电力输送线270和连接到电力输送线270的第二布线层295。
在本实施例中，掩埋导电结构150C'和导电贯通结构250C'中的每个可以被构造为使得它们的接触部分位于层间绝缘部分(具体地，器件隔离层130)内。掩埋导电结构150C'可以形成为穿透层间绝缘层160并延伸到器件隔离层130的局部区域，并且导电贯通结构250C'可以从基底101的第二表面延伸并接触掩埋导电结构150C'的底表面。由于本实施例中采用的导电贯通结构250C'具有贯通孔结构，因此其可以形成为延伸到器件隔离层130的局部区域。
图10是示出根据本发明构思的示例实施例的半导体装置的平面图，图11是图10的半导体装置的沿着线I-I'截取的剖视图，并且图12A和图12B是图10的半导体装置的沿着线II1-II1'和线II2-II2'截取的剖视图。
与图10一起参照图11、图12A和图12B，可以理解，根据本实施例的半导体装置100D可以具有与图1A至图4A中所示的半导体装置100类似的结构，除以下事实外：在每个单元区域中用两个第一有源鳍105A或两个第二有源鳍105B来提供沟道区域，并且掩埋导电结构150D在位于第二单元区域SC2中的栅极隔离结构CT中在第一方向(例如，X方向)上纵向延伸。另外，除非另有说明，否则本实施例的组件可以参照图1A至图4A中所示的半导体装置100的相同或类似组件的描述来理解。
与先前实施例的在竖直方向上堆叠的多沟道层不同，本实施例中采用的沟道区域可以包括第一有源鳍105A和第二有源鳍105B。第一有源鳍105A中的每个可以具有在基底101的第一单元区域SC1中在第一方向(例如，X方向)上纵向延伸并且从第一有源区域102A向上(例如，在Z方向上)突出的结构。
类似地，第二有源鳍105B中的每个可以具有在基底101的第二单元区域SC2中在第一方向(例如，X方向)上纵向延伸并且从第二有源区域102B向上(例如，在Z方向上)突出的结构。
在本实施例中，可以理解，第二有源鳍105B是这样的结构，在该结构中，第二有源鳍105B中的每个具有比第一有源鳍105A中的每个的宽度小的宽度，第二有源鳍105B被布置为在第一方向(例如，X方向)上与相应的第一有源鳍105A叠置，并且每一个鳍结构通过器件隔离图案SP被隔离。
多个有源鳍105A和105B可以在第一有源区域102A和第二有源区域102B中在第二方向(例如，Y方向)上并排布置。参照图10、图12A和图12B，相邻布置的两个第一有源鳍105A或两个第二有源鳍105B可以为一个晶体管提供沟道区域。在本实施例中，第一有源鳍105A和第二有源鳍105B中的每者被例示为按两个提供，但不限于此，可以单个地或按其多个(例如，三个或更多个)提供。
如图10中所示，与栅极隔离结构CT相邻的第一有源鳍105A和第二有源鳍105B可以被布置为在第二方向(例如，Y方向)上具有距栅极隔离结构CT不同的距离。在第一方向(例如，X方向)上相邻的第一有源鳍105A和第二有源鳍105B可以被布置为使得它们的与栅极隔离结构CT面对的侧表面彼此不共面，但是它们的与栅极隔离结构CT背对的侧表面基本上彼此共面。在本实施例中，第一有源鳍105A和栅极隔离结构CT之间在第二方向(例如，Y方向)上的距离与第二有源鳍105B和栅极隔离结构CT之间在第二方向(例如，Y方向)上的距离的差可以被定义为第一有源鳍105A和第二有源鳍105B之间的宽度差。
根据本实施例的半导体装置100D可以包括分别跨两个第一有源鳍105A和两个第二有源鳍105B形成的第一源/漏区域110A和第二源/漏区域110B、以及分别连接到第一源/漏区域110A和第二源/漏区域110B的第一接触结构180A和第二接触结构180B。
本实施例中采用的第一栅极结构GS1和第二栅极结构GS2可以延伸以分别与第一有源鳍105A和第二有源鳍105B相交。第一栅极结构GS1和第二栅极结构GS2可以包括栅极间隔件141、顺序设置在栅极间隔件141之间的栅极绝缘层142和栅电极145以及设置在栅电极145上的栅极封盖层147。
在第一单元区域SC1和第二单元区域SC2中，栅极隔离结构CT可以在第一方向上延伸，以便分别隔离第一栅极结构GS1和GS1'以及第二栅极结构GS2和GS2'。被隔离的第一栅极结构GS1和GS1'以及第二栅极结构GS2和GS2'的端表面中的每个可以分别接触栅极隔离结构CT的两个侧表面。栅极隔离结构CT可以沿第一单元区域SC1和第二单元区域SC2的与第一有源鳍105A和第二有源鳍105B相邻的边界(即，上边界)在第一方向(例如，X方向)上延伸。在本实施例中，栅极隔离结构CT可以分别设置在限定第一单元区域SC1和第二单元区域SC2的高度的上边界和下边界处。
在本实施例中，在去除位于第二单元区域SC2中的栅极隔离结构CT的至少一部分之后，可以在被去除的区域中形成掩埋导电结构150D。如图10和图12B中所示，在第二单元区域SC2中，掩埋导电结构150D可以在栅极隔离结构CT内在第一方向(例如，X方向)上纵向延伸。
如图12A中所示，本实施例中采用的掩埋导电结构150D在第二方向(例如，Y方向)上的宽度可以小于栅极隔离结构CT在第二方向(例如，Y方向)上的宽度。
如图12B中所示，导电贯通结构250D可以从基底101的第二表面朝向第一表面延伸，并且连接到掩埋导电结构150D。如图10中所示，导电贯通结构250D可以沿着第一方向(例如，X方向)延伸。
在本实施例中，导电贯通结构250D可以在第一单元区域SC1中连接到栅极隔离结构CT的下表面(参见图12A)，并且可以在第二单元区域SC2中接触掩埋导电结构150D(参见图12B)。
参照图10、图12A和图12B，根据本实施例的半导体装置100D可以经由与第二单元区域SC2中的第二有源鳍105B相邻的掩埋导电结构150D而向第一单元区域SC1以及第二单元区域SC2供应电力。
首先，参照图12B，掩埋导电结构150D可以直接连接到设置在第二源/漏区域110B中的第二接触结构180B。例如，掩埋导电结构150D可以接触设置在第二源/漏区域110B中的第二接触结构180B。第二接触结构180B可以具有在第二方向(例如，Y方向)上延伸的延伸部分180E2。第二接触结构180B的延伸部分180E2可以连接到位于栅极隔离结构CT中的掩埋导电结构150D。可以通过这种连接向第二单元区域SC2供应期望的电力(例如，漏极电压VDD或源极电压VSS)。
同时，设置在层间绝缘层160上的第一布线结构190可以将掩埋导电结构150D连接到与第一有源鳍105A相关的第一源/漏区域110A，并且也向第一单元区域SC1供应期望的电力(例如，漏极电压VDD或源极电压VSS)。
具体地，参照图12A和图12B，第一布线层195可以包括在第一方向(例如，X方向)上延伸的第一金属线M1、以及电连接第一金属线M1和掩埋导电结构150D的第二金属过孔V1b。第二金属过孔V1b可以连接到掩埋导电结构150D和第二接触结构180B的延伸部分180E2中的至少一个。第一金属线M1可以在第一方向(例如，X方向)上延伸，并且跨第一单元区域SC1和第二单元区域SC2形成。
参照图12A，类似于第二接触结构180B，第一接触结构180A可以具有在第二方向(例如，Y方向)上延伸的延伸部分180E1。第一接触结构180A的延伸部分180E1可以在竖直方向(例如，Z方向)上与第一金属线M1叠置。在本实施例中，第一接触结构180A的延伸部分180E1可以具有与栅极隔离结构CT的一部分叠置的部分。在第一单元区域SC1中，第一金属线M1可以经由第一金属过孔V1a而连接到第一接触结构180A的延伸部分180E1。经由第一布线层195的连接结构，掩埋导电结构150D可以向位于第一单元区域SC1中的第一源/漏区域110A供应电力(例如，源极电压VSS或漏极电压VDD)。
在本实施例中，电力输送结构(掩埋导电结构150D和导电贯通结构250D)可以被构造为分别形成在第一单元区域SC1和第二单元区域SC2的上边界和下边界上，并且向第一单元区域SC1和第二单元区域SC2的有源区域供应电力(例如，漏极电压VDD和源极电压VSS)。
在具有拥有第一宽度的第一鳍式有源图案和拥有比第一宽度小的第二宽度的第二鳍式有源图案的半导体装置中，可以通过在栅极隔离结构的与第二鳍式有源图案相邻的部分中设置掩埋导电结构，实现能够有效利用有限空间的电力输送系统。在一些实施例中，掩埋导电结构可以经由与第二接触结构的直接连接而向第二鳍式有源图案供应电力，并且可以经由布线层而向第一鳍式有源图案供应电力。
虽然上面已经示出和描述了示例实施例，但是对于本领域技术人员将明显的是，在不脱离如由所附权利要求限定的本发明构思的范围的情况下，可以进行修改和变化。

Claims (20)

1.一种半导体装置，所述半导体装置包括：
基底，具有彼此背对的第一表面和第二表面；
第一鳍式有源图案，在所述基底的所述第一表面上在第一方向上纵向延伸并且在与所述第一方向相交的第二方向上具有第一宽度；
第二鳍式有源图案，在所述第一方向上与所述第一鳍式有源图案间隔开，并且在所述基底的所述第一表面上在所述第一方向上纵向延伸，所述第二鳍式有源图案在所述第二方向上具有第二宽度，所述第二宽度小于所述第一宽度；
器件隔离图案，设置在所述第一鳍式有源图案和所述第二鳍式有源图案之间；
第一栅极结构和第二栅极结构，在所述第二方向上纵向延伸，并且分别与所述第一鳍式有源图案和所述第二鳍式有源图案交叉；
第一源/漏区域，在所述第一栅极结构的至少一侧上设置在所述第一鳍式有源图案上；
第二源/漏区域，在所述第二栅极结构的至少一侧上设置在所述第二鳍式有源图案上；
层间绝缘部分，设置在所述基底的所述第一表面上，并且覆盖所述第一源/漏区域和所述第二源/漏区域；
第一接触结构和第二接触结构，设置在所述层间绝缘部分中并且分别连接到所述第一源/漏区域和所述第二源/漏区域；
栅极隔离结构，在所述第二方向上与所述第一鳍式有源图案相邻地位于所述层间绝缘部分中，并且在所述第一方向上纵向延伸，同时接触所述第一栅极结构的一个端表面；
掩埋导电结构，在所述第一方向上延伸，同时在所述层间绝缘部分中接触所述栅极隔离结构的一个端表面，并且连接到所述第二接触结构；
导电贯通结构，从所述基底的所述第二表面朝向所述基底的所述第一表面延伸，并且连接到所述掩埋导电结构；以及
第一布线结构，设置在所述层间绝缘部分上，并且具有电连接到所述第一接触结构和所述掩埋导电结构的第一布线层。
2.根据权利要求1所述的半导体装置，其中，所述掩埋导电结构在所述第二方向上的宽度大于所述栅极隔离结构在所述第二方向上的宽度。
3.根据权利要求1所述的半导体装置，
其中，所述第一鳍式有源图案具有面对所述栅极隔离结构的第一侧表面和与所述第一侧表面背对的第二侧表面，并且
其中，所述第二鳍式有源图案具有与所述第一鳍式有源图案的所述第一侧表面不共面的第一侧表面和与所述第一鳍式有源图案的所述第二侧表面基本上共面的第二侧表面。
4.根据权利要求3所述的半导体装置，其中，所述掩埋导电结构在所述第二方向上的宽度Wb满足以下式(1)：
Wa<Wb<(Wa+2ΔW)………式(1)
其中，Wa表示所述栅极隔离结构在所述第二方向上的宽度，并且ΔW表示所述第一宽度与所述第二宽度之间的差。
5.根据权利要求1所述的半导体装置，其中，所述第一接触结构具有在所述第二方向上延伸的第一延伸部分，并且
其中，所述第一布线层包括在所述第一方向上延伸的金属线和电连接所述金属线与所述第一延伸部分的第一金属过孔。
6.根据权利要求5所述的半导体装置，其中，所述第一接触结构的所述第一延伸部分与所述栅极隔离结构的一部分叠置。
7.根据权利要求5所述的半导体装置，
其中，所述第二接触结构具有在所述第二方向上延伸并且连接到所述掩埋导电结构的第二延伸部分，并且
其中，所述第一布线层还包括电连接所述金属线与所述掩埋导电结构的第二金属过孔。
8.根据权利要求7所述的半导体装置，其中，所述第二金属过孔连接到所述掩埋导电结构和所述第二延伸部分两者。
9.根据权利要求1所述的半导体装置，其中，所述导电贯通结构穿透所述基底并且延伸到所述层间绝缘部分中，并且在所述层间绝缘部分中连接到所述掩埋导电结构。
10.根据权利要求9所述的半导体装置，
其中，所述掩埋导电结构包括第一导电材料以及围绕所述第一导电材料的侧表面和下表面的第一导电阻挡件，并且
其中，所述导电贯通结构包括第二导电材料、围绕所述第二导电材料的侧表面的第二绝缘衬垫、以及设置在所述第二导电材料与所述第二绝缘衬垫之间并延伸到所述第二导电材料的上表面的第二导电阻挡件。
11.根据权利要求1所述的半导体装置，其中，所述掩埋导电结构在所述基底中连接到所述导电贯通结构。
12.根据权利要求11所述的半导体装置，
其中，所述掩埋导电结构包括第一导电材料、围绕所述第一导电材料的侧表面的第一绝缘衬垫、以及设置在所述第一导电材料与所述第一绝缘衬垫之间并延伸到所述第一导电材料的底表面的第一导电阻挡件，并且
其中，所述导电贯通结构包括第二导电材料、围绕所述第二导电材料的侧表面的第二绝缘衬垫、以及设置在所述第二导电材料与所述第二绝缘衬垫之间并延伸到所述第二导电材料的上表面的第二导电阻挡件。
13.根据权利要求1所述的半导体装置，其中，所述导电贯通结构具有在所述第一方向上延伸的沟槽结构。
14.根据权利要求1所述的半导体装置，所述半导体装置还包括：
电力输送线，设置在所述基底的所述第二表面上，并且连接到所述导电贯通结构，
其中，所述导电贯通结构具有连接所述电力输送线与所述掩埋导电结构的至少一个贯通孔结构。
15.根据权利要求1所述的半导体装置，所述半导体装置还包括：
第二布线结构，设置在所述基底的所述第二表面上，并且具有电连接到所述导电贯通结构的第二布线层。
16.根据权利要求1所述的半导体装置，所述半导体装置还包括：
多个半导体图案，设置在所述第一鳍式有源图案和所述第二鳍式有源图案中的每个上，并且在垂直于所述基底的所述第一表面的方向上彼此间隔开，
其中，所述第一栅极结构和所述第二栅极结构中的每个包括围绕所述多个半导体图案中的对应的半导体图案中的每个并且在所述第二方向上延伸的栅电极、以及设置在所述对应的半导体图案和所述栅电极之间的栅极绝缘层。
17.一种半导体装置，所述半导体装置包括：
基底，具有第一表面和第二表面，所述第一表面具有在第一方向上布置的第一单元区域和第二单元区域，所述第二表面与所述第一表面背对；
第一鳍式有源图案，在所述基底的所述第一单元区域中在所述第一方向上纵向延伸并且在与所述第一方向相交的第二方向上具有第一宽度；
第二鳍式有源图案，在所述基底的所述第二单元区域中在所述第一方向上与所述第一鳍式有源图案叠置，在所述第一方向上纵向延伸，并且在所述第二方向上具有第二宽度，所述第二宽度小于所述第一宽度；
器件隔离图案，沿着所述第一单元区域和所述第二单元区域之间的边界设置在所述第一鳍式有源图案和所述第二鳍式有源图案之间；
第一栅极结构和第二栅极结构，分别设置在所述第一单元区域和所述第二单元区域中，并且在所述第二方向上纵向延伸以分别与所述第一鳍式有源图案和所述第二鳍式有源图案交叉；
第一源/漏区域，在所述第一栅极结构的至少一侧上设置在所述第一鳍式有源图案上；
第二源/漏区域，在所述第二栅极结构的至少一侧上设置在所述第二鳍式有源图案上；
第一接触结构和第二接触结构，分别连接到所述第一源/漏区域和所述第二源/漏区域，并且在垂直于所述基底的所述第一表面的方向上延伸；
栅极隔离结构，位于所述第一单元区域的在所述第二方向上与所述第一鳍式有源图案相邻的边界处，并且在所述第一方向上延伸，同时接触所述第一栅极结构的一个端表面；
掩埋导电结构，位于所述第二单元区域的在所述第二方向上与所述第二鳍式有源图案相邻的边界处，在所述第一方向上延伸，同时接触所述栅极隔离结构的一个端表面，并且连接到所述第二接触结构；
导电贯通结构，从所述基底的所述第二表面朝向所述基底的所述第一表面延伸，并且连接到所述掩埋导电结构；
第一布线结构，具有连接所述第一接触结构与所述掩埋导电结构的第一布线层；以及
第二布线结构，设置在所述基底的所述第二表面上，并且具有连接到所述导电贯通结构的第二布线层。
18.根据权利要求17所述的半导体装置，其中，所述掩埋导电结构在所述第二方向上的宽度大于所述栅极隔离结构在所述第二方向上的宽度，并且所述掩埋导电结构在所述第一方向上的长度小于所述第二鳍式有源图案在所述第一方向上的长度。
19.根据权利要求17所述的半导体装置，
其中，所述第一接触结构具有在所述第二方向上延伸的第一延伸部分，
其中，所述第二接触结构具有在所述第二方向上延伸并且连接到所述掩埋导电结构的第二延伸部分，并且
其中，所述第一布线层包括在所述第一方向上延伸的金属线、连接所述金属线与所述第一延伸部分的第一金属过孔、以及连接所述金属线与所述第二延伸部分的第二金属过孔。
20.一种半导体装置，所述半导体装置包括：
第一鳍式有源图案，在第一方向上纵向延伸，并且在与所述第一方向相交的第二方向上具有第一宽度；
第二鳍式有源图案，在所述第一方向上与所述第一鳍式有源图案间隔开，在所述第一方向上纵向延伸，并且在所述第二方向上具有第二宽度，所述第二宽度小于所述第一宽度；
器件隔离图案，设置在所述第一鳍式有源图案和所述第二鳍式有源图案之间，并且在所述第二方向上延伸；
第一栅极结构和第二栅极结构，均在所述第二方向上纵向延伸，并且分别与所述第一鳍式有源图案和所述第二鳍式有源图案交叉；
第一源/漏区域，在所述第一栅极结构的至少一侧上设置在所述第一鳍式有源图案上；
第二源/漏区域，在所述第二栅极结构的至少一侧上设置在所述第二鳍式有源图案上；
层间绝缘部分，围绕所述第一鳍式有源图案和所述第二鳍式有源图案以及所述第一栅极结构和所述第二栅极结构，并且覆盖所述第一源/漏区域和所述第二源/漏区域；
第一接触结构和第二接触结构，分别在所述层间绝缘部分中连接到所述第一源/漏区域和所述第二源/漏区域；
栅极隔离结构，在所述第二方向上与所述第一鳍式有源图案相邻地位于所述层间绝缘部分中，并且在所述第一方向上延伸，同时接触所述第一栅极结构的一个端表面；
掩埋导电结构，在所述第一方向上延伸，同时在所述层间绝缘部分中接触所述栅极隔离结构的一个端表面，并且连接到所述第二接触结构；
第一布线结构，设置在所述层间绝缘部分上，并且具有电连接到所述第一接触结构和所述掩埋导电结构的第一布线层；以及
第二布线结构，设置在所述层间绝缘部分的下表面上，并且具有连接到所述掩埋导电结构的电力输送线和连接到所述电力输送线的第二布线层。
CN202311380183.XA 2022-11-01 2023-10-23 半导体装置 Pending CN117995809A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR10-2022-0143607 2022-11-01
KR10-2023-0061806 2023-05-12
KR1020230061806A KR20240062084A (ko) 2022-11-01 2023-05-12 반도체 장치

Publications (1)

Publication Number Publication Date
CN117995809A true CN117995809A (zh) 2024-05-07

Family

ID=90890127

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311380183.XA Pending CN117995809A (zh) 2022-11-01 2023-10-23 半导体装置

Country Status (1)

Country Link
CN (1) CN117995809A (zh)

Similar Documents

Publication Publication Date Title
KR102674033B1 (ko) 반도체 장치
US20230352410A1 (en) Semiconductor device
US10163894B2 (en) FinFET-based ESD devices and methods for forming the same
US12068326B2 (en) Semiconductor device and method of manufacturing the same
CN109326635B (zh) 半导体器件
US20230253293A1 (en) Semiconductor device
CN108573969B (zh) 集成电路器件
US12062628B2 (en) Semiconductor device
US20240055493A1 (en) Semiconductor device
US11133249B2 (en) Semiconductor device
EP4365949A1 (en) Semiconductor device
CN117995809A (zh) 半导体装置
TW202433709A (zh) 半導體裝置
KR20240062084A (ko) 반도체 장치
US20240312903A1 (en) Semiconductor device
US20230027640A1 (en) Semiconductor device
EP4401121A1 (en) Semiconductor device
TWI851586B (zh) 半導體裝置
JP2024132978A (ja) 半導体装置
CN118738051A (zh) 半导体器件
KR20240139276A (ko) 반도체 장치
CN115966571A (zh) 半导体器件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication