CN116564820A - 半导体器件及其制备方法 - Google Patents
半导体器件及其制备方法 Download PDFInfo
- Publication number
- CN116564820A CN116564820A CN202310582115.5A CN202310582115A CN116564820A CN 116564820 A CN116564820 A CN 116564820A CN 202310582115 A CN202310582115 A CN 202310582115A CN 116564820 A CN116564820 A CN 116564820A
- Authority
- CN
- China
- Prior art keywords
- layer
- ferroelectric
- gate oxide
- semiconductor device
- stepped
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 105
- 238000000034 method Methods 0.000 title claims description 31
- 238000004519 manufacturing process Methods 0.000 title claims description 28
- 239000000758 substrate Substances 0.000 claims abstract description 31
- 229910052751 metal Inorganic materials 0.000 claims abstract description 29
- 239000002184 metal Substances 0.000 claims abstract description 29
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 8
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 8
- 239000001301 oxygen Substances 0.000 claims abstract description 8
- 229920002120 photoresistant polymer Polymers 0.000 claims description 40
- 239000000463 material Substances 0.000 claims description 22
- 238000005530 etching Methods 0.000 claims description 8
- 229910052797 bismuth Inorganic materials 0.000 claims description 6
- JCXGWMGPZLAOME-UHFFFAOYSA-N bismuth atom Chemical compound [Bi] JCXGWMGPZLAOME-UHFFFAOYSA-N 0.000 claims description 6
- 229910000449 hafnium oxide Inorganic materials 0.000 claims description 6
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 claims description 6
- 229910000906 Bronze Inorganic materials 0.000 claims description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 3
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims description 3
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 3
- ILCYGSITMBHYNK-UHFFFAOYSA-N [Si]=O.[Hf] Chemical compound [Si]=O.[Hf] ILCYGSITMBHYNK-UHFFFAOYSA-N 0.000 claims description 3
- 229910052782 aluminium Inorganic materials 0.000 claims description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 3
- 239000010974 bronze Substances 0.000 claims description 3
- 229910052802 copper Inorganic materials 0.000 claims description 3
- 239000010949 copper Substances 0.000 claims description 3
- KUNSUQLRTQLHQQ-UHFFFAOYSA-N copper tin Chemical compound [Cu].[Sn] KUNSUQLRTQLHQQ-UHFFFAOYSA-N 0.000 claims description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 3
- 229910052737 gold Inorganic materials 0.000 claims description 3
- 239000010931 gold Substances 0.000 claims description 3
- HFGPZNIAWCZYJU-UHFFFAOYSA-N lead zirconate titanate Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ti+4].[Zr+4].[Pb+2] HFGPZNIAWCZYJU-UHFFFAOYSA-N 0.000 claims description 3
- 229910052451 lead zirconate titanate Inorganic materials 0.000 claims description 3
- GQYHUHYESMUTHG-UHFFFAOYSA-N lithium niobate Chemical compound [Li+].[O-][Nb](=O)=O GQYHUHYESMUTHG-UHFFFAOYSA-N 0.000 claims description 3
- 229910052709 silver Inorganic materials 0.000 claims description 3
- 239000004332 silver Substances 0.000 claims description 3
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 claims description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 3
- 229910052721 tungsten Inorganic materials 0.000 claims description 3
- 239000010937 tungsten Substances 0.000 claims description 3
- 230000003247 decreasing effect Effects 0.000 claims description 2
- 238000002360 preparation method Methods 0.000 abstract description 10
- 238000005265 energy consumption Methods 0.000 abstract description 7
- 239000010410 layer Substances 0.000 description 252
- 238000005421 electrostatic potential Methods 0.000 description 10
- 230000005669 field effect Effects 0.000 description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 8
- 229910052710 silicon Inorganic materials 0.000 description 8
- 239000010703 silicon Substances 0.000 description 8
- 230000008569 process Effects 0.000 description 5
- 238000009826 distribution Methods 0.000 description 4
- 230000008859 change Effects 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/6684—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a ferroelectric gate insulator
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/516—Insulating materials associated therewith with at least one ferroelectric layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/78391—Field effect transistors with field effect produced by an insulated gate the gate comprising a layer which is used for its ferroelectric properties
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明提供了一种半导体器件及其制备方法，所述半导体器件的制备方法包括：提供一SOI衬底，所述SOI衬底包括由下至上的下层衬底、埋氧层和顶层半导体层，所述顶层半导体层上形成有栅氧层，所述栅氧层两侧的所述顶层半导体层上形成有外延层；形成阶梯式铁电层于所述栅氧层上；形成金属层于所述阶梯式铁电层上；形成侧墙于所述栅氧层、所述阶梯式铁电层和所述金属层的侧壁上。本发明的技术方案能够改善晶体管的亚阈值摆幅开关极限，使得晶体管能够在极低电源电压下进行工作，从而降低晶体管的能耗并保持晶体管的高性能。
Description
技术领域
本发明涉及半导体器件制造技术领域，特别涉及一种半导体器件及其制备方法。
背景技术
在传统场效应晶体管的发展中，由于亚阈值摆幅(Sub-threshold Swing，SS)极限的存在(60mV/dec)，在超大规模集成电路(Ultra Large Scale Integration，ULSI)中，电源电压的缩放受到物理障碍的限制，如何降低电路的功耗成为研究的重点。
其中，铁电负电容场效应晶体管(Ferrum Negative capacitance field effecttransistor，Fe-NCFET)采用了全耗尽型绝缘层上硅(Fully-Depleted Silicon onInsulator，FDSOI)的技术形成衬底结构，如图1所示，衬底结构包括由下至上的衬底11、埋氧层12和顶层硅13，顶层硅13上形成有栅氧层14，栅氧层14两侧的顶层硅13上形成有外延层(未标识)，栅氧层14两侧的顶层硅13和外延层中分别形成有源极15和漏极16。并且，栅氧层14上堆叠形成有铁电层17和金属层18，栅氧层14、铁电层17和金属层18的侧壁形成有侧墙19。铁电负电容场效应晶体管由于能够通过内部电压放大机制来降低亚阈值摆幅，并有效降低了超大规模集成电路的供电电压，从而显著降低了功耗，但亚阈值摆幅极限仍然存在，并会持续影响晶体管的性能。
因此，如何改善晶体管的亚阈值摆幅开关极限，使得晶体管能够在极低电源电压下进行工作，从而降低晶体管的能耗并保持晶体管的高性能是目前亟需解决的问题。
发明内容
本发明的目的在于提供一种半导体器件及其制备方法，能够改善晶体管的亚阈值摆幅开关极限，使得晶体管能够在极低电源电压下进行工作，从而降低晶体管的能耗并保持晶体管的高性能。
为解决上述技术问题，本发明提供一种半导体器件的制备方法，包括：
提供一SOI衬底，所述SOI衬底包括由下至上的下层衬底、埋氧层和顶层半导体层，所述顶层半导体层上形成有栅氧层，所述栅氧层两侧的所述顶层半导体层上形成有外延层；
形成阶梯式铁电层于所述栅氧层上；
形成金属层于所述阶梯式铁电层上；
形成侧墙于所述栅氧层、所述阶梯式铁电层和所述金属层的侧壁上。
优选地，所述栅氧层两侧的所述外延层中分别形成有源极区和漏极区，且所述源极区和所述漏极区向下延伸至所述顶层半导体层中。
优选地，所述阶梯式铁电层的厚度由所述源极区至所述漏极区方向阶梯递减或递增，阶梯的数量为n，其中n≥2。
优选地，形成所述阶梯式铁电层于所述栅氧层上的步骤包括：
形成第一铁电层覆盖于所述栅氧层和所述外延层上；
形成第一图形化的光刻胶层于所述第一铁电层上；
以所述第一图形化的光刻胶层为掩膜，刻蚀去除部分所述第一铁电层，剩余的所述第一铁电层位于部分所述栅氧层上；
去除所述第一图形化的光刻胶层；
形成第二铁电层覆盖于剩余的所述第一铁电层、所述栅氧层和所述外延层上；
形成第二图形化的光刻胶层于所述第二铁电层上；
以所述第二图形化的光刻胶层为掩膜刻蚀去除部分所述第二铁电层，剩余的所述第二铁电层位于所述栅氧层和剩余的所述第一铁电层上，剩余的所述第二铁电层和剩余的所述第一铁电层构成阶梯式铁电层；
去除所述第二图形化的光刻胶层。
优选地，形成所述侧墙于所述栅氧层、所述阶梯式铁电层和所述金属层的侧壁上的步骤包括：
刻蚀所述外延层靠近所述栅氧层的部分，以形成暴露出所述栅氧层侧壁和所述顶层半导体层部分顶面的凹槽；
形成侧墙于所述栅氧层、所述阶梯式铁电层和所述金属层的侧壁上，且所述侧墙填充所述凹槽。
优选地，所述阶梯式铁电层的厚度范围为5nm～25nm。
优选地，所述第一铁电层的厚度范围为5nm～15nm，所述第二铁电层的厚度范围为5nm～20nm。
优选地，所述阶梯式铁电层的材料包括氧化铪基铁电体、有机铁电材料、层状铋系铁电材料、锆钛酸铅铁电材料、钙铁矿型铁电体、铌酸锂型铁电体、钨青铜型铁电体和铋层状钙铁矿结构铁电体材料中的至少一种；所述金属层的材料包括铝、铜、银、金、氮化钛、氮化钽、氧化铪和铪硅氧化物中的至少一种。
优选地，所述SOI衬底为FDSOI衬底。
本发明还提供一种半导体器件，包括：采用所述的半导体器件的制备方法制备。
与现有技术相比，本发明的技术方案具有以下有益效果：
1、本发明提供的半导体器件的制备方法，包括：提供一SOI衬底，所述SOI衬底包括由下至上的下层衬底、埋氧层和顶层半导体层，所述顶层半导体层上形成有栅氧层，所述栅氧层两侧的所述顶层半导体层上形成有外延层；形成阶梯式铁电层于所述栅氧层上；形成金属层于所述阶梯式铁电层上；形成侧墙于所述栅氧层、所述阶梯式铁电层和所述金属层的侧壁上，能够改善晶体管的亚阈值摆幅开关极限，使得晶体管能够在极低电源电压下进行工作，从而降低晶体管的能耗并保持晶体管的高性能。
2、本发明提供的半导体器件，包括：采用所述的半导体器件的制备方法制备，能够改善晶体管的亚阈值摆幅开关极限，使得晶体管能够在极低电源电压下进行工作，从而降低晶体管的能耗并保持晶体管的高性能。
附图说明
图1是一种铁电负电容场效应晶体管的纵向截面结构示意图；
图2是本发明一实施例的半导体器件的制备方法的流程图；
图3a是本发明一实施例的半导体器件的制备方法中的形成第一铁电层的器件的纵向截面结构示意图；
图3b是本发明一实施例的半导体器件的制备方法中的形成第一光刻胶层的器件的纵向截面结构示意图；
图3c是本发明一实施例的半导体器件的制备方法中的形成第一图形化的光刻胶层的器件的纵向截面结构示意图；
图3d是本发明一实施例的半导体器件的制备方法中的刻蚀去除部分所述第一铁电层的器件的纵向截面结构示意图；
图3e是本发明一实施例的半导体器件的制备方法中的去除所述第一图形化的光刻胶层的器件的纵向截面结构示意图；
图3f是本发明一实施例的半导体器件的制备方法中的形成第二铁电层的器件的纵向截面结构示意图；
图3g是本发明一实施例的半导体器件的制备方法中的形成第二光刻胶层的器件的纵向截面结构示意图；
图3h是本发明一实施例的半导体器件的制备方法中的形成第二图形化的光刻胶层的器件的纵向截面结构示意图；
图3i是本发明一实施例的半导体器件的制备方法中的刻蚀去除部分所述第二铁电层的器件的纵向截面结构示意图；
图3j是本发明一实施例的半导体器件的制备方法中的去除所述第二图形化的光刻胶层的器件的纵向截面结构示意图；
图3k是本发明一实施例的半导体器件的制备方法中的形成金属层的器件的纵向截面结构示意图；
图3l是本发明一实施例的半导体器件的制备方法中的形成第三图形化的光刻胶层的器件的纵向截面结构示意图；
图3m是本发明一实施例的半导体器件的制备方法中的刻蚀去除暴露出的所述外延层靠近所述栅氧层的部分的器件的纵向截面结构示意图；
图3n是本发明一实施例的半导体器件的制备方法中的去除所述第三图形化的光刻胶层的器件的纵向截面结构示意图；
图3o是本发明一实施例的半导体器件的制备方法中的形成侧墙的器件的纵向截面结构示意图。
其中，附图1～图3的附图标记说明如下：
11-衬底；12-埋氧层；13-顶层硅；14-栅氧层；15-源极；16-漏极；17-铁电层；18-金属层；19-侧墙；21-下层衬底；22-埋氧层；23-顶层半导体层；24-栅氧层；25-源极区；26-漏极区；27-第一铁电层；28-第一光刻胶层；281-第一图形化的光刻胶层；29-第二铁电层；30-第二光刻胶层；301-第二图形化的光刻胶层；31-阶梯式铁电层；32-金属层；33-第三图形化的光刻胶层；331-凹槽；34-侧墙。
具体实施方式
为使本发明的目的、优点和特征更加清楚，以下结合附图和具体实施例对本发明提出的半导体器件及其制备方法作进一步详细说明。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。此外，附图所展示的结构往往是实际结构的一部分。特别的，各附图需要展示的侧重点不同，有时会采用不同的比例。
本发明一实施例提供一种半导体器件的制备方法，参阅图2，所述半导体器件的制备方法包括：
步骤S1，提供一SOI衬底，所述SOI衬底包括由下至上的下层衬底、埋氧层和顶层半导体层，所述顶层半导体层上形成有栅氧层，所述栅氧层两侧的所述顶层半导体层上形成有外延层；
步骤S2，形成阶梯式铁电层于所述栅氧层上；
步骤S3，形成金属层于所述阶梯式铁电层上；
步骤S4，形成侧墙于所述栅氧层、所述阶梯式铁电层和所述金属层的侧壁上。
下面参阅图3a～图3o对本实施例提供的半导体器件的制备方法进行详细介绍。
按照步骤S1，提供一SOI衬底，所述SOI衬底包括由下至上的下层衬底21、埋氧层22和顶层半导体层23，所述顶层半导体层23上形成有栅氧层24，所述栅氧层24两侧的所述顶层半导体层23上形成有外延层(未图示)。
其中，可以采用选择性外延工艺在所述栅氧层24两侧的所述顶层半导体层23上形成抬升区域，所述抬升区域作为所述外延层。
并且，所述栅氧层24的顶面可以与所述外延层的顶面齐平。
其中，所述顶层半导体层23和所述外延层的材料可以为任何适当的半导体材料，包括但不限于：硅、锗、硅锗、硅碳化锗、碳化硅以及其他半导体，所述埋氧层22的材料例如为氧化硅。
并且，所述栅氧层24两侧的所述外延层中分别形成有源极区25和漏极区26，且所述源极区25和所述漏极区26向下延伸至所述顶层半导体层23中。其中，所述源极区25和所述漏极区26可以位于所述顶层半导体层23的整个厚度或部分厚度中。
其中，可以采用离子注入工艺形成所述源极区25和所述漏极区26。
优选地，所述SOI衬底为FDSOI(Fully-Depleted Silicon on Insulator，全耗尽型绝缘层上硅)衬底，使得所述埋氧层22和所述顶层半导体层23的厚度均很小，而所述埋氧层22作为一个超薄的绝缘层，能够降低所述源极区25和所述漏极区26之间的电容，有效抑制电子从所述源极区25流向所述漏极区26，从而大幅降低漏电流，进而提高所述半导体器件的性能。
按照步骤S2，形成阶梯式铁电层31于所述栅氧层24上。
参阅图3a～图3j，形成所述阶梯式铁电层31于所述栅氧层24上的步骤可以包括：首先，如图3a所示，形成第一铁电层27覆盖于所述栅氧层24和所述外延层上，所述第一铁电层27的厚度范围可以为5nm～15nm；随后，如图3b所示，形成第一光刻胶层28于所述第一铁电层27上；然后，如图3c所示，对所述第一光刻胶层28执行光刻工艺，以形成第一图形化的光刻胶层281于所述第一铁电层27上；随后，如图3d所示，以所述第一图形化的光刻胶层281为掩膜，刻蚀去除部分所述第一铁电层27，露出部分所述栅氧层24表面以及所述外延层，剩余的所述第一铁电层27位于部分所述栅氧层24上；随后，如图3e所示，去除所述第一图形化的光刻胶层281；随后，如图3f所示，形成第二铁电层29覆盖于剩余的所述第一铁电层27上、暴露出的所述栅氧层24上和所述外延层上，所述第二铁电层29的厚度范围可以为5nm～20nm；随后，如图3g所示，形成第二光刻胶层30于所述第二铁电层29上；然后，如图3h所示，对所述第二光刻胶层30执行光刻工艺，以形成第二图形化的光刻胶层301于所述第二铁电层29上；随后，如图3i所示，以所述第二图形化的光刻胶层301为掩膜刻蚀去除部分所述第二铁电层29，露出所述外延层，剩余的所述第二铁电层29位于所述栅氧层24和剩余的所述第一铁电层27上，剩余的所述第二铁电层29和剩余的所述第一铁电层27构成阶梯式铁电层31，所述阶梯式铁电层31的厚度范围可以为5nm～25nm；随后，如图3j所示，去除所述第二图形化的光刻胶层301。
优选地，所述阶梯式铁电层31的厚度由所述源极区25至所述漏极区26方向阶梯递减或递增，阶梯的数量为n，其中n≥2。在图3j所示的实施例中，所述阶梯式铁电层31的厚度由所述源极区25至所述漏极区26方向阶梯递增，阶梯的数量为2。
所述阶梯式铁电层31的材料可以包括氧化铪基铁电体、有机铁电材料、层状铋系铁电材料、锆钛酸铅铁电材料、钙铁矿型铁电体、铌酸锂型铁电体、钨青铜型铁电体和铋层状钙铁矿结构铁电体材料中的至少一种。
按照步骤S3，如图3k所示，采用沉积工艺形成金属层32于所述阶梯式铁电层31上。
所述金属层32的材料可以包括铝、铜、银、金、氮化钛、氮化钽、氧化铪和铪硅氧化物中的至少一种。
按照步骤S4，形成侧墙34于所述栅氧层24、所述阶梯式铁电层31和所述金属层32的侧壁上，以形成半导体器件，所述半导体器件为铁电负电容场效应晶体管。
其中，所述侧墙34可以为单层结构或至少两层堆叠的结构，所述侧墙34的材料可以包括氧化硅、氮化硅和氮氧化硅等中的至少一种。
形成所述侧墙34于所述栅氧层24、所述阶梯式铁电层31和所述金属层32的侧壁上的步骤可以包括：首先，如图3l所示，形成第三图形化的光刻胶层33于所述金属层32和所述外延层上，所述第三图形化的光刻胶层33暴露出所述外延层靠近所述栅氧层24的部分；然后，如图3m所示，以所述第三图形化的光刻胶层33为掩膜，刻蚀去除所述第三图形化的光刻胶层33暴露出的所述外延层靠近所述栅氧层24的部分，以形成暴露出所述栅氧层24侧壁和所述顶层半导体层23部分顶面的凹槽331；然后，如图3n所示，去除所述第三图形化的光刻胶层33；然后，如图3o所示，形成侧墙34于所述栅氧层24、所述阶梯式铁电层31和所述金属层32的侧壁上，且所述侧墙34填充所述凹槽331。其中，可以采用先沉积后刻蚀的工艺形成所述侧墙34。
在本实施例中，给所述半导体器件的栅极提供一个电压，能够使得所述半导体器件产生对应的静电势压，而对于具有不同厚度阶梯差的铁电层的半导体器件，其静电势压分布也会随栅极电压的变化而变化。当对栅极施加的电压越大时，具有不同厚度阶梯差的铁电层的半导体器件对应的电容值会逐渐增大，从而影响半导体器件的静电势压分布；并且，当栅极电压增大到一定值后，半导体器件对应的电容值的变化也越来越明显。其中，当栅极电压的范围达到0.6V～0.7V时，铁电层的厚度阶梯差越大，则半导体器件对应的电容值变化越明显，使得对器件的静电势压分布造成更大的影响。
相较于传统结构的铁电负电容场效应晶体管(即图1所示的铁电负电容场效应晶体管)，本发明的半导体器件的静电势压分布更具有差异性。本发明的半导体器件中，不同厚度处的铁电层对应检测到的静电势压也不同，且阶梯式铁电层的不同厚度阶梯差和栅极电压会影响器件的静电势压的分布差异。在栅极电压为1V时，传统结构的铁电负电容场效应晶体管的静电势压能够放大到1.2倍，但对于本发明的半导体器件，其静电势压会随着TFS(铁电层靠近所述源极区25部分的厚度)和TFD(铁电层靠近所述漏极区26部分的厚度)的厚度差值越大而发生变化，当厚度阶梯差的范围达到5nm～10nm时，静电势压能够可放大到1.5倍～2.5倍。
此外，半导体器件的阈值摆幅不仅与半导体器件的铁电层的阶梯差相关，也与铁电层的具体厚度相关。当铁电层的厚度越大，半导体器件越稳定。且当铁电层靠近所述源极区25部分的厚度范围在5nm～15nm，铁电层靠近所述漏极区26部分的厚度范围在15nm～20nm时，半导体器件的阈值摆幅能够得到有效改善。
综上所述，本发明提供了一种半导体器件的制备方法，包括：提供一SOI衬底，所述SOI衬底包括由下至上的下层衬底、埋氧层和顶层半导体层，所述顶层半导体层上形成有栅氧层，所述栅氧层两侧的所述顶层半导体层上形成有外延层；形成阶梯式铁电层于所述栅氧层上；形成金属层于所述阶梯式铁电层上；形成侧墙于所述栅氧层、所述阶梯式铁电层和所述金属层的侧壁上，能够改善晶体管的亚阈值摆幅开关极限，使得晶体管能够在极低电源电压下进行工作，从而降低晶体管的能耗并保持晶体管的高性能。
此外，本发明还提供了一种半导体器件，包括：采用所述的半导体器件的制备方法制备。
下面参阅图3o对本发明提供的半导体器件进行详细介绍。
所述半导体器件的制备方法具体参见上述介绍，在此不再赘述。
所述半导体器件相较于传统的晶体管，具有阶梯式铁电层的结构，使得所述半导体器件的阈值摆幅得到改善，从而能够使得晶体管能够在极低电源电压下进行工作，继而降低晶体管的能耗并保持晶体管的高性能。
综上所述，本发明提供了一种半导体器件，包括：采用所述的半导体器件的制备方法制备，能够改善晶体管的亚阈值摆幅开关极限，使得晶体管能够在极低电源电压下进行工作，从而降低晶体管的能耗并保持晶体管的高性能。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。
Claims (10)
1.一种半导体器件的制备方法，其特征在于，包括：
提供一SOI衬底，所述SOI衬底包括由下至上的下层衬底、埋氧层和顶层半导体层，所述顶层半导体层上形成有栅氧层，所述栅氧层两侧的所述顶层半导体层上形成有外延层；
形成阶梯式铁电层于所述栅氧层上；
形成金属层于所述阶梯式铁电层上；
形成侧墙于所述栅氧层、所述阶梯式铁电层和所述金属层的侧壁上。
2.如权利要求1所述的半导体器件的制备方法，其特征在于，所述栅氧层两侧的所述外延层中分别形成有源极区和漏极区，且所述源极区和所述漏极区向下延伸至所述顶层半导体层中。
3.如权利要求2所述的半导体器件的制备方法，其特征在于，所述阶梯式铁电层的厚度由所述源极区至所述漏极区方向阶梯递减或递增，阶梯的数量为n，其中n≥2。
4.如权利要求1所述的半导体器件的制备方法，其特征在于，形成所述阶梯式铁电层于所述栅氧层上的步骤包括：
形成第一铁电层覆盖于所述栅氧层和所述外延层上；
形成第一图形化的光刻胶层于所述第一铁电层上；
以所述第一图形化的光刻胶层为掩膜，刻蚀去除部分所述第一铁电层，剩余的所述第一铁电层位于部分所述栅氧层上；
去除所述第一图形化的光刻胶层；
形成第二铁电层覆盖于剩余的所述第一铁电层、所述栅氧层和所述外延层上；
形成第二图形化的光刻胶层于所述第二铁电层上；
以所述第二图形化的光刻胶层为掩膜刻蚀去除部分所述第二铁电层，剩余的所述第二铁电层位于所述栅氧层和剩余的所述第一铁电层上，剩余的所述第二铁电层和剩余的所述第一铁电层构成阶梯式铁电层；
去除所述第二图形化的光刻胶层。
5.如权利要求1所述的半导体器件的制备方法，其特征在于，形成所述侧墙于所述栅氧层、所述阶梯式铁电层和所述金属层的侧壁上的步骤包括：
刻蚀所述外延层靠近所述栅氧层的部分，以形成暴露出所述栅氧层侧壁和所述顶层半导体层部分顶面的凹槽；
形成侧墙于所述栅氧层、所述阶梯式铁电层和所述金属层的侧壁上，且所述侧墙填充所述凹槽。
6.如权利要求1所述的半导体器件的制备方法，其特征在于，所述阶梯式铁电层的厚度范围为5nm～25nm。
7.如权利要求6所述的半导体器件的制备方法，其特征在于，所述第一铁电层的厚度范围为5nm～15nm，所述第二铁电层的厚度范围为5nm～20nm。
8.如权利要求1所述的半导体器件的制备方法，其特征在于，所述阶梯式铁电层的材料包括氧化铪基铁电体、有机铁电材料、层状铋系铁电材料、锆钛酸铅铁电材料、钙铁矿型铁电体、铌酸锂型铁电体、钨青铜型铁电体和铋层状钙铁矿结构铁电体材料中的至少一种；所述金属层的材料包括铝、铜、银、金、氮化钛、氮化钽、氧化铪和铪硅氧化物中的至少一种。
9.如权利要求1～8中任一项所述的半导体器件的制备方法，其特征在于，所述SOI衬底为FDSOI衬底。
10.一种半导体器件，其特征在于，包括：采用如权利要求1～9中任一项所述的半导体器件的制备方法制备。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310582115.5A CN116564820A (zh) | 2023-05-22 | 2023-05-22 | 半导体器件及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310582115.5A CN116564820A (zh) | 2023-05-22 | 2023-05-22 | 半导体器件及其制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN116564820A true CN116564820A (zh) | 2023-08-08 |
Family
ID=87492865
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310582115.5A Pending CN116564820A (zh) | 2023-05-22 | 2023-05-22 | 半导体器件及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116564820A (zh) |
-
2023
- 2023-05-22 CN CN202310582115.5A patent/CN116564820A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100189966B1 (ko) | 소이 구조의 모스 트랜지스터 및 그 제조방법 | |
| US8735984B2 (en) | FinFET with novel body contact for multiple Vt applications | |
| US20150037952A1 (en) | Recessed channel insulated-gate field effect transistor with self-aligned gate and increased channel length | |
| US20040259295A1 (en) | Semiconductor device and semiconductor device manufacturing method | |
| KR20080050441A (ko) | 벌크 기판상에 평면 및 비평면 ｃｍｏｓ 트랜지스터를집적하는 프로세스 및 그에 의하여 제조된 물품 | |
| CN102498569B (zh) | 双电介质三栅极场效晶体管 | |
| KR100333168B1 (ko) | Ｓｏｉ 반도체장치 및 그 제조방법 | |
| US20050215016A1 (en) | Method of fabricating a three-dimensional MOSFET employing a hard mask spacer | |
| CN100356579C (zh) | 半导体器件及其制造方法 | |
| CN111508897A (zh) | 半导体器件及其形成方法 | |
| JPH11354756A (ja) | 半導体装置及びその製造方法 | |
| CN113782441A (zh) | FinFET的制造方法 | |
| CN116564820A (zh) | 半导体器件及其制备方法 | |
| JPH06334146A (ja) | 半導体装置 | |
| KR100823874B1 (ko) | 낮은 누설전류를 갖는 고밀도 ｆｉｎ 전계효과트랜지스터및 그 제조 방법 | |
| CN111200011B (zh) | 半导体器件及其形成方法 | |
| KR100506455B1 (ko) | 반도체소자의 형성방법 | |
| TW201340184A (zh) | 半導體裝置及其製造方法 | |
| US11456304B2 (en) | Semiconductor structure and forming method thereof | |
| CN113193047B (zh) | 一种不同厚度铁电层的负电容场效应晶体管及制备方法 | |
| CN115799260B (zh) | 一种负电容围栅纳米片结构cmos反相器及其制造方法 | |
| CN113363145B (zh) | 半导体结构的形成方法 | |
| CN111009529B (zh) | 非挥发性存储器结构及其制造方法 | |
| EP4020588A1 (en) | Method for processing a fet device | |
| KR100546125B1 (ko) | 반도체소자의 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |