CN116564233A - 像素驱动电路及其驱动方法、显示装置 - Google Patents

像素驱动电路及其驱动方法、显示装置 Download PDF

Info

Publication number
CN116564233A
CN116564233A CN202310481694.4A CN202310481694A CN116564233A CN 116564233 A CN116564233 A CN 116564233A CN 202310481694 A CN202310481694 A CN 202310481694A CN 116564233 A CN116564233 A CN 116564233A
Authority
CN
China
Prior art keywords
module
driving
transistor
node
control
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310481694.4A
Other languages
English (en)
Inventor
樊涛
袁海江
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HKC Co Ltd
Original Assignee
HKC Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by HKC Co Ltd filed Critical HKC Co Ltd
Priority to CN202310481694.4A priority Critical patent/CN116564233A/zh
Publication of CN116564233A publication Critical patent/CN116564233A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element

Abstract

本申请公开了一种像素驱动电路及其驱动方法、显示装置，像素驱动电路的驱动时序包括复位阶段、数据写入阶段、发光阶段和电流转换阶段，像素驱动电路包括：程控模块、发光模块和隔离模块，程控模块包括耦合模块、数据写入模块和复位模块，发光模块包括控制模块、驱动模块、存储模块、发光器件和阻隔模块；隔离模块的第一端与程控模块电连接，第二端与发光模块电连接，隔离模块用于接入第三控制信号，并用于在关断状态下将程控模块与发光模块隔离，使数据写入阶段与发光阶段同步进行。通过上述设置，由隔离模块将程控模块与发光模块隔离，使得数据写入阶段与发光阶段同步进行，有效减少了程控时间，提升了有效显示时间的占比，提高了显示效率。

Description

像素驱动电路及其驱动方法、显示装置
技术领域
本申请涉及显示技术领域，特别是涉及一种像素驱动电路及其驱动方法、显示装置。
背景技术
AMOLED(有源矩阵有机发光二极管)由于其自发光、低功耗、宽视角、高色域、高对比度、快速响应等优点，被业界评为最有潜力的显示技术之一，要实现精准的AMOLED控制需要使用TFT(薄膜晶体管)技术进行像素驱动。OLED发光器件的亮度主要取决于其驱动电流的大小，驱动电流越大亮度越大，所以OLED器件对驱动薄膜晶体管的稳定性具有很高的要求。
目前大多数OLED驱动电路会采用不同类型的补偿电路对OLED驱动电路进行补偿，降低电源电压压降、迁移率或者阈值电压漂移对驱动电流的影响。传统的编程型补偿电路包括复位、编程、发光等阶段，然而，想要获得较好的补偿效果，需要搭配较为复杂的驱动电路，其补偿电路需要占用较多的程控时间，导致有效显示时间占比较低，显示效率低。
发明内容
本申请主要提供一种像素驱动电路及其驱动方法、显示装置，以解决现有技术中程控时间长导致有效显示时间占比低、显示效率低的问题。
为解决上述技术问题，本申请采用的一个技术方案是：提供一种像素驱动电路，所述像素驱动电路的驱动时序包括复位阶段、数据写入阶段、发光阶段和电流转换阶段；所述像素驱动电路包括：
程控模块，包括耦合模块、数据写入模块和复位模块，所述耦合模块的第一端用于在所述数据写入阶段接收数据电压，所述耦合模块的第二端电连接至所述数据写入模块，所述耦合模块用于将所述耦合模块的第一端的电位变化耦合至所述耦合模块的第二端；所述复位模块的第一端电连接所述数据写入模块，并通过所述数据写入模块连接至所述耦合模块的第二端，所述复位模块的第二端连接第二电源，所述数据写入模块用于接入第一控制信号，所述复位模块用于连接第一电源，并在所述复位阶段对所述耦合模块的第二端进行复位；
发光模块，包括控制模块、驱动模块、存储模块、发光器件和阻隔模块；所述控制模块与第一节点电连接，并通过所述第一节点连接至所述驱动模块的第一端，所述控制模块用于接入第二控制信号，并将所述第一电源的电源信号传输至所述第一节点；所述存储模块的第一端与所述第一节点电连接，所述存储模块的第二端连接至第二节点，用于存储所述驱动模块的控制端的电位；所述驱动模块用于产生第一驱动电流；所述发光器件响应于所述第一驱动电流发光；所述阻隔模块的第一端与第三节点电连接，并通过所述第三节点连接至所述驱动模块的第二端和所述发光器件的阳极；所述阻隔模块的第二端电连接所述发光器件的阴极；所述阻隔模块用于接入第三控制信号，并在所述电流转换阶段将所述发光器件隔离，使所述发光器件不发光；
隔离模块，第一端与所述程控模块电连接，第二端与所述发光模块电连接，所述隔离模块用于接入所述第三控制信号，并用于在关断状态下将所述程控模块与所述发光模块隔离，以使得所述数据写入阶段与所述发光阶段同步进行。
其中，所述数据写入模块包括第一开关晶体管和第一驱动晶体管；所述第一开关晶体管的控制端连接扫描线以接收所述第一控制信号；所述第一开关晶体管的第一端与第四节点电连接，所述第一开关晶体管的第二端与第五节点电连接；所述第一驱动晶体管的控制端与所述第四节点电连接，所述第一驱动晶体管的第一端连接所述第一电源，所述第一驱动晶体管的第二端与所述第五节点电连接；
所述耦合模块包括第一电容，所述第一电容的第一端连接数据线以在所述数据写入阶段接收所述数据电压，并在所述电流转换阶段接收参考电压，所述第一电容将所述第一电容的第一端的电位变化耦合至所述第一电容的第二端，所述第一电容的第二端与所述第四节点电连接，并通过所述第四节点连接至所述第一驱动晶体管的控制端和所述第一开关晶体管的第一端；
所述复位模块包括第二开关晶体管，所述第二开关晶体管的第一端与所述第五节点电连接，并通过所述第五节点连接至所述第一驱动晶体管的第二端和所述第一开关晶体管的第二端，所述第二开关晶体管的第二端连接所述第二电源，所述第二开关晶体管的控制端连接所述第一电源。
其中，所述控制模块包括第三开关晶体管，所述第三开关晶体管的第一端连接所述第一电源，所述第三开关晶体管的第二端与所述第一节点电连接，所述第三开关晶体管的控制端连接第一开关控制线以接收所述第二控制信号；
所述驱动模块包括第二驱动晶体管，所述第二驱动晶体管的控制端与所述第二节点电连接，所述第二驱动晶体管的第一端与所述第一节点电连接，所述第二驱动晶体管的第二端与所述第三节点电连接，并通过所述第三节点连接至所述发光器件的阳极和所述阻隔模块；
所述存储模块包括第二电容，所述第二电容的第一端与所述第一节点电连接，所述第二电容的第二端与所述第二节点电连接，并通过所述第二节点连接至所述第二驱动晶体管的控制端；
所述阻隔模块包括第四开关晶体管和第五开关晶体管，所述第四开关晶体管的第一端与所述第三节点电连接，所述第四开关晶体管的第二端与所述第二节点电连接；所述第五开关晶体管的第一端与所述第二节点电连接，所述第五开关晶体管的第二端电连接至所述发光器件的阴极；所述第四开关晶体管的控制端和所述第五开关晶体管的控制端均连接第二开关控制线以接收所述第三控制信号；
所述发光器件的阳极与所述第三节点电连接，所述发光器件的阴极连接所述第二电源；
所述隔离模块包括第六开关晶体管，所述第六开关晶体管的第一端与所述第五节点电连接，所述第六开关晶体管的第二端与所述第一节点电连接，所述第六开关晶体管的控制端连接所述第二开关控制线以接收所述第三控制信号。
其中，所述第一开关晶体管响应于所述第一控制信号，在所述复位阶段导通，所述第二开关晶体管响应于所述第一电源的电源信号，在所述复位阶段导通，对所述耦合模块的第二端进行复位；
所述第六开关晶体管、所述第四开关晶体管和所述第五开关晶体管响应于所述第三控制信号在所述复位阶段关断；
所述第三开关晶体管响应于所述第二控制信号在所述复位阶段关断。
其中，所述第六开关晶体管响应于所述第三控制信号在所述数据写入阶段和所述发光阶段关断，以将所述程控模块与所述发光模块隔离，使所述数据写入阶段与所述发光阶段同步进行。
其中，所述第二开关晶体管响应于所述第一电源的电源信号在所述数据写入阶段关断，所述第一开关晶体管响应于所述第一控制信号在所述数据写入阶段导通，所述第一电容的第一端连接数据线以在所述数据写入阶段接收数据电压，并将所述数据电压写入所述第一电容的第一端，所述第一驱动晶体管在所述数据写入阶段导通；
所述第三开关晶体管响应于所述第二控制信号在所述发光阶段导通，将所述第一电源的电源信号传输至所述第一节点；所述第二驱动晶体管用于在所述发光阶段产生第一驱动电流，以驱动所述发光器件发光；所述第四开关晶体管和所述第五开关晶体管响应于所述第三控制信号，在所述发光阶段关断。
其中，所述第一开关晶体管响应于所述第一控制信号在所述电流转换阶段关断；所述第二开关晶体管响应于所述第一电源的电源信号在所述电流转换阶段关断；所述第一电容的第一端连接数据线以在所述电流转换阶段接收参考电压，所述第一驱动晶体管在所述电流转换阶段导通，并根据所述第一驱动晶体管的控制端和所述第一驱动晶体管的第一端之间的电压生成第二驱动电流；
所述第三开关晶体管响应于所述第二控制信号在所述电流转换阶段关断；所述第四开关晶体管和所述第五开关晶体管响应于所述第三控制信号在所述电流转换阶段导通，以将所述发光器件隔离；所述第二驱动晶体管导通；
所述第六开关晶体管响应于所述第三控制信号在所述电流转换阶段导通，以将所述程控模块与所述发光模块连通，所述第一电源的电源信号依次通过所述第一驱动晶体管、所述第六开关晶体管、所述第二驱动晶体管、所述第四开关晶体管和所述第五开关晶体管连接至所述第二电源，以将所述第一驱动晶体管生成的所述第二驱动电流转换至所述第二驱动晶体管，所述第二电容依据所述第二驱动电流的大小将所述第二驱动晶体管的控制端和所述第二驱动晶体管的第一端之间的电压存储至所述第二电容，以在下一个发光阶段使所述第二驱动晶体管根据所述第二电容存储的电压生成所述第一驱动电流。
其中，所述第一开关晶体管、第二开关晶体管、第三开关晶体管、第四开关晶体管、第五开关晶体管和第六开关晶体管包括P型薄膜晶体管。
为解决上述技术问题，本申请采用的另一个技术方案是：提供一种显示装置，所述显示装置包括如上所述的任一种像素驱动电路。
为解决上述技术问题，本申请采用的另一个技术方案是：提供一种像素驱动电路的驱动方法，所述驱动方法应用于如上所述任一种的像素驱动电路，所述驱动方法包括：
在复位阶段，控制所述复位模块导通，对所述耦合模块的第二端进行复位；控制所述隔离模块和所述控制模块关断；
在数据写入阶段和发光阶段，控制所述隔离模块关断，将所述程控模块与所述发光模块隔离，使所述数据写入阶段与所述发光阶段同步进行；控制所述复位模块关断，控制所述数据线输入数据电压，将所述数据电压写入所述耦合模块的第一端；控制所述第一电源输入第一电平的电源信号并控制所述控制模块导通，以使所述驱动模块根据所述驱动模块的控制端和第一端的之间电压生成第一驱动电流，并驱动所述发光器件发光；
在电流转换阶段，控制所述控制模块关断，并控制所述数据线输入参考电压，将所述参考电压传输至所述耦合模块的第一端；控制所述第一电源的电源信号保持第一电平，使所述数据写入模块的第一驱动晶体管导通并根据其控制端和第一端之间的电压生成第二驱动电流，控制所述隔离模块和所述阻隔模块导通，将所述程控模块与所述发光模块连通，以将所述第一驱动晶体管生成的所述第二驱动电流转换至所述驱动模块，所述存储模块根据所述第二驱动电流的大小将所述驱动模块的控制端和第一端之间的电压存储至所述存储模块，以在下一个发光阶段使所述驱动模块根据所述存储模块存储的电压生成第一驱动电流。
本申请的有益效果是：区别于现有技术的情况，本申请公开了一种像素驱动电路及其驱动方法、显示装置，像素驱动电路的驱动时序包括复位阶段、数据写入阶段、发光阶段和电流转换阶段，像素驱动电路包括：程控模块、发光模块和隔离模块，程控模块包括耦合模块、数据写入模块和复位模块，复位模块的第一端电连接数据写入模块，并通过数据写入模块连接至耦合模块的第二端，复位模块的第二端连接第二电源，数据写入模块用于接入第一控制信号，复位模块用于连接第一电源，并在复位阶段对耦合模块的第二端进行复位；发光模块包括控制模块、驱动模块、存储模块、发光器件和阻隔模块；控制模块与第一节点电连接，并通过第一节点连接至驱动模块的第一端，控制模块用于接入第二控制信号，并将第一电源的电源信号传输至第一节点；存储模块的第一端与第一节点电连接，存储模块的第二端连接至第二节点，用于存储驱动模块的控制端的电位；驱动模块用于产生第一驱动电流；发光器件用于响应于第一驱动电流发光；阻隔模块的第一端与第三节点电连接，并通过第三节点连接至驱动模块的第二端和发光器件的阳极；阻隔模块的第二端电连接发光器件的阴极；阻隔模块用于接入第三控制信号，并在电流转换阶段将发光器件隔离，使发光器件不发光；隔离模块的第一端与程控模块电连接，第二端与发光模块电连接，隔离模块用于接入第三控制信号，并用于在关断状态下将程控模块与发光模块隔离，以使数据写入阶段与发光阶段同步进行。通过上述设置，由隔离模块将程控模块与发光模块隔离，使得数据写入阶段与发光阶段可以同步进行，有效减少了程控时间，提升了有效显示时间的占比，提高了显示效率。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图，其中：
图1是本申请提供的像素驱动电路的模块示意图；
图2是本申请提供的像素驱动电路的结构示意图；
图3是本申请提供的像素驱动电路的驱动信号时序图；
图4是本申请提供的像素驱动电路的驱动方法的流程示意图；
图5是图4中步骤S1对应的像素驱动电路的等效电路图；
图6是图4中步骤S2对应的像素驱动电路的等效电路图；
图7是图4中步骤S3对应的像素驱动电路的等效电路图。
附图标号：
像素驱动电路100；程控模块10；耦合模块11；数据写入模块12；复位模块13；发光模块20；控制模块21；驱动模块22；存储模块23；发光器件24；阻隔模块25；隔离模块30；第一电源VDD；第二电源VSS；数据电压Vdata；参考电压VREF；第一节点C；第二节点D；第三节点E；第四节点A；第五节点B；第一电容C1；第二电容C2；第一控制信号Scan；第二控制信号SEL1；第三控制信号SEL2；第一开关晶体管T1；第一驱动晶体管T2；第二开关晶体管T3；第六开关晶体管T4；第三开关晶体管T5；第二驱动晶体管T6；第四开关晶体管T7；第五开关晶体管T8；第一驱动电流IOLED1；第二驱动电流I2。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本申请的一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
本申请实施例中的术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”、“第三”的特征可以明示或者隐含地包括至少一个该特征。本申请的描述中，“多个”的含义是至少两个，例如两个，三个等，除非另有明确具体的限定。此外，术语“包括”和“具有”以及它们任何变形，意图在于覆盖不排他的包含。例如包含了一系列步骤或单元的过程、方法、系统、产品或设备没有限定于已列出的步骤或单元，而是可选地还包括没有列出的步骤或单元，或可选地还包括对于这些过程、方法、产品或设备固有的其他步骤或单元。
在本文中提及“实施例”意味着，结合实施例描述的特定特征、结构或特性可以包含在本申请的至少一个实施例中。在说明书中的各个位置出现该短语并不一定均是指相同的实施例，也不是与其他实施例互斥的独立的或备选的实施例。本领域技术人员显式地和隐式地理解的是，本文所描述的实施例可以与其他实施例相结合。
参阅图1至图3，图1是本申请提供的像素驱动电路的模块示意图，图2是本申请提供的像素驱动电路的结构示意图，图3是本申请提供的像素驱动电路的驱动信号时序图。
参见图1，本申请提供一种像素驱动电路100，像素驱动电路100的驱动时序包括复位阶段、数据写入阶段、发光阶段和电流转换阶段，像素驱动电路100包括程控模块10、发光模块20和隔离模块30，程控模块10包括耦合模块11、数据写入模块12和复位模块13，发光模块20包括控制模块21、驱动模块22、存储模块23、发光器件24和阻隔模块25，隔离模块30的第一端与程控模块10电连接，第二端与发光模块20电连接，隔离模块30用于接入第三控制信号SEL2，并用于在关断状态下将程控模块10与发光模块20隔离，使数据写入阶段与发光阶段同步进行。通过设置隔离模块30，使得数据写入阶段与发光阶段同步进行，在进行画面显示的同时进行下一帧画面的程控补偿即数据写入，提升了有效显示时间的占比，进而提高了显示效率。
具体的，耦合模块11的第一端用于在数据写入阶段接收数据电压Vdata，耦合模块11的第二端电连接至数据写入模块12，耦合模块11用于将耦合模块11的第一端的电位变化耦合至耦合模块11的第二端。数据写入模块12用于接入第一控制信号Scan，复位模块13用于连接第一电源VDD，并在复位阶段对耦合模块11的第二端进行复位。
控制模块21与第一节点C电连接，并通过第一节点C连接至驱动模块22的第一端，控制模块21用于接入第二控制信号SEL1，并将第一电源VDD的电源信号传输至第一节点C。
存储模块23的第一端与第一节点C电连接，存储模块23的第二端连接至第二节点D，用于存储驱动模块22的控制端的电位。驱动模块22用于产生第一驱动电流IOLED1，发光器件24用于响应于第一驱动电流IOLED1发光。
阻隔模块25的第一端与第三节点E电连接，并通过第三节点E连接至驱动模块22的第二端和发光器件24的阳极，阻隔模块25的第二端电连接发光器件24的阴极，阻隔模块25用于接入第三控制信号SEL2，并在电流转换阶段将发光器件24隔离，使发光器件24不发光。
参见图2，在一具体实施例中，数据写入模块12包括第一开关晶体管T1和第一驱动晶体管T2，第一开关晶体管T1的控制端连接扫描线以接收第一控制信号Scan，第一开关晶体管T1的第一端与第四节点A电连接，第一开关晶体管T1的第二端与第五节点B电连接，第一驱动晶体管T2的控制端与第四节点A电连接，第一驱动晶体管T2的第一端连接第一电源VDD，第一驱动晶体管T2的第二端与第五节点B电连接。
耦合模块11包括第一电容C1，第一电容C1的第一端连接数据线以在数据写入阶段接收数据电压Vdata，并在电流转换阶段接收参考电压VREF，第一电容C1将第一电容C1的第一端的电位变化耦合至第一电容C1的第二端，第一电容C1的第二端与第四节点A电连接，并通过第四节点A连接至第一驱动晶体管T2的控制端和第一开关晶体管T1的第一端。
复位模块13包括第二开关晶体管T3，第二开关晶体管T3的第一端与第五节点B电连接，并通过第五节点B连接至第一驱动晶体管T2的第二端和第一开关晶体管T1的第二端，第二开关晶体管T3的第二端连接第二电源VSS，第二开关晶体管T3的控制端连接第一电源VDD。
控制模块21包括第三开关晶体管T5，第三开关晶体管T5的第一端连接第一电源VDD，第三开关晶体管T5的第二端与第一节点C电连接，第三开关晶体管T5的控制端连接第一开关控制线以接收第二控制信号SEL1。
驱动模块22包括第二驱动晶体管T6，第二驱动晶体管T6的控制端与第二节点D电连接，第二驱动晶体管T6的第一端与第一节点C电连接，第二驱动晶体管T6的第二端与第三节点E电连接，并通过第三节点E连接至发光器件24的阳极和阻隔模块25。
存储模块23包括第二电容C2，第二电容C2的第一端与第一节点C电连接，第二电容C2的第二端与第二节点D电连接，并通过第二节点D连接至第二驱动晶体管T6的控制端。
阻隔模块25包括第四开关晶体管T7和第五开关晶体管T8，第四开关晶体管T7的第一端与第三节点E电连接，第四开关晶体管T7的第二端与第二节点D电连接，第五开关晶体管T8的第一端与第二节点D电连接，第五开关晶体管T8的第二端电连接至发光器件24的阴极，第四开关晶体管T7的控制端和第五开关晶体管T8的控制端均连接第二开关控制线以接收第三控制信号SEL2。
发光器件24的阳极与第三节点E电连接，发光器件24的阴极连接第二电源VSS，第二电源VSS为低电位电源，具体的，第二电源VSS可以接地。
隔离模块30包括第六开关晶体管T4，第六开关晶体管T4的第一端与第五节点B电连接，第六开关晶体管T4的第二端与第一节点C电连接，第六开关晶体管T4的控制端连接第二开关控制线以接收第三控制信号SEL2。
其中，第一开关晶体管T1、第二开关晶体管T3、第三开关晶体管T5、第四开关晶体管T7、第五开关晶体管T8、第六开关晶体管T4均可以为P型薄膜晶体管。具体的，第一开关晶体管T1、第二开关晶体管T3、第三开关晶体管T5、第四开关晶体管T7、第五开关晶体管T8、第六开关晶体管T4和第一驱动晶体管T2和第二驱动晶体管T6可以为低温多晶硅薄膜晶体管、氧化物半导体薄膜晶体管或非晶硅薄膜晶体管中的任意一种，发光器件24可以为OLED(有机发光二极管)。
参见图3，第一控制信号Scan、第二控制信号SEL1和第三控制信号SEL2均通过像素驱动电路100的外部时序器控制。
本实施例中，第一开关晶体管T1响应于第一控制信号Scan在复位阶段导通，第二开关晶体管T3响应于第一电源VDD的电源信号在复位阶段导通，具体的，在复位阶段，扫描线输入的第一控制信号Scan为第二电平，具体的，第二电平为低电平，第一电源VDD输入第二电平的电源信号，第一开关晶体管T1和第二开关晶体管T3导通。
由于第二开关晶体管T3的第二端连接第二电源VSS，第一端连接第五节点B，并通过第五节点B连接至第一驱动晶体管T2的第二端和第一开关晶体管T1的第二端，因此，耦合模块11即第一电容C1的的第二端依次通过第一开关晶体管T1和第二开关晶体管T3连接至第二电源VSS，对耦合模块11的第二端即第四节点A进行复位，同时，由于第一驱动晶体管T2的控制端连接至第四节点A，第一驱动晶体管T2的第二端连接至第五节点B，导致第一驱动晶体管T2的控制端和第二端均连接至第二电源VSS，第一驱动晶体管T2的控制端即栅极和第二端即漏极短接形成二极管连接结构并将第一驱动晶体管T2复位到第二电源VSS状态，以在一帧画面的开始阶段对第一驱动晶体管T2和耦合模块11进行复位，便于后续阶段进行数据写入和电流转换。
第六开关晶体管T4、第四开关晶体管T7和第五开关晶体管T8的控制端均连接第二开关控制线以接收第三控制信号SEL2，具体的，在复位阶段，第二开关控制线输入的第三控制信号SEL2为第一电平，具体的，第一电平为高电平，第六开关晶体管T4、第四开关晶体管T7和第五开关晶体管T8响应于第三控制信号SEL2在复位阶段关断，第六开关晶体管T4将程控模块10与发光模块20隔离。第三开关晶体管T5的控制端连接第一开关控制线以接收第二控制信号SEL1，具体的，在复位阶段，第一开关控制线输入的第二控制信号SEL1为第一电平，第三开关晶体管T5响应于第二控制信号SEL1在复位阶段关断，且第一电源VDD输入第二电平即低电平的电源信号，使得在复位阶段发光器件24不发光。
第二开关晶体管T3响应于第一电源VDD在数据写入阶段关断，第一开关晶体管T1响应于第一控制信号Scan在数据写入阶段导通，具体的，在数据写入阶段，第一电源VDD输入第一电平的电源信号，扫描线输入的第一控制信号Scan为第二电平，第二开关晶体管T3关断，第一开关晶体管T1导通。
在一帧画面中，包括多行像素单元，每行像素单元均连接有一条扫描线，在显示画面时扫描线逐行扫描，因此，在数据写入阶段从第一行扫描线开始扫描，第一行扫描线先输入第二电平的第一控制信号Scan进行扫描，在第一行扫描线扫描完成变为高电平即第一电平后，第二行扫描线输入第二电平的第一控制信号Scan开始扫描，依次类推，直至最后一行扫描线扫描完成第一控制信号Scan变为高电平即第一电平后扫描结束，数据写入阶段结束。
第一电容C1的第一端连接数据线以在数据写入阶段接收数据电压Vdata，并将数据电压Vdata写入第一电容C1的第一端，具体的，在数据写入阶段，数据线输入第一电平的数据电压Vdata，第一电容C1将第一电容C1的第一端的电位变化耦合至第一电容C1的第二端即第四节点A，由于第一驱动晶体管T2的控制端连接至第四节点A，第一驱动晶体管T2的第一端连接第一电源VDD，第一电源VDD在数据写入阶段输入第一电平的电源信号，所以第一驱动晶体管T2在数据写入阶段导通，在数据写入阶段第四节点A即第一驱动晶体管T2的控制端即栅极的电压为VA＝VDD-|VTH2|，第一电容C1两端的电压为VC1＝VA-Vdata＝VDD-|VTH2|-Vdata，其中，VTH2为第一驱动晶体管T2的阈值电压，Vdata为数据电压。
第六开关晶体管T4响应于第三控制信号SEL2在数据写入阶段和发光阶段关断，具体的，第六开关晶体管T4的控制端连接第二开关控制线以接收第三控制信号SEL2，在数据写入阶段和发光阶段，第二开关控制线输入的第三控制信号SEL2为第一电平，第六开关晶体管T4关断，以将程控模块10与发光模块20隔离，程控模块10进行数据写入阶段，与发光模块20进行发光阶段，使数据写入阶段与发光阶段同步进行并互不干扰，发光模块20的发光器件24发光以显示画面，同时程控模块10进行下一帧画面的程控补偿即数据写入，将数据写入阶段与发光阶段同步进行，节省了原本的数据写入阶段占用的时间，提升了有效显示时间的占比，提高了显示效率，有利于提升显示亮度。
第三开关晶体管T5响应于第二控制信号SEL1在发光阶段导通，将第一电源VDD的电源信号传输至第一节点C，第二驱动晶体管T6用于在发光阶段产生第一驱动电流IOLED1，以驱动发光器件24发光，第四开关晶体管T7和第五开关晶体管T8响应于第三控制信号SEL2，在发光阶段关断。具体的，在发光阶段，第一开关控制线输入的第二控制信号SEL1为第二电平，第三开关晶体管T5导通，第一电源VDD输入第一电平的电源信号并传输至第一节点C，第二驱动晶体管T6根据其控制端和第一端之间的电压即第一节点C和第二节点D之间的电压，也即第二电容C2两端的电压生成第一驱动电流IOLED1，发光器件24响应于第一驱动电流IOLED1发光。第四开关晶体管T7和第五开关晶体管T8的控制端均连接第二开关控制线，第二开关控制线在发光阶段输入第一电平的第三控制信号SEL2，使得第四开关晶体管T7和第五开关晶体管T8关断。具体的，在发光阶段第二驱动晶体管T6生成的驱动电流为如下公式(1)：
其中，VTH6为第二驱动晶体管T6的阈值电压，其与第二驱动晶体管T6的特性相关，VC2为第二电容C2两端的电压。
第一开关晶体管T1响应于第一控制信号Scan在电流转换阶段关断，第二开关晶体管T3响应于第一电源VDD的电源信号在电流转换阶段关断，具体的，在电流转换阶段，第一开关晶体管T1的控制端连接的扫描线输入的第一控制信号Scan为第一电平，第一开关晶体管T1关断，第二开关晶体管T3的控制端连接的第一电源VDD输入第一电平的电源信号，第二开关晶体管T3关断。
第一电容C1的第一端连接数据线以在电流转换阶段接收参考电压VREF，第一驱动晶体管T2在电流转换阶段导通，并根据第一驱动晶体管T2的控制端和第一驱动晶体管T2的第一端之间的电压生成第二驱动电流I2。具体的，第一驱动晶体管T2的第一端连接至第一电源VDD，第一驱动晶体管T2的控制端连接至第四节点A，并通过第四节点A连接至第一电容C1的第二端，在电流转换阶段，第一电源VDD输入第一电平的电源信号，数据线输入第二电平的参考电压VREF并被第一电容C1的第一端接收，此时，第一驱动晶体管T2的控制端即栅极，也即第四节点A的电压为VA＝VDD-|VTH2|-Vdata+VREF，第一驱动晶体管T2在电流转换阶段导通，并根据其控制端和第一端之间的电压生成第二驱动电流I2，具体的，第一驱动晶体管T2生成的第二驱动电流I2为如下公式(2)：
其中，β2与第一驱动晶体管T2的特性相关，Vdata为数据电压，VREF为参考电压。
第三开关晶体管T5响应于第二控制信号SEL1在电流转换阶段关断，第四开关晶体管T7和第五开关晶体管T8响应于第三控制信号SEL2在电流转换阶段导通，以将发光器件24隔离，第六开关晶体管T4响应于第三控制信号SEL2在电流转换阶段导通，以将程控模块10与发光模块20连通。具体的，在电流转换阶段，第一开关控制线输入的第二控制信号SEL1为第一电平，第三开关晶体管T5关断，第一电源VDD的电源信号并不能直接通过第三开关晶体管T5传输至第一节点C，第二开关控制线输入的第三控制信号SEL2为第二电平，与第二开关控制线连接的第六开关晶体管T4、第四开关晶体管T7和第五开关晶体管T8导通，第六开关晶体管T4将程控模块10与发光模块20连通，第二驱动晶体管T6导通，第四开关晶体管T7和第五开关晶体管T8将发光器件24隔离，使得发光器件24不发光。
第一电源VDD的电源信号依次通过第一驱动晶体管T2、第六开关晶体管T4、第二驱动晶体管T6、第四开关晶体管T7和第五开关晶体管T8连接至第二电源VSS，电流沿着此流通路径流动，且上述各个晶体管均流经相等的电流，即第一驱动晶体管T2和第二驱动晶体管T6流经的电流相等，均为第二驱动电流I2，通过此流通路径将第一驱动晶体管T2生成的第二驱动电流I2转换到第二驱动晶体管T6，使得第二驱动晶体管T6的驱动电流也为第二驱动电流I2。第二电容C2依据此阶段第二驱动晶体管T6的驱动电流即第二驱动电流I2的大小，将第二驱动晶体管T6的控制端和第二驱动晶体管T6的第一端之间的电压存储至第二电容C2，以在下一个发光阶段使第二驱动晶体管T6根据第二电容C2存储的电压生成第一驱动电流IOLED1，并驱动发光器件24发光。具体的，由于第一驱动晶体管T2和第二驱动晶体管T6流经的电流相等，结合公式(1)和公式(2)，可以得到存储到第二电容C2两端的电压为如下公式(3)：
电流转换阶段存储到第二电容C2的两端的电压，即第一节点C与第二节点D之间的电压，作为下一个发光阶段的第二驱动晶体管T6的第一端和控制端之间的电压，以使得在下一个发光阶段，第二驱动晶体管T6根据电流转换阶段存储到第二电容C2的两端的电压生成第一驱动电流IOLED1，第一驱动电流IOLED1驱动发光器件24发光。具体的，结合公式(3)，可以得到在下一个发光阶段第二驱动晶体管T6生成的第一驱动电流IOLED1为如下公式(4)：
由公式(4)可知，在电流转换阶段将第一驱动晶体管T2生成的第二驱动电流I2转换到第二驱动晶体管T6后，在下一个发光阶段时，第二驱动晶体管T6生成的第一驱动电流IOLED1仅与数据电压Vdata和参考电压VREF有关，与电源电压及第二驱动晶体管T6的阈值电压无关。本申请中的上述设置对电源电压压降具有很好的改善效果，同时对阀值电压漂移具有补偿作用，有效降低了电源电压压降以及阀值电压漂移对第一驱动电流IOLED1的影响，有效解决了OLED显示器件亮度不均的问题，减缓了器件的老化，增强了OLED显示均匀性。同时，实现了数据写入阶段与发光阶段同步进行，提高了显示效率，有利于提升显示亮度。
参阅图4至图7，图4是本申请提供的像素驱动电路100的驱动方法的流程示意图，图5是图4中步骤S1对应的像素驱动电路100的等效电路图，图6是图4中步骤S2对应的像素驱动电路100的等效电路图，图7是图4中步骤S3对应的像素驱动电路100的等效电路图。
参见图4，本申请还提供了一种像素驱动电路100的驱动方法，像素驱动电路100的驱动方法应用于上述的像素驱动电路100。
如图4所示，像素驱动电路100的驱动方法的步骤具体包括：
S1：在复位阶段，控制复位模块13导通，对耦合模块11的第二端进行复位；控制隔离模块30和控制模块21关断。
具体的，本实施例中，步骤S1对应的像素驱动电路100的等效电路图如图5所示，在复位阶段，控制扫描线输入第二电平的第一控制信号Scan，使得第一开关晶体管T1导通，控制第一电源VDD输入第二电平的电源信号，使得第二开关晶体管T3导通，对第一电容C1的第二端进行复位，第一驱动晶体管T2的控制端和第第二端均连接至第二电源VSS，第一驱动晶体管T2的控制端和第二端短接，形成二极管连接结构并将第一驱动晶体管T2复位到第二电源VSS状态。控制第二开关控制线输入第一电平的第三控制信号SEL2，使得第六开关晶体管T4、第四开关晶体管T7和第五开关晶体管T8关断，第六开关晶体管T4将程控模块10与发光模块20隔离。控制第一开关控制线输入第一电平的第二控制信号SEL1，使得第三开关晶体管T5关断。
S2：在数据写入阶段和发光阶段，控制隔离模块30关断，将程控模块10与发光模块20隔离，使数据写入阶段与发光阶段同步进行；控制复位模块13关断，控制数据线输入数据电压Vdata，将数据电压Vdata写入耦合模块11的第一端；控制第一电源VDD输入第一电平的电源信号并控制控制模块21导通，以使驱动模块22根据驱动模块22的控制端和第一端之间的电压生成第一驱动电流IOLED1，并驱动发光器件24发光。
具体的，本实施例中，在数据写入阶段和发光阶段，控制第三控制信号SEL2保持第一电平，使第六开关晶体管T4关断，将程控模块10与发光模块20隔离，使程控模块10进行数据写入与发光模块20进行驱动发光同步进行并互不干扰。发光模块20的发光器件24发光以显示画面，同时程控模块10进行下一帧画面的程控补偿即数据写入，将数据写入阶段与发光阶段同步进行，节省了原本的数据写入阶段占用的时间，提升了有效显示时间的占比，提高了显示效率，有利于提升显示亮度。
本实施例中，步骤S2对应的像素驱动电路100的等效电路图如图6所示，其中，在数据写入阶段，控制第一电源VDD输入第一电平的电源信号，使第二开关晶体管T3关断，控制扫描线输入的第一控制信号Scan保持第二电平，使第一开关晶体管T1导通，控制数据线输入数据电压Vdata，将数据电压Vdata写入第一电容C1的第一端，第一电容C1将第一电容C1的第一端的电位变化耦合至第一电容C1的第二端即第四节点A。第一驱动晶体管T2的控制端连接至第四节点A，第一驱动晶体管T2的第一端连接第一电源VDD，第一电源VDD在数据写入阶段输入第一电平的电源信号，第一驱动晶体管T2在数据写入阶段导通。第四节点A即第一驱动晶体管T2的控制端即栅极的电压为VA＝VDD-|VTH2|，第一电容C1两端的电压为VC1＝VA-Vdata＝VDD-|VTH2|-Vdata，其中，VTH2为第一驱动晶体管T2的阈值电压，Vdata为数据电压。
在发光阶段，控制第一开关控制线输入第二电平的第二控制信号SEL1使第三开关晶体管T5导通，将第一电源VDD的电源信号传输至第一节点C，使第二驱动晶体管T6导通并根据其控制端和第一端之间的电压即第一节点C和第二节点D之间的电压，也即第二电容C2两端的电压生成第一驱动电流IOLED1，第一驱动电流IOLED1驱动发光器件24发光。第四开关晶体管T7和第五开关晶体管T8的控制端均连接第二开关控制线，第二开关控制线在发光阶段输入第一电平的第三控制信号SEL2，使得第四开关晶体管T7和第五开关晶体管T8关断。
具体的，在发光阶段第二驱动晶体管T6生成的驱动电流为如下公式(1)：
其中，VTH6为第二驱动晶体管T6的阈值电压，其与第二驱动晶体管T6的特性相关，VC2为第二电容C2两端的电压。
S3：在电流转换阶段，控制控制模块21关断，并控制数据线输入参考电压VREF，将参考电压VREF传输至耦合模块11的第一端；控制第一电源VDD的电源信号保持第一电平，使数据写入模块12的第一驱动晶体管T2导通并根据其控制端和第一端之间的电压生成第二驱动电流I2，控制隔离模块30和阻隔模块25导通，将程控模块10与发光模块20连通，以将第一驱动晶体管T2生成的所述第二驱动电流I2转换至驱动模块22，存储模块23根据第二驱动电流I2的大小将驱动模块22的控制端和第一端的电压存储至存储模块23，以在下一个发光阶段使驱动模块22根据存储模块23存储的电压生成第一驱动电流IOLED1。
具体的，本实施例中，步骤S3对应的像素驱动电路100的等效电路图如图7所示。在电流转换阶段，控制第一开关控制线输入第一电平的第二控制信号SEL1，使得第三开关晶体管T5关断，第一电源VDD的电源信号并不能直接通过第三开关晶体管T5传输至第一节点C。控制扫描线输入第一电平的第一控制信号Scan，使得第一开关晶体管T1关断，控制数据线输入第二电平的参考电压VREF，并将参考电压VREF传输至第一电容C1的第一端。控制第一电源VDD的电源信号保持第一电平，第二开关晶体管T3的控制端连接第一电源VDD，使得第二开关晶体管T3关断，第一驱动晶体管T2导通，并根据第一驱动晶体管T2的控制端和第一驱动晶体管T2的第一端之间的电压生成第二驱动电流I2。
具体的，在电流转换阶段，第一驱动晶体管T2的第一端连接至第一电源VDD，第一驱动晶体管T2的控制端连接至第四节点A，并通过第四节点A连接至第一电容C1的第二端，第一驱动晶体管T2的控制端即栅极，也即第四节点A的电压为VA＝VDD-|VTH2|-Vdata+VREF，第一驱动晶体管T2在电流转换阶段导通，并根据其控制端和第一端之间的电压生成第二驱动电流I2，具体的，第一驱动晶体管T2生成的第二驱动电流I2为如下公式(2)：
其中，β2与第一驱动晶体管T2的特性相关，VA为第四节点A的电压，也即第一驱动晶体管T2的控制端的电压，Vdata为数据电压，VREF为参考电压。
在电流转换阶段，控制第二开关控制线输入第二电平的第三控制信号SEL2，使第六开关晶体管T4、第四开关晶体管T7和第五开关晶体管T8导通，使得程控模块10与发光模块20连通，第一电源VDD的电源信号通过数据写入模块12的第一驱动晶体管T2、隔离模块30、驱动模块22和阻隔模块25连接至第二电源VSS，具体的，第一电源VDD的电源信号依次通过第一驱动晶体管T2、第六开关晶体管T4、第二驱动晶体管T6、第四开关晶体管T7和第五开关晶体管T8连接至所述第二电源VSS，第四开关晶体管T7和第五开关晶体管T8将发光器件24隔离，使得发光器件24不发光，第六开关晶体管T4将程控模块10与发光模块20连通。
具体的，第一电平可以为高电平，第二电平可以为低电平。
电流沿着此流通路径流动，且上述各个晶体管均流经相等的电流，即第一驱动晶体管T2和第二驱动晶体管T6流经的电流相等，均为第二驱动电流I2，通过此流通路径将第一驱动晶体管T2生成的第二驱动电流I2转换到第二驱动晶体管T6，使得第二驱动晶体管T6的驱动电流也为第二驱动电流I2。第二电容C2依据此阶段第二驱动晶体管T6的驱动电流即第二驱动电流I2的大小，将第二驱动晶体管T6的控制端和第二驱动晶体管T6的第一端之间的电压存储至第二电容C2，以在下一个发光阶段使第二驱动晶体管T6根据第二电容C2存储的电压生成第一驱动电流IOLED1，并驱动发光器件24发光。具体的，由于第一驱动晶体管T2和第二驱动晶体管T6流经的电流相等，结合公式(1)和公式(2)，可以得到存储到第二电容C2两端的电压为如下公式(3)：
在电流转换阶段存储到第二电容C2的两端的电压，即第一节点C与第二节点D之间的电压，作为下一个发光阶段的第二驱动晶体管T6的第一端和控制端之间的电压，以使得在下一个发光阶段，第二驱动晶体管T6根据电流转换阶段存储到第二电容C2的两端的电压生成第一驱动电流IOLED1，第一驱动电流IOLED1驱动发光器件24发光。具体的，结合公式(3)，可以得到在下一个发光阶段第二驱动晶体管T6生成的第一驱动电流IOLED1为如下公式(4)：
由公式(4)可知，在电流转换阶段将第一驱动晶体管T2生成的第二驱动电流I2转换到第二驱动晶体管T6后，在下一个发光阶段时，第二驱动晶体管T6生成的第一驱动电流IOLED1仅与数据电压Vdata和参考电压VREF有关，与电源电压及第二驱动晶体管T6的阈值电压无关。本申请中的上述设置对电源电压压降具有很好的改善效果，同时对阀值电压漂移具有补偿作用，有效降低了电源电压压降以及阀值电压漂移对第一驱动电流IOLED1的影响，有效解决了OLED显示器件亮度不均的问题，减缓了器件的老化，增强了OLED显示均匀性。同时，实现了数据写入阶段与发光阶段同步进行，提高了显示效率，有利于提升显示亮度。
本申请还提供了一种显示装置，显示装置包括多个阵列排布的像素单元，每个像素单元均设置有上述的像素驱动电路。
本申请的有益效果是：通过设置隔离模块，在隔离模块关断状态下将程控模块与发光模块隔离，使得数据写入阶段与发光阶段可以同步进行，有效减少了程控时间，提升了有效显示时间的占比，提高了显示效率，有利于提升显示亮度。
以上所述仅为本申请的实施例，并非因此限制本申请的专利范围，凡是利用本申请说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本申请的专利保护范围内。

Claims (10)

1.一种像素驱动电路，其特征在于，所述像素驱动电路的驱动时序包括复位阶段、数据写入阶段、发光阶段和电流转换阶段；所述像素驱动电路包括：
程控模块，包括耦合模块、数据写入模块和复位模块，所述耦合模块的第一端用于在所述数据写入阶段接收数据电压，所述耦合模块的第二端电连接至所述数据写入模块，所述耦合模块用于将所述耦合模块的第一端的电位变化耦合至所述耦合模块的第二端；所述复位模块的第一端电连接所述数据写入模块，并通过所述数据写入模块连接至所述耦合模块的第二端，所述复位模块的第二端连接第二电源，所述数据写入模块用于接入第一控制信号，所述复位模块用于连接第一电源，并在所述复位阶段对所述耦合模块的第二端进行复位；
发光模块，包括控制模块、驱动模块、存储模块、发光器件和阻隔模块；所述控制模块与第一节点电连接，并通过所述第一节点连接至所述驱动模块的第一端，所述控制模块用于接入第二控制信号，并将所述第一电源的电源信号传输至所述第一节点；所述存储模块的第一端与所述第一节点电连接，所述存储模块的第二端连接至第二节点，用于存储所述驱动模块的控制端的电位；所述驱动模块用于产生第一驱动电流；所述发光器件响应于所述第一驱动电流发光；所述阻隔模块的第一端与第三节点电连接，并通过所述第三节点连接至所述驱动模块的第二端和所述发光器件的阳极；所述阻隔模块的第二端电连接所述发光器件的阴极；所述阻隔模块用于接入第三控制信号，并在所述电流转换阶段将所述发光器件隔离，使所述发光器件不发光；
隔离模块，第一端与所述程控模块电连接，第二端与所述发光模块电连接，所述隔离模块用于接入所述第三控制信号，并用于在关断状态下将所述程控模块与所述发光模块隔离，以使得所述数据写入阶段与所述发光阶段同步进行。
2.根据权利要求1所述的像素驱动电路，其特征在于，
所述数据写入模块包括第一开关晶体管和第一驱动晶体管；所述第一开关晶体管的控制端连接扫描线以接收所述第一控制信号；所述第一开关晶体管的第一端与第四节点电连接，所述第一开关晶体管的第二端与第五节点电连接；所述第一驱动晶体管的控制端与所述第四节点电连接，所述第一驱动晶体管的第一端连接所述第一电源，所述第一驱动晶体管的第二端与所述第五节点电连接；
所述耦合模块包括第一电容，所述第一电容的第一端连接数据线以在所述数据写入阶段接收所述数据电压，并在所述电流转换阶段接收参考电压，所述第一电容将所述第一电容的第一端的电位变化耦合至所述第一电容的第二端，所述第一电容的第二端与所述第四节点电连接，并通过所述第四节点连接至所述第一驱动晶体管的控制端和所述第一开关晶体管的第一端；
所述复位模块包括第二开关晶体管，所述第二开关晶体管的第一端与所述第五节点电连接，并通过所述第五节点连接至所述第一驱动晶体管的第二端和所述第一开关晶体管的第二端，所述第二开关晶体管的第二端连接所述第二电源，所述第二开关晶体管的控制端连接所述第一电源。
3.根据权利要求2所述的像素驱动电路，其特征在于，
所述控制模块包括第三开关晶体管，所述第三开关晶体管的第一端连接所述第一电源，所述第三开关晶体管的第二端与所述第一节点电连接，所述第三开关晶体管的控制端连接第一开关控制线以接收所述第二控制信号；
所述驱动模块包括第二驱动晶体管，所述第二驱动晶体管的控制端与所述第二节点电连接，所述第二驱动晶体管的第一端与所述第一节点电连接，所述第二驱动晶体管的第二端与所述第三节点电连接，并通过所述第三节点连接至所述发光器件的阳极和所述阻隔模块；
所述存储模块包括第二电容，所述第二电容的第一端与所述第一节点电连接，所述第二电容的第二端与所述第二节点电连接，并通过所述第二节点连接至所述第二驱动晶体管的控制端；
所述阻隔模块包括第四开关晶体管和第五开关晶体管，所述第四开关晶体管的第一端与所述第三节点电连接，所述第四开关晶体管的第二端与所述第二节点电连接；所述第五开关晶体管的第一端与所述第二节点电连接，所述第五开关晶体管的第二端电连接至所述发光器件的阴极；所述第四开关晶体管的控制端和所述第五开关晶体管的控制端均连接第二开关控制线以接收所述第三控制信号；
所述发光器件的阳极与所述第三节点电连接，所述发光器件的阴极连接所述第二电源；
所述隔离模块包括第六开关晶体管，所述第六开关晶体管的第一端与所述第五节点电连接，所述第六开关晶体管的第二端与所述第一节点电连接，所述第六开关晶体管的控制端连接所述第二开关控制线以接收所述第三控制信号。
4.根据权利要求3所述的像素驱动电路，其特征在于，
所述第一开关晶体管响应于所述第一控制信号，在所述复位阶段导通，所述第二开关晶体管响应于所述第一电源的电源信号，在所述复位阶段导通，对所述耦合模块的第二端进行复位；
所述第六开关晶体管、所述第四开关晶体管和所述第五开关晶体管响应于所述第三控制信号在所述复位阶段关断；
所述第三开关晶体管响应于所述第二控制信号在所述复位阶段关断。
5.根据权利要求3所述的像素驱动电路，其特征在于，
所述第六开关晶体管响应于所述第三控制信号在所述数据写入阶段和所述发光阶段关断，以将所述程控模块与所述发光模块隔离，使所述数据写入阶段与所述发光阶段同步进行。
6.根据权利要求5所述的像素驱动电路，其特征在于，
所述第二开关晶体管响应于所述第一电源的电源信号在所述数据写入阶段关断，所述第一开关晶体管响应于所述第一控制信号在所述数据写入阶段导通，所述第一电容的第一端连接数据线以在所述数据写入阶段接收数据电压，并将所述数据电压写入所述第一电容的第一端，所述第一驱动晶体管在所述数据写入阶段导通；
所述第三开关晶体管响应于所述第二控制信号在所述发光阶段导通，将所述第一电源的电源信号传输至所述第一节点；所述第二驱动晶体管用于在所述发光阶段产生第一驱动电流，以驱动所述发光器件发光；所述第四开关晶体管和所述第五开关晶体管响应于所述第三控制信号，在所述发光阶段关断。
7.根据权利要求3所述的像素驱动电路，其特征在于，
所述第一开关晶体管响应于所述第一控制信号在所述电流转换阶段关断；所述第二开关晶体管响应于所述第一电源的电源信号在所述电流转换阶段关断；所述第一电容的第一端连接数据线以在所述电流转换阶段接收参考电压，所述第一驱动晶体管在所述电流转换阶段导通，并根据所述第一驱动晶体管的控制端和所述第一驱动晶体管的第一端之间的电压生成第二驱动电流；
所述第三开关晶体管响应于所述第二控制信号在所述电流转换阶段关断；所述第四开关晶体管和所述第五开关晶体管响应于所述第三控制信号在所述电流转换阶段导通，以将所述发光器件隔离；所述第二驱动晶体管导通；
所述第六开关晶体管响应于所述第三控制信号在所述电流转换阶段导通，以将所述程控模块与所述发光模块连通，所述第一电源的电源信号依次通过所述第一驱动晶体管、所述第六开关晶体管、所述第二驱动晶体管、所述第四开关晶体管和所述第五开关晶体管连接至所述第二电源，以将所述第一驱动晶体管生成的所述第二驱动电流转换至所述第二驱动晶体管，所述第二电容依据所述第二驱动电流的大小将所述第二驱动晶体管的控制端和所述第二驱动晶体管的第一端之间的电压存储至所述第二电容，以在下一个发光阶段使所述第二驱动晶体管根据所述第二电容存储的电压生成所述第一驱动电流。
8.根据权利要求3所述的像素驱动电路，其特征在于，所述第一开关晶体管、第二开关晶体管、第三开关晶体管、第四开关晶体管、第五开关晶体管和第六开关晶体管包括P型薄膜晶体管。
9.一种显示装置，其特征在于，所述显示装置包括如权利要求1-9任一项所述的像素驱动电路。
10.一种像素驱动电路的驱动方法，其特征在于，所述驱动方法应用于如权利要求1-8任一项所述的像素驱动电路，所述驱动方法包括：
在复位阶段，控制所述复位模块导通，对所述耦合模块的第二端进行复位；控制所述隔离模块和所述控制模块关断；
在数据写入阶段和发光阶段，控制所述隔离模块关断，将所述程控模块与所述发光模块隔离，使所述数据写入阶段与所述发光阶段同步进行；控制所述复位模块关断，控制数据线输入数据电压，将所述数据电压写入所述耦合模块的第一端；控制所述第一电源输入第一电平的电源信号并控制所述控制模块导通，以使所述驱动模块根据所述驱动模块的控制端和第一端之间的电压生成第一驱动电流，并驱动所述发光器件发光；
在电流转换阶段，控制所述控制模块关断，并控制所述数据线输入参考电压，将所述参考电压传输至所述耦合模块的第一端；控制所述第一电源的电源信号保持第一电平，使所述数据写入模块的第一驱动晶体管导通并根据其控制端和第一端之间的电压生成第二驱动电流，控制所述隔离模块和所述阻隔模块导通，将所述程控模块与所述发光模块连通，以将所述第一驱动晶体管生成的所述第二驱动电流转换至所述驱动模块，所述存储模块根据所述第二驱动电流的大小将所述驱动模块的控制端和第一端之间的电压存储至所述存储模块，以在下一个发光阶段使所述驱动模块根据所述存储模块存储的电压生成第一驱动电流。
CN202310481694.4A 2023-04-27 2023-04-27 像素驱动电路及其驱动方法、显示装置 Pending CN116564233A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310481694.4A CN116564233A (zh) 2023-04-27 2023-04-27 像素驱动电路及其驱动方法、显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310481694.4A CN116564233A (zh) 2023-04-27 2023-04-27 像素驱动电路及其驱动方法、显示装置

Publications (1)

Publication Number Publication Date
CN116564233A true CN116564233A (zh) 2023-08-08

Family

ID=87489188

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310481694.4A Pending CN116564233A (zh) 2023-04-27 2023-04-27 像素驱动电路及其驱动方法、显示装置

Country Status (1)

Country Link
CN (1) CN116564233A (zh)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170193908A1 (en) * 2016-01-04 2017-07-06 Boe Technology Group Co., Ltd. Pixel Compensation Circuit, Driving Method Thereof and Display Device
CN108447446A (zh) * 2018-04-10 2018-08-24 京东方科技集团股份有限公司 像素电路、显示面板及其驱动方法
CN112885291A (zh) * 2021-01-15 2021-06-01 合肥维信诺科技有限公司 像素电路及其驱动方法、显示面板
US20210366363A1 (en) * 2018-06-08 2021-11-25 Boe Technology Group Co., Ltd. Pixel circuit and driving method thereof, display panel
CN114495822A (zh) * 2021-12-27 2022-05-13 昆山国显光电有限公司 像素电路及其驱动方法和显示面板
CN115083336A (zh) * 2022-06-30 2022-09-20 上海闻泰电子科技有限公司 像素驱动电路、像素驱动方法和显示面板
CN115331620A (zh) * 2021-05-11 2022-11-11 深圳市柔宇科技股份有限公司 一种像素电路、驱动方法以及显示装置
CN115410531A (zh) * 2022-09-09 2022-11-29 合肥视涯显示科技有限公司 像素电路及其驱动方法、硅基显示面板和显示装置

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170193908A1 (en) * 2016-01-04 2017-07-06 Boe Technology Group Co., Ltd. Pixel Compensation Circuit, Driving Method Thereof and Display Device
CN108447446A (zh) * 2018-04-10 2018-08-24 京东方科技集团股份有限公司 像素电路、显示面板及其驱动方法
US20210366363A1 (en) * 2018-06-08 2021-11-25 Boe Technology Group Co., Ltd. Pixel circuit and driving method thereof, display panel
CN112885291A (zh) * 2021-01-15 2021-06-01 合肥维信诺科技有限公司 像素电路及其驱动方法、显示面板
CN115331620A (zh) * 2021-05-11 2022-11-11 深圳市柔宇科技股份有限公司 一种像素电路、驱动方法以及显示装置
CN114495822A (zh) * 2021-12-27 2022-05-13 昆山国显光电有限公司 像素电路及其驱动方法和显示面板
CN115083336A (zh) * 2022-06-30 2022-09-20 上海闻泰电子科技有限公司 像素驱动电路、像素驱动方法和显示面板
CN115410531A (zh) * 2022-09-09 2022-11-29 合肥视涯显示科技有限公司 像素电路及其驱动方法、硅基显示面板和显示装置

Similar Documents

Publication Publication Date Title
CN110660360B (zh) 像素电路及其驱动方法、显示面板
CN111048041B (zh) 像素电路及其驱动方法、显示面板和显示装置
CN111128079B (zh) 像素电路及其驱动方法、显示面板和显示装置
CN113838421B (zh) 像素电路及其驱动方法、显示面板
US11062655B2 (en) Pixel circuit, display panel and driving method thereof
EP3367373B1 (en) Pixel and organic light emitting display device having the pixel
WO2020052287A1 (zh) 像素电路及其驱动方法、显示装置
CN104715714B (zh) 像素电路及其驱动方法及一种有源矩阵有机发光显示装置
CN111696473B (zh) 像素驱动电路、像素驱动电路的驱动方法和显示面板
US11270638B2 (en) Display compensation circuit and method for controlling the same, and display apparatus
CN108777131B (zh) Amoled像素驱动电路及驱动方法
US11887540B2 (en) Pixel circuit and driving method thereof, and display panel
CN110164375B (zh) 像素补偿电路、驱动方法、电致发光显示面板及显示装置
CN110992891B (zh) 一种像素驱动电路、驱动方法和显示基板
CN107424564B (zh) 像素装置、用于像素装置的驱动方法和显示设备
CN113593481B (zh) 显示面板及其驱动方法
WO2019227989A1 (zh) 像素驱动电路及方法、显示装置
CN108962145B (zh) 显示装置及其像素电路和驱动方法
CN113724640B (zh) 一种像素驱动电路、其驱动方法、显示面板及显示装置
CN112365842A (zh) 像素电路及其驱动方法和显示装置
US20050030266A1 (en) Active matrix type display apparatus
CN116564233A (zh) 像素驱动电路及其驱动方法、显示装置
CN113763872A (zh) 一种像素电路及其驱动方法、显示装置
CN115529839A (zh) 像素电路、像素驱动方法和显示装置
CN112435624B (zh) 像素驱动电路、像素驱动电路的驱动方法和显示面板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination