CN116547759A - 存储器设备、存储器系统及其程序操作方法 - Google Patents

存储器设备、存储器系统及其程序操作方法 Download PDF

Info

Publication number
CN116547759A
CN116547759A CN202280003635.XA CN202280003635A CN116547759A CN 116547759 A CN116547759 A CN 116547759A CN 202280003635 A CN202280003635 A CN 202280003635A CN 116547759 A CN116547759 A CN 116547759A
Authority
CN
China
Prior art keywords
memory cells
memory
programming operation
programming
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202280003635.XA
Other languages
English (en)
Inventor
赵向南
刘红涛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yangtze Memory Technologies Co Ltd
Original Assignee
Yangtze Memory Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from CN202111461490.1A external-priority patent/CN114400035A/zh
Application filed by Yangtze Memory Technologies Co Ltd filed Critical Yangtze Memory Technologies Co Ltd
Publication of CN116547759A publication Critical patent/CN116547759A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0619—Improving the reliability of storage systems in relation to data integrity, e.g. data losses, bit errors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0653—Monitoring storage devices or systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G11C16/3427—Circuits or methods to prevent or reduce disturbance of the state of a memory cell when neighbouring cells are read or written
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series

Abstract

一种存储器设备包括存储单元阵列和外围电路。所述存储单元阵列可以包括被配置为存储第一类型数据的一个或多个第一存储单元，以及被配置为存储第二类型数据的一个或多个第二存储单元。所述外围电路可以耦合至所述存储单元阵列并且被配置为：对所述一个或多个第一存储单元执行第一编程操作，对所述一个或多个第二存储单元执行所述第一编程操作，以及对所述一个或多个第一存储单元执行第二编程操作。与所述第一类型数据相对应的第一存储时间比与所述第二类型数据相对应的第二存储时间更长。

Description

存储器设备、存储器系统及其程序操作方法
相关申请的交叉引用
本申请要求享受于2021年12月2日提交的中国申请No.202111461490.1的优先权，以引用的方式将上述申请的完整内容并入本文。
技术领域
本公开内容涉及存储器设备、存储器系统及其程序操作方法。
背景技术
随着5G新无线电(NR)和大数据的发展，对存储器容量的需求不断增加。例如，已经开发出提高比特密度同时降低比特成本的三维(3D)NAND闪存设备并推向市场。为了追求更高的存储器存储密度，存储堆叠体的数量和单个存储单元的存储比特的数量也相应变大，这对存储器设备的可靠性提出了巨大挑战，甚至在一些情况下导致数据丢失。
在将数据编程到这些3D NAND存储器设备的过程中，部分电荷可能与一些具有浅能级的陷阱相关联。在编程结束时，这些电荷可能会从陷阱中逸出并迁移到导电沟道。结果，编程后的阈值电压可能漂移到较低的值，这使得阈值电压分布变得更宽，从而损害存储器设备的可靠性。
发明内容
在本公开内容的一个方面，公开了一种存储器设备。所述存储器设备可以包括存储单元阵列和外围电路。所述存储单元阵列可以包括被配置为存储第一类型数据的一个或多个第一存储单元，以及被配置为存储第二类型数据的一个或多个第二存储单元。所述外围电路可以耦合至所述存储单元阵列并且被配置为：对所述一个或多个第一存储单元执行第一编程操作，对所述一个或多个第二存储单元执行所述第一编程操作，以及对所述一个或多个第一存储单元执行第二编程操作。与所述第一类型数据相对应的第一存储时间可以比与所述第二类型数据相对应的第二存储时间更长。
在一些实施方式中，所述第二编程操作可以被配置为：将与所述一个或多个第一存储单元相对应的阈值电压范围调整为变得比在所述第一编程操作中更窄。
在一些实施方式中，通过对所述一个或多个第一存储单元的所述第一编程操作实现的第一目标编程状态与通过对所述一个或多个第一存储单元的所述第二编程操作实现的第二目标编程状态可以基本相同。
在一些实施方式中，所述第一编程操作可以包括：可以包括第一脉冲电压和第一脉冲持续时间的第一编程脉冲，并且所述第二编程操作可以包括：可以包括第二脉冲电压和第二脉冲持续时间的第二编程脉冲。可以满足以下中的至少一项：所述第一脉冲电压与所述第二脉冲电压基本相同或所述第一脉冲持续时间与所述第二脉冲持续时间基本相同。
在一些实施方式中，所述第一脉冲电压可以包括第一初始脉冲电压和一个或多个第一增量电压，并且所述第二脉冲电压可以包括第二初始脉冲电压和一个或多个第二增量电压。所述第一初始脉冲电压和所述一个或多个第一增量电压中的每一个与所述第二初始脉冲电压和所述一个或多个第二增量电压中的相应一个可以基本相同。
在一些实施方式中，所述外围电路可以被配置为：在将所述第一初始脉冲电压和所述一个或多个第一增量电压中的每一个施加到所述一个或多个第一存储单元之后，将验证电压施加到与所述一个或多个第一存储单元相对应的字线，以验证对所述一个或多个第一存储单元的所述第一编程操作是否成功，以使所述一个或多个第一存储单元达到所述第一目标编程状态。
在一些实施方式中，所述外围电路可以被配置为：响应于待编程的数据的存储时间比预设持续时间更长，确定所述数据为所述第一类型数据；以及响应于所述数据的存储时间小于或等于所述预设持续时间，确定所述数据为所述第二类型数据。
在一些实施方式中，所述外围电路可以被配置为：将编程电压施加到与所述一个或多个第一存储单元相对应的字线，并将通过电压施加到与所述一个或多个第二存储单元相对应的其他字线，以对所述一个或多个第一存储单元执行所述第一编程操作。
在一些实施方式中，所述外围电路可以被配置为：顺序地对所述一个或多个第一存储单元执行所述第一编程操作和对所述一个或多个第二存储单元执行所述第一编程操作。
在一些实施方式中，所述外围电路可以被配置为：在对所述一个或多个第二存储单元执行所述第一编程操作之前，对所述一个或多个第一存储单元执行所述第二编程操作。
在一些实施方式中，所述外围电路可以被配置为：在对所述一个或多个第二存储单元执行所述第一编程操作之后，对所述一个或多个第一存储单元执行所述第二编程操作。
在一些实施方式中，所述外围电路可以被配置为：并行地对所述一个或多个第一存储单元执行所述第一编程操作和对所述一个或多个第二存储单元执行所述第一编程操作。
在一些实施方式中，所述一个或多个第一存储单元可以包括多个第一存储单元。所述外围电路可以被配置为：基于向与所述多个第一存储单元中的至少一个第一存储单元相对应的字线施加验证电压来验证对所述至少一个第一存储单元的所述第一编程操作是否成功；以及在确定对所述至少一个第一存储单元的所述第一编程操作成功之后，对所述至少一个第一存储单元执行所述第二编程操作。
在一些实施方式中，所述一个或多个第一存储单元可以包括在一个存储串中的多个第一存储单元。所述外围电路可以被配置为：在对所述存储串中的所述多个第一存储单元的所述第一编程操作成功后，对所述存储串中的所述多个第一存储单元执行所述第二编程操作。
在一些实施方式中，所述外围电路可以被配置为：先对所述存储串中更靠近衬底的一个第一存储单元执行所述第一编程操作，然后对同一存储串中距离所述衬底较远的另一个第一存储单元执行所述第一编程操作。
在一些实施方式中，所述一个或多个第一存储单元可以包括在一个存储页中的多个第一存储单元。所述外围电路可以被配置为：在对所述存储页中的所述多个第一存储单元的所述第一编程操作成功后，对所述存储页中的所述多个第一存储单元执行所述第二编程操作。
在一些实施方式中，所述外围电路可以被配置为：先对所述存储页中的所述多个第一存储单元执行所述第一编程操作，然后对另一个存储页中距离衬底较远的其他第一存储单元执行所述第一编程操作。
在一些实施方式中，所述一个或多个第一存储单元可以包括在一个块中的多个第一存储单元。所述外围电路可以被配置为：在对所述块中的所述多个第一存储单元的所述第一编程操作成功后，对所述块中的所述多个第一存储单元执行所述第二编程操作。
在一些实施方式中，所述外围电路可以被配置为：先对所述块中更靠近衬底的所述第一存储单元的第一部分执行所述第一编程操作，然后对所述块中距离所述衬底较远的所述第一存储单元的第二部分执行所述第一编程操作。
在本公开内容的另一方面，公开了一种存储器系统。所述存储器系统可以包括一个或多个存储器设备。所述一个或多个存储器设备中的每个存储器设备可包括存储单元阵列、耦合至所述存储单元阵列的外围电路，以及存储器控制器。所述存储单元阵列可以包括被配置为存储第一类型数据的一个或多个第一存储单元，以及被配置为存储第二类型数据的一个或多个第二存储单元。所述存储器控制器可以耦合至所述一个或多个存储器设备，并且被配置为向所述一个或多个存储器设备之一发送编程指令信号。响应于所述编程指令信号，相应存储器设备的所述外围电路可以被配置为：对所述一个或多个第一存储单元执行第一编程操作；对所述一个或多个第二存储单元执行所述第一编程操作；以及对所述一个或多个第一存储单元执行第二编程操作。与所述第一类型数据相对应的第一存储时间可以比与所述第二类型数据相对应的第二存储时间更长。
在本公开内容的又一方面，公开了一种用于对数据进行编程的方法。所述方法可以包括：对一个或多个第一存储单元执行第一编程操作以及对一个或多个第二存储单元执行所述第一编程操作，所述一个或多个第一存储单元被配置为存储第一类型数据，并且所述一个或多个第二存储单元被配置为存储第二类型数据；以及对所述一个或多个第一存储单元执行第二编程操作。与所述第一类型数据相对应的第一存储时间可以比与所述第二类型数据相对应的第二存储时间更长。
在一些实施方式中，所述第二编程操作可以被配置为：将与所述一个或多个第一存储单元相对应的阈值电压范围调整为变得比在所述第一编程操作中更窄。
在一些实施方式中，通过对所述一个或多个第一存储单元的所述第一编程操作实现的第一目标编程状态与通过对所述一个或多个第一存储单元的所述第二编程操作实现的第二目标编程状态可以基本相同。
在一些实施方式中，所述第一编程操作可以包括：可以包括第一脉冲电压和第一脉冲持续时间的第一编程脉冲，并且所述第二编程操作可以包括：可以包括第二脉冲电压和第二脉冲持续时间的第二编程脉冲。可以满足以下中的至少一项：所述第一脉冲电压与所述第二脉冲电压基本相同或所述第一脉冲持续时间可以与所述第二脉冲持续时间基本相同。
在一些实施方式中，所述第一脉冲电压可以包括第一初始脉冲电压和一个或多个第一增量电压，并且所述第二脉冲电压可以包括第二初始脉冲电压和一个或多个第二增量电压。所述第一初始脉冲电压和所述一个或多个第一增量电压中的每一个与所述第二初始脉冲电压和所述一个或多个第二增量电压中的相应一个可以基本相同。
在一些实施方式中，所述方法还可以包括：在将所述第一初始脉冲电压和所述一个或多个第一增量电压中的每一个施加到所述一个或多个第一存储单元之后，将验证电压施加到与所述一个或多个第一存储单元相对应的字线，以验证对所述一个或多个第一存储单元的所述第一编程操作是否成功，以使所述一个或多个第一存储单元达到所述第一目标编程状态。
在一些实施方式中，所述方法还可以包括：响应于待编程的数据的存储时间比预设持续时间更长，确定所述数据为所述第一类型数据；以及响应于所述数据的存储时间小于或等于所述预设持续时间，确定所述数据为所述第二类型数据。
在一些实施方式中，所述方法还可以包括：将编程电压施加到与所述一个或多个第一存储单元相对应的字线，并将通过电压施加到与所述一个或多个第二存储单元相对应的其他字线，以对所述一个或多个第一存储单元执行所述第一编程操作。
在一些实施方式中，对所述一个或多个第一存储单元和所述一个或多个第二存储单元执行所述第一编程操作可以包括：顺序地对所述一个或多个第一存储单元执行所述第一编程操作和对所述一个或多个第二存储单元执行所述第一编程操作。
在一些实施方式中，顺序地对所述一个或多个第一存储单元和所述一个或多个第二存储单元执行所述第一编程操作可以包括：在对所述一个或多个第二存储单元执行所述第一编程操作之前，对所述一个或多个第一存储单元执行所述第二编程操作。
在一些实施方式中，顺序地对所述一个或多个第一存储单元和所述一个或多个第二存储单元执行所述第一编程操作可以包括：在对所述一个或多个第二存储单元执行所述第一编程操作之后，对所述一个或多个第一存储单元执行所述第二编程操作。
在一些实施方式中，对所述一个或多个第一存储单元和所述一个或多个第二存储单元执行所述第一编程操作可以包括：并行地对所述一个或多个第一存储单元执行所述第一编程操作和对所述一个或多个第二存储单元执行所述第一编程操作。
在一些实施方式中，所述一个或多个第一存储单元可以包括多个第一存储单元。所述方法还可以包括：基于向与所述多个第一存储单元中的至少一个第一存储单元相对应的字线施加验证电压来验证对所述至少一个第一存储单元的所述第一编程操作是否成功；以及在确定对所述至少一个第一存储单元的所述第一编程操作成功之后，对所述至少一个第一存储单元执行所述第二编程操作。
在一些实施方式中，所述一个或多个第一存储单元可以包括在一个存储串中的多个第一存储单元。所述方法还可以包括：在对所述存储串中的所述多个第一存储单元的所述第一编程操作成功后，对所述存储串中的所述多个第一存储单元执行所述第二编程操作。
在一些实施方式中，对所述多个第一存储单元执行所述第一编程操作可以包括：先对所述存储串中更靠近衬底的一个第一存储单元执行所述第一编程操作，然后对同一存储串中距离所述衬底较远的另一个第一存储单元执行所述第一编程操作。
在一些实施方式中，所述一个或多个第一存储单元可以包括在一个存储页中的多个第一存储单元。所述方法还可以包括：在对一个存储页中的所述多个第一存储单元的所述第一编程操作成功后，对所述存储页中的所述多个第一存储单元执行所述第二编程操作。
在一些实施方式中，对所述多个第一存储单元执行所述第一编程操作可以包括：先对所述存储页中的所述多个第一存储单元执行所述第一编程操作，然后对另一个存储页中距离衬底较远的其他第一存储单元执行所述第一编程操作。
在一些实施方式中，所述一个或多个第一存储单元可以包括在一个块中的多个第一存储单元。所述方法还可以包括：在对所述块中的所述多个第一存储单元的所述第一编程操作成功后，对所述块中的所述多个第一存储单元执行所述第二编程操作。
附图说明
并入本文中并形成说明书的一部分的附图示出了本公开内容的一些方面，并且与说明书一起进一步用于解释本公开的原理并使相关领域的技术人员能够制作和使用本公开内容。
图1示出了图示各种存储类型的存储单元的示意图。
图2示出了图示电荷捕获型存储单元的示意图。
图3示出了由于隧穿层中的捕获电荷的影响导致的阈值电压分布变化的示意图。
图4示出了根据本公开内容的一些实施方式的、具有存储系统的示例性存储器系统的框图。
图5A示出了根据本公开内容的一些实施方式的、具有存储器设备的示例性存储卡的图。
图5B示出了根据本公开内容的一些实施方式的、具有多个存储器设备的示例性固态驱动器(SSD)的图。
图6示出了根据本公开内容的一些实施方式的、包括外围电路和存储单元阵列的示例性存储器设备的示意图。
图7示出了根据本公开内容的一些实施方式的、包括存储单元阵列和外围电路的示例性存储器设备的框图。
图8A示出了图示根据本公开内容的一些实施方式的存储器设备上的第一示例性编程操作方法的流程图。
图8B示出了图示根据本公开内容的一些实施方式的存储器设备上的第二示例性编程操作方法的流程图。
图9示出了图示根据本公开内容的一些实施方式的示例性增量步进脉冲编程的示意图。
图10示出了图示根据本公开内容的一些实施方式的、存储器设备上的第三示例性编程操作方法的流程图。
图11示出了图示根据本公开内容的一些实施方式的、通过采用编程操作方法的集中阈值电压分布的示意图。
图12A示出了图示根据本公开内容的一些实施方式的、第一示例性程序操作方案的示意图。
图12B示出了图示根据本公开内容的一些实施方式的、第二示例性程序操作方案的示意图。
图12C示出了图示根据本公开内容的一些实施方式的、第三示例性程序操作方案的示意图。
图12D示出了图示根据本公开内容的一些实施方式的、第四示例性程序操作方案的示意图。
将参考附图对本公开内容进行描述。
具体实施方式
虽然讨论了特定的配置和布置，但应该理解的是：这是仅为了说明的目的。因此，在不脱离本公开内容的范围的前提下，可以使用其他配置和布置。此外，本公开内容可用于多种其他应用。本公开内容中描述的功能和结构特征可以以附图中未具体描述的方式相互组合、调整和修改，使得这些组合、调整和修改在本公开内容的范围之内。
通常，可以至少部分从上下文中的使用来理解术语。例如，至少部分取决于上下文，本文中所使用的术语“一个或多个”可以用于以单数意义描述任何特征、结构或特性，或者可以用于以复数意义来描述特征、结构或特性的组合。类似地，诸如“一”、“一个”或“这个”之类的术语可以被理解为传达单数用法或传达复数用法，这至少部分取决于上下文。此外，术语“基于”和“根据”可以被理解为不一定旨在传达因素的排他性集合，而是可以至少部分取决于上下文，允许存在不一定明确描述的其他因素。此外，术语“耦合”、“耦合至”或“耦合于之间”可以理解为不一定旨在“物理上连接或附接”，即直接附接，而是也可以被解释为通过中间组件的间接连接。
此外，术语“垂直”和“水平”可能仅用于描述方便。这些方向可以相对于预定义的坐标系或特定方向(例如，绘图的布局)。可以理解，这些方向并不是绝对的，而是仅提供作为参考。
功耗低、重量轻、并且产生可靠性能的非易失性存储器设备，例如三维(3D)NAND存储器设备，广泛应用于相关技术领域。图1示出了图示各种存储类型的存储单元的示意图，例如，基于NAND存储器设备。如图1所示，在一些示例中，可以根据一个存储单元中编程数据的比特数将存储单元分类为存储1比特数据的单级单元(SLC)、存储2比特数据的多级单元(MLC)、存储3比特数据的三级单元(TLC)、以及存储4比特数据的四级单元(QLC)。在它们之中，SLC可以具有最长的写入/擦除(P/E)周期，因此其可靠性和耐用性可以是最好的，但成本较高。相比之下，TLC或QLC可以具有较短的PE周期，具有平均可靠性和耐用性，但成本较低。
在其他示例中，根据用于存储电荷的类型，NAND存储器设备例如也可以被分为具有浮栅型存储单元的存储器设备和具有电荷捕获型存储单元的存储器设备。图2示出了图示电荷捕获型存储单元的示意图，该电荷捕获型存储单元可以包括导电沟道202、隧穿层204、存储层206和势垒层208。编程到存储单元中的数据可以被视为在电场的影响下将电荷从导电沟道202通过隧穿层204注入存储层206的过程。存储层206中可能存在大量陷阱，它们可以将注入的电荷捕获到存储层206。注意，陷阱的能级越深，陷阱可能具有的电荷保持特性则越好。也就是说，即使外部电场发生变化，更深能级陷阱中的电荷也不太可能分离。
在实际情况下，每个存储单元的特性可能并不完全相同。例如，存储单元中的陷阱可能与各种能级相关联。一些存储单元可能包括具有浅能级陷阱的存储层，从而导致较差的电荷保持特性。一些陷阱甚至可能存在于隧穿层中，并且在编程过程中迁移的电荷可以被捕获在隧穿层中。在编程结束时，由于电场的变化，这些电荷可能会在短时间内从隧穿层中释放出来，并返回到导电沟道202，如图2所示。结果，一个存储单元的阈值电压可以向较低的电平漂移，导致其阈值电压分布变得更宽，从实线到虚线的趋势，如图3所示。更宽的阈值电压分布可以显著影响存储器设备的可靠性。
为了解决上述问题和其他问题，本公开内容提供了一种编程操作方案，其中可以根据要编程到存储单元中的数据类型来对存储单元进行编程。更具体地，根据对数据的访问频率，编程到存储单元中的数据可以分类为冷数据和热数据。本文所说的术语“冷数据”可以用来指其访问频率小于表示阈值频率的预设值的数据。在另一种解释中，术语“第一类型数据”可以用来指存储时间可以大于预设持续时间的数据，而术语“第二类型数据”可以指存储时间小于或等于预设持续时间的数据。预设持续时间可以包括实际应用中需要将数据存储在存储器设备中的最短持续时间。即，本文中的术语“存储时间”可用于描述用于保留数据的持续时间。
对于冷数据，可以预计其存储时间可能会相对更长一些。相比之下，本文中的术语“热数据”可以指比预设值更频繁地被访问并且因此可以具有相对较短的存储时间的一些数据。因此，在实际应用中，可以根据存储单元被配置用于对其编程的数据来对存储单元进行分类。在一些示例中，存储单元可以是被配置用于存储第一类型的数据(或被称为“第一类型数据”)的第一存储单元，或者是被配置用于存储第二类型的数据(或被称为“第二类型数据”)的第二存储单元，其中第一类型的数据可以包括冷数据，而第二类型的数据可以包括热数据。换言之，第一存储单元可被配置为存储与较长存储时间相关联的数据，而第二存储单元可被配置为存储与较短存储时间相关联的数据。还可以理解，第一存储单元和第二存储单元被配置用于存储数据，并且因此它们可以包括主存储单元而不是虚设存储单元。
综上所述，本公开内容提供了一种编程操作方法，其中，对于存储第一类型数据的第一存储单元，可以在对第一存储单元进行编程操作之后执行附加编程操作。本文中的术语“第一类型数据”可以用来指上述的冷数据，该冷数据可能需要更长的存储时间，并且因此对电荷保持能力的要求更高。
在附加编程操作(或第二编程操作)中，可以将一个或多个编程脉冲施加到与第一存储单元相对应的所选择的字线，并且可以将通过电压施加到与第二存储单元相对应的字线。因此，可以在栅极层和第一存储单元的导电沟道之间产生电场。因此，在第一存储单元中，导电沟道中的电荷可以被捕获到存储层中。在第一编程操作时，第一存储单元可以达到目标编程状态并示出相对应的阈值电压范围。应当注意的是，在第二编程操作时，第一存储单元的目标编程状态可以保持不变，但相对应的阈值电压范围可能会变窄，从而提升存储数据的结果。
也就是说，通过对需要较长存储时间的第一存储单元的两个编程操作，可以减少电荷被限制在浅能级陷阱中的机会，并且可以激励电荷返回导电沟道。因此，第一类型数据可以更好地保存在第一存储单元中，从而降低误码率，并且提高存储器设备的可靠性。
图4示出了根据本公开内容的一些实施方式的、具有存储系统401的示例性存储器系统400的框图。存储器系统400可以是手机、桌面式计算机、膝上型计算机、平板电脑、车载电脑、游戏控制台、打印机、定位设备、可穿戴电子设备、智能传感器、虚拟现实(VR)设备、增强现实(AR)设备或其中具有存储装置的任何其他合适的电子设备。如图4所示，存储器系统400可以包括主机402和具有一个或多个存储器设备404和存储器控制器406的存储系统401。主机402可以是电子设备的处理器(例如中央处理单元CPU)或片上系统(SoC)(例如应用处理器，AP)。在一些实施方式中，主机402可以被配置为：向存储器设备404发送数据或从存储器设备404接收数据。在一些实施方式中，主机402可以是用户逻辑或用户接口，使得用户可以向主机402给出指令并将指令发送到存储器设备或存储器阵列。
存储器设备404可以是本公开内容中公开的任何存储器设备。如下文详细公开的，存储器设备404(例如，NAND闪存设备、动态随机存取存储器(DRAM)或相变随机存取存储器(PCRAM))可以根据一些实施方式包括时钟输入、命令总线、数据总线、控制逻辑，地址寄存器、行解码器/字线驱动器、具有存储单元的存储单元阵列、电压发生器、页缓冲器/感测放大器、列解码器/位线驱动器、数据输入/输出(I/O)。
根据一些实施方式，存储器控制器406可以耦合至存储器设备404和主机402，并且可以被配置为控制存储器设备404。存储器控制器406可以管理存储在存储器设备404中的数据并与主机402通信。在一些实施方式中，存储器控制器406可以被设计用于在低占空比环境中操作，所述低占空比环境例如安全数字(SD)卡、紧凑型闪存(CF)卡、通用串行总线(USB)闪存驱动器或者用于电子设备的其他介质，所述电子设备例如个人计算机、数码相机、手机等。在一些实施方式中，存储器控制器406可以被设计用于在高占空比环境中操作固态驱动器(SSD)或嵌入式多媒体卡(eMMC)用作移动设备(例如智能手机、平板电脑、膝上型计算机等)的数据存储以及企业存储阵列。存储器控制器406可以被配置为控制存储器设备404的操作，例如读取操作、擦除操作和写入操作。存储器控制器406还可以被配置为管理关于存储在或将存储在存储器设备404中的数据的各种功能，包括但不限于坏块管理、垃圾回收、逻辑到物理地址转换、磨损均衡等。在一些实施方式中，存储器控制器406还可以被配置为：处理关于从存储器设备404读取或写入到存储器设备404的数据的纠错码(ECC)。存储器控制器406也可以执行任何其他合适的功能，例如对存储器设备404进行格式化。存储器控制器406可以根据特定通信协议与外部设备(例如，主机402)通信。例如，存储器控制器406可以通过各种接口协议中的至少一种与外部设备通信，所述各种接口协议例如USB协议、MMC协议、外围组件互连(PCI)协议、PCI-express(PCI-E)协议、高级技术附件(ATA)协议、串行ATA协议、并行ATA协议、小型计算机小型接口(SCSI)协议、增强型小型磁盘接口(ESDI)协议、集成驱动电子(IDE)协议、火线协议等。此外，根据本公开内容的一些实施方式，存储器控制器406还可以被配置为从主机402接收命令、向主机402发送数据以及执行多种功能。
存储器控制器406和一个或多个存储器设备404可以集成到各种类型的存储设备中，例如，被包括在同一封装中，例如通用闪存(UFS)封装或eMMC封装。也就是说，存储器系统400可以被实现并封装到不同类型的终端电子产品中。在如图5A所示的一个示例中，存储器控制器406和单个存储器设备404可以集成到存储卡500中。存储卡500可以包括PC卡(个人计算机存储卡国际协会，PCMCIA)、CF卡、智能媒体(SM)卡、记忆棒、多媒体卡(MMC、RS-MMC、MMCmicro)、SD卡(SD、miniSD、microSD、SDHC)、UFS等。存储卡500还可以包括将存储卡500与主机(例如，图4中的主机402)耦合的存储卡连接器502。在图5B所示的另一示例中，存储器控制器406和多个存储器设备404可以集成到SSD 501中。SSD 501还可以包括将SSD501与主机(例如，图4中的主机402)耦合的SSD连接器503。在一些实施方式中，SSD 501的存储容量和/或操作速度可以大于存储卡500的存储容量和/或操作速度。
图6示出了根据本公开内容的一些实施方式的、包括外围电路601和存储单元阵列602的示例性存储器设备600的示意图。存储器设备600可以包括三维(3D)NAND存储器设备，并且存储单元阵列602可以包括3D NAND存储单元阵列。存储单元阵列602可以包括一个或多个存储器块603，例如存储器块0、存储器块1、存储器块2、存储器块3，......，等等。每个存储器块可以包括串选择线SSL、地选择线GSL、源线SL、多条字线WL、位线BL、以及形成在字线WL和位线BL之间的存储单元604，如图6所示。在一些实例中，字线WL可以包括一个或多个主字线WL和一个或多个虚设字线DWL，如图6所示。在一些示例中，一条或多条虚设字线DWL可以包括在串选择线SSL和一条或多条主字线WL之间的一条或多条顶部虚设字线、在一条或多条主字线WL和地选择线GSL之间的一条或多条底部虚设字线，以及在第一组主字线和第二组主字线之间的一条或多条中间虚设字线。
3D NAND存储单元阵列可以包括半导体衬底、可以包括在半导体衬底上方的交织栅层和介电层的存储堆叠体，以及分别垂直延伸穿过存储堆叠体的多个沟道孔(CH)。可以沿着沟道孔的侧壁形成存储膜。存储膜可以包括势垒层208、存储层206、隧穿层204、导电沟道202等，如图2所示。每个存储单元604可以形成在存储膜和每个栅极层之间的交叉处。
如图6所示，在一些实施方式中，一个存储器块603中的存储单元阵列602可以以存储串606的阵列(例如NAND存储串)的形式提供。在一些实施方式中，存储串606中的每个存储串可在半导体衬底上方垂直延伸，且每个存储串可包括串联耦合且垂直堆叠的多个存储单元604。每个存储单元604可以保持连续的模拟值，例如电压或电荷，这取决于被捕获在存储单元604的区域内的电子的数量。每个存储单元604可以是具有浮栅晶体管的浮动型存储单元或具有电荷捕获晶体管的电荷捕获型存储单元。
在一些实施方式中，每个存储单元604可以是单级单元(SLC)，其可以具有两种可能的存储状态，从而存储一比特数据。例如，第一存储状态“0”可以对应于第一电压范围，而第二存储状态“1”可以对应于第二电压范围。在一些实施方式中，每个存储单元604可以是能够以多于四种存储状态存储多于单比特数据的多级单元(MLC)。例如，MLC可以存储每单元两比特、每单元三比特(也被称为三级单元，TLC)或者每单元四比特(也被称为四级单元，QLC)。每个MLC都可以被编程为假设一系列可能的标称存储值。在一个示例中，如果每个MLC存储两比特数据，则可以通过将三个可能的标称存储值之一写入存储单元来对MLC进行编程以从擦除状态采取三个可能的编程电平之一。第四标称存储值可用于擦除状态。
一个存储器块603中的相邻存储串606的存储单元604可以通过字线WL耦合，该字线WL选择存储单元604的哪些行在例如读取操作和编程操作时受到影响。在一些实施方式中，每条字线WL可以与一页608的存储单元604连接，该存储单元604可以是用于编程操作和读取操作的基本数据单元。一页608的大小以比特为单位可以对应于由一条字线WL耦合的存储串606的数量。每个字线WL可以包括栅极线，该栅极线被配置为耦合相应页608中的每个存储单元604的多个控制栅极(栅电极)。
根据本公开内容的范围，外围电路601可以被配置为对第一存储单元执行第一编程操作。第一存储单元可以被配置为存储第一类型数据。第一类型数据可以包括比存储在第二存储单元中的第二类型数据更长的预期存储时间。在一些示例中，存储时间可以是预定的或预先检测的，以便存储器系统可以识别存储单元是第一存储单元还是第二存储单元。此外，外围电路601还可以被配置为对第一存储单元执行第二编程操作。在一些实施方式中，第二编程操作中的编程脉冲可以与第一编程操作中的编程脉冲相同。
图7示出了根据本公开内容的一些实施方式的、包括存储单元阵列702和外围电路的示例性存储器设备700的框图。图6中的存储单元阵列602可以是图7中的存储单元阵列702的示例，而图7可以描绘图6中的外围电路601的一些示例。
返回图6，外围电路601可以通过位线BL、字线WL、源线SL、串选择线SSL和地选择线GSL等与存储单元阵列602耦合。外围电路601可以包括任何合适的电路，该任何合适的电路用于通过位线BL、字线WL、源线SL、串选择线SSL和地选择线GSL向每个目标存储单元604施加通过位线BL的电压信号和/或电流信号以及从每个目标存储单元604感测通过位线BL的电压信号和/或电流信号，从而促进存储单元阵列602的操作。外围电路601可以包括使用互补金属氧化物半导体(CMOS)技术形成的各种类型的外围电路。例如，图7示出了一些示例性外围电路601，其可以包括页缓冲器704、列解码器/位线驱动器706、行解码器/字线驱动器708、电压发生器710、控制逻辑712、高速缓存器/寄存器714、接口(I/F)716以及数据总线718。可以理解，在一些示例中，也可以包括附加电路，例如感测放大器。
页缓冲器704可以被配置为：根据控制逻辑712发出的控制信号缓冲从存储单元阵列702读取或编程到存储单元阵列702的数据。在一个示例中，页缓冲器704可以存储要被编程到存储单元阵列702的一页608(如图6所示)中的编程数据(写数据)的一页。在另一示例中，页缓冲器704还可以执行编程验证操作以确保数据已经被正确地编程到耦合到所选择的字线的存储单元604中。
行解码器/字线驱动器708可以被配置为由控制逻辑712控制以选择存储单元阵列702的存储器块603和所选择的存储器块603的字线WL。行解码器/字线驱动器708可以进一步被配置为驱动存储单元阵列702。例如，行解码器/字线驱动器708可以使用从电压发生器710生成的电压来驱动耦合到所选择的字线的存储单元604。
列解码器/位线驱动器706可以由控制逻辑712控制以通过施加从电压发生器710生成的位线电压来选择一个或多个存储串606(如图6所示)。例如，列解码器/位线驱动器706可以应用列信号来从页缓冲器704中选择一组N比特数据以在读取操作中输出。
控制逻辑712可以耦合到每个外围电路601(如图6所示)并且被配置为控制外围电路601的操作。高速缓存器/寄存器714可以耦合到控制逻辑712并且可以包括状态寄存器、命令寄存器以及用于存储状态信息、命令操作码(OP码)和用于控制每个外围电路601的操作的命令地址的地址寄存器。
接口716可以耦合到控制逻辑712并且被配置为将存储单元阵列702与存储器控制器(如图4所示)对接。在一些实施方式中，接口716可以用作控制缓冲器以缓冲和中继从存储器控制器和/或主机(图4中所示)接收到的、用于控制逻辑712的控制命令，以及从控制逻辑712接收到的用于存储器控制器和/或主机的状态信息。接口716还经由数据总线718耦合到页缓冲器704和列解码器/位线驱动器706，并用作I/O接口和数据缓冲器以缓冲和中继从存储器控制器和/或主机接收到的而用于页缓冲器704的编程数据以及从页缓冲器704接收到的用于存储器控制器和/或主机的读取数据。在一些实施方式中，接口716和数据总线718可以是外围电路601的I/O电路的一部分。
电压发生器710可以由控制逻辑712控制以生成字线电压(例如，读取电压、编程电压、通过电压、本地电压和验证电压)和位线电压以提供给存储单元阵列702。在一些实施方式中，电压发生器710可以是在不同外围电路601的各个电平处提供电压的电压源的一部分，如下文详细描述的。与本公开内容的范围一致，在一些实施方式中，由电压发生器710提供给例如行解码器/字线驱动器708、列解码器/位线驱动器706和页缓冲器704的电压可以高于足以执行存储器操作的某些电平。例如，提供给页缓冲器704中的页缓冲器电路和/或控制逻辑712中的逻辑电路的电压可以例如在1.3V和5V之间，例如3.3V，并且提供给行解码器/字线驱动器708和/或列解码器/位线驱动器706中的驱动电路的电压可以例如在5V和30V之间。在一些实施方式中，电压发生器710还可以被配置为：生成提供给第一存储单元和第二存储单元的控制端的编程电压和通过电压，以实现与本公开内容的范围一致的期望目的和功能。
图8A示出了图示根据本公开内容的一些实施方式的、对存储器设备执行的第一示例性编程操作方法800的流程图。方法800可以首先进行到S802，在此处可以对第一存储单元和第二存储单元执行第一编程操作。可以利用第一编程操作并行地或顺序地对第一存储单元和第二存储单元进行编程。
第一存储单元可以被配置为存储第一类型数据，而第二存储单元可以被配置为存储第二类型数据。与第一类型数据相对应的第一存储时间可以比与第二类型数据相对应的第二存储时间更长。在一些示例中，这些存储时间可以是预定的或预先检测的，以便存储器系统可以识别存储单元是第一存储单元还是第二存储单元。
方法800还可以进行到S8pre4。可以对第一存储单元执行第二编程操作。在一些实施方式中，第一编程操作的第一目标编程状态和第二编程操作的第二目标编程状态可以基本相同。
在一些实施方式中，本公开内容中的术语“存储器设备”可以指被配置为编程、读取和擦除数据的存储器设备，该存储器设备例如NAND闪存、NOR闪存、动态随机存取存储器(DRAM)、铁电随机存取存储器(FRAM)、磁阻随机存取存储器(MRAM)、相变随机存取存储器(PCRAM)、电阻式随机存取存储器(RRAM)等。如上所述，存储器设备可以包括存储单元阵列和控制逻辑。存储单元阵列的读取、写入、验证和其他操作可以由多条字线WL和多条位线BL控制，如图6所示。存储单元阵列602可以包括多个存储串606，并且每个存储串606还可以包括多个存储单元604。如上所述，每个存储单元604可以形成在相对应的字线WL和相对应的位线BL的交叉处并通过相对应的字线WL和相对应的位线BL连接。位线信号可以施加到存储单元的源极，而字线信号可以施加到存储单元的栅极(或控制端)。在一些示例中，本文中的术语“存储单元”可以指代存储器设备中的非易失性存储单元。
返回图8A，在S802处，可以对第一存储单元和第二存储单元执行第一编程操作。在执行第一编程操作的过程中，可以分别对第一存储单元和第二存储单元进行编程，直至达到其相对应的目标编程状态以通过相对应的验证操作。在一些实施方式中，可以首先对第一存储单元进行编程，随后，可以对第二存储单元执行第一编程操作。在其他实施方式中，可以首先对第二存储单元执行第一编程操作，并且然后对第一存储单元执行第一编程操作。可以理解，本公开内容不限制对第一存储单元和第二存储单元进行第一编程操作的编程顺序和时序。在另外的实施方式中，可能存在能够达到相同结果的其他方式，其方法仍然落入本公开内容的范围内。
图8B示出了图示根据本公开内容的一些实施方式的存储器设备上的第二示例性编程操作方法801的流程图。如图8B所示，为了对第一存储单元和第二存储单元执行第一编程操作，在806处，可以将第一编程脉冲施加到与第一存储单元相对应的第一字线和与第二存储单元相对应的第二字线。第一字线可以连接到第一存储单元的控制端，而第二字线可以连接到第二存储单元的控制端。可以理解的是，第一存储单元和第二存储单元上的第一编程脉冲的施加顺序和时序可能不是本公开内容的主要关注点。换言之，第一编程脉冲可以在施加到第二字线之前施加到第一字线，或者在施加到第一字线之前先施加到第二字线，并且本公开内容不限于此。
随后，在808处，为了对第一存储单元执行第二编程操作，可以将第二编程脉冲施加到与第一存储单元相对应的第一字线。在一些实施方式中，用于对第一存储单元和第二存储单元进行编程的方法可以包括增量步进脉冲编程(ISPP)，如图9所示。当需要将数据编程到存储单元中时，可以首先用具有预设初始编程脉冲的初始电压Vpo对其进行编程。在施加编程脉冲结束时，可以用验证电压Vv来验证已编程的存储单元以确定存储单元是否到达正确的编程状态。响应于存储单元未被编程到正确的编程状态，可以将基于增量步进脉冲的调整值ΔV添加到初始脉冲电压Vpo作为新的脉冲电压Vp1。基于另一个脉冲持续时间的新脉冲电压Vp1，可以对同一存储单元执行新的循环(或新一轮)编程和验证，直至存储单元被编程到正确的编程状态，此时第二编程操作可以被认为是“成功的”。在一些实施方式中，验证电压Vv可以低于初始编程电压Vpo和新脉冲电压Vp1中的每一个。
基于图9，可以通过多个编程脉冲对存储单元进行编程以达到期望的编程状态。可以理解的是，存储单元的正确编程状态可以根据实际需要来确定，并且可以基于所期望的编程状态来相应地确定编程重复的次数。鉴于图9提供的技术技能，可以理解，本文使用的术语“编程脉冲”可以不限于仅一个编程脉冲并且可以相应地指代一个或多个编程脉冲。
在一些实施方式中，可以在每个编程脉冲之后验证存储单元的至少一个状态。例如，对于MLC存储单元，存在四种相对应的状态，即擦除状态“11”、第一状态“10”、第二状态“01”和第三状态“00”。在将存储单元编程到第一状态“10”的过程中，通过一个或多个编程脉冲，可以在每个编程脉冲验证第一状态“10”、第二状态“01”和第三状态“00”。
在一些实施方式中，第一编程操作可以包括至少一个第一编程脉冲，并且第二编程操作可以包括与该至少一个第一编程脉冲相对应的至少一个第二编程脉冲。在一个示例中，至少一个第二编程脉冲可以与至少一个第一编程脉冲基本相同，并且通过对第一存储单元的第二编程操作实现的第二目标编程状态可以与通过对第一存储单元的第一编程操作实现的第一目标编程状态基本相同。本文使用的术语“相同”可以描述满足以下中的至少一项：第一脉冲电压与第二脉冲电压基本相同或第一脉冲持续时间与第二脉冲持续时间基本相同。
在执行第一编程操作的过程中，可以将至少一个第一编程脉冲施加到第一存储单元，使得第一存储单元可以达到目标编程状态。第一编程脉冲可以包括第一脉冲电压V1和第一脉冲持续时间T1。另一方面，在执行第二编程操作的过程中，可以采用与第一编程脉冲相对应的第二编程脉冲。第二编程脉冲可以包括第二脉冲电压V2和第二脉冲持续时间T2。在一些实施方式中，第一编程脉冲的至少一部分可以与第二编程脉冲相同。本文中使用的术语“第一编程脉冲的至少一部分与第二编程脉冲相同”可以指这样的第一种情况：第一脉冲电压V1与第二脉冲电压V2基本相同并且第一脉冲持续时间T1也与第二脉冲持续时间T2基本相同。术语“相同”还可以指这样的第二种情况：第一脉冲电压V1与第二脉冲电压V2基本相同但第一脉冲持续时间T1与第二脉冲持续时间T2可以不同。在第三种情况下，可以指如下的情况：第一脉冲持续时间T1与第二脉冲持续时间T2基本相同，但第一脉冲电压V1可以与第二脉冲电压V2不同。可以理解的是，当第一编程操作包括多个第一编程脉冲时，本文中使用的术语“相同”可以描述：第二编程操作可以包括与第一编程操作中的相同数量的多个编程脉冲。此外，在一些示例中，第一脉冲电压可以包括第一初始脉冲电压和一个或多个第一增量电压，并且第二脉冲电压可以包括第二初始脉冲电压和一个或多个第二增量电压。第一初始脉冲电压和一个或多个第一增量电压中的每一个与第二初始脉冲电压和一个或多个第二增量电压中的相应一个可以基本相同。
在一些实施方式中，通过对第一存储单元的第二编程操作实现的第二目标编程状态可以与通过对第一存储单元的第一编程操作实现的第一目标编程状态相同。因此，基于第一编程操作，第二编程操作可以进行相同的步骤，这样可以避免通过调整编程脉冲而引起的冗余步骤。结果，可以有效地获得使阈值电压变窄的效果，从而提高存储器设备的可靠性。
尽管如此，还可以理解，在其他实施方式中，第二编程操作的第二编程脉冲可以与第一编程操作的第一编程脉冲不同。更具体地，在编程中使用的脉冲数量、每个编程脉冲中的脉冲电压或每个编程脉冲中的脉冲持续时间中的至少一项可以不同。因此，在使阈值电压的范围变窄的同时，还可以获得与第二编程操作的目标编程状态基本相同的第一编程操作的目标编程状态。
再次参考图2，如上所述，在编程结束时，被捕获在隧道层204中的电荷可以在短时间内被解除捕获并返回到导电沟道202。结果，阈值电压分布可能变得更宽，从而进一步影响存储器设备的可靠性。一般来说，时间周期大约在微秒(μs)到秒的数量级。因此，在一些实施方式中，本公开内容还提供了另一种编程操作方法，其中在对第一存储单元的第一编程操作结束时并且在对第二存储单元执行第一编程操作之前，可以对第一存储单元顺序地执行第二编程操作。
图10示出了图示根据本公开内容的一些实施方式的、存储器设备上的第三示例性编程操作方法1000的流程图。如图10所示，方法1000可以首先进行到S1002。在S1002处，可以对第一存储单元执行第一编程操作。随后，在S1004处，可以对同一第一存储单元执行第二编程操作。第一编程操作可以包括对第一存储单元和第二存储单元二者执行的编程操作。存储在第一存储单元中的数据的存储时间可以比存储在第二存储单元中的数据的存储时间更长。在一些示例中，存储时间可以是预定的或预先检测的，以便存储器系统可以在执行第二编程操作之前识别存储单元是第一存储单元还是第二存储单元。
在一些实施方式中，第一编程操作可以包括一个或多个编程和验证周期，并且每个周期可以包括编程脉冲和至少一个验证操作。在一些示例中，可以对单个第一存储单元执行第一编程操作。例如，对于MLC存储单元，可以在施加用于编程第一状态“10”的编程脉冲结束时将验证电压施加到与第一存储单元相对应的字线。如果验证通过，则第一类型数据已经被编程到第一存储单元中。也就是说，可以结束对第一存储单元的第一编程操作。响应于存储器控制器接收到指示对第一存储单元的第一编程操作结束的指令，存储器控制器可以指示第一存储单元开始第二编程操作。另一方面，响应于验证失败，当前的编程脉冲可能需要例如在增量步进脉冲中增加调整值ΔV成为用于下一个验证周期的新脉冲电压，直至第一存储单元被编程到第一状态“10”。可以在对第一存储单元的第一编程操作之后并且在对第二存储单元执行第一编程之前执行第二编程操作。
图11示出了图示根据本公开内容的一些实施方式的、通过采用编程操作方法的集中阈值电压分布的示意图。根据本公开内容的范围，在对第一存储单元的第一编程操作结束时并且在对另一存储单元执行第一编程操作之前，可以对第一存储单元执行第二编程操作。可以对被配置为存储第一类型数据(例如，冷数据)的第一存储单元执行多次第一编程操作。如图11所示，通过采用所提供的编程操作方法，相对应的阈值电压范围，从实线曲线到虚线曲线，可以变得更窄。第一类型数据可以更好地保存在第一存储单元中，从而进一步降低误码率，并且提高存储器设备的可靠性。
继续图10，方法1000可以进行到S1006，其中可以对第二存储单元执行第一编程操作。第一存储单元可以被配置为存储第一类型数据(例如，冷数据)，并且第二存储单元可以被配置为存储第二类型数据(例如，热数据)。第一类型数据的第一存储时间可以比第二类型数据的第二存储时间更长。在一些示例中，存储时间可以是预定的或预先检测的，以便存储器系统可以识别存储单元是第一存储单元还是第二存储单元。
进一步，在S1008处，在完成对第二存储单元的第一编程操作(或更具体地，成功)之后，可以对下一存储单元执行第一编程操作。下一存储单元可以被配置为存储第一类型数据或第二类型数据。第一编程操作可以包括对第一存储单元和第二存储单元执行的编程操作。在完成对第一存储单元的第一编程操作(或更具体地，成功)之后，可以顺序地对第一存储单元执行第二编程操作。随后，可以对第二存储单元执行第一编程操作。在完成对第二存储单元的第一编程操作(或更具体地，成功)之后，可以对下一存储单元执行第一编程操作。
在一些实施方式中，在将编程脉冲施加到与第二存储单元相对应的字线时，可以对第二存储单元执行验证操作以确定存储单元是否处于正确的编程状态。响应于第二存储单元被编程到正确编程状态，可以对下一个要被编程的存储单元执行第一编程操作。对下一个存储单元的第一编程操作可以与对第二存储单元执行的第一编程操作基本相同。响应于第二存储单元未被编程到正确的编程状态，可以将基于增量步进脉冲的调整值ΔV添加到初始脉冲电压成为新的脉冲电压。基于新的脉冲电压和脉冲持续时间，可以对第二存储单元执行新的编程和验证周期，直至第二存储单元被编程到正确的编程状态，并且对第二存储单元的第一编程操作可以结束。
根据本公开内容的范围，可以对单个存储单元进行单独编程。当要被编程的存储单元是第一存储单元时，可能需要第二编程操作来改善第一存储单元的保持特性。相反，当要编程的存储单元是第二存储单元时，它可能不需要第二编程操作，并且该方法可以进行到具有第一编程操作的下一个存储单元。可以重复编程操作直至存储单元阵列中的每个存储单元被编程到相对应的正确编程状态。
图12A示出了图示根据本公开内容的一些实施方式的、第一示例性程序操作方案的示意图。存储单元阵列可以包括多个主存储单元。每个主存储单元可以形成在位线BL和字线WL之间的交叉处。在一些实施方式中，多个主存储单元可以包括至少一个第一存储单元和至少一个第二存储单元。如图12A所示，第一编程操作可以基于单个或个体存储单元来执行。在完成对第一存储单元的第一编程操作(或更具体地，成功)之后，可以随后对同一第一存储单元执行第二编程操作。
第一编程操作可以包括一个或多个编程和验证周期。在一些实施方式中，第一编程操作可以与第二编程操作相同。即，满足以下中的至少一项：第一脉冲电压与第二脉冲电压基本相同或第一脉冲持续时间与第二脉冲持续时间基本相同。通过将第二编程脉冲施加到与第一存储单元相对应的第一字线持续第二脉冲持续时间，可以对第一存储单元执行第二编程操作。同时，可以将通过电压施加到与第二存储单元相对应的第二字线，从而在对第一存储单元进行编程的同时禁用第二存储单元的编程功能。
可以理解，图12A仅提供说明性示例以示出第一编程操作和第二编程操作可以在同一第一存储单元上顺序地执行。如图12A所示，在完成对第一存储单元的第一编程操作之后，可以对同一第一存储单元执行第二编程操作。第一编程操作可以进行到例如同一字线中的另一个第一存储单元，并且然后可以对另一个第一存储单元执行第二编程操作，等等。在用第一编程操作和第二编程操作对一条字线中的每个第一存储单元进行编程之后，该过程可以进行到另一条字线中的第一存储单元，如图12A所示；然而，本公开内容不限于此。在其他实施方式中，在完成对第一存储单元的第一编程操作之后，可以对同一第一存储单元执行第二编程操作。第一编程操作可以进行到例如同一位线上的另一个第一存储单元，并且然后可以对另一个第一存储单元执行第二编程操作，等等。
可以理解，图12A可以用于图8A或图10中。在图8A的应用中，在对同一第一存储单元执行第二编程操作之前，可以首先对例如在相同的位线中的第二存储单元执行第一编程操作。另一方面，在图10的应用中，对第一存储单元的第二编程操作可以在对第二存储单元的第一编程操作之前执行。换言之，对第一存储单元执行第一编程操作和第二编程操作的顺序，虽然在图12A中以连续数字示出，但在时域中可以不直接相邻。例如，在一些实施方式中，一个或多个操作(例如，对第二存储单元的第一编程操作)可以布置在两个连续数量的编程操作之间。
图12A示出了一些实施方式，其中第一编程操作和第二编程操作可以基于单个存储单元以相对于源极线Sl(例如，公共源极线)向上的方式(也被称为“前向编程”)从下部所选择的字线向上部所选择的字线顺序执行。然而，本公开内容不限于此。在其他实施方式中，第一编程操作和第二编程操作可以基于单个存储单元以向下的方式从上部所选择的字线向下部所选择的字线顺序执行(也被称为“后向编程”)。
在一些示例中，存储器设备可以包括3D NAND存储器设备。3D NAND存储器设备的存储单元可以通过堆叠多个交织的栅极层和介电层来形成。在前向编程中，可以将编程电压从存储器设备底部的所选择的字线顺序地施加到存储器设备顶部的所选择的字线。例如，将编程脉冲施加到最靠近衬底的所选择的字线，并且可以将通过电压施加到其他未选择的字线。随后，可以将另一个编程脉冲顺序地施加到下一个所选择的字线，并且可以将另一个通过电压施加到其他未选择的字线，直至完成所有编程。类似地，为了执行后向编程，可以将另一编程电压从存储器设备顶部的所选择的字线顺序地施加到存储器设备底部的所选择的字线。
图12B示出了根据本公开内容的一些实施方式的、示出第二示例性程序操作方案的示意图。存储单元阵列可以被划分为多个存储串，如图12B中的虚线框所示。每个存储串可以包括顶部选择栅TSG、底部选择栅BSG、至少一个虚设存储单元和多个主存储单元。虽然顶部选择栅TSG、底部选择栅BSG和至少一个虚设存储单元可以不被配置为存储数据，但利用这些单元，可以在对主存储单元进行编程的过程中实现更好的控制。因此，数据可以更好地保存在相应的主存储单元中。
每个存储单元，至少一个虚设存储单元和主存储单元之一，可以形成在导电沟道和对应字线之间的交叉点处。一个存储串中的多个主存储单元还可以包括第一存储单元或第二存储单元中的至少一个。本文中的术语“一个存储串”可用于描述位线平面或导电沟道。
在一些实施方式中，可以基于一个存储串来执行第一编程操作和第二编程操作。如图12B所示，一旦完成对一个存储串的第一存储单元的第一编程操作，就可以开始对同一存储串的第一存储单元的第二编程。在对当前存储串的第一编程操作和第二编程操作已经完成之后，对第一存储单元的第一编程操作可以进行到下一个存储串。在一些示例中，在一个存储串中执行第一编程操作的顺序可以与在同一存储串中执行第二编程操作的顺序相同。
还可以理解，图12B仅提供了说明性示例，其中第一编程操作和第二编程操作可以基于一个单个存储串以相对于源极线Sl(例如，公共源极线)或衬底向上的方式(也被称为“前向编程”)从下部所选择的字线向上部所选择的字线顺序执行。然而，本公开内容不限于此。在其他实施方式中，第一编程操作和第二编程操作可以基于单个存储串以向下的方式从上部所选择的字线向下部所选择的字线顺序执行(也被称为“后向编程”)。
在根据图12B的一些实施方式中，第一编程操作和第二编程操作可以基于一个单个存储串来执行，而在其他实施方式中，第一编程操作和第二编程操作可以基于多个存储串来执行。例如，在对两个存储串中的第一存储单元完成第一编程操作之后，对第一存储单元的第二编程操作可以进行到相同的两个存储串。
还可以理解，图12B可以用于图8A或图10中。在图8A的应用中，在对同一存储串中的第一存储单元进行第二编程操作之前，可以先对同一存储串中的第二存储单元进行第一编程操作。另一方面，在图10的应用中，对第一存储单元的第二编程操作可以在对同一存储串中的第二存储单元的第一编程操作之前执行。换言之，对第一存储单元执行第一编程操作和第二编程操作的顺序，虽然在图12B中以连续数字针对一个存储串示出，但在时域中可以不直接相邻。
图12C示出了图示根据本公开内容的一些实施方式的、第三示例性程序操作方案的示意图。在一些实施方式中，存储单元阵列可以被划分为多个存储页，如图12C中的虚线框所示。每个存储页可以包括多个主存储单元。一页中的多个主存储单元还可以包括第一存储单元或第二存储单元中的至少一个。本文中的术语“一页”可以用来指代字线平面，并且每个主存储单元可以形成在字线平面和导电沟道之间。
在一些实施方式中，可以基于一个存储页来执行第一编程操作和第二编程操作。如图12C所示，在完成对一页的第一存储单元的第一编程操作之后，可以在同一页上开始对相同第一存储单元的第二编程。在已经对当前存储页完成第一编程操作和第二编程操作之后，对其他第一存储单元的第一编程操作可以进行到下一页。在一些示例中，对一页执行第一编程操作的顺序可以与对同一页执行第二编程操作的顺序相同。尽管图12C示出了前向编程，但是在一些实施方式中，可以采用后向编程，本公开内容不限于此。此外，虽然图12C示出了基于单个页来执行第一编程操作和第二编程操作的一些实施方式，但在其他实施方式中，可以基于多个页来执行第一编程操作和第二编程操作。例如，直至对两页的第一存储单元完成第一编程操作，第二编程操作可能不会进行到相同的两页。
还可以理解，图12C可以用于图8A或图10中。在图8A的应用中，在对同一存储页中的第一存储单元进行第二编程操作之前，可以先对同一存储页中的第二存储单元执行第一编程操作。另一方面，在图10的应用中，可以在对同一存储页中的第二存储单元的第一编程操作之前执行对第一存储单元的第二编程操作。换言之，对第一存储单元执行第一编程操作和第二编程操作的顺序，虽然在图12C中以连续数字针对一个存储串示出，但在时域中可以不直接相邻。
图12D示出了图示根据本公开内容的一些实施方式的、示出第四示例性程序操作方案的示意图。存储单元阵列可以被划分为多个块，如图12D中的虚线框所示。每个块可以包括多个主存储单元。一个块中的多个主存储单元还可以包括第一存储单元或第二存储单元中的至少一个。本文中的术语“一个块”可以等同于或类似于图6中定义的存储器块603。
在一些实施方式中，可以基于一个块来执行第一编程操作和第二编程操作。如图12D所示，在完成对块的第一存储单元的第一编程操作之后，可以在同一块上开始对相同第一存储单元的第二编程。在已经对当前块完成第一编程操作和第二编程操作之后，对其他第一存储单元的第一编程操作可以进行到下一个块。在一些示例中，在一个块中执行第一编程操作的顺序可以与在同一块中执行第二编程操作的顺序相同。同样，尽管图12D示出了前向编程，但是在一些实施方式中，可以应用后向编程，本公开内容不限于此。
还可以理解，图12D可以用于图8A或图10中。在图8A的应用中，在对同一个块中的第一存储单元执行第二编程操作之前，可以先对同一个块中的第二存储单元执行第一编程操作。另一方面，在图10的应用中，可以在对同一个块中的第二存储单元的第一编程操作之前执行对第一存储单元的第二编程操作。换言之，对第一存储单元执行第一编程操作和第二编程操作的顺序，虽然在图12D中以连续数字针对一个存储串示出，但在时域中可以不直接相邻。
如图12B-图12D所示，在一些实施方式中，在基于一个存储串、一个存储页或一个块对多个第一存储单元完成第一编程操作时，可以对这些第一存储单元执行第二编程操作。这样，可以同时对多个第一存储单元执行编程和验证。相应地，可有效减少编程时间，以确保编程效率，同时提供令人满意的存储器存储。
第一编程操作可以包括一个或多个编程和验证周期。在一些实施方式中，第一编程操作可以与第二编程操作相同。即，满足以下中的至少一项：第一脉冲电压与第二脉冲电压基本相同或第一脉冲持续时间与第二脉冲持续时间基本相同。通过将第二编程脉冲施加到与第一存储单元相对应的第一字线持续第二脉冲持续时间，可以对第一存储单元执行第二编程操作。同时，可以将通过电压施加到与第二存储单元相对应的第二字线，以禁用第二存储单元的编程功能。
在一些实施方式中，可以将编程脉冲施加到与第一存储单元相对应的第一字线以获得对第一存储单元的第二编程操作。在对第一存储单元施加编程脉冲结束时，可以对同一字线执行验证电压以用于验证操作。验证操作可以被配置为：确定第一存储单元是否已经进入正确的编程状态。类似地，可以将另一编程脉冲施加到与第二存储单元相对应的第二字线以对第二存储单元执行第一编程操作。在将编程脉冲施加到第二存储单元结束时，可以对第二字线执行另一个验证电压以对第二存储单元进行验证操作。验证操作可以被配置为：确定第二存储单元是否已经进入正确的编程状态。
验证操作可以包括预充电、开发和读出阶段。预充电阶段可以通过例如电压发生器710或传感放大器向位线施加电压来获得，从而可以在位线和衬底之间产生电压差。可以根据电压变化来检测存储单元的阈值电压，从而确定是否达到了正确的编程状态。开发阶段可能对应于放电或维持电压的过程，这是用于确定验证是否通过的阶段。读出阶段用于读出验证状态并通过与位线连接的传感器将验证状态存储在例如寄存器中，用于随后与存储器控制器的数据交换。
在一些实施方式中，响应于与存储单元相对应的阈值电压大于验证电压，可以确定存储单元已经达到正确的编程状态。另一方面，响应于阈值电压小于验证电压，可以确定存储单元没有达到正确的编程状态，并且可能需要下一个编程周期和验证周期。
根据本公开内容的范围，第一存储单元将经历第一编程操作和第二编程操作。可根据实际应用和需求来执行验证操作。在一些实施方式中，在第一编程操作结束时，可以将验证电压施加到经历预充电、开发和读出阶段的第一存储单元的相对应的字线，以验证编程状态。在一些实施方式中，在对第一存储单元的第一编程操作和第二编程操作完成后，可以将验证电压施加到第一存储单元的相对应的字线以验证编程状态。在一些实施方式中，在第一编程操作结束时和在第二编程操作结束时，可以分别执行验证操作。可以在第一验证操作中施加第一验证电压，并且可以在第二验证操作中施加第二验证电压。在一些示例中，第一电压可以与第二验证相同。
鉴于上述内容，基于对存储单元的顺序编程操作，可以提高编程精度。也就是说，可以有效地改善单个存储单元的阈值电压分布，从而提高存储器设备的可靠性。
特定实施方式的前述描述可以针对各种应用容易地修改和/或适用性修改。因此，基于本文给出的教导和指导，这些适用性修改和修改旨在落入所公开实施方式的等价物的含义和范围内。
本公开内容的广度和范围不应由上述示例性实施方式中的任何一个实施方式限制，而是应当仅根据所附权利要求及其等价物来定义。

Claims (38)

1.一种存储器设备，包括：
存储单元阵列，所述存储单元阵列包括被配置为存储第一类型数据的一个或多个第一存储单元，以及被配置为存储第二类型数据的一个或多个第二存储单元；以及
外围电路，所述外围电路耦合至所述存储单元阵列并且被配置为：
对所述一个或多个第一存储单元执行第一编程操作；
对所述一个或多个第二存储单元执行所述第一编程操作；以及
对所述一个或多个第一存储单元执行第二编程操作，
其中，与所述第一类型数据相对应的第一存储时间比与所述第二类型数据相对应的第二存储时间更长。
2.根据权利要求1所述的存储器设备，其中，所述第二编程操作被配置为：将与所述一个或多个第一存储单元相对应的阈值电压范围调整为变得比在所述第一编程操作中更窄。
3.根据权利要求1所述的存储器设备，其中：
通过对所述一个或多个第一存储单元的所述第一编程操作实现的第一目标编程状态与通过对所述一个或多个第一存储单元的所述第二编程操作实现的第二目标编程状态基本相同。
4.根据权利要求1-3中任意一项所述的存储器设备，其中：
所述第一编程操作包括：包括第一脉冲电压和第一脉冲持续时间的第一编程脉冲，并且所述第二编程操作包括：包括第二脉冲电压和第二脉冲持续时间的第二编程脉冲；以及
满足以下中的至少一项：所述第一脉冲电压与所述第二脉冲电压基本相同或所述第一脉冲持续时间与所述第二脉冲持续时间基本相同。
5.根据权利要求4所述的存储器设备，其中：
所述第一脉冲电压包括第一初始脉冲电压和一个或多个第一增量电压，并且所述第二脉冲电压包括第二初始脉冲电压和一个或多个第二增量电压；以及
所述第一初始脉冲电压和所述一个或多个第一增量电压中的每一个与所述第二初始脉冲电压和所述一个或多个第二增量电压中的相应一个基本相同。
6.根据权利要求5所述的存储器设备，其中，所述外围电路被配置为：
在将所述第一初始脉冲电压和所述一个或多个第一增量电压中的每一个施加到所述一个或多个第一存储单元之后，将验证电压施加到与所述一个或多个第一存储单元相对应的字线，以验证对所述一个或多个第一存储单元的所述第一编程操作是否成功，以使所述一个或多个第一存储单元达到所述第一目标编程状态。
7.根据权利要求1-6中任意一项所述的存储器设备，其中，所述外围电路被配置为：
响应于待编程的数据的存储时间比预设持续时间更长，将所述数据确定为所述第一类型数据；以及
响应于所述数据的存储时间小于或等于所述预设持续时间，将所述数据确定为所述第二类型数据。
8.根据权利要求1-7中任意一项所述的存储器设备，其中，所述外围电路被配置为：
将编程电压施加到与所述一个或多个第一存储单元相对应的字线，并且将通过电压施加到与所述一个或多个第二存储单元相对应的其他字线，以对所述一个或多个第一存储单元执行所述第一编程操作。
9.根据权利要求1-8中任意一项所述的存储器设备，其中，所述外围电路被配置为：
顺序地对所述一个或多个第一存储单元执行所述第一编程操作和对所述一个或多个第二存储单元执行所述第一编程操作。
10.根据权利要求9所述的存储器设备，其中，所述外围电路被配置为：
在对所述一个或多个第二存储单元执行所述第一编程操作之前，对所述一个或多个第一存储单元执行所述第二编程操作。
11.根据权利要求9所述的存储器设备，其中，所述外围电路被配置为：
在对所述一个或多个第二存储单元执行所述第一编程操作之后，对所述一个或多个第一存储单元执行所述第二编程操作。
12.根据权利要求1-8中任意一项所述的存储器设备，其中，所述外围电路被配置为：
并行地对所述一个或多个第一存储单元执行所述第一编程操作和对所述一个或多个第二存储单元执行所述第一编程操作。
13.根据权利要求1-12中任意一项所述的存储器设备，其中：
所述一个或多个第一存储单元包括多个第一存储单元；并且
所述外围电路被配置为：
基于向与所述多个第一存储单元中的至少一个第一存储单元相对应的字线施加验证电压来验证对所述至少一个第一存储单元的所述第一编程操作是否成功；以及
在确定对所述至少一个第一存储单元的所述第一编程操作成功之后，对所述至少一个第一存储单元执行所述第二编程操作。
14.根据权利要求1-13中任意一项所述的存储器设备，其中：
所述一个或多个第一存储单元包括在一个存储串中的多个第一存储单元；并且
所述外围电路被配置为：
在对所述存储串中的所述多个第一存储单元的所述第一编程操作成功后，对所述存储串中的所述多个第一存储单元执行所述第二编程操作。
15.根据权利要求14所述的存储器设备，其中，所述外围电路被配置为：
先对所述存储串中更靠近衬底的一个第一存储单元执行所述第一编程操作，然后对同一存储串中距离所述衬底较远的另一个第一存储单元执行所述第一编程操作。
16.根据权利要求1-13中任意一项所述的存储器设备，其中：
所述一个或多个第一存储单元包括在一个存储页中的多个第一存储单元；并且
所述外围电路被配置为：
在对所述存储页中的所述多个第一存储单元的所述第一编程操作成功后，对所述存储页中的所述多个第一存储单元执行所述第二编程操作。
17.根据权利要求16所述的存储器设备，其中，所述外围电路被配置为：
先对所述存储页中的所述多个第一存储单元执行所述第一编程操作，然后对另一个存储页中距离衬底较远的其他第一存储单元执行所述第一编程操作。
18.根据权利要求1-13中任意一项所述的存储器设备，其中：
所述一个或多个第一存储单元包括在一个块中的多个第一存储单元；并且
所述外围电路被配置为：
在对所述块中的所述多个第一存储单元的所述第一编程操作成功后，对所述块中的所述多个第一存储单元执行所述第二编程操作。
19.根据权利要求18所述的存储器设备，其中，所述外围电路被配置为：
先对所述块中更靠近衬底的所述第一存储单元的第一部分执行所述第一编程操作，然后对所述块中距离所述衬底较远的所述第一存储单元的第二部分执行所述第一编程操作。
20.一种存储器系统，其包括：
一个或多个存储器设备，每个存储器设备包括：
存储单元阵列，所述存储单元阵列包括被配置为存储第一类型数据的一个或多个第一存储单元，以及被配置为存储第二类型数据的一个或多个第二存储单元；以及
外围电路，所述外围电路耦合至所述存储单元阵列；以及
存储器控制器，所述存储器控制器耦合至所述一个或多个存储器设备，并且被配置为向所述一个或多个存储器设备之一发送编程指令信号，
其中，响应于所述编程指令信号，相对应的存储器设备的外围电路被配置为：
对所述一个或多个第一存储单元执行第一编程操作；
对所述一个或多个第二存储单元执行所述第一编程操作；以及
对所述一个或多个第一存储单元执行第二编程操作，
其中，与所述第一类型数据相对应的第一存储时间比与所述第二类型数据相对应的第二存储时间更长。
21.一种用于对数据进行编程的方法，包括：
对一个或多个第一存储单元执行第一编程操作以及对一个或多个第二存储单元执行所述第一编程操作，所述一个或多个第一存储单元被配置为存储第一类型数据，并且所述一个或多个第二存储单元被配置为存储第二类型数据；以及
对所述一个或多个第一存储单元执行第二编程操作，
其中，与所述第一类型数据相对应的第一存储时间比与所述第二类型数据相对应的第二存储时间更长。
22.根据权利要求21所述的方法，其中，所述第二编程操作被配置为：将与所述一个或多个第一存储单元相对应的阈值电压范围调整为变得比在所述第一编程操作中更窄。
23.根据权利要求21所述的方法，其中，
通过对所述一个或多个第一存储单元的所述第一编程操作实现的第一目标编程状态与通过对所述一个或多个第一存储单元的所述第二编程操作实现的第二目标编程状态基本相同。
24.根据权利要求21-23中任意一项所述的方法，其中：
所述第一编程操作包括：包括第一脉冲电压和第一脉冲持续时间的第一编程脉冲，并且所述第二编程操作包括：包括第二脉冲电压和第二脉冲持续时间的第二编程脉冲；以及
满足以下中的至少一项：所述第一脉冲电压与所述第二脉冲电压基本相同或所述第一脉冲持续时间与所述第二脉冲持续时间基本相同。
25.根据权利要求24所述的方法，其中，
所述第一脉冲电压包括第一初始脉冲电压和一个或多个第一增量电压，并且所述第二脉冲电压包括第二初始脉冲电压和一个或多个第二增量电压；以及
所述第一初始脉冲电压和所述一个或多个第一增量电压中的每一个与所述第二初始脉冲电压和所述一个或多个第二增量电压中的相对应的一个基本相同。
26.根据权利要求25所述的方法，还包括：
在将所述第一初始脉冲电压和所述一个或多个第一增量电压中的每一个施加到所述一个或多个第一存储单元之后，将验证电压施加到与所述一个或多个第一存储单元相对应的字线，以验证对所述一个或多个第一存储单元的所述第一编程操作是否成功，以使所述一个或多个第一存储单元达到所述第一目标编程状态。
27.根据权利要求21-26中任意一项所述的方法，还包括：
响应于待编程的数据的存储时间比预设持续时间更长，确定所述数据为所述第一类型数据；以及
响应于所述数据的存储时间小于或等于所述预设持续时间，确定所述数据为所述第二类型数据。
28.根据权利要求21-27中任意一项所述的方法，还包括：
将编程电压施加到与所述一个或多个第一存储单元相对应的字线，并且将通过电压施加到与所述一个或多个第二存储单元相对应的其他字线，以对所述一个或多个第一存储单元执行所述第一编程操作。
29.根据权利要求21-28中任意一项所述的方法，其中，对所述一个或多个第一存储单元和所述一个或多个第二存储单元执行所述第一编程操作包括：顺序地对所述一个或多个第一存储单元执行所述第一编程操作和对所述一个或多个第二存储单元执行所述第一编程操作。
30.根据权利要求29所述的方法，其中，顺序地对所述一个或多个第一存储单元和所述一个或多个第二存储单元执行所述第一编程操作包括：在对所述一个或多个第二存储单元执行所述第一编程操作之前，对所述一个或多个第一存储单元执行所述第二编程操作。
31.根据权利要求29所述的方法，其中，顺序地对所述一个或多个第一存储单元和所述一个或多个第二存储单元执行所述第一编程操作包括：在对所述一个或多个第二存储单元执行所述第一编程操作之后，对所述一个或多个第一存储单元执行所述第二编程操作。
32.根据权利要求21-28中任意一项所述的方法，其中，对所述一个或多个第一存储单元和所述一个或多个第二存储单元执行所述第一编程操作包括：并行地对所述一个或多个第一存储单元执行所述第一编程操作和对所述一个或多个第二存储单元执行所述第一编程操作。
33.根据权利要求21-32中任意一项所述的方法，其中：
所述一个或多个第一存储单元包括多个第一存储单元；并且
所述方法还包括：
基于向与所述多个第一存储单元中的至少一个第一存储单元相对应的字线施加验证电压来验证对所述至少一个第一存储单元的所述第一编程操作是否成功；以及
在确定对所述至少一个第一存储单元的所述第一编程操作成功之后，对所述至少一个第一存储单元执行所述第二编程操作。
34.根据权利要求21-33中任意一项所述的方法，其中：
所述一个或多个第一存储单元包括在一个存储串中的多个第一存储单元；并且
所述方法还包括：
在对所述存储串中的所述多个第一存储单元的所述第一编程操作成功后，对所述存储串中的所述多个第一存储单元执行所述第二编程操作。
35.根据权利要求34所述的方法，其中，对所述多个第一存储单元执行所述第一编程操作包括：先对所述存储串中更靠近衬底的一个第一存储单元执行所述第一编程操作，然后对同一存储串中距离所述衬底较远的另一个第一存储单元执行所述第一编程操作。
36.根据权利要求21-33中任意一项所述的方法，其中：
所述一个或多个第一存储单元包括在一个存储页中的多个第一存储单元；并且
所述方法还包括：
在对一个存储页中的所述多个第一存储单元的所述第一编程操作成功后，对所述存储页中的所述多个第一存储单元执行所述第二编程操作。
37.根据权利要求36所述的方法，其中，对所述多个第一存储单元执行所述第一编程操作包括：先对所述存储页中的所述多个第一存储单元执行所述第一编程操作，然后对另一个存储页中距离衬底较远的其他第一存储单元执行所述第一编程操作。
38.根据权利要求21-33中任意一项所述的方法，其中：
所述一个或多个第一存储单元包括在一个块中的多个第一存储单元；并且
所述方法还包括：
在对所述块中的所述多个第一存储单元的所述第一编程操作成功后，对所述块中的所述多个第一存储单元执行所述第二编程操作。
CN202280003635.XA 2021-12-02 2022-08-17 存储器设备、存储器系统及其程序操作方法 Pending CN116547759A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN202111461490.1A CN114400035A (zh) 2021-12-02 2021-12-02 存储器的编程方法、存储器及存储系统
CN2021114614901 2021-12-02
PCT/CN2022/112987 WO2023098145A1 (en) 2021-12-02 2022-08-17 Memory device, memory system, and program operation method thereof

Publications (1)

Publication Number Publication Date
CN116547759A true CN116547759A (zh) 2023-08-04

Family

ID=86607390

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202280003635.XA Pending CN116547759A (zh) 2021-12-02 2022-08-17 存储器设备、存储器系统及其程序操作方法

Country Status (2)

Country Link
US (1) US20230176748A1 (zh)
CN (1) CN116547759A (zh)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006024342A (ja) * 2004-06-08 2006-01-26 Toshiba Corp 不揮発性半導体記憶装置、不揮発性半導体記憶装置の書き込み方法、メモリカード及びｉｃカード
KR102234592B1 (ko) * 2014-07-29 2021-04-05 삼성전자주식회사 불휘발성 메모리, 데이터 저장 장치, 및 데이터 저장 장치의 동작 방법
US10157670B2 (en) * 2016-10-28 2018-12-18 Micron Technology, Inc. Apparatuses including memory cells and methods of operation of same
WO2019169586A1 (en) * 2018-03-07 2019-09-12 Micron Technology, Inc. Performing read operation prior to two-pass programming of storage system
KR20190135746A (ko) * 2018-05-29 2019-12-09 삼성전자주식회사 쓰기 버퍼 메모리를 포함하는 스토리지 장치 및 상기 스토리지 장치의 동작 방법
US10541031B2 (en) * 2018-06-15 2020-01-21 Sandisk Technologies Llc Single pulse SLC programming scheme

Also Published As

Publication number Publication date
US20230176748A1 (en) 2023-06-08

Similar Documents

Publication Publication Date Title
CN108475530B (zh) 用于在储存体装置的编程之前进行擦除检测的系统和方法
KR102414186B1 (ko) 불휘발성 메모리 장치 및 그것의 프로그램 방법
US9312020B2 (en) Methods of operating memory devices
WO2023098145A1 (en) Memory device, memory system, and program operation method thereof
KR20120118764A (ko) 불휘발성 메모리 장치의 프로그램 방법
US20220076754A1 (en) Memory device and method of operating the same
US9607700B2 (en) Non-volatile memory device, memory system, and methods of operating the device and system
WO2023098082A1 (en) Memory device, memory system, and read operation method thereof
WO2023226417A1 (en) Memory device, memory system, and program operation method thereof
CN115019861A (zh) 存储器、存储器的编程方法及存储器系统
US20230176748A1 (en) Memory device, memory system, and program operation method thereof
CN116547761A (zh) 用于制备含新肽的疫苗试剂的工艺
US20230260560A1 (en) Method of reducing program disturbance in memory device and memory device utilizing same
US20230386587A1 (en) Memory device, memory system, and program operation method thereof
US20240005992A1 (en) Operation method of memory device including memory block connected to wordlines
US11848069B2 (en) Page buffer including latches and memory device including the page buffer
US20230367480A1 (en) Memory device configured to reduce verification time and operating method thereof
KR20230084100A (ko) 메모리 디바이스, 메모리 시스템, 및 그 판독 동작 방법
CN114999554A (zh) 存储器及其操作方法、存储器系统
KR20230098341A (ko) 메모리 장치 및 그 프로그램 동작
CN117642822A (zh) 存储装置、存储系统及其操作方法
CN114639427A (zh) 存储器设备和操作该存储器设备的方法
CN117608467A (zh) 存储器装置中的低应力刷新擦除
CN115691622A (zh) 存储器装置和该存储器装置的操作方法
CN114974382A (zh) 存储器、系统以及存储器的操作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination