CN117608467A - 存储器装置中的低应力刷新擦除 - Google Patents

Abstract

本申请涉及存储器装置中的低应力刷新擦除。存储器装置可包含与处理装置耦合的存储器装置。所述处理装置使得在块处执行第一擦除操作，其中所述第一擦除操作使得预编程电压和具有第一量值的第一擦除电压施加到所述块。所述处理装置使得在所述块处执行擦除检测操作。所述处理装置响应于使得执行所述擦除检测操作而确定所述块未能满足所述擦除检测操作。所述处理装置另外响应于确定所述块未通过所述擦除检测操作而使得在所述块处执行第二擦除操作，其中所述第二擦除操作使得具有第二量值的第二擦除电压施加到所述块。

Description

存储器装置中的低应力刷新擦除

技术领域

本公开的实施例大体上涉及存储器子系统，且更具体地说，涉及存储器子系统的存储器装置中的低应力刷新擦除以提高性能和可靠性。

背景技术

存储器子系统可以包含存储数据的一或多个存储器装置。存储器装置可为例如非易失性存储器装置和易失性存储器装置。一般来说，主机系统可利用存储器子系统以在存储器装置处存储数据且从存储器装置检索数据。

发明内容

在一个方面中，本申请提供一种系统，其包括：存储器装置；和处理装置，其以操作方式与所述存储器装置耦合以执行包括以下操作的操作：使得在所述存储器装置的块处执行第一擦除操作，其中所述第一擦除操作使得预编程电压和具有第一量值的第一擦除电压施加到所述块；使得在所述存储器装置的所述块处执行擦除检测操作；响应于使得执行所述擦除检测操作而确定所述块未能满足所述擦除检测操作；和响应于确定所述块未通过所述擦除检测操作而使得在所述存储器装置的所述块处执行第二擦除操作，其中所述第二擦除操作使得具有第二量值的第二擦除电压施加到所述块。

在另一方面中，本申请提供一种方法，其包括：使得在存储器装置的块处执行第一擦除操作，其中所述第一擦除操作使得预编程电压和具有第一量值的第一擦除电压施加到所述块；使得在所述存储器装置的所述块处执行擦除检测操作；响应于使得执行所述擦除检测操作而确定所述块未能满足所述擦除检测操作；和响应于确定所述块未通过所述擦除检测操作而使得在所述存储器装置的所述块处执行第二擦除操作，其中所述第二擦除操作使得具有第二量值的第二擦除电压施加到所述块。

在另一方面中，本申请提供一种存储器装置，其包括：存储器装置；和处理装置，其以操作方式与所述存储器装置耦合以执行包括以下操作的操作：在第一擦除操作之后使得在所述存储器装置的块处执行擦除检测操作，其中所述第一擦除操作使得三个或更多个电压施加到所述块；响应于进行所述擦除检测操作而确定所述块未能满足所述擦除检测操作；和响应于确定所述块未通过所述擦除检测操作而使得在所述存储器装置的所述块处执行第二擦除操作，其中所述第二擦除操作使得两个电压施加到所述块。

附图说明

根据下文给出的详细描述和本公开的各种实施例的附图，将更充分地理解本公开。然而，图式不应视为将本公开限制于具体实施例，而是仅用于解释和理解。

图1A说明根据本公开的一些实施例的包含存储器子系统的实例计算系统。

图1B是根据本公开的一些实施例的与存储器子系统的存储器子系统控制器通信的存储器装置的框图。

图2是根据本公开的一些实施例的用于在存储器装置中实施低应力刷新擦除的实例方法的流程图。

图3是根据本公开的实施例的存储器装置在低应力刷新擦除期间的操作的定时图。

图4是根据本公开的一些实施例的实施低应力刷新擦除的实例方法的流程图。

图5是其中可操作本公开的实施例的实例计算机系统的框图。

具体实施方式

本公开的方面针对于存储器装置中的低应力刷新擦除。举例来说，本公开的方面针对于在初始擦除操作已完成且块正在等待被编程之后执行低应力刷新擦除。存储器子系统可以为存储装置、存储器模块，或存储装置和存储器模块的组合。下文结合图1A描述存储装置和存储器模块的实例。一般来说，主机系统可利用包含一或多个组件(例如存储数据的存储器装置)的存储器子系统。主机系统可提供数据以存储于存储器子系统处，且可请求从存储器子系统检索数据。

存储器子系统可以包含高密度非易失性存储器装置，其中当没有电力被供应到存储器装置时需要数据的保持。举例来说，例如3D快闪NAND存储器的NAND存储器以紧凑的高密度配置的形式提供存储。非易失性存储器装置是一或多个裸片的封装，每一裸片包含一或多个平面。对于一些类型的非易失性存储器装置(例如，NAND存储器)，每一平面包含物理块集。每一块包含页集。每一页包含存储器单元(“单元”)集。单元是存储信息的电子电路。取决于单元类型，单元可存储一或多个二进制信息位，且具有与所存储的位数相关的各种逻辑状态。逻辑状态可以由二进制值(例如，“0”和“1”或这类值的组合)表示。

存储器装置可由按二维或三维网格布置的位组成。将存储器单元蚀刻到列(在下文中也被称作位线)和行(在下文中也被称作字线)的阵列中的硅晶片上。字线可指存储器装置的存储器单元的一或多个行，所述一或多个行与一或多个位线一起使用以产生存储器单元中的每一个的地址。位线和字线的相交点构成存储器单元的地址。下文中，块是指用于存储数据的存储器装置的单元，并且可以包含存储器单元的群组、字线群组、字线或个别存储器单元。可将一或多个块分组在一起以形成存储器装置的单独分区(例如，平面)，以便允许在每一平面上进行并行操作。每一数据块可包含数个子块，其中每一子块由从共享位线延伸的相关联支柱(例如，竖直导电迹线)限定。存储器页(在本文中也被称为“页”)存储对应于从主机系统接收到的数据的二进制数据的一或多个位。为了实现高密度，非易失性存储器装置中的存储器单元串可被构造成包含至少部分地包围沟道材料的支柱的若干存储器单元。存储器单元可耦合到存取线，通常被称为“字线”，常与存储器单元共同制造，以便形成存储器块中的串阵列。例如3D快闪NAND存储器的某些非易失性存储器装置的紧凑性质意味着字线对于存储器块内的许多存储器单元来说是共同的。

在非易失性存储器装置上的编程操作或擦除操作期间，可通过将电压施加到选定字线来编程或擦除选定存储器单元。由于字线对多个存储器单元是共同的，未选定存储器单元可经受与选定存储器单元相同的编程电压。如果未以其它方式进行预处理，那么未选定存储器单元可能会受到共同字线上的编程电压的影响。编程电压效应可包含将电荷存储于预期维持所存储数据的非选定存储器单元中的状况。此编程电压效应被称为“编程扰动”或“编程干扰”效应。虽然经历编程干扰的存储器单元表面上仍然是可读取的，但存储器单元的内容可被读取为与在施加编程电压之前存储的预期数据值不同的数据值。

一些块可被指定为在编程或重新编程之前被擦除，例如，存储数据的块可被擦除并且接着以新数据进行编程。在擦除操作期间，可在擦除操作的预编程阶段期间将相对高电压施加到字线，且可施加擦除电压的同时将相对高电压施加到沟道。举例来说，常规擦除操作可包含将初始预编程脉冲施加到块的字线以在下限阈值电压下重置存储器单元。擦除操作随后可包含施加擦除电压(例如，Vera)以擦除块的存储器单元。在施加擦除电压之后，可施加擦除验证(例如，evfy)电压以确定每一字线(例如，每一存储器单元)是否经擦除，例如确定每一字线或存储器单元是否低于擦除阈值电压。在擦除操作期间，可移除电子，且可将空穴注入到选定字线中，例如，可在沟道或电荷捕获层中形成空穴，进而允许电子流入沟道中。举例来说，注入的空穴可捕获于与已经擦除的字线相连接的阵列晶体管的存储氮化物中。由于一些非易失性存储器装置中的沟道区(即，支柱)是可不连接到大块接地体的浮动沟道，因此在使残余空穴放电之前可能需要特定时间量。这些残余空穴可以数种方式促成编程干扰。举例来说，用于块编程的一些常规方法包含执行擦除操作并且接着紧接在擦除操作之后进行编程操作。然而，紧接在擦除操作之后执行编程操作可使得残余空穴在编程过程期间保持被捕获。因此，特定来说，对于首先被编程的四层级单元(QLC存储器单元)，残余空穴可直到编程操作之后才会放电，例如，被编程到下限阈值电压或逻辑状态的QLC存储器单元可经历最多编程干扰。当残余空穴在编程操作期间或之后放电时，存储器单元的阈值电压可移位，例如，存储器单元的电压阈值可在残余空穴放电之后增加。这可影响读取容限且可使得存储器单元的内容被读取为与在施加编程电压期间存储的预期数据值不同的数据值。

为了减小捕获于字线或沟道中的残余空穴的数目，一些常规方法包含在擦除操作之后且在发起编程操作之前等待特定时段，例如，存储器子系统控制器可在擦除块之后且在用数据编程相应块之前等待一小时。然而，在残余空穴放电时，存储器单元可经历电压阈值移位，例如，存储器单元阈值电压可归因于残余空穴放电而增加。在一些情况下，移位的阈值电压可能无法满足擦除阈值电压，例如，存储器单元阈值电压可在等待时段期间移位或漂移到超过擦除阈值电压。因此，存储器子系统控制器可在发起用于相应块的编程操作之前一直通过定期执行擦除检测操作例如，定期执行检测空页的操作来监测空页(例如，经擦除块)。在擦除检测操作期间，存储器子系统控制器可使得读取电压(例如，随机地或遵照预定模式)施加于某些字线上以确定相应存储器单元的电压阈值是否超过擦除阈值，例如，读取电压可为用于确定存储器单元是否超过擦除阈值的擦除阈值。因此，存储器子系统控制器可确定未能满足读取阈值(例如，超过读取阈值)的存储器单元或字线的数目。存储器子系统控制器可将未能满足读取阈值的存储器单元或字线的数目(例如，“数目”)与未能满足读取阈值的存储器单元或字线的阈值数目进行比较。如果存储器子系统控制器确定所述数目满足(例如，小于)阈值数目，那么存储器子系统控制器可等待并且继续执行定期擦除检测操作，例如，每过一段时间便执行擦除检测操作，直到接收到编程命令为止。如果存储器子系统控制器确定所述数目不满足(例如，未能满足或等于或大于)阈值数目，那么常规方法包含执行额外常规擦除操作，例如施加至少预编程脉冲、擦除电压，并且接着施加擦除验证电压。然而，如上文所描述，常规擦除可使得残余空穴被捕获。因此，如果块在第二常规擦除之后即刻被编程，那么残余空穴可引起编程干扰并且会消除在初始常规擦除操作之后等待所带来的任何好处。

本公开的方面通过实施被设计成减少存储器子系统的存储器装置中的编程干扰的低应力刷新擦除来解决以上和其它缺陷。在一个实施例中，存储器子系统控制器可指定用于擦除的块。随后，存储器子系统控制器可使得对所述块执行第一擦除操作。在至少一个实施例中，所述第一擦除操作包含施加至少预编程电压、第一擦除电压和擦除验证电压。在第一擦除操作之后，存储器子系统控制器可定期执行擦除检测操作，直到在所述块处发起编程操作为止。如果所述块未能满足任一擦除检测操作，那么存储器子系统控制器可使得执行第二擦除操作。在一些实施例中，所述第二擦除操作包含施加第二擦除电压和擦除验证电压。在一些实施例中，存储器子系统控制器可制止在第二擦除操作期间施加预编程电压。举例来说，预编程电压(例如，脉冲)可将存储器单元重置到预定电压处或高于预定电压，例如，预编程电压可减小存储器单元的最低阈值电压状态和最高阈值电压状态之间的电压间隙(即，差)。但当执行第一擦除操作时，即使在残余空穴放电之后，最低阈值电压状态和最高阈值电压之间的电压间隙与第一擦除操作之前的电压间隙相比可相对小。因此，第二擦除操作可在不施加预编程脉冲下有效地擦除存储器单元。在一些实施例中，第二擦除操作包含施加相对小预编程电压，例如，施加相对小预编程电压可提供与不施加预编程电压相同的效应。另外，因为电压间隙相对小且大多数存储器单元即使在由残余空穴放电引起的阈值电压移位之后仍接近擦除阈值，所以第二擦除操作可施加较小擦除电压，例如，第二擦除电压的量值小于第一擦除电压的量值。在一些情况下，还在与第一擦除电压相比较短持续时间内施加第二擦除电压。因为第二擦除操作制止施加预编程脉冲并且使用较小擦除电压，所以第二擦除操作可减少捕获于沟道中的空穴电子的数目。

通过利用第二擦除操作(例如，低应力刷新擦除)，编程干扰减小，且系统的总体性能提高。另外，第二擦除操作可改进数据保持并且增加相应存储器单元的生命周期。

图1A说明根据本公开的一些实施例的包含存储器子系统110的实例计算系统100。存储器子系统110可包含媒体，例如一或多个易失性存储器装置(例如，存储器装置140)、一或多个非易失性存储器装置(例如，存储器装置130)，或这类的组合。

存储器子系统110可为存储装置、存储器模块，或存储装置和存储器模块的混合。存储装置的实例包含固态硬盘(SSD)、快闪驱动器、通用串行总线(USB)快闪驱动器、嵌入式多媒体控制器(eMMC)驱动器、通用快闪存储(UFS)驱动器、安全数字(SD)卡和硬盘驱动器(HDD)。存储器模块的实例包含双列直插式存储器模块(DIMM)、小型DIMM(SO-DIMM)，以及各种类型的非易失性双列直插式存储器模块(NVDIMM)。

计算系统100可以是计算装置，例如台式计算机、膝上型计算机、服务器、网络服务器、移动装置、车辆(例如，飞机、无人机、火车、汽车或其它运输工具)、支持物联网(IoT)的装置、嵌入式计算机(例如，车辆、工业设备或联网商业装置中包含的嵌入式计算机)，或包含存储器和处理装置的此类计算装置。

计算系统100可包含耦合到一或多个存储器子系统110的主机系统120。在一些实施例中，主机系统120耦合到不同类型的存储器子系统110。图1A说明耦合到一个存储器子系统110的主机系统120的一个实例。如本文中所使用，“耦合到”或“与……耦合”通常是指组件之间的连接，其可以是间接通信连接或直接通信连接(例如不具有介入组件)，无论有线或无线，包含例如电连接、光学连接、磁连接等连接。

主机系统120可包括处理器芯片组和由所述处理器芯片组执行的软件堆栈。处理器芯片组可包含一或多个核心、一或多个高速缓存器、存储器控制器(例如，NVDIMM控制器)，以及存储协议控制器(例如，PCIe控制器、SATA控制器)。主机系统120使用例如存储器子系统110将数据写入到存储器子系统110并从存储器子系统110读取数据。

主机系统120可经由物理主机接口耦合到存储器子系统110。物理主机接口的实例包含但不限于串行高级技术附件(SATA)接口、外围组件互连高速(PCIe)接口、通用串行总线(USB)接口、光纤通道、串行连接的SCSI(SAS)、双数据速率(DDR)存储器总线、小型计算机系统接口(SCSI)、双列直插式存储器模块(DIMM)接口(例如，支持双数据速率(DDR)的DIMM套接接口)等。物理主机接口可用于在主机系统120与存储器子系统110之间发射数据。当存储器子系统110通过PCIe接口与主机系统120耦合时，主机系统120可进一步利用NVM高速(NVMe)接口来存取存储器组件(例如，存储器装置130)。物理主机接口可提供用于在存储器子系统110与主机系统120之间传送控制、地址、数据和其它信号的接口。图1A说明作为实例的存储器子系统110。一般来说，主机系统120可经由同一通信连接、多个单独通信连接和/或通信连接的组合存取多个存储器子系统。

存储器装置130、140可以包含不同类型的非易失性存储器装置和/或易失性存储器装置的任何组合。易失性存储器装置(例如，存储器装置140)可以是但不限于随机存取存储器(RAM)，例如动态随机存取存储器(DRAM)和同步动态随机存取存储器(SDRAM)。

非易失性存储器装置(例如，存储器装置130)的一些实例包含“与非”(NAND)型快闪存储器和就地写入存储器，例如三维交叉点(“3D交叉点”)存储器装置。非易失性存储器的交叉点阵列可结合可堆叠交叉网格化数据存取阵列而基于体电阻的改变来进行位存储。另外，与许多基于闪存的存储器对比，交叉点非易失性存储器可执行就地写入操作，其中可在不预先擦除非易失性存储器单元的情况下对非易失性存储器单元进行编程。NAND型快闪存储器包括例如二维NAND(2D NAND)和三维NAND(3D NAND)。

存储器装置130中的每一个可包含一或多个存储器单元阵列。一种类型的存储器单元，例如，单层级单元(SLC)可每单元存储一个位。其它类型的存储器单元，例如多层级单元(MLC)、三层级单元(TLC)和四层级单元(QLC)可每单元存储多个位。在一些实施例中，存储器装置130中的每一个可包含一或多个存储器单元阵列，例如SLC、MLC、TLC、QLC或此类存储器单元阵列的任何组合。在一些实施例中，特定存储器装置可包含存储器单元的SLC部分，以及MLC部分、TLC部分或QLC部分。存储器装置130的存储器单元可分组为页，所述页可指用于存储数据的存储器装置的逻辑单元。对于一些类型的存储器(例如，NAND)，页可进行分组以形成块。

虽然描述了非易失性存储器组件，例如3D交叉点非易失性存储器单元阵列和NAND型快闪存储器(例如，2D NAND、3D NAND)，但存储器装置130可基于任何其它类型的非易失性存储器，例如只读存储器(ROM)、相变存储器(PCM)、自选存储器、其它基于硫属化物的存储器、铁电晶体管随机存取存储器(FeTRAM)、铁电随机存取存储器(FeRAM)、磁随机存取存储器(MRAM)、自旋转移力矩(STT)-MRAM、导电桥接RAM(CBRAM)、电阻性随机存取存储器(RRAM)、基于氧化物的RRAM(OxRAM)、或非(NOR)快闪存储器、电可擦除可编程只读存储器(EEPROM)。

存储器子系统控制器115(为简单起见，控制器115)可与存储器装置130通信以进行操作，例如在存储器装置130处读取数据、写入数据或擦除数据和其它此类操作。存储器子系统控制器115可以包含硬件，例如一或多个集成电路和/或离散组件、缓冲存储器或其组合。硬件可包含具有专用(即，硬译码)逻辑的数字电路系统以执行本文所描述的操作。存储器子系统控制器115可以是微控制器、专用逻辑电路系统(例如，现场可编程门阵列(FPGA)、专用集成电路(ASIC)等)，或其它合适的处理器。

存储器子系统控制器115可包含被配置成执行存储于本地存储器119中的指令的处理器117(例如，处理装置)。在所说明实例中，存储器子系统控制器115的本地存储器119包含被配置成存储指令的嵌入式存储器，所述指令用于执行控制存储器子系统110的操作(包含处置存储器子系统110与主机系统120之间的通信)的各种过程、操作、逻辑流和例程。

在一些实施例中，本地存储器119可包含存储存储器指针、提取的数据等的存储器寄存器。本地存储器119还可包含用于存储微码的只读存储器(ROM)。虽然在图1A中的实例存储器子系统110已说明为包含存储器子系统控制器115，但在本公开的另一个实施例中，存储器子系统110不包含存储器子系统控制器115，而是替代地可依靠外部控制(例如，由外部主机或由与存储器子系统分开的处理器或控制器提供)。

通常，存储器子系统控制器115可从主机系统120接收命令或操作，且可将所述命令或操作转换为指令或适当命令来实现对存储器装置130的所要存取。存储器子系统控制器115可负责其它操作，例如耗损均衡操作、垃圾收集操作、错误检测及错误校正码(ECC)操作、加密操作、高速缓存操作，以及与存储器装置130相关联的逻辑地址(如，逻辑块地址(LBA)、名称空间)与物理地址(例如，物理块地址)之间的地址转换。存储器子系统控制器115可进一步包含主机接口电路系统以经由物理主机接口与主机系统120通信。主机接口电路系统可以将从主机系统接收到的命令转换成存取存储器装置130的命令指令，以及将与存储器装置130相关联的响应转换成用于主机系统120的信息。

存储器子系统110还可包含未说明的额外电路或组件。在一些实施例中，存储器子系统110可以包含高速缓存或缓冲器(例如，DRAM)和地址电路系统(例如，行解码器和列解码器)，其可从存储器子系统控制器115接收地址且对地址进行解码以存取存储器装置130。

在一些实施例中，存储器装置130包含本地媒体控制器135，其结合存储器子系统控制器115操作以在存储器装置130的一或多个存储器单元上执行操作。外部控制器(例如，存储器系统控制器115)可在外部管理存储器装置130(例如，对存储器装置130执行媒体管理操作)。在一些实施例中，存储器装置130为受管理存储器装置，其为具有裸片上的控制逻辑(例如，本地控制器135)和用于相同存储器装置封装内的媒体管理的控制器(例如，存储器子系统控制器115)的原始存储器装置130。受管理存储器装置的实例是受管理NAND(MNAND)装置。举例来说，存储器装置130可表示具有体现于其上的一些控制逻辑(例如，本地媒体控制器135)的单个裸片。在一些实施例中，可省略存储器子系统110的一或多个组件。

在一个实施例中，存储器装置130包含擦除管理组件113，其可看管、控制和/或管理对存储器子系统110的非易失性存储器装置(例如存储器装置130)执行的擦除。擦除管理组件113负责使得在擦除操作期间将某些电压施加(或指示施加什么电压)到存储器装置130。在至少一个实施例中，擦除管理组件113被配置成对块执行第一擦除操作，其中第一擦除操作至少包含预编程电压、第一擦除电压和擦除验证电压。在一些实施例中，擦除管理组件113可在执行第一擦除操作之后等待编程命令时定期对块执行擦除检测操作。在至少一个实施例中，擦除管理组件113可在块未能满足擦除检测操作，例如一或多个存储器单元或字线具有大于或等于擦除阈值的电压阈值的情况下执行第二擦除操作。在这类实施例中，第二擦除操作包含第二擦除电压和擦除验证电压，例如，擦除管理组件113可制止在第二擦除操作中施加预编程电压。在一些实施例中，擦除管理组件113可使得在第二擦除操作期间施加相对小(例如，低电压)预编程电压。在至少一个实施例中，第二擦除电压的量值小于第一擦除电压的量值。在一些实施例中，施加第二擦除电压的持续时间小于施加第一擦除电压的持续时间。在一些实施例中，擦除管理组件113可继续每当块未通过擦除检测操作时执行第二擦除操作，直到在所述块处发起编程操作为止。

在一些实施例中，存储器子系统控制器115包含擦除管理组件113的至少一部分。举例来说，存储器子系统控制器115可包含被配置成执行存储于本地存储器119中的指令以用于执行本文中描述的操作的处理器117(例如，处理装置)。在一些实施例中，擦除管理组件113是主机系统110、应用程序或操作系统的部分。在另一实施例中，本地媒体控制器135包含擦除管理组件113的至少一部分且被配置成执行本文中描述的功能性。在此类实施例中，擦除管理组件113可使用硬件实施或实施为存储于存储器装置130上的固件，所述固件由控制逻辑(例如，擦除管理组件113)执行以执行与本文中描述的编程恢复有关的操作。

图1B是根据实施例的呈存储器装置130形式的第一设备与呈存储器子系统(例如，图1A的存储器子系统110)的存储器子系统控制器115形式的第二设备通信的简化框图。电子系统的一些实例包含个人计算机、个人数字助理(PDA)、数码相机、数字媒体播放器、数字记录器、游戏、电气设备、交通工具、无线装置、移动电话及类似者。存储器子系统控制器115(例如，存储器装置130外部的控制器)可为存储器控制器或其它外部主机装置。存储器子系统控制器115可包含擦除管理组件113。

存储器装置130包含逻辑上布置成行和列的存储器单元阵列104。逻辑行的存储器单元通常连接到相同存取线(例如，字线)，而逻辑列的存储器单元通常选择性地连接到相同数据线(例如，位线)。单个存取线可与超过一个逻辑行的存储器单元相关联，且单个数据线可与超过一个逻辑列相关联。存储器单元阵列104的至少一部分的存储器单元(图1B中未示出)能够被编程到至少两个目标数据状态中的一个。在一个实施例中，存储器单元阵列104(即，“存储器阵列”)可包含用于检测存储器装置130中的读取干扰的发生的数个牺牲存储器单元，如本文中详细地描述。

提供行解码电路系统108和列解码电路系统109以解码地址信号。接收地址信号并对地址信号进行解码，以存取存储器单元阵列104。存储器装置130还包含输入/输出(I/O)控制电路系统160，其用以管理命令、地址和数据到存储器装置130的输入以及数据和状态信息从存储器装置130的输出。地址寄存器114与I/O控制电路系统160和行解码电路系统108以及列解码电路系统109通信以在解码之前锁存地址信号。命令寄存器124与I/O控制电路系统160和本地媒体控制器135通信以锁存传入命令。

控制器(例如，存储器装置130内部的本地媒体控制器135)响应于命令控制对存储器单元阵列104的存取，并且产生存储器子系统控制器115的状态信息，即，本地媒体控制器135被配置成对存储器单元阵列104执行存取操作(例如，读取操作、编程操作和/或擦除操作)。本地媒体控制器135与行解码电路系统108和列解码电路系统109通信，以响应于地址控制行解码电路系统108和列解码电路系统109。

本地媒体控制器135还与高速缓存寄存器172通信。高速缓存寄存器172锁存如由本地媒体控制器135引导的传入或传出数据以暂时存储数据，同时存储器单元阵列104正忙于分别写入或读取其它数据。在编程操作(例如，写入操作)期间，可将数据从高速缓存寄存器172传递到数据寄存器170以传送到存储器单元阵列104；接着可将新数据从I/O控制电路160锁存于高速缓存寄存器172中。在读取操作期间，数据可从高速缓存寄存器172传送到I/O控制电路160以用于输出到存储器子系统控制器115；接着可将新数据从数据寄存器170传送到高速缓存寄存器172。高速缓存寄存器172和/或数据寄存器170可形成存储器装置130的页缓冲器(例如，可形成其部分)。页缓冲器可另外包含感测装置(图1B中未示出)，其用以例如通过感测连接到存储器单元阵列104的存储器单元的数据线的状态来感测所述存储器单元的数据状态。状态寄存器122可与I/O控制电路系统160和本地存储器控制器135通信以锁存状态信息以用于输出到存储器子系统控制器115。

存储器装置130经由控制链路132从本地媒体控制器135接收存储器子系统控制器115处的控制信号。举例来说，控制信号可包含芯片启用信号CE#、命令锁存启用信号CLE、地址锁存启用信号ALE、写入启用信号WE#、读取启用信号RE#和写入保护信号WP#。取决于存储器装置130的性质，可另外经由控制链路132接收额外或替代性控制信号(未示出)。在一个实施例中，存储器装置130经由多路复用的输入/输出(I/O)总线236从存储器子系统控制器115接收命令信号(其表示命令)、地址信号(其表示地址)和数据信号(其表示数据)，且经由I/O总线236将数据输出到存储器子系统控制器115。

例如，可经由I/O控制电路系统160处的I/O总线236的输入/输出(I/O)引脚[7:0]接收命令，且接着可将所述命令写入到命令寄存器124中。可在I/O控制电路系统160处经由输入/输出(I/O)总线236的I/O引脚[7:0]接收地址，且接着可将所述地址写入到地址寄存器114中。可在I/O控制电路系统160处经由用于8位装置的输入/输出(I/O)引脚[7:0]或用于16位装置的输入/输出(I/O)引脚[15:0]接收数据，且接着可将所述数据写入到高速缓存寄存器172中。随后可将数据写入到数据寄存器170中以用于编程存储器单元阵列104。

在实施例中，可省略高速缓存寄存器172，且可将数据直接写入到数据寄存器170中。还可在用于8位装置的输入/输出(I/O)引脚[7:0]或用于16位装置的输入/输出(I/O)引脚[15:0]上输出数据。虽然可参考I/O引脚，但其可包含实现通过外部装置(例如，存储器子系统控制器115)电连接到存储器装置130的任何导电节点，例如常用的导电衬垫或导电凸块。

所属领域的技术人员应了解，可提供额外的电路系统和信号并且已简化图1B的存储器装置130。应认识到，参考图1B描述的各种块组件的功能性可以不必与集成电路装置的不同组件或组件部分分离。举例来说，集成电路装置的单个组件或组件部分可适于执行图1B的多于一个块组件的功能性。替代地，可组合集成电路装置的一或多个组件或组件部分以执行图1B的单个块组件的功能性。此外，尽管根据各种信号的接收和输出的流行惯例描述了特定I/O引脚，但应注意，可在各种实施例中使用I/O引脚(或其它I/O节点结构)的其它组合或其它数目个I/O引脚(或其它I/O节点结构)。

图2是根据本公开的一些实施例的用于在存储器装置中实施低应力刷新擦除的实例方法200的流程图。方法200可由处理逻辑执行，所述处理逻辑可包含硬件(例如，处理装置、电路系统、专用逻辑、可编程逻辑、微码、装置的硬件、集成电路等)、软件(例如，在处理装置上运行或执行的指令)或其组合。在一些实施例中，由图1A和图1B的本地媒体控制器135或擦除管理组件113执行方法200。虽然以特定顺序或次序来展示，但是除非另有指定，否则可修改过程的次序。因此，应理解，所说明实施例仅为实例，且所说明过程可以不同次序进行，且一些过程可并行地进行。另外，在各个实施例中可以省略一或多个过程。因此，在每个实施例中并不需要所有过程。其它过程流程也是可能的。

在操作205处，指定用于擦除的块。举例来说，擦除管理组件113可指定块用于擦除操作。在至少一个实施例中，擦除管理组件113可接收指示待擦除块，例如指定擦除的编程命令。在一些实施例中，擦除管理组件113可接收编程命令并且确定或指定用于擦除操作的块。在至少一个实施例中，擦除管理组件113可接收擦除命令并且指定擦除命令中指示的块用于擦除操作。在至少一个实施例中，擦除管理组件113可指定块之后，例如在接收到编程或擦除命令之后，等待一持续时间才将块编程。在至少一个实施例中，擦除管理组件113可从主机系统120接收编程命令或擦除命令，如图1A参考所描述。

在操作210处，执行第一擦除操作。举例来说，擦除管理组件113可使得在被指定用于擦除的块处执行第一擦除操作。在至少一个实施例中，第一擦除操作可至少包含预编程电压、第一擦除电压和擦除验证电压。在一些实施例中，擦除管理组件113可使得施加预编程电压以将存储器阵列的存储器单元重置到至少一预定电压电平，例如将存储器单元重置到预定电压电平或更高的电压电平。在一些实施例中，具有较低电压阈值的存储器单元可并重置到预定电压电平，而具有较高电压阈值的存储器单元可保持在其相应电压电平处，例如，预定电压电平可处于对应于第一逻辑状态的最低电压阈值与对应于第二逻辑状态的最高阈值电压电平之间。在一些实施例中，擦除管理组件113可使得施加第一擦除电压以重置处于擦除阈值电压处或低于擦除阈值电压的存储器的相应阈值电压电平。在一些实施例中，擦除管理组件113可使得施加擦除验证电压以验证第一擦除操作是否成功，例如验证相应存储器单元电压是处于擦除阈值电压处还是低于擦除阈值电压。在一些实施例中，擦除管理组件113可使得擦除验证电压施加到所有字线。在其它实施例中，擦除管理组件113可使得以交替方式施加擦除验证电压，例如，将擦除验证电压施加到第一字线，随后施加到第三字线，随后施加到第五字线，以此类推，此后，将擦除验证电压施加到第二字线，随后施加到第四字线，随后施加到第六字线，以此类推，(例如，施加到编号为奇数的字线并且接着施加到编号为偶数的字线)。在至少一个实施例中，擦除管理组件113可确定在施加第一擦除电压和第一擦除验证电压之后并非擦除了全部的存储器单元，例如，确定一或多个存储器单元无法满足(例如，大于)擦除阈值。在这类实施例中，擦除管理组件113可使得施加额外擦除电压并且使得再次施加擦除验证电压。在一些实施例中，额外擦除电压的量值大于第一擦除电压的量值，例如，擦除管理组件113可使得施加的擦除电压的量值增加。在至少一个实施例中，擦除管理组件113可继续使得施加一或多个额外擦除电压并且使得在一或多个额外擦除电压中的每一个之后施加擦除验证电压直到满足擦除验证操作为止，其中每次都增加相应擦除电压的量值，例如，擦除管理组件113可使得施加更大擦除电压，直到满足擦除验证为止。

在操作215处，等待发起编程操作。举例来说，擦除管理组件113可等待发起编程操作。在一些实施例中，擦除管理组件113可等待发起编程操作直到接收到编程命令为止。在其它实施例中，擦除管理组件113可在从擦除操作已经过预定持续时间之后(例如，在一小时之后)等待发起编程操作。在至少一个实施例中，擦除管理组件113可等待发起编程操作时定期执行操作220，例如擦除管理组件113可每当过了预定时段时或根据预定算法执行操作220。

在操作220处，确定块是否通过擦除检测操作。举例来说，擦除管理组件113可发起擦除检测操作并且确定块是否满足擦除检测操作，例如，擦除管理组件113可在第一擦除操作之后过了预定持续时间之后发起擦除检测操作。在至少一个实施例中，擦除管理组件113可使得读取电压施加到块的一或多个字线。在至少一个实施例中，擦除管理组件113可使得读取电压施加到随机字线。在至少一个实施例中，擦除管理组件113可使得根据预定算法或模式施加读取电压。在一些实施例中，擦除管理组件113可使得施加读取电压以确定相应存储器单元阈值电压是否满足读取电压，例如，相应存储器单元阈值电压是否小于读取电压。在至少一个实施例中，读取电压的量值等于擦除阈值电压的量值。因此，擦除管理组件113可确定存储器单元处的电压偏移是否使得存储器单元的相应阈值电压超过擦除阈值。在一些实施例中，擦除管理组件113可确定无法满足擦除阈值的字线(例如，或存储器单元)的数目。在至少一个实施例中，擦除管理组件113可将无法满足擦除阈值的字线的数目与阈值数目进行比较。如果擦除管理组件113确定所述数目未能满足阈值数目，那么擦除管理组件113可确定块未通过擦除检测操作并且继续进行到操作225。如果擦除管理组件113确定所述数目满足阈值数目，那么擦除管理组件113可确定块通过了擦除检测操作并且继续进行到块215，例如，擦除管理组件113可继续等待发起编程操作并且定期执行擦除检测操作。

在操作225处，执行第二擦除操作。举例来说，擦除管理组件113可使得在块处执行第二操作。在至少一个实施例中，第二擦除操作不同于第一擦除操作。举例来说，擦除管理组件113可使得在第二擦除操作期间施加与第一擦除操作相比至少一个较小电压。举例来说，擦除管理组件113可制止使得在第二擦除操作期间施加预编程脉冲。在至少一个实施例中，擦除管理组件113可使得在第二擦除操作期间施加相对小预编程电压。举例来说，第一擦除操作可包含施加具有第一量值的预编程电压，且第二擦除操作可包含施加具有第二量值的预编程电压，其中第一量值大于第二量值。在至少一个实施例中，擦除管理组件113可使得在第二擦除操作期间将第二擦除电压和擦除验证电压施加到块。在一些实施例中，第二擦除电压的量值可小于第一擦除电压的量值，例如，擦除管理组件113可使得在第二擦除操作期间相较于第一擦除操作施加较小擦除电压。在至少一个实施例中，擦除管理组件113可使得在第一持续时间内施加第一擦除电压并且在第二持续时间内施加第二擦除电压，其中所述第一持续时间大于或等于所述第二持续时间。在至少一个实施例中，擦除管理组件113可确定在使得施加第二擦除电压之后，所述第二擦除并未擦除所有存储器单元。在这类实施例中，擦除管理组件113可使得施加第二组的一或多个擦除电压直到针对第二擦除操作满足擦除验证为止，其中每一后续擦除电压均具有大于前一擦除电压的量值。在至少一个实施例中，在第一擦除操作期间施加的一或多个额外擦除电压的擦除电压的量值小于第二组的一或多个额外擦除电压的对应擦除电压的量值。举例来说，擦除管理组件113可使得在第一操作期间在施加第一擦除电压和对应擦除验证电压之后施加第三擦除电压。擦除管理组件113也可使得在第二操作期间在施加第二擦除电压和对应擦除验证电压之后施加第四擦除电压。在这类实施例中，第三擦除电压的量值大于第四擦除电压的量值。

通过利用第二擦除操作，擦除管理组件113可改进数据保持，减小编程干扰，并且提高系统的总体性能。

图3是根据本公开的一些实施例的存储器装置中的低应力刷新擦除的定时图300。在至少一个实施例中，定时图300的操作可由处理逻辑执行，所述处理逻辑可包含硬件(例如，处理装置、电路、专用逻辑、可编程逻辑、微码、装置的硬件、集成电路等)、软件(例如，在处理装置上运行或执行的指令)，或其组合。在一些实施例中，由图1A和图1B的本地媒体控制器135或擦除管理组件113执行定时图300的操作。在对非易失性存储器装置(例如存储器装置130)执行的擦除操作(例如，参考图2所描述的第二擦除操作)期间，某些电压可施加到字线和通道。图3说明在擦除操作期间跨字线的电压(例如，字线电压305)和跨通道的电压(例如，通道电压310)。在此实施例中，擦除操作包含三(3)个时间间隔(例如时间间隔350、时间间隔355和时间间隔360)。应注意，每一时间间隔是实例且对权利要求书不具限制性。也就是说，在一些实施例中，每一时间间隔可比图3中所说明的时间间隔更长或更短。其它时间间隔是可能的。在至少一个实施例中，时间间隔350与擦除相关联，时间间隔355与擦除验证相关联，且时间间隔360在时间间隔350的擦除不成功的情况下与擦除和擦除验证的任选重复相关联。

在时间间隔350期间，擦除管理组件113可使得跨通道施加擦除电压315。在至少一个实施例中，擦除电压315被配置成擦除块的存储器单元。在一些实施例中，在参考图2所描述的第一擦除操作中，擦除电压315的量值小于对应第一擦除电压的量值。在至少一个实施例中，擦除管理组件113被配置成使得在第一持续时间能施加擦除电压315，所述第一持续时间小于与在参考图2所描述的第一擦除操作中施加第一擦除电压相关联的第二持续时间。在至少一个实施例中，定时图300中说明的擦除操作不包含预编程电压。在至少一个实施例中，擦除管理组件113可在使得施加擦除电压315之前，使得施加具有相对小电压的预编程电压。在这类实施例中，所述预编程电压可小于参考图2所描述的第一擦除操作的对应预编程电压。也就是说，擦除管理组件113可在第二擦除操作期间制止使得施加预编程电压，或使得施加相对小预编程电压。

在时间间隔355期间，擦除管理组件113可使得擦除验证电压320施加到字线。在至少一个实施例中，擦除管理组件113可使得擦除验证电压320施加到块的所有字线。在一些实施例中，擦除管理组件113可使得擦除验证电压320施加到交替的字线，例如将擦除验证电压320施加到第一字线，随后施加到第三字线，随后施加到第五字线，以此类推，此后，将擦除验证电压施加到第二字线，随后施加到第四字线，随后施加到第六字线，以此类推(例如，施加到编号为奇数的字线并且接着施加到编号为偶数的字线)。在至少一个实施例中，擦除管理组件113可使得施加擦除验证电压320以验证参考图3所描述的时间间隔305的擦除操作。如果擦除管理组件113确定块满足擦除验证操作，那么擦除管理组件113可结束擦除操作，例如，擦除管理组件113可制止执行时间间隔360的操作。如果擦除管理组件113确定块未能满足擦除验证操作，那么擦除管理组件113可继续进行到时间间隔360的操作。

在时间间隔360期间，擦除管理组件113可使得跨通道施加擦除电压325。在至少一个实施例中，擦除电压325的量值大于擦除电压315的量值，例如，擦除管理组件113可在时间间隔350的擦除不满足擦除验证的情况下提高擦除电压量值。在至少一个实施例中，擦除管理组件113可在使得施加擦除电压325之后，使得第二擦除验证电压320施加到字线。在至少一个实施例中，擦除管理组件113可确定时间间隔360的擦除满足擦除验证。在这类实施例中，擦除管理组件113可结束擦除操作，例如，擦除管理组件113可制止执行额外操作。在至少一个实施例中，擦除管理组件113可确定时间间隔360的擦除不满足擦除验证。在这类实施例中，擦除管理组件113可重复时间间隔360的操作直到擦除操作完成为止。举例来说，擦除管理组件113可使得擦除电压的量值大于在前一时间间隔中施加的擦除电压的量值，例如，擦除管理组件113可使得在后一时间间隔期间施加具有第三量值的第三擦除电压，其中所述第三量值大于擦除电压320的量值。在至少一个实施例中，擦除管理组件113可在使得跨通道施加相应擦除电压之后使得施加擦除验证电压320。

图4是根据本公开的一些实施例的用于存储器装置中的低应力刷新擦除的实例方法的流程图。方法400可由处理逻辑执行，所述处理逻辑可包含硬件(例如，处理装置、电路系统、专用逻辑、可编程逻辑、微码、装置的硬件、集成电路等)、软件(例如，在处理装置上运行或执行的指令)，或其组合。在一些实施例中，由图1A和图1B的本地媒体控制器135或擦除管理组件113执行方法400。举例来说，在至少一个实施例中，由存储器装置130上的存储器子系统控制器115执行方法400，例如，擦除管理组件113可在存储器装置130的存储器阵列104的存储器单元上发起操作，如参考图1A和图1B所描述。虽然以特定顺序或次序来展示，但是除非另有指定，否则可修改过程的次序。因此，应理解，所说明实施例仅为实例，且所说明过程可以不同次序进行，且一些过程可并行地进行。另外，在各个实施例中可以省略一或多个过程。因此，在每个实施例中并不需要所有过程。其它过程流程也是可能的。

在操作405处，在存储器装置的块处执行第一擦除操作。举例来说，处理逻辑(例如，擦除管理组件113)使得在存储器装置的块处执行第一操作。在一个实施例中，处理逻辑使得在第一擦除操作期间，将预编程电压和具有第一量值的第一擦除电压施加到块。在至少一个实施例中，第一擦除操作使得三个或更多个电压施加到块。举例来说，处理逻辑可使得至少预编程电压、具有第一量值的第一擦除电压和擦除验证电压施加到块，例如，第一擦除操作的三个或更多个电压包含预编程电压、具有第一量值的第一擦除电压和擦除验证电压。在至少一个实施例中，处理逻辑将响应于施加擦除验证电压而确定块未经擦除(例如，完全未经擦除)。在这类实施例中，处理逻辑将额外擦除电压和额外擦除验证电压施加到块。在至少一个实施例中，处理逻辑继续在第一擦除操作期间施加额外擦除电压和擦除验证电压直到块经擦除为止。在至少一个实施例中，额外擦除电压的量值大于第一擦除电压的量值。在至少一个实施例中，在第一持续时间内施加第一擦除电压。在一些实施例中，处理逻辑接收擦除存储器装置的块的命令，其中处理逻辑将响应于接收到所述命令而进行第一擦除操作。在至少一个实施例中，存储器装置包含四层级单元(例如，QLC存储器单元)。

在操作410处，在块处执行擦除检测操作。举例来说，处理逻辑使得在存储器装置的块处执行擦除检测操作。在至少一个实施例中，在第一擦除操作之后执行擦除检测操作。在至少一个实施例中，在第一擦除操作后过了第一持续时间之后执行擦除检测操作。在一些实施例中，处理逻辑将使得在擦除操作期间施加读取电压。也就是说，处理逻辑可执行擦除检测操作以确定第一擦除操作在过了第一持续时间之后是否有效。举例来说，处理逻辑可在第一擦除操作之后定期执行擦除检测操作以确保在处理逻辑接收到用于块的编程命令之前第一擦除操作仍然一直有效，例如，处理逻辑可定期执行擦除检测操作以确保过了第一持续时间仍未使得在一或多个存储器单元处发生电压阈值移位直到在块处发起编程操作为止。在至少一个实施例中，处理逻辑使得在擦除检测操作期间施加读取电压。

在操作415处，块未能满足擦除检测操作。举例来说，处理逻辑响应于使得执行擦除检测操作而确定块未能满足擦除检测操作。在至少一个实施例中，处理逻辑确定块的一或多个字线超过读取电压，其中处理逻辑将响应于确定块的一或多个字线超过读取电压而确定块未通过擦除检测。在至少一个实施例中，处理逻辑确定块的未能满足读取电压的字线的数目。在这类实施例中，处理逻辑将所述字线数目与阈值数目进行比较并且在所述字线数目等于或大于阈值数目的情况下确定块未能满足擦除检测操作。举例来说，归因于电压阈值移位(例如，归因于参考图2所描述的空穴解捕获)，某些存储器单元或字线可移位到超过阈值擦除电压电平，例如读取电压。当处理逻辑确定移位超过阈值擦除电压电平的存储器单元或字线的数目大于阈值数目时，处理逻辑可继续进行到操作420。在至少一个实施例中，如果处理逻辑确定块满足擦除检测操作，那么处理逻辑可返回到操作410，例如，等待直到过了第一持续时间并且执行额外擦除检测操作等，直到在块处发起编程操作为止。

在操作420处，执行第二擦除操作。举例来说，处理逻辑响应于确定块未通过擦除检测操作而使得在存储器装置的块处执行第二擦除。在至少一个实施例中，第二擦除操作进行如下操作：使得具有第二量值的第二擦除电压施加到块，例如，处理逻辑可制止在第二擦除操作中施加预编程电压。在至少一个实施例中，第二擦除操作使得两个电压施加到块，所述两个电压例如具有第二量值的第二擦除电压和擦除验证电压。在这类实施例中，第二操作使得与第一擦除操作相比至少一个较小电压施加到块。在至少一个实施例中，第一擦除电压的第一量值大于第二擦除电压的第二量值，例如，处理逻辑可在第二擦除操作期间施加较小擦除电压。在至少一个实施例中，在第二持续时间内施加第二擦除电压。在这类实施例中，施加第一擦除电压的第一持续时间大于第二持续时间。在至少一个实施例中，擦除验证电压施加到块的每一字线。在一些实施例中，擦除验证电压施加到交替字线，例如施加到每一偶数字线，然后施加到每一字线。在至少一个实施例中，处理逻辑在第二擦除操作期间使得第二预编程电压施加到块。在一些实施例中，第一擦除操作的预编程电压可具有第三量值且第二预编程电压可具有第四量值，所述第三量值大于所述第四量值。

在操作425处，在块处执行第二擦除检测操作。举例来说，处理逻辑响应于使得执行第二擦除检测操作而使得在块处执行第二擦除检测操作。在至少一个实施例中，在第二擦除操作后过了第一持续时间之后执行第二擦除检测操作。在至少一个实施例中，处理逻辑可响应于使得执行第二擦除检测操作而确定块满足第二擦除检测操作。举例来说，处理逻辑可确定满足读取电压的字线的数目并且将所述字线数目与阈值数目进行比较。处理逻辑可在所述字线数目小于阈值数目的情况下确定块满足擦除检测操作。在至少一个实施例中，处理逻辑可响应于确定块满足第二擦除操作而制止执行第二擦除操作，例如，处理逻辑可等待并且在过了第一持续时间之后返回到操作415以执行擦除检测操作，直到接收到编程命令为止。

在操作430处，接收到在块处执行编程操作的命令。举例来说，处理逻辑在执行第二擦除操作之后接收到在存储器装置的块处执行编程操作的命令。在一个实施例中，处理逻辑响应于接收到所述命令而使得在存储器装置的块处执行编程操作。在至少一个实施例中，处理逻辑可在使得执行第二擦除操作与使得在存储器装置的块处执行编程操作之间定期(例如，在过了第一持续时间之后，在擦除检测操作之间过了特定时间段之后，在前一擦除检测操作之后随机地，等等)执行擦除检测操作。

图5说明计算机系统500的实例机器，可执行所述计算机系统500内的用于致使所述机器执行本文中所论述的方法中的任一种或多种方法的指令集。在一些实施例中，计算机系统500可对应于主机系统(例如，图1的主机系统120)，其包含、耦合到或利用存储器子系统(例如，图1的存储器子系统110)或可用于执行控制器的操作(例如，以执行操作系统从而执行对应于图1的擦除管理组件113的操作)。在至少一个实施例中，擦除管理组件113被配置成对块执行包含至少预编程电压、第一擦除电压和擦除验证电压的第一擦除操作。在一些实施例中，擦除管理组件113可在执行第一擦除操作之后等待编程命令时定期执行擦除检测操作。在至少一个实施例中，擦除管理组件113可在块未能满足擦除检测操作的情况下执行第二擦除操作。在这类实施例中，第二擦除操作包含第二擦除电压和擦除验证电压，例如擦除管理组件113可制止在第二擦除操作中施加预编程电压。在至少一个实施例中，第二擦除电压的量值小于第一擦除电压的量值。在替代性实施例中，机器可连接(例如联网)到LAN、内联网、外联网和/或因特网中的其它机器。机器可作为对等(或分布式)网络环境中的对等机器或作为云计算基础设施或环境中的服务器或客户端机器而以客户端-服务器网络环境中的服务器或客户端机器的容量进行操作。

所述机器可以是个人计算机(PC)、平板PC、机顶盒(STB)、个人数字助理(PDA)、蜂窝式电话、网络器具、服务器、网络路由器、交换机或桥接器，或能够执行(依序或以其它方式)指定将由所述机器采取的动作的指令集的任何机器。另外，尽管说明单个机器，但还应认为术语“机器”包含机器的任何集合，所述集合单独地或共同地执行一(或多)个指令集以执行本文中所论述的方法中的任何一或多种。

实例计算机系统500包含处理装置502、主存储器504(例如，只读存储器(ROM)、闪存存储器、动态随机存取存储器(DRAM)例如同步DRAM(SDRAM)或RDRAM等)、静态存储器506(例如，快闪存储器、静态随机存取存储器(SRAM)等)，以及数据存储系统518，其经由总线530彼此通信。

处理装置502表示一或多个通用处理装置，例如微处理器、中央处理单元等。更特定来说，处理装置可以是复杂指令集计算(CISC)微处理器、精简指令集计算(RISC)微处理器、超长指令字(VLIW)微处理器或实施其它指令集的处理器，或实施指令集的组合的处理器。处理装置502也可以是一或多个专用处理装置，例如专用集成电路(ASIC)、现场可编程门阵列(FPGA)、数字信号处理器(DSP)、网络处理器或类似物。处理装置502被配置成执行指令526以用于执行本文中所论述的操作和步骤。计算机系统500可另外包含网络接口装置508以在网络520上通信。

数据存储系统518可包含机器可读存储媒体524(也称为计算机可读媒体)，其上存储有一或多个指令集526或体现本文中所描述的方法或功能中的任一或多种的软件。指令526还可在由计算机系统500执行期间完全或至少部分地驻存在主存储器504内和/或处理装置502内，主存储器504和处理装置502也构成机器可读存储媒体。机器可读存储媒体524、数据存储系统518和/或主存储器404可对应于图1的存储器子系统110。

在一个实施例中，指令526包含用以实施对应于擦除管理组件113的功能性以执行用于处理装置502的编程操作的指令。虽然机器可读存储媒体524在实例实施例中展示为单个媒体，但术语“机器可读存储媒体”应被认为包含存储一或多个指令集的单个媒体或多个媒体。术语“机器可读存储媒体”还应被认为包含能够存储或编码供机器执行的指令集合且致使机器执行本公开的方法中的任何一种或多种的任何媒体。术语“机器可读存储媒体”因此应被视为包含但不限于固态存储器、光学媒体和磁性媒体。

已在针对计算机存储器内的数据位的操作的算法和符号表示方面呈现了先前详细描述的一些部分。这些算法描述和表示是数据处理领域的技术人员用以将其工作的主旨最有效地传达给所属领域的其他技术人员的方式。在本文中，且一般将算法构想为产生所要结果的操作的自洽序列。操作是要求对物理量进行物理操纵的操作。通常(但未必)，这些量采用能够存储、组合、比较以及以其它方式操纵的电或磁信号的形式。已经证实，主要出于常用的原因，将这些信号称为位、值、元素、符号、字符、项、编号等等有时是便利的。

然而，应牢记，所有这些和类似术语将与适当物理量相关联，且仅仅为应用于这些量的便利标记。本公开可以指操控和变换计算机系统的寄存器和存储器内的表示为物理(电子)数量的数据为计算机系统存储器或寄存器或其它这类信息存储系统内的类似地表示为物理量的其它数据的计算机系统或类似电子计算装置的动作和过程。

本公开还涉及用于执行本文中的操作的设备。这一设备可以出于所需目的而专门构造，或其可包含通过存储在计算机中的计算机程序选择性地激活或重新配置的通用计算机。此类计算机程序可存储在计算机可读存储媒体中，如但不限于任何类型的盘(包含软盘、光盘、CD-ROM和磁性光盘)、只读存储器(ROM)、随机存取存储器(RAM)、EPROM、EEPROM、磁卡或光卡或适合于存储电子指令的任何类型的媒体，其各自耦合到计算机系统总线。

本文中呈现的算法和显示器在本质上并不与任何特定计算机或其它设备相关。各种通用系统可以与根据本文中的教示的程序一起使用，或可以证明构造用以执行所述方法更加专用的设备是方便的。将如下文描述中所阐述的那样来呈现各种这些系统的结构。另外，未参考任何特定编程语言来描述本公开。应了解，可使用各种编程语言来实施如本文中所描述的本公开的教示内容。

本公开可提供为计算机程序产品或软件，其可包含在其上储存有可用以编程计算机系统(或其它电子装置)以执行根据本公开的过程的指令的机器可读媒体。机器可读媒体包含用于以机器(例如，计算机)可读的形式存储信息的任何机构。在一些实施例中，机器可读(例如计算机可读)媒体包含机器(例如计算机)可读存储媒体，例如只读存储器(“ROM”)、随机存取存储器(“RAM”)、磁盘存储媒体、光学存储媒体、闪存存储器组件等。

在前述说明书中，本公开的实施例已经参照其特定实例实施例进行描述。将显而易见的是，可在不脱离如所附权利要求书中阐述的本公开的实施例的更广精神和范围的情况下对本公开进行各种修改。因此，应在说明性意义上而非限制性意义上看待说明书及图式。

Claims (20)

1.一种系统，其包括：

存储器装置；和

处理装置，其以操作方式与所述存储器装置耦合以执行包括以下操作的操作：

使得在所述存储器装置的块处执行第一擦除操作，其中所述第一擦除操作使得预编程电压和具有第一量值的第一擦除电压施加到所述块；

使得在所述存储器装置的所述块处执行擦除检测操作；

响应于使得执行所述擦除检测操作而确定所述块未能满足所述擦除检测操作；和

响应于确定所述块未通过所述擦除检测操作而使得在所述存储器装置的所述块处执行第二擦除操作，其中所述第二擦除操作使得具有第二量值的第二擦除电压施加到所述块。

2.根据权利要求1所述的系统，其中所述第一擦除电压的所述第一量值大于所述第二擦除电压的所述第二量值。

3.根据权利要求1所述的系统，其中在第一持续时间内施加所述第一擦除电压且在第二持续时间内施加所述第二擦除电压，且其中所述第一持续时间大于所述第二持续时间。

4.根据权利要求1所述的系统，其中所述处理装置将另外执行包括以下操作的操作：

使得在所述擦除检测操作期间施加读取电压；和

确定所述块的一或多个字线超过所述读取电压，其中所述处理装置将响应于确定所述块的所述一或多个字线超过所述读取电压而确定所述块未通过所述擦除检测操作。

5.根据权利要求1所述的系统，其中所述处理装置将另外执行包括以下操作的操作：

响应于使得执行所述第二擦除操作而使得在所述块处执行第二擦除检测操作；

响应于使得执行所述第二擦除检测操作而确定所述块满足所述第二擦除检测操作；和

响应于确定所述块满足所述第二擦除检测操作而制止执行所述第二擦除操作。

6.根据权利要求1所述的系统，其中所述处理装置将另外执行包括以下操作的操作：

在执行所述第二擦除操作之后接收到在所述存储器装置的所述块处执行编程操作的命令；和

响应于接收到所述命令而使得在所述存储器装置的所述块处执行编程操作。

7.根据权利要求6所述的系统，其中所述处理装置将在使得执行所述第二擦除操作与使得在所述存储器装置的所述块处执行所述编程操作之间定期执行所述擦除检测操作。

8.根据权利要求1所述的系统，其中所述处理装置将另外执行包括以下操作的操作：

接收擦除所述存储器装置的所述块的命令，其中所述处理装置将响应于接收到所述命令而使得执行所述第一擦除操作。

9.一种方法，其包括：

使得在存储器装置的块处执行第一擦除操作，其中所述第一擦除操作使得预编程电压和具有第一量值的第一擦除电压施加到所述块；

使得在所述存储器装置的所述块处执行擦除检测操作；

响应于使得执行所述擦除检测操作而确定所述块未能满足所述擦除检测操作；和

响应于确定所述块未通过所述擦除检测操作而使得在所述存储器装置的所述块处执行第二擦除操作，其中所述第二擦除操作使得具有第二量值的第二擦除电压施加到所述块。

10.根据权利要求9所述的方法，其中所述第一擦除电压的所述第一量值大于所述第二擦除电压的所述第二量值。

11.根据权利要求9所述的方法，其中在第一持续时间内施加所述第一擦除电压且在第二持续时间内施加所述第二擦除电压，且其中所述第一持续时间大于所述第二持续时间。

12.根据权利要求9所述的方法，其另外包括：

使得在所述擦除检测操作期间施加读取电压；和

确定所述块的一或多个字线无法满足所述读取电压，确定所述块未通过所述擦除检测操作是响应于确定所述块的所述一或多个字线无法满足所述读取电压。

13.根据权利要求9所述的方法，其另外包括：

响应于使得执行所述第二擦除操作而使得在所述块处执行第二擦除检测操作；

响应于使得执行所述第二擦除检测操作而确定所述块满足所述第二擦除检测操作；和

响应于确定所述块满足所述第二擦除检测操作而制止执行所述第二擦除操作。

14.根据权利要求9所述的方法，其另外包括：

在执行所述第二擦除操作之后接收到在所述存储器装置的所述块处执行编程操作的命令；和

响应于接收到所述命令而使得在所述存储器装置的所述块处执行编程操作。

15.根据权利要求14所述的方法，其中在使得执行所述第二擦除操作与使得在所述存储器装置的所述块处执行所述编程操作之间定期执行所述擦除检测操作。

16.根据权利要求9所述的方法，其另外包括：

接收擦除所述存储器装置的所述块的命令；和

响应于接收到所述命令而使得执行所述第一擦除操作。

17.一种存储器装置，其包括：

存储器装置；和

处理装置，其以操作方式与所述存储器装置耦合以执行包括以下操作的操作：

在第一擦除操作之后使得在所述存储器装置的块处执行擦除检测操作，其中所述第一擦除操作使得三个或更多个电压施加到所述块；

响应于进行所述擦除检测操作而确定所述块未能满足所述擦除检测操作；和

响应于确定所述块未通过所述擦除检测操作而使得在所述存储器装置的所述块处执行第二擦除操作，其中所述第二擦除操作使得两个电压施加到所述块。

18.根据权利要求17所述的存储器装置，其中：

其中所述第一擦除操作的所述三个或更多个电压包括至少预编程电压、具有第一量值的第一擦除电压和擦除验证电压；且

其中所述第二擦除操作的所述两个电压包括具有第二量值的第二擦除电压和所述擦除验证电压，其中所述第一量值大于所述第二量值。

19.根据权利要求18所述的存储器装置，其中在第一持续时间内施加所述第一擦除电压且在第二持续时间内施加所述第二擦除电压，其中所述第一持续时间大于所述第二持续时间。

20.根据权利要求17所述的存储器装置，其中所述处理装置将另外执行包括以下操作的操作：

响应于使得执行所述第二擦除操作而使得在所述块处执行第二擦除检测操作；

响应于使得执行所述第二擦除检测操作而确定所述块满足所述第二擦除检测操作；和

响应于确定所述块满足所述第二擦除检测操作而制止执行所述第二擦除操作。