CN116547758A - 存储器器件、存储器系统及其读取操作方法 - Google Patents

存储器器件、存储器系统及其读取操作方法 Download PDF

Info

Publication number
CN116547758A
CN116547758A CN202280003066.9A CN202280003066A CN116547758A CN 116547758 A CN116547758 A CN 116547758A CN 202280003066 A CN202280003066 A CN 202280003066A CN 116547758 A CN116547758 A CN 116547758A
Authority
CN
China
Prior art keywords
voltage
word line
read
read operation
pass voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202280003066.9A
Other languages
English (en)
Inventor
刘红涛
靳磊
赵向南
黄莹
关蕾
闵园园
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yangtze Memory Technologies Co Ltd
Original Assignee
Yangtze Memory Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from CN202111459999.2A external-priority patent/CN114420185A/zh
Application filed by Yangtze Memory Technologies Co Ltd filed Critical Yangtze Memory Technologies Co Ltd
Publication of CN116547758A publication Critical patent/CN116547758A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/022—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in I/O circuitry
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G11C11/4085—Word line control circuits, e.g. word line drivers, - boosters, - pull-up, - pull-down, - precharge
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G11C16/3427—Circuits or methods to prevent or reduce disturbance of the state of a memory cell when neighbouring cells are read or written
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/52—Protection of memory contents; Detection of errors in memory contents
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/32—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C2029/1202—Word line control
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/021—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in voltage or current generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Read Only Memory (AREA)

Abstract

在确定对多个存储单元中的一个存储单元的第一读取操作已经失败之后，开始对存储单元的第二读取操作。在第二读取操作中，第二通过电压被施加到第一未选定字线，并且第一通过电压被施加到第二未选定字线。第一未选定字线包括邻近于选定字线的一个或多个字线，并且第二未选定字线包括剩余的未选定字线。选定字线对应于要被读取的存储单元。第一通过电压包括在第一读取操作中被施加到第一未选定字线的电压。第二通过电压高于第一通过电压。

Description

存储器器件、存储器系统及其读取操作方法
相关申请的交叉引用
本申请要求享有2021年12月2日提交的中国申请号202111459999.2的优先权权益，通过引用以其全文并入本文。
技术领域
本公开内容涉及存储器器件、存储器系统及其读取操作方法。
背景技术
随着技术进步，高密度存储单元已经被结合到半导体存储器器件中，以减小总器件尺寸以及提高数据存储能力。然而，集成密度的提高也可能导致存储单元之间耦合的增加，并且由于耦合，在读取选定存储单元时，可能易于发生失败。该问题被称为“读取干扰”。
发明内容
在本公开内容的一个方面中，提供了存储器器件，该存储器器件可以包括多个存储单元以及被耦合到所述多个存储单元的外围电路。外围电路可以被配置为：在确定对多个存储单元中的一个存储单元的第一读取操作已经失败之后，开始对存储单元的第二读取操作。在第二读取操作中，外围电路可以被配置为：向第一未选定字线施加第二通过电压，以及向第二未选定字线施加第一通过电压。第一未选定字线可以包括邻近于选定字线的一个或多个字线，并且第二未选定字线可以包括剩余的未选定字线。选定字线可以对应于要被读取的存储单元。第一通过电压可以包括在第一读取操作中被施加到第一未选定字线的电压。第二通过电压可以高于第一通过电压。
在一些实施方式中，在第一读取操作中，外围电路可以被配置为向第一未选定字线和第二未选定字线施加第一通过电压。
在一些实施方式中，外围电路还可以被配置为：在第二读取操作中，向选定字线施加第二读取电压。第二读取电压可以不同于在第一读取操作中被施加到选定字线的第一读取电压。
在一些实施方式中，外围电路还可以被配置为：在确定第二读取操作已经失败之后，开始对存储单元的第三读取操作。在第三读取操作中，外围电路可以被配置为：向第一未选定字线施加第三通过电压，以及向第二未选定字线施加第一通过电压。第三通过电压可以高于第二通过电压。
在一些实施方式中，外围电路还可以被配置为：在确定第N读取操作已经失败之后，开始对存储单元的第N+1读取操作。N可以是正整数且大于2。在第N+1读取操作中，外围电路可以被配置为：向第一未选定字线施加第N+1通过电压，以及向第二未选定字线施加第一通过电压。在第N读取操作中，第N通过电压被施加到第一未选定字线。第N+1通过电压可以高于第N通过电压、第一通过电压和第二通过电压中的每个。
在一些实施方式中，外围电路还可以被配置为：在确定第二读取操作已经失败之后，开始对存储单元的第三读取操作。在第三读取操作中，外围电路可以被配置为向选定字线施加第三读取电压。第三读取电压可以不同于第一读取电压和第二读取电压中的每个。
在一些实施方式中，外围电路还可以被配置为：在确定第二读取操作已经失败之后，开始对存储单元的第三读取操作。在第三读取操作中，外围电路可以被配置为：向第一未选定字线施加第二通过电压，向第二未选定字线施加第一通过电压，向选定字线施加第三读取电压。第三读取电压可以不同于第一读取电压和第二读取电压中的每个。
在一些实施方式中，外围电路还可以被配置为：响应于第一读取操作的错误位计数大于或等于阈值数量(threshold number)，确定第一读取操作已经失败。
在一些实施方式中，选定字线可以包括选定字线WLn，以及第一未选定字线可以包括邻近于选定字线WLn的未选定字线WLn+1和WLn-1。N可以包括整数。
在一些实施方式中，外围电路还可以被配置为进行以下各项中的至少一项：查询第一电压配置表以检索与被施加的读取操作的数量(a number of applied readoperations)相对应的通过电压，或查询第二电压配置表以检索与被施加的读取操作的数量相对应的读取电压。第一电压配置表可以被配置为存储多个通过电压与被施加的读取操作的数量之间的第一对应关系，并且通过电压可以被施加到第一未选定字线。第二电压配置表可以被配置为存储多个读取电压与被施加的读取操作的数量之间的第二对应关系，并且读取电压可以被施加到选定字线。
在一些实施方式中，外围电路可以包括控制逻辑单元、电压发生器、以及字线驱动器。控制逻辑单元可以被配置为：在确定对存储单元的第一读取操作已经失败之后，生成命令信号。电压发生器可以被配置为：响应于命令信号，生成第一通过电压和第二通过电压。字线驱动器可以被配置为：向第一未选定字线施加第二通过电压，以及向第二未选定字线施加第一通过电压。
在一些实施方式中，存储器器件可以是三维(3D)NAND存储器器件。
在本公开内容的另一方面中，提供了存储器系统。存储器系统可以包括一个或多个存储器器件、以及存储器控制器，该存储器控制器被耦合到一个或多个存储器器件并被配置为生成对一个或多个存储器器件中的一个存储器器件的读取指令信号。一个或多个存储器器件中的每个可以包括多个存储单元以及被耦合到所述多个存储单元的外围电路。在从存储器控制器接收到读取指令信号之后，相应的存储器器件的外围电路可以被配置为：在确定对多个存储单元中的一个存储单元的第一读取操作已经失败之后，开始对存储单元的第二读取操作。在第二读取操作中，外围电路可以被配置为：向第一未选定字线施加第二通过电压，以及向第二未选定字线施加第一通过电压。第一未选定字线可以包括邻近于选定字线的一个或多个字线，并且第二未选定字线可以包括剩余的未选定字线。选定字线可以对应于要被读取的存储单元。第一通过电压可以包括在第一读取操作中被施加到第一未选定字线的电压，并且第二通过电压可以高于第一通过电压。
在一些实施方式中，在第一读取操作中，外围电路可以被配置为向第一未选定字线以及向第二未选定字线施加第一通过电压。
在一些实施方式中，外围电路还可以被配置为：在确定第N读取操作已经失败之后，开始对存储单元的第N+1读取操作。N可以是正整数且大于0。在第N+1读取操作中，外围电路可以被配置为：向第一未选定字线施加第N+1通过电压，以及向第二未选定字线施加第一通过电压。在第N读取操作中，第N通过电压被施加到第一未选定字线。第N+1通过电压可以高于第N通过电压。
在一些实施方式中，外围电路还可以被配置为：在确定第二读取操作已经失败之后，开始对存储单元的第三读取操作。在第三读取操作中，外围电路可以被配置为向选定字线施加第三读取电压。第三读取电压可以不同于第一读取电压和第二读取电压。第一读取电压可以包括在第一读取操作中被施加到选定字线的第一电压，并且第二读取电压可以包括在第二读取操作中被施加到选定字线的第二电压。
在一些实施方式中，外围电路还可以被配置为：响应于第一读取操作的错误位计数大于或等于阈值数量，确定第一读取操作已经失败。
在一些实施方式中，选定字线可以包括选定字线WLn，并且第一未选定字线可以包括邻近于选定字线WLn的未选定字线WLn+1和WLn-1。N可以包括整数。
在一些实施方式中，外围电路还可以被配置为进行以下各项中的至少一项：查询第一电压配置表以检索与被施加的读取操作的数量相对应的通过电压，或查询第二电压配置表以检索与被施加的读取操作的数量相对应的读取电压。第一电压配置表可以被配置为存储多个通过电压与被施加的读取操作的数量之间的第一对应关系，并且通过电压可以被施加到第一未选定字线。第二电压配置表可以被配置为存储多个读取电压与被施加的读取操作的数量之间的第二对应关系，并且读取电压可以被施加到选定字线。
在一些实施方式中，外围电路可以包括控制逻辑单元、电压发生器、以及字线驱动器。控制逻辑单元可以被配置为：在确定对存储单元的第一读取操作已经失败之后，生成命令信号。电压发生器可以被配置为：响应于命令信号，生成第一通过电压和第二通过电压。字线驱动器可以被配置为：向第一未选定字线施加第二通过电压，以及向第二未选定字线施加第一通过电压。
在一些实施方式中，存储器系统还可以包括主机，该主机被配置为：向存储器控制器发送命令以生成读取指令信号，并且从存储器器件接收读取数据。
在一些实施方式中，存储器器件可以是三维(3D)NAND存储器器件。
在本公开内容的又一方面中，提供了用于对可以包括多个存储单元的存储器器件进行读取操作的方法。方法可以包括：在确定对多个存储单元中的一个存储单元的第一读取操作已经失败之后，开始对存储单元的第二读取操作。在第二读取操作中，第二通过电压可以被施加到第一未选定字线，并且第一通过电压可以被施加到第二未选定字线。第一未选定字线可以包括邻近于选定字线的一个或多个字线，并且第二未选定字线可以包括剩余的未选定字线。选定字线可以对应于要被读取的存储单元。第一通过电压可以包括在第一读取操作中被施加到第一未选定字线的电压，并且第二通过电压可以高于第一通过电压。
在一些实施方式中，在第一读取操作中，第一通过电压可以被施加到第一未选定字线和第二未选定字线。
在一些实施方式中，在第二读取操作中，第二读取电压可以被施加到选定字线。第二读取电压可以不同于在第一读取操作中被施加到选定字线的第一读取电压。
在一些实施方式中，在确定第二读取操作已经失败之后，可以开始对存储单元的第三读取操作。在第三读取操作中，第三通过电压可以被施加到第一未选定字线，并且第一通过电压可以被施加到第二未选定字线。第三通过电压可以高于第一通过电压和第二通过电压中的每个。
在一些实施方式中，在确定第N读取操作已经失败之后，可以开始对存储单元的第N+1读取操作。N可以是正整数且大于2。在第N+1读取操作中，第N+1通过电压可以被施加到第一未选定字线，并且第一通过电压可以被施加到第二未选定字线。在第N读取操作中，第N通过电压被施加到第一未选定字线。第N+1通过电压可以高于第N通过电压、第一通过电压和第二通过电压中的每个。
在一些实施方式中，在确定第二读取操作已经失败之后，可以开始对存储单元的第三读取操作。在第三读取操作中，第三读取电压可以被施加到选定字线。第三读取电压可以不同于第一读取电压和第二读取电压中的每个。
在一些实施方式中，在确定第二读取操作已经失败之后，可以开始对存储单元的第三读取操作。在第三读取操作中，第二通过电压可以被施加到第一未选定字线，第一通过电压可以被施加到第二未选定字线，并且第三读取电压可以被施加到选定字线。第三读取电压可以不同于第一读取电压和第二读取电压中的每个。
在一些实施方式中，响应于第一读取操作的错误位计数大于或等于阈值数量，可以确定第一读取操作已经失败。
在一些实施方式中，选定字线可以包括选定字线WLn，并且第一未选定字线可以包括邻近于选定字线WLn的未选定字线WLn+1和WLn-1。N可以包括整数。
在一些实施方式中，外围电路还可以被配置为进行以下各项中的至少一项：查询第一电压配置表以检索与被施加的读取操作的数量相对应的通过电压，或查询第二电压配置表以检索与被施加的读取操作的数量相对应的读取电压。第一电压配置表可以被配置为存储多个通过电压与被施加的读取操作的数量之间的第一对应关系，并且通过电压可以被施加到第一未选定字线。第二电压配置表可以被配置为存储多个读取电压与被施加的读取操作的数量之间的第二对应关系，并且读取电压可以被施加到选定字线。
在一些实施方式中，在确定第一读取操作已经失败之后，可以生成命令信号。响应于命令信号，可以生成第一通过电压和第二通过电压。第二通过电压可以被施加到第一未选定字线，并且第一通过电压可以被施加到第二未选定字线。
在一些实施方式中，存储器器件可以是三维(3D)NAND存储器器件。
附图说明
并入本文并且形成说明书的一部分的附图示出了本公开内容的方面，并且与说明书一起进一步用于解释本公开内容的原理并且使得相关领域技术人员能够实现和使用本公开内容。
图1部分地示出了NAND存储器器件的示意图。
图2示出了示意图，该示意图示出基于图1中的NAND存储器器件的读取操作中的示例性电压方案。
图3示出了示意图，该示意图示出在读取操作期间与沟道孔(CH)相对应的沟道电势。
图4示出了根据本公开内容的一些实施方式的具有存储系统(storage system)的示例性存储器系统(memroy system)的框图。
图5A示出了根据本公开内容的一些实施方式的具有存储器器件的示例性存储卡的图示。
图5B示出了根据本公开内容的一些实施方式的具有多个存储器器件的示例性固态驱动器(SSD)的图示。
图6示出了根据本公开内容的一些实施方式的包括外围电路和存储单元阵列的示例性存储器器件的示意图。
图7示出了根据本公开内容的一些实施方式的包括存储单元阵列和外围电路的示例性存储器器件的框图。
图8示出了示意图，该示意图示出根据本公开内容的一些实施方式的读取操作中的另一示例性电压方案。
图9示出了根据本公开内容的一些实施方式的示例性读取操作方法的流程图。
图10示出了示意图，该示意图示出导致失败位计数的最低状态的阈值电压分布的漂移。
图11示出了根据本公开内容的一些实施方式的另一示例性读取操作方法的流程图。
图12示出了根据本公开内容的一些实施方式的又一示例性读取操作方法的流程图。
将参照附图来描述本公开内容。
具体实施方式
尽管讨论了具体的配置和布置，但是应该理解的是，这仅仅是为了说明的目的而进行的。因此，在不脱离本公开内容的范围的情况下，可以使用其它配置和布置。而且，本公开内容可以用在各种其它应用中。本公开内容中所描述的功能和结构特征可以相互之间以及以附图中未明确示出的方式组合、调整及改进，使得这些组合、调整和改进在本公开内容的范围之内。
通常，可以至少部分地从上下文中的用法理解术语。例如，至少部分地取决于上下文，如本文所使用的术语“一个或多个”可以用于以单数意义描述任何特征、结构或特性，或者可以用于以复数意义描述特征、结构或特性的组合。类似地，至少部分地取决于上下文，诸如“一(a)”、“一个(an)”或“该(the)”之类的术语同样可以被理解为传达单数用法或者传达复数用法。另外，术语“基于”可以被理解为不一定旨在传达排他性的因素集合，而是可以允许存在不一定明确地描述的额外因素，这同样至少部分地取决于上下文。此外，术语“耦合”、“耦合到”或“耦合在……之间”可以被理解为并不一定旨在“物理地连接或附接”，即，直接附接，还可以被解释为通过中间部件的间接连接。
此外，术语“垂直”和“水平”仅可用于便于描述。这些方向可以是相对于预定义的坐标系或特定的方向(例如，图纸的布局)的。可以理解的是，这些方向不是绝对的，并且仅被提供用于参考。
消耗较少功率、具有轻重量并产生可靠性能的非易失性存储器产品(例如三维(3D)NAND存储器器件)在相关领域中得到广泛使用。然而，随着存储单元的尺寸持续减小，“读取干扰”的问题变得更加明显并且是降低存储器器件可靠性的因素。如所注意到的，对一行存储单元的读取操作可以影响同一块的不同行中的未读取存储单元的阈值电压。结果，此种干扰可以使这些未读取存储单元的阈值电压漂移，并且最终致使这些附近的存储单元的数值改变到不同的逻辑状态，导致读取错误。
图1部分地示出了NAND存储器器件的示意图。为了便于描述，图1仅示出了NAND存储器器件的一部分。如图1中所示，存储单元阵列100可以包括串选择线SSL、多个字线WL、以及接地选择线GSL，其中，多个字线可以包括顶部虚设字线TDWL、底部虚设字线BDWL、以及包括选定字线和未选定字线的主字线。为便于描述，这些字线相对于选定字线进行编号。尽管未示出，在一些实例中，NAND存储器器件还可以包括主字线之间的一个或多个中间虚设字线(例如，叠层间插塞(inter-deck plug,IDP)虚设字线)。在图1中未示出的其它实施方式中，多个字线可以包括多个顶部虚设字线TDWL、多个底部虚设字线BDWL、主字线、以及主字线之间的多个中间虚设字线。还可以理解的是存储单元阵列100还可以包括图1中未示出的、被配置为将至少一部分存储单元耦合起来的其它电气线(例如，源极线)。
图2示出了示意图，该示意图示出在基于图1中的NAND存储器器件的读取操作中的示例性电压方案。如图2中所示，在读取操作中，第一电压V1可以被施加到串选择线SSL和接地选择线GSL。第二电压V2可以被施加到虚设字线DWL，并且第三电压V3可以被施加到未选定字线。为了进行读取操作，读取电压Vread可以被施加到与要读取的存储单元相对应的选定字线。第一电压、第二电压和第三电压中的每个可以是存储单元阵列100中的存储单元的开启电压(高于阈值电压；或称为“通过电压Vpass”)。在一些实例中，这些电压可以是完全相同的，即，V1＝V2＝V3＝Vpass。此外，被施加到字线的通过电压Vpass可以高于相同字线中的存储单元的最大阈值电压，而读取电压Vread可以低于通过电压Vpass。
图3示出了示意图，该示意图示出在读取操作期间与沟道孔(CH)相对应的沟道电势。如图3中所示，通过将通过电压(或称为“开启电压”)施加到未选定字线以及将读取电压施加到选定字线，与选定字线相对应的沟道区中的沟道电势被适当地反转。然而，由于读取电压Vread低于通过电压Vpass，与邻近于选定字线WLn的两个单元间区域(例如，区域A和区域B)相对应的沟道电势小于图3中实线曲线所描绘的与其它单元间区域(例如，区域C和区域D)相对应的沟道电势，其中，WLn中的n是指数并且包括整数(例如-2、-1、0、1和2)。因此，由于邻近于选定字线的单元间区域中(例如，在区域A和区域B中)更低的沟道电势，读取操作中可能发生更多的读取干扰。
鉴于读取干扰问题，本公开内容提供了将在读取操作期间被应用于存储器器件或存储器系统的各种读取操作方案。因此，与邻近于选定字线的两个单元间区域相对应的低沟道电势能够被增强，阈值电压漂移能够被降低，并且读取错误率能够被改善。
图4示出了根据本公开内容的一些实施方式的具有存储系统401的示例性存储器系统400的框图。存储器系统400可以是移动电话、台式计算机、膝上型计算机、平板电脑、车载计算机、游戏控制器、打印机、定位装置、可穿戴电子装置、智能传感器、虚拟现实(VR)装置、增强现实(AR)装置、或其中具有存储设备(storage)的任何其它合适的电子装置。如图4中所示，存储器系统400可以包括主机402、以及具有一个或多个存储器器件404和存储器控制器406的存储系统401。主机402可以是电子装置的处理器(例如，中央处理器(CPU))、或片上系统(SoC)(例如，应用处理器(AP))。在一些实施方式中，主机402可以被配置为向存储器器件404发送数据或从存储器器件404接收数据。在一些实施方式中，主机402可以是用户逻辑单元或用户接口，使得用户可以向主机提供指令以及向存储器器件或存储器阵列发送指令。
存储器器件404可以是本公开内容中所公开的任何存储器器件。如下文中详细公开的，根据一些实施方式，存储器器件404(例如，NAND闪存存储器器件、或动态随机存取存储器(DRAM)、相变随机存取存储器(PCRAM))可以包括时钟输入、命令总线、数据总线、控制逻辑单元、地址寄存器、行解码器/字线驱动器、具有存储单元的存储单元阵列、电压发生器、页缓冲器/感测放大器、列解码器/位线驱动器、数据输入/输出(I/O)。
根据一些实施方式，存储器控制器406可以被耦合到存储器器件404和主机402，并且可以被配置为控制存储器器件404。存储器控制器406可以管理被存储在存储器器件404中的数据，以及与主机402通信。在一些实施方式中，存储器控制器406可以被设计成用于在低占空比环境下工作，例如，安全数字(SD)卡、紧致闪存(CF)卡、通用串行总线(USB)闪存驱动器或者在诸如个人计算机、数字相机、移动电话等的电子装置中使用的其他介质。在一些实施方式中，存储器控制器406可以被设计成用于在高占空比环境下工作，例如，固态驱动器(SSD)或嵌入式多媒体卡(eMMC)，其被用作诸如智能电话、平板电脑、膝上型计算机等的移动装置的数据存储设备以及企业存储器阵列。存储器控制器406可以被配置为控制存储器器件404的操作(例如，读取操作、擦除操作和写入操作)。存储器控制器406还可以被配置为管理与被存储在或将要被存储在存储器器件404中的数据有关的各种功能，包括但不限于坏块管理、垃圾收集、逻辑到物理地址转换、损耗均衡等。在一些实施方式中，存储器控制器406还可以被配置为处理与从存储器器件404读取的或写入到存储器器件404的数据有关的纠错码(ECC)。存储器控制器406还可以进行任何其它合适的功能，例如，格式化存储器器件404。存储器控制器406可以根据特定的通信协议与外部装置(例如，主机402)通信。例如，存储器控制器406可以通过各种接口协议(例如，USB协议、MMC协议、外围部件互连(PCI)协议、高速PCI(PCI-E)协议、高级技术附件(ATA)协议、串行ATA协议、并行ATA协议、小型计算机小型接口(SCSI)协议、增强型小型磁盘接口(ESDI)协议、集成驱动电子设备(IDE)协议、火线协议等)中的至少一种与外部装置通信。此外，根据本公开内容的一些实施方式，存储器控制器406还可以被配置为从主机402接收命令，向主机402发送数据以及执行多个功能。
存储器控制器406和一个或多个存储器器件404可以被集成到各种类型的存储设备中，例如被包括在同一封装(例如，通用闪速存储设备(UFS)封装或eMMC封装)中。也就是说，存储器系统400可以被实现及封装到不同类型的终端电子产品中。在如图5A中所示的一个示例中，存储器控制器406和单个的存储器器件404可以被集成到存储卡500中。存储卡500可以包括PC卡(个人计算机存储器卡国际协会，PCMCIA)、CF卡、智能媒体(SM)卡、存储棒、多媒体卡(MMC、RS-MMC、MMCmicro)、SD卡(SD、miniSD、microSD、SDHC)、UFS等。存储卡500还可以包括将存储卡500与主机(例如，图4中的主机402)耦合起来的存储卡连接器502。在图5B中所示的另一示例中，存储器控制器406和多个存储器器件404可以被集成到SSD 501中。SSD 501还可以包括将SSD 501与主机(例如，图4中的主机402)耦合起来的SSD连接器503。在一些实施方式中，SSD 501的存储容量和/或运行速度可以大于存储卡500的存储容量和/或运行速度。
图6示出了根据本公开内容的一些实施方式的包括外围电路601和存储单元阵列602的示例性存储器器件600的示意图。存储器器件600可以包括三维(3D)NAND存储器器件，并且存储单元阵列602可以包括3D NAND存储单元阵列。存储单元阵列602可以包括一个或多个块603，例如，块0、块1、块2、块3、……，等等。如图6中所示，每个块可以包括多个字线WL、位线BL、以及形成在字线WL与位线BL之间的存储单元604。如图6中所示，在一些实例中，字线WL可以包括一个或多个主字线WL、一个或多个顶部虚设字线TDWL、以及一个或多个底部虚设字线BDWL。在其它实例中，字线WL还可以包括主字线之间的一个或多个中间虚设字线。在一些实施方式中，存储单元阵列602可以包括三维(3D)NAND存储单元阵列。
在一些实施方式中，存储单元阵列602可以包括3D NAND存储单元阵列。3D NAND存储单元阵列可以包括半导体衬底、可以包括半导体衬底之上的交错的栅极层和电介质层的存储器堆叠体、以及多个沟道孔(CH)，每个沟道孔垂直延伸穿过存储器堆叠体。可以沿着沟道孔的侧壁形成存储膜。存储膜可以包括阻隔层、隧穿层、存储层、阻挡层等。每个存储单元604可以被形成在存储膜与每个栅极层之间的交叉处中。
如图6中所示，在一些实施方式中，一个块603中的存储单元阵列602可以以存储串606(例如NAND存储串)的阵列的形式被提供。在一些实施方式中，存储串606中的每个可以在衬底(未示出)之上垂直延伸，而且每个存储串可以包括被串联耦合且垂直堆叠的多个存储单元604。每个存储单元604可以保持连续的模拟值，例如电气电压或电子电荷，这取决于被捕获到存储单元604的区域中的电子的数量。每个存储单元604可以是具有浮栅晶体管的浮置型存储单元或具有电荷捕获晶体管的电荷捕获型存储单元。
在一些实施方式中，每个存储单元604可以是具有两个可能的存储状态并且因此能够存储一位数据的单级单元(SLC)。例如，第一存储状态“0”可以对应于第一电压范围，并且第二存储状态“1”可以对应于第二电压范围。在一些实施方式中，每个存储单元604可以是能够在多于四个存储状态下存储多于单个位数据的多级单元(MLC)。例如，MLC可以每单元存储两个位，每单元存储三个位(也称为三级单元，TLC)，或每单元存储四个位(也称为四级单元，QLC)。每个MLC可以被编程以实现一系列可能的标称存储值。在一个示例中，如果每个MLC存储两个位的数据，则MLC可以被编程以通过将三个可能的标称存储值中的一个写入到存储单元来从擦除状态实现三个可能的编程级中的一个。第四标称存储值可用于擦除状态。
如图6中所示，每个存储串606可以包括源极端处的源极选择栅极(SSG)晶体管608以及漏极端处的漏极选择栅极(DSG)晶体管610。SSG晶体管608和DSG晶体管610可以被配置为在读取操作和编程操作期间激活选定存储串606(存储器阵列的列)。在一些实施方式中，同一块603中的每个存储串606的源极可以通过一个源极线SL(即，公共SL)被耦合。换言之，一个块中的所有存储串606可以共同地拥有阵列公共源极(ACS)。
如图6中所示，SSG晶体管608可以通过接地选择线GSL被耦合。根据一些实施方式，每个存储串606的DSG晶体管610可以在一个端子处被耦合到相应的位线BL，数据可以经由输出总线从该位线BL中被读取或编程。在一些实施方式中，通过选择电压(即，通过电压；例如，高于DSG晶体管610的阈值电压)或通过将取消选择电压(例如，0V)经一个或多个串选择线SSL施加到相应的DSG晶体管610和/或通过将选择电压(即，通过电压；例如，高于SSG晶体管608的阈值电压)或取消选择电压(例如，0V)经一个或多个接地选择线GSL施加到相应的SSG晶体管608来被取消选择，存储串606可以被选择或取消选择。
如所述，存储单元604可以被组织成多个块603。块603中的每个可以具有公共源极线SL。在一些实施方式中，每个块603可以是用于擦除操作的基础数据单元。也就是说，同一块603中的所有存储单元604可以同时被擦除。为了擦除选定块中的存储单元604，耦合到选定块的公共源极线可以用擦除电压(Vers)(例如高正电势(例如，20V或更高))偏置。可以理解的是，在其它实施方式中，可以在半块(half-block)水平、四分之一块水平、或影响一个块中任何合适部分的存储单元604的水平进行擦除操作。
一个块603中的相邻存储串606的存储单元604可以通过字线WL耦合，所述字线WL选择哪些行的存储单元604将会被影响(例如，在读取操作和编程操作中)。在一些实施方式中，每个字线WL可以被耦合到一个页612的存储单元604，该页612是用于编程操作和读取操作的基本数据单元。以位为单位的一个页612的大小可以与通过一个字线WL耦合的存储串606的数量相对应。每个字线WL可以包括栅极线，该栅极线被配置为将相应的页612中每个存储单元604的多个控制栅极(栅电极)耦合起来。
图7示出了根据本公开内容的一些实施方式的包括存储单元阵列702和外围电路的示例性存储器器件700的框图。图6中的存储单元阵列602可以是图7中的存储单元阵列702的示例，而图7示出了图6中的外围电路601的一些示例。
返回图6，外围电路601可以通过位线BL、字线WL、源极线SL、串选择线SSL和接地选择线GSL而被耦合到存储单元阵列602。外围电路601可以包括任何合适的电路，所述电路用于通过经位线BL向每个目标存储单元604施加电压信号和/或电流信号以及经位线BL、字线WL、源极线SL、串选择线SSL和接地选择线GSL从每个目标存储单元604感测电压信号和/或电流信号来促进存储单元阵列602的操作。外围电路601可以包括用CMOS技术形成的各种类型的外围电路。例如，图7示出了一些示例性外围电路601，包括页缓冲器704、列解码器/位线驱动器706、行解码器/字线驱动器708、电压发生器710、控制逻辑单元712、高速缓存/寄存器714、接口(I/F)716和数据总线718。应理解的是，在一些示例中，也可以包括附加电路(例如，感测放大器)。
页缓冲器704可以被配置为：根据控制逻辑单元712发出的控制信号，缓冲从存储单元阵列702读取的数据或被编程到存储单元阵列702的数据。在一个示例中，页缓冲器704可以存储要被编程到存储单元阵列702的一个页612(在图6中示出)中的一页编程数据(写入数据)。在另一示例中，页缓冲器704还可以进行编程验证操作，以确保数据已经被适当地编程到被耦合到选定字线的存储单元604中。
行解码器/字线驱动器708可以被配置为由控制逻辑单元712控制，以选择存储单元阵列702的块603以及选定块603的字线WL。行解码器/字线驱动器708还可以被配置为驱动存储单元阵列702。例如，行解码器/字线驱动器708可以使用从电压发生器710生成的电压来驱动被耦合到选定字线的存储单元604。
列解码器/位线驱动器706可以由控制逻辑单元712控制，以通过施加从电压发生器710生成的位线电压来选择一个或多个存储串606(在图6中示出)。例如，列解码器/位线驱动器706可以施加列信号以从页缓冲器704中选择要在读取操作中输出的N位数据的集合。
控制逻辑单元712可以被耦合到每个外围电路601并且被配置为控制外围电路601的操作。高速缓存/寄存器714可以被耦合到控制逻辑单元712并且可以包括用于存储状态信息、命令操作码(OP码)和命令地址的状态寄存器、命令寄存器和地址寄存器，以用于控制每个外围电路601的操作。
接口716可以被耦合到控制逻辑单元712并且被配置为使存储单元阵列702与存储器控制器(在图4中示出)接口连接。在一些实施方式中，接口716可以充当控制缓冲器，以将从存储器控制器和/或主机(在图4中示出)接收的控制命令缓冲并中继到控制逻辑单元712以及将从控制逻辑单元712接收到的状态信息缓冲并中继到存储器控制器和/或主机。接口716还可以经由数据总线718被耦合到页缓冲器704和列解码器/位线驱动器706，并且充当I/O接口和数据缓冲器，以将从存储器控制器和/或主机接收到的编程数据缓冲并中继到页缓冲器704以及将来自页缓冲器704的读取数据缓冲并中继到存储器控制器和/或主机。在一些实施方式中，接口716和数据总线718可以是外围电路601的I/O电路的部分。
电压发生器710可以由控制逻辑单元712控制，以生成字线电压(例如，读取电压、编程电压、通过电压、局部电压和验证电压)、位线电压和其它电压以供应给存储单元阵列702。在一些实施方式中，电压发生器710可以是在不同外围电路601的不同电平处提供电压的电压源的部分(如下文详细地描述的)。与本公开内容的范围一致，在一些实施方式中，例如，由电压发生器710提供给行解码器/字线驱动器708、列解码器/位线驱动器706以及页缓冲器704的电压高于能够足以进行存储操作的某些电平。例如，提供给页缓冲器704中的页缓冲器电路和/或控制逻辑单元712中的逻辑电路的电压可以是，例如，在1.3V与5V之间，诸如，3.3V，并且提供给行解码器/字线驱动器708和/或列解码器/位线驱动器706中的驱动电路的电压可以是，例如，在5V与30V之间。
如上文参照图3所述，由于读取电压Vread低于通过电压Vpass，与邻近于选定字线的两个单元间区域(例如，区域A和区域B)相对应的沟道电势小于与其它单元间区域(例如，区域C和区域D)相对应的沟道电势。为了解决这些和其它问题，本公开内容提供了创造性的电压方案，其中，在读取操作期间，提出了各种操作策略。在一些实施方式中，更高的通过电压可以施加到邻近于选定字线的未选定字线。
图8示出了示意图，该示意图示出根据本公开内容的一些实施方式的读取操作中的另一示例性电压方案。存储器器件可以包括图6中的存储器器件600、图7中的存储器器件700、或任何合适的存储器器件，例如，3D NAND存储器器件。如图8中所示，与图2提供的电压方案不同，通过电压V4可以被施加到邻近于选定字线(例如，WLn)的未选定字线(例如，WLn+1和WLn-1)。在一些实施方式中，电压V4可以高于被施加到其它未选定字线的电压V3。也就是说，V4＞V3。可以理解的是，图8仅仅提供了示意性示例，其中，为了便于描述，对于电压V4，仅考虑邻近于选定字线的两个未选定字线。在其它示例中，提供的电压方案中更高的通过电压V4可以被施加到邻近于选定字线的更多的未选定字线，例如，四个未选定字线，包括Wn-2、Wn-1、Wn+1和Wn+2。
图9示出了根据本公开内容的一些实施方式的示例性读取操作方法900的流程图。如图9中所示，当准备在902处进行对存储单元的读取操作时，读取电压Vread可以被施加到与存储单元相对应的选定字线WLn。方法900还可以进行到904。在904处，通过电压V4可以被施加到邻近于选定字线的未选定字线(例如，WLn+1和WLn-1)，而通过电压V3可以被施加到其它未选定字线。应用到存储器器件的其它参数可以保持不变。在906处，响应于成功的读取操作，对对应于选定字线的存储单元的读取操作可以在910处结束。相反，响应于不成功的读取操作，可以触发读取重试，并且可以在908处开始第二读取操作。
如上所述，在一些示例中，通过电压V4可以高于通过电压V3，即，V4＞V3。也就是说，可以按照图8中提供的电压方案进行图9中的方法900。然而，本公开内容并不局限于此。也就是说，与本公开内容的范围一致，在方法900中，相同的通过电压可以被施加到邻近于或不邻近于选定字线的所有未选定字线。即，V4＝V3。同时，在本公开内容中，术语“成功”和“不成功”可以用于描述基于一个或多个标准，读取操作结果已经通过或已经失败。
在第二读取操作处，读取电压Vread可以被修改，而通过电压V4(与第一读取操作中相同的电压)可以被施加到邻近于选定字线的未选定字线(例如，WLn+1和WLn-1)，并且通过电压V3(与第一读取操作中相同的电压)可以被施加到其它未选定字线。术语“被修改”可以指“被增大”或“被减小”。也就是说，在第二读取操作中，取决于实际要求，读取电压Vread可以被增大或被减小。
在一些实施方式中，如果第二读取操作也已经失败，则可以进行对存储单元的第三读取操作。在第三读取操作处，读取电压Vread可以被进一步修改，而通过电压V4(与第二读取操作中相同的电压)可以被施加到邻近于选定字线的未选定字线(例如，WLn+1和WLn-1)，并且通过电压V3(与第二读取操作中相同的电压)可以被施加到其它未选定字线。在第三读取操作结束时，可以确定读取结果。
在一些实施方式中，当第三读取操作仍然已经失败时，可以重复上述读取过程，直到读取操作通过或被施加到选定字线的读取电压Vread已经被修改并达到预设值。该预设值可以根据实际应用来确定。
应指出，在第一读取操作中，读取窗口一般较宽，并且因此，对读取干扰的容差可能相对较大。也就是说，即使在更低的通过电压被施加到邻近于选定字线的未选定字线并且导致读取干扰时，由于更宽的读取窗口，因此造成的错误位计数可能不明显。结果，在该读取操作处，对读取结果无明显的影响。
相比之下，在第二读取操作中或采用更多读取操作时，读取窗口可以变得更窄。通过增大被施加到未选定字线(例如，Wn+1和Wn-1)的通过电压，与邻近于选定字线的单元间区域相对应的沟道电势可以被增强(如图3中虚线所描绘)，从而减少读取干扰。因此，其可以极大地帮助降低读取结果中的错误位计数。
在一些实施方式中，在第一读取操作中，被施加到邻近于选定字线的未选定字线的通过电压V4可以高于被施加到不邻近于选定字线的未选定字线的电压V3。这可以导致，在选定字线上的读取操作的多次重复之后，最低状态的阈值电压可以漂移至更高的电平，如图10中所示。在图10中，实线可以表示漂移之前最低状态的阈值电压，并且虚线可以表示漂移之后的最低状态的阈值电压。由于阈值电压漂移，不断升高的水平的读取干扰可以影响邻近于选定字线的未选定字线，导致错误位数据。
还应指出，当少量的错误位数据出现在存储器器件中时，存储器器件的错误检查校正(ECC)机制可能仍然能够校正错误位数据。然而，当失败位计数(FBC)超过ECC机制的能力时，读取操作可能会失败。
鉴于以上观察，本公开内容提供了另一读取操作方案。在一些实施方式中，在读取重试操作期间，到选定字线的读取电压可以被修改，并且在第一读取操作中，被施加到所有未选定字线的通过电压可以保持相同。在以下一个或多个读取重试中，被施加到邻近于选定字线的未选定字线的通过电压可以被增大。结果，与邻近于选定字线的单元间区域相对应的沟道电势可以仍然被增强。
图11示出了根据本公开内容的一些实施方式的另一示例性读取操作方法1100的流程图。方法1100可以进行到1102。在1102处，在从存储器控制器406接收到读取指令信号之后，可以开始对存储单元的第一读取操作。在1104处，第一读取电压Vread1可以被施加到选定字线，并且相同的通过电压(第一通过电压)可以被施加到第一未选定字线组和第二未选定字线组两者。图11中这里被施加的第一读取电压Vread1可以与图9中被施加的电压Vread相同或不同。
在进行读取操作的过程中，与包括串选择线SSL、接地选择线GSL和虚设字线的特定字线相对应的特定存储单元不被配置用于存储数据。因此，可以理解的是，术语“未选定字线”不包括这些特定字线。这些未选定字线可以被分成两组，即，第一未选定字线和第二未选定字线。术语“第一未选定字线”可以用于指示邻近于选定字线的一个或多个未选定字线。“第二未选定字线”可用于描述通过排除第一未选定字线和那些特定字线后的剩余或其它未选定字线。
例如，术语“第一未选定字线”可以指邻近于选定字线的两个未选定字线WLn+1和WLn-1。在另一示例中，术语“第一未选定字线”可以指紧邻选定字线的两个未选定字线WLn+1和WLn-1以及不紧邻但接近选定字线的其它两个未选定字线WLn+2和WLn-2。换言之，本文中所用的术语“邻近于”不仅可以描述紧邻选定字线的一个或多个未选定字线，还可能描述接近选定字线的那些未选定字线。这意味着，在又一示例中，术语“第一未选定字线”可能指邻近于选定字线的六个未选定字线WLn+3、WLn+2、WLn+1、WLn-1、WLn-2和WLn-3。可以理解的是，邻近于选定字线的第一未选定字线的所选数量可以取决于与邻近于选定字线的(多个)单元间区域相对应的沟道电势的水平。另一方面，术语“第二未选定字线”可以用于指示其它未选定字线。为了降低图10中所示的阈值电压漂移，在第一读取操作中，相同的通过电压可以被施加到邻近于选定字线的未选定字线以及其它未选定字线。
在1106处，基于第一读取操作的第一读取结果，可以确定对存储单元的第一读取操作是否成功。在一些实施方式中，第一读取结果的错误位计数可以与由存储器错误检测和校正算法定义的最大值相比较。在一个示例中，响应于第一读取结果的错误位计数小于最大值，可以确定第一读取操作在1106处是成功的。在1112处，当第一读取操作成功时，方法1100可以结束对对应于选定字线的存储单元的读取操作。在一些实例中，存储器控制器406还可以指示进行对另一存储单元的读取操作。
相反，响应于第一读取结果的错误位计数大于或等于存储器错误检测和校正算法的最大值，可以确定第一读取操作不成功或已经失败。响应于不成功的读取操作，可以触发通过进行第二读取操作的读取重试。在1108处，在第二读取操作中，第二读取电压Vread2可以被施加到选定字线。在一些实施方式中，第二读取操作中的第二读取电压Vread2可以与第一读取操作中的第一读取电压Vread1不同。也就是说，取决于实际要求，第二读取电压Vread2可以高于或低于第一读取电压Vread1。
如所述，可以理解的是，当有少量的错误位数据出现时，存储器器件的错误检查校正(ECC)机制可能仍然能够校正失败位数据。然而，当失败位计数(FBC)超过ECC机制的能力时，对存储单元的读取操作可以被认为已经失败。出于这一原因，成功的第一读取操作或第一读取操作的通过可以被理解为没有与第一读取操作的读出数据相关联的错误位数据或相对少量的错误位数据。在后一情况下，存储器器件的ECC机制可能能够校正低级别的错误。
在1110处，第二通过电压可以被施加到第一未选定字线，而第一通过电压可以被施加到第二未选定字线。在一些实施方式中，第二通过电压可以高于第一通过电压。即，在1110处，被施加到第一未选定字线的通过电压可以被增大，并且与第一读取操作中相同的通过电压可以被施加到第二未选定字线。总的说来，在第二读取操作中，可以在1108处修改读取电压，并且可以在1110处增大被施加到第一未选定字线的通过电压。然而，本公开内容并不局限于此。换言之，在其它实施方式中，在第一读取操作和第二读取操作中，相同的通过电压均可以被施加到所有未选定字线。
在一些实例中，应用到存储器器件的其它参数可以保持相同。第一通过电压是在第一读取操作中被施加到第一未选定字线组和第二未选定字线组两者的电压。如上文所定义，术语“第一未选定字线”可以指邻近于选定字线的一个或多个未选定字线，并且术语“第二未选定字线”可以指其它未选定字线。
根据第二读取操作的第二读取结果，还可以确定对存储单元的第二读取操作是否成功。同样，第二读取结果的错误位计数可以与由存储器错误检测和校正算法定义的最大值相比较。在一个示例中，响应于第二读取结果的错误位计数小于最大值，可以确定第二读取操作在1106处是成功的。当第二读取操作成功时，方法1100可以结束对对应于选定字线的存储单元的读取操作。相反，响应于第二读取结果的错误位计数大于或等于存储器错误检测和校正算法的最大值，可以确定第二读取操作不成功或已经失败。在第二读取操作失败之后，可以触发读取重试，并且可以进行第三读取操作。
在一些实施方式中，在第三读取操作中，通过再次修改被施加到选定字线的读取电压，以及例如增大被施加到邻近于选定字线的未选定字线的通过电压，与邻近于选定字线的单元间区域相对应的沟道电势可以被进一步增强。因此，可以减少读取干扰，从而提高存储器器件的可靠性。
在一些实施方式中，方法1100中的从1106到1110的循环可以被重复。一般而言，在确定第N读取操作已经失败之后，外围电路可以被配置为开始第N+1读取操作，其中，N是正整数且大于2。在第N+1读取操作中，外围电路还可以被配置为：向第一未选定字线施加第N+1通过电压以及向第二未选定字线施加第一通过电压。在第N读取操作中，第N通过电压被施加到第一未选定字线。在一些实施方式中，第N+1通过电压可以高于第N通过电压、第一通过电压和第二通过电压中的每个，但是本公开内容并不局限于此。
在一些其它实施方式中，在多个读取重试中，被施加到选定字线的读取电压可以被修改多次，而被施加到邻近于选定字线的第一未选定字线的通过电压只可以被增大一次。通过该方式，与邻近于选定字线的单元间区域相对应的沟道电势仍然可以被增强，但是同时，在存储周期期间被存储的数据遭受更高通过电压的频率可以被降低，因此提高了存储器器件的可靠性。
图12示出了根据本公开内容的一些实施方式的又一示例性读取操作方法1200的流程图。方法1200可以首先进行到1202。在1202处，在从存储器控制器406接收到读取指令信号之后，可以开始对存储单元的第一读取操作。在1204处，第一读取电压Vread1可以被施加到选定字线，并且第一通过电压Vpass1可以被施加到第一未选定字线组和第二未选定字线组两者。如上文所述，本文中的术语“第一未选定字线”可以用于描述邻近于选定字线的未选定字线(例如，WLn+1和WLn-1)，而术语“第二未选定字线”可以用于描述其它未选定字线。还可以理解的是，虽然图12中的电压被编号(例如，“第一”读取电压或“第二”通过电压)，但是它们可以不等同于图11中注释的那些。
基于第一读取操作的第一读取结果，可以确定第一读取操作是否成功。在一示例中，第一读取结果的错误位计数可以与由存储器错误检测和校正算法定义的最大值相比较。在一示例中，响应于第一读取结果的错误位计数小于最大值，可以确定第一读取操作在1206处是成功的。在1218处，当第一读取操作成功时，方法1200可以结束对对应于选定字线的存储单元的读取操作。
相反，响应于第一读取结果的错误位计数大于或等于存储器错误检测和校正算法的最大值，可以确定第一读取操作不成功或已经失败。响应于不成功的读取操作，可以触发读取重试，并且可以开始第二读取操作。在1208处，在第二读取操作中，第二读取电压Vread2可以被施加到选定字线。在一些实施方式中，在第二读取操作中被施加到选定字线的第二读取电压Vread2可以与第一读取操作中的第一读取电压Vread1不同。也就是说，取决于实际要求，第二读取电压Vread2可以高于或低于第一读取电压Vread1。
同时，被施加到第一未选定字线的电压可以被增大，而相同的电压可以被施加到第二未选定字线。更具体地说，第二通过电压可以被施加到第一未选定字线，并且第一通过电压可以被施加到第二未选定字线。在一些实施方式中，第二通过电压可以高于第一通过电压，该第一通过电压是在第一读取操作中被施加到所有未选定字线的电压。类似地，术语“第一未选定字线”可以指邻近于选定字线的一个或多个未选定字线，并且术语“第二未选定字线”可以指其它未选定字线。在本公开内容中，第一未选定字线的数量不受限制。一般而言，在方法1200的第二读取操作中，可以在1208处修改读取电压，并且可以在1210处增大被施加到第一未选定字线的通过电压。
同样，根据第二读取操作的第二读取结果，可以确定第二读取操作是否成功。在一些实施方式中，第二读取结果的错误位计数可以与由存储器错误检测和校正算法定义的最大值相比较。在一个示例中，响应于第二读取结果的错误位计数小于最大值，可以确定第二读取操作在1212处是成功的。在1218处，当第二读取操作成功时，方法1200可以结束对对应于选定字线的存储单元的读取操作。相反，响应于第二读取结果的错误位计数大于或等于存储器错误检测和校正算法的最大值，可以确定第二读取操作不成功或已经失败。在第二读取操作失败之后，可以触发读取重试，并且可以在1214处进行第三读取操作。
在1214处，在第三读取操作中，被施加到选定字线的读取电压可以被进一步修改，而被施加到第一未选定字线的通过电压可以保持为第二通过电压(与在第二读取操作中的相同)，并且被施加到第二未选定字线的通过电压可以保持为第一通过电压(与在第二读取操作中的相同)。方法1200可以进一步进行到1216。在1216处，根据第三读取操作的第三读取结果，可以确定第三读取操作是否成功。在一些实施方式中，响应于第三读取结果的错误位计数小于存储器错误检测和校正算法的最大值，可以确定第三读取操作在1216处是成功的。对存储单元的读取操作可以在1218处结束。相反，响应于第三读取结果的错误位计数大于或等于最大值，可以确定第三读取操作不成功或已经失败。在一些实施方式中，在1214处，响应于第二读取操作之后的读取操作的失败，采用修改的读取电压的读取重试可以被施加于选定字线，而不进一步改变被施加到未选定字线的通过电压。也就是说，在一些实施方式的第三读取操作中，第二通过电压可以被施加到第一未选定字线，并且第一通过电压可以被施加到第二未选定字线。在成功的读取结果之后，对存储单元的读取操作可以被结束。
可以理解的是，图12仅仅提供了与本公开内容的范围一致的示意性示例。在其它实施方式中，图12中注释的M可以是除了2以外的不同的正整数(例如，3)。也就是说，在第三读取操作(以及第二读取操作)中，被施加到第一未选定字线的通过电压也可以被增大。
鉴于以上内容，在第二读取操作中，被施加到选定字线的读取电压可以被修改，并且被施加到邻近于选定字线的未选定字线的通过电压也可以被增大。在以下读取操作中，仅被施加到选定字线的读取电压可以被修改，但是被施加到邻近于选定字线的未选定字线的通过电压不可被更改，从而增强了与邻近于选定字线的单元间区域相对应的沟道电势。同时，在存储周期期间被存储的数据遭受更高通过电压的频率可以被降低，因此提高了存储器器件的可靠性。
在另一方面中，本公开内容提供了可以包括存储单元阵列和外围电路的存储器器件。图6和图7示出了根据本公开内容的一些实施方式的一些示例性存储器器件。外围电路可以被配置为：响应于第一读取操作的失败，进行第二读取操作。在一些实施方式中，在进行第二读取操作期间，外围电路可以被配置为：向第一未选定字线施加第二通过电压，以及向第二未选定字线施加第一通过电压。在一些实施方式中，如图7中所示，外围电路可以包括控制逻辑单元712、电压发生器710、以及行解码器/WL驱动器708。电压发生器710可以被配置为：生成所需的电压电势并将其传送给存储单元阵列702。在一些实施方式中，第二通过电压可以高于第一通过电压。第一通过电压可以是在第一读取操作中被施加到第一未选定字线组和第二未选定字线组两者的电压。
在一些实施方式中，响应于确定第一读取操作已经失败，控制逻辑单元712可以生成命令信号。响应于命令信号，电压发生器710可以生成第一通过电压和第二通过电压。响应于命令信号，行解码器/WL驱动器708可以向第一未选定字线施加第二通过电压，以及向第二未选定字线施加第一通过电压。
更具体地说，在进行第一读取操作的过程中，在确定第一读取操作已经失败之后，控制逻辑单元712可以生成命令信号。命令信号可以被配置为指示存储器器件进行第二读取操作。在一些实施方式中，在接收到命令信号之后，电压发生器710可以根据命令信号生成第一通过电压和第二通过电压。在接收到命令信号之后，行解码器/WL驱动器708可以向选定字线施加与读取电压相对应的读取脉冲，以及向未选定字线施加第一通过电压或第二通过电压。在一些实施方式中，电源电势可以被施加到串选择线SSL，并且接地电势可以被施加到源极线SL。通过电压发生器710，第一通过电压和第二通过电压可以被生成。此外，通过行解码器/WL驱动器708，第二通过电压可以被施加到第一未选定字线，并且第一通过电压可以被施加到第二未选定字线。
在一些实施方式中，外围电路还可以被配置为：在进行第二读取操作的过程中，向选定字线施加第二读取电压。第二读取电压可以不同于第一读取电压。第一读取电压是在第一读取操作中被施加到选定字线的电压。
更具体地说，在进行读取操作的过程中，电压发生器710可以被配置为生成第一读取电压、第二读取电压，等等。此外，行解码器/WL驱动器708可以被配置为施加与第一读取电压和第二读取电压相对应的读取脉冲。在一个示例中，在第二读取操作期间，电压发生器710可以生成第二读取电压，并且通过行解码器/WL驱动器708，向选定字线施加第二读取电压。类似地，在第一读取操作期间，电压发生器710还可以生成第一读取电压，并且通过行解码器/WL驱动器708，向选定字线施加第一读取电压。换言之，电压发生器710可以生成这些读取电压和通过电压。在一些实施方式中，外围电路还可以被配置为：存储多个读取电压和多个通过电压，并且生成被施加的读取操作的数量与被施加的电压之间的对应关系。
在一些实施方式中，外围电路可以包括被配置为存储第一电压配置表和第二电压配置表的高速缓存/寄存器714。第一电压配置表可以被配置为存储被施加的读取操作的数量与通过电压之间的对应关系。第二电压配置表可以被配置为存储被施加的读取操作的数量与读取电压之间的另一对应关系。在一些实施方式中，外围电路还可以被配置为：通过查询第一电压配置表，检索与被施加的读取操作的数量相对应的通过电压，该通过电压可以被施加到第一未选定字线。在一些实施方式中，外围电路还可以被配置为：通过查询第二电压配置表，检索与被施加的读取操作的数量相对应的读取电压，该读取电压可以被施加到选定字线。通过查询第一电压配置表和/或第二电压配置表，确定通过电压或读取电压中的至少一个变得方便且迅速。
可以理解的是，高速缓存/寄存器714可以包括存储器器件中的被配置为临时存储一些操作中涉及的数据和/或操作的结果的小存储区。在一些实施方式中，高速缓存/寄存器714可以被理解为仅仅具有存储器电路的常用定时逻辑电路。高速缓存/寄存器714的存储器电路可以包括一个或多个锁存器或触发器。
在一些实施方式中，在确定第二读取操作已经失败之后，外围电路可以进行第三读取操作。在第三读取操作的过程期间，第三读取电压可以被施加到选定字线，而第二通过电压可以被施加到第一未选定字线，并且第一通过电压可以被施加到第二未选定字线。第三读取电压可以不同于第一读取电压或第二读取电压，并且第二通过电压可以高于第一通过电压。
在其它实施方式中，在确定第二读取操作已经失败之后，外围电路进行第三读取操作。在第三读取操作的过程期间，第三读取电压可以被施加到选定字线，而第三通过电压可以被施加到第一未选定字线，并且第一通过电压可以被施加到第二未选定字线。第三读取电压可以不同于第一读取电压或第二读取电压，并且第三通过电压可以高于第一通过电压。
在一些实施方式中，外围电路还可以被配置为进行第一读取操作。在进行第一读取操作的过程期间，第一读取电压可以被施加到选定字线。第一通过电压可以被施加到第一未选定字线和第二未选定字线。
在一些实施方式中，响应于第一读取结果的错误位计数大于由存储器错误检测和校正算法定义的最大值，外围电路可以确定第一读取操作已经失败。
如图6中所示，在一些实施方式中，存储器器件可以包括，例如，三维(3D)NAND存储器器件。
在又一方面中，本公开内容还提供了存储器系统。如图4中所示，存储器系统可以包括存储器控制器以及各个实施方式中的任何实施方式中的如上所述的存储器器件中的一个或多个存储器器件。存储器控制器可以与所述一个或多个存储器器件耦合。在一些实施方式中，存储器系统可以包括固态器件(SSD)(如图5B中所示)，但是本公开内容并不局限于此。
可以容易地针对各种应用修改和/或适配前文对具体的实施方式所做的描述。因此，基于本文给出的教导和指导，这样的适配和修改旨在处于所公开的实施方式的等同方案的含义和范围内。
本公开内容的广度和范围不应当受上述示例性实施方式中的任何一者的限制，而应当仅根据随后的权利要求及其等同方案来限定。

Claims (34)

1.一种存储器器件，包括：
多个存储单元；以及
外围电路，所述外围电路被耦合到所述多个存储单元并且被配置为：
在确定对所述多个存储单元中的一个存储单元的第一读取操作已经失败之后，开始对所述存储单元的第二读取操作；以及
在所述第二读取操作中，向第一未选定字线施加第二通过电压并且向第二未选定字线施加第一通过电压，所述第一未选定字线包括邻近于选定字线的一个或多个字线，所述第二未选定字线包括剩余的未选定字线，并且所述选定字线对应于要被读取的所述存储单元，其中，所述第一通过电压包括在所述第一读取操作中被施加到所述第一未选定字线的电压，所述第二通过电压高于所述第一通过电压。
2.根据权利要求1所述的存储器器件，其中，在所述第一读取操作中，所述外围电路被配置为向所述第一未选定字线和所述第二未选定字线施加所述第一通过电压。
3.根据权利要求1-2中的任一项所述的存储器器件，其中，所述外围电路还被配置为：
在所述第二读取操作中，向所述选定字线施加第二读取电压，所述第二读取电压不同于在所述第一读取操作中被施加到所述选定字线的第一读取电压。
4.根据权利要求1-3中的任一项所述的存储器器件，其中，所述外围电路还被配置为：
在确定所述第二读取操作已经失败之后，开始对所述存储单元的第三读取操作；以及
在所述第三读取操作中，向所述第一未选定字线施加第三通过电压并且向所述第二未选定字线施加所述第一通过电压，所述第三通过电压高于所述第二通过电压。
5.根据权利要求1-4中的任一项所述的存储器器件，其中，所述外围电路还被配置为：
在确定第N读取操作已经失败之后，开始对所述存储单元的第N+1读取操作，N是正整数且大于2；以及
在所述第N+1读取操作中，向所述第一未选定字线施加第N+1通过电压并且向所述第二未选定字线施加所述第一通过电压，
其中：
在所述第N读取操作中，第N通过电压被施加到所述第一未选定字线；并且
所述第N+1通过电压高于所述第N通过电压、所述第一通过电压和所述第二通过电压中的每个。
6.根据权利要求3-5中的任一项所述的存储器器件，其中，所述外围电路还被配置为：
在确定所述第二读取操作已经失败之后，开始对所述存储单元的第三读取操作；以及
在所述第三读取操作中，向所述选定字线施加第三读取电压，所述第三读取电压不同于所述第一读取电压和所述第二读取电压中的每个。
7.根据权利要求3-5中的任一项所述的存储器器件，其中，所述外围电路还被配置为：
在确定所述第二读取操作已经失败之后，开始对所述存储单元的第三读取操作；以及
在所述第三读取操作中，向所述第一未选定字线施加所述第二通过电压，向所述第二未选定字线施加所述第一通过电压，并且向所述选定字线施加第三读取电压，所述第三读取电压不同于所述第一读取电压和所述第二读取电压中的每个。
8.根据权利要求1-7中的任一项所述的存储器器件，其中，所述外围电路还被配置为：
响应于所述第一读取操作的错误位计数大于或等于阈值数量，确定所述第一读取操作已经失败。
9.根据权利要求1-8中的任一项所述的存储器器件，其中：
所述选定字线包括选定字线WLn；并且
所述第一未选定字线包括邻近于所述选定字线WLn的未选定字线WLn+1和WLn-1，n包括整数。
10.根据权利要求1-9中的任一项所述的存储器器件，其中，所述外围电路还被配置为进行以下各项中的至少一项：
查询第一电压配置表以检索与被施加的读取操作的数量相对应的通过电压，所述第一电压配置表被配置为存储多个通过电压与被施加的读取操作的数量之间的第一对应关系，并且所述通过电压被施加到所述第一未选定字线；或者
查询第二电压配置表以检索与所述被施加的读取操作的数量相对应的读取电压，所述第二电压配置表被配置为存储多个读取电压与所述被施加的读取操作的数量之间的第二对应关系，并且所述读取电压被施加到所述选定字线。
11.根据权利要求1-10中的任一项所述的存储器器件，其中：
所述外围电路包括控制逻辑单元、电压发生器、以及字线驱动器；
所述控制逻辑单元被配置为：在确定对所述存储单元的所述第一读取操作已经失败之后，生成命令信号；
所述电压发生器被配置为：响应于所述命令信号，生成所述第一通过电压和所述第二通过电压；并且
所述字线驱动器被配置为：向所述第一未选定字线施加所述第二通过电压并且向所述第二未选定字线施加所述第一通过电压。
12.根据权利要求1-11中的任一项所述的存储器器件，其中，所述存储器器件是三维(3D)NAND存储器器件。
13.一种存储器系统，包括：
一个或多个存储器器件，每个存储器器件包括：
多个存储单元；以及
被耦合到所述多个存储单元的外围电路；以及
存储器控制器，所述存储器控制器被耦合到所述一个或多个存储器器件并且被配置为生成对所述一个或多个存储器器件中的一个存储器器件的读取指令信号，
其中，在从所述存储器控制器接收到所述读取指令信号之后，相应的存储器器件的所述外围电路被配置为：
在确定对所述多个存储单元中的一个存储单元的第一读取操作已经失败之后，开始对所述存储单元的第二读取操作；以及
在所述第二读取操作中，向第一未选定字线施加第二通过电压并且向第二未选定字线施加第一通过电压，所述第一未选定字线包括邻近于选定字线的一个或多个字线，所述第二未选定字线包括剩余的未选定字线，并且所述选定字线对应于要被读取的所述存储单元，其中，所述第一通过电压包括在所述第一读取操作中被施加到所述第一未选定字线的电压，所述第二通过电压高于所述第一通过电压。
14.根据权利要求13所述的存储器系统，其中，在所述第一读取操作中，所述外围电路被配置为向所述第一未选定字线和所述第二未选定字线施加所述第一通过电压。
15.根据权利要求13-14中的任一项所述的存储器系统，其中，所述外围电路还被配置为：
在确定第N读取操作已经失败之后，开始对所述存储单元的第N+1读取操作，N是正整数且大于0；以及
在所述第N+1读取操作中，向所述第一未选定字线施加第N+1通过电压并且向所述第二未选定字线施加所述第一通过电压，
其中：
在所述第N读取操作中，第N通过电压被施加到所述第一未选定字线；并且
所述第N+1通过电压高于所述第N通过电压。
16.根据权利要求13-15中的任一项所述的存储器系统，其中，所述外围电路还被配置为：
在确定所述第二读取操作已经失败之后，开始对所述存储单元的第三读取操作；以及
在所述第三读取操作中，向所述选定字线施加第三读取电压，所述第三读取电压不同于第一读取电压和第二读取电压，所述第一读取电压包括在所述第一读取操作中被施加到所述选定字线的第一电压，并且所述第二读取电压包括在所述第二读取操作中被施加到所述选定字线的第二电压。
17.根据权利要求13-16中的任一项所述的存储器系统，其中，所述外围电路还被配置为：
响应于所述第一读取操作的错误位计数大于或等于阈值数量，确定所述第一读取操作已经失败。
18.根据权利要求13-17中的任一项所述的存储器系统，其中：
所述选定字线包括选定字线WLn；并且
所述第一未选定字线包括邻近于所述选定字线WLn的未选定字线WLn+1和WLn-1，n包括整数。
19.根据权利要求13-18中的任一项所述的存储器系统，其中，所述外围电路还被配置为进行以下各项中的至少一项：
查询第一电压配置表以检索与被施加的读取操作的数量相对应的通过电压，所述第一电压配置表被配置为存储多个通过电压与被施加的读取操作的数量之间的第一对应关系，并且所述通过电压被施加到所述第一未选定字线；或者
查询第二电压配置表以检索与所述被施加的读取操作的数量相对应的读取电压，所述第二电压配置表被配置为存储多个读取电压与所述被施加的读取操作的数量之间的第二对应关系，并且所述读取电压被施加到所述选定字线。
20.根据权利要求13-19中的任一项所述的存储器系统，其中：
所述外围电路包括控制逻辑单元、电压发生器、以及字线驱动器；
所述控制逻辑单元被配置为：在确定所述第一读取操作已经失败之后，生成命令信号；
所述电压发生器被配置为：响应于所述命令信号，生成所述第一通过电压和所述第二通过电压；并且
所述字线驱动器被配置为：向所述第一未选定字线施加所述第二通过电压并且向所述第二未选定字线施加所述第一通过电压。
21.根据权利要求13-20中的任一项所述的存储器系统，还包括：
主机，所述主机被配置为向所述存储器控制器发送命令以生成所述读取指令信号，并且从所述存储器器件接收读取数据。
22.根据权利要求13-21中的任一项所述的存储器系统，其中，所述一个或多个存储器器件中的一个存储器器件是三维(3D)NAND存储器器件。
23.一种用于对包括多个存储单元的存储器器件进行读取操作的方法，所述方法包括：
在确定对所述多个存储单元中的一个存储单元的第一读取操作已经失败之后，开始对所述存储单元的第二读取操作；以及
在所述第二读取操作中，向第一未选定字线施加第二通过电压并且向第二未选定字线施加第一通过电压，所述第一未选定字线包括邻近于选定字线的一个或多个字线，所述第二未选定字线包括剩余的未选定字线，并且所述选定字线对应于要被读取的所述存储单元，
其中，所述第一通过电压包括在所述第一读取操作中被施加到所述第一未选定字线的电压，所述第二通过电压高于所述第一通过电压。
24.根据权利要求23所述的方法，还包括：
在所述第一读取操作中，向所述第一未选定字线和所述第二未选定字线施加所述第一通过电压。
25.根据权利要求23-24中的任一项所述的方法，还包括：
在所述第二读取操作中，向所述选定字线施加第二读取电压，所述第二读取电压不同于在所述第一读取操作中被施加到所述选定字线的第一读取电压。
26.根据权利要求23-25中的任一项所述的方法，还包括：
在确定所述第二读取操作已经失败之后，开始对所述存储单元的第三读取操作；以及
在所述第三读取操作中，向所述第一未选定字线施加第三通过电压并且向所述第二未选定字线施加所述第一通过电压，所述第三通过电压高于所述第一通过电压和所述第二通过电压中的每个。
27.根据权利要求23-26中的任一项所述的方法，还包括：
在确定第N读取操作已经失败之后，开始对所述存储单元的第N+1读取操作，N是正整数且大于2；以及
在所述第N+1读取操作中，向所述第一未选定字线施加第N+1通过电压并且向所述第二未选定字线施加所述第一通过电压，
其中：
在所述第N读取操作中，第N通过电压被施加到所述第一未选定字线；并且
所述第N+1通过电压高于所述第N通过电压、所述第一通过电压和所述第二通过电压中的每个。
28.根据权利要求25-27中的任一项所述的方法，还包括：
在确定所述第二读取操作已经失败之后，开始对所述存储单元的第三读取操作；以及
在所述第三读取操作中，向所述选定字线施加第三读取电压，所述第三读取电压不同于所述第一读取电压和所述第二读取电压中的每个。
29.根据权利要求25-27中的任一项所述的方法，还包括：
在确定所述第二读取操作已经失败之后，开始对所述存储单元的第三读取操作；以及
在所述第三读取操作中，向所述第一未选定字线施加所述第二通过电压，向所述第二未选定字线施加所述第一通过电压，并且向所述选定字线施加第三读取电压，所述第三读取电压不同于所述第一读取电压和所述第二读取电压中的每个。
30.根据权利要求23-29中的任一项所述的方法，还包括：
响应于所述第一读取操作的错误位计数大于或等于阈值数量，确定所述第一读取操作已经失败。
31.根据权利要求23-30中的任一项所述的方法，其中：
所述选定字线包括选定字线WLn；并且
所述第一未选定字线包括邻近于所述选定字线WLn的未选定字线WLn+1和WLn-1，n包括整数。
32.根据权利要求23-31中的任一项所述的方法，还包括以下各项中的至少一项：
查询第一电压配置表以检索与被施加的读取操作的数量相对应的通过电压，所述第一电压配置表被配置为存储多个通过电压与被施加的读取操作的数量之间的第一对应关系，并且所述通过电压被施加到所述第一未选定字线；或者
查询第二电压配置表以检索与所述被施加的读取操作的数量相对应的读取电压，所述第二电压配置表被配置为存储多个读取电压与所述被施加的读取操作的数量之间的第二对应关系，并且所述读取电压被施加到所述选定字线。
33.根据权利要求23-32中的任一项所述的方法，其中，向所述第一未选定字线施加所述第二通过电压并且向所述第二未选定字线施加所述第一通过电压包括：
在确定所述第一读取操作已经失败之后，生成命令信号；
响应于所述命令信号，生成所述第一通过电压和所述第二通过电压；以及
向所述第一未选定字线施加所述第二通过电压并且向所述第二未选定字线施加所述第一通过电压。
34.根据权利要求23-33中的任一项所述的方法，其中，所述存储器器件是三维(3D)NAND存储器器件。
CN202280003066.9A 2021-12-02 2022-07-07 存储器器件、存储器系统及其读取操作方法 Pending CN116547758A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN2021114599992 2021-12-02
CN202111459999.2A CN114420185A (zh) 2021-12-02 2021-12-02 存储器及其读取操作方法、存储器系统
PCT/CN2022/104305 WO2023098082A1 (en) 2021-12-02 2022-07-07 Memory device, memory system, and read operation method thereof

Publications (1)

Publication Number Publication Date
CN116547758A true CN116547758A (zh) 2023-08-04

Family

ID=86607989

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202280003066.9A Pending CN116547758A (zh) 2021-12-02 2022-07-07 存储器器件、存储器系统及其读取操作方法

Country Status (4)

Country Link
US (1) US20230178160A1 (zh)
EP (1) EP4437541A1 (zh)
KR (1) KR20230084100A (zh)
CN (1) CN116547758A (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4157065B2 (ja) * 2004-03-29 2008-09-24 株式会社東芝 半導体記憶装置
KR101490426B1 (ko) * 2008-11-14 2015-02-06 삼성전자주식회사 불휘발성 메모리 장치 및 그것의 읽기 방법
JP6495852B2 (ja) * 2016-03-15 2019-04-03 東芝メモリ株式会社 記憶装置
US10541037B2 (en) * 2018-06-07 2020-01-21 Sandisk Technologies Llc Non-volatile memory with countermeasure for program disturb including delayed ramp down during program verify
JP2022147848A (ja) * 2021-03-23 2022-10-06 キオクシア株式会社 半導体記憶装置

Also Published As

Publication number Publication date
US20230178160A1 (en) 2023-06-08
EP4437541A1 (en) 2024-10-02
KR20230084100A (ko) 2023-06-12

Similar Documents

Publication Publication Date Title
US10535411B2 (en) System and method for string-based erase verify to create partial good blocks
US10902928B2 (en) Memory system, operation method thereof, and nonvolatile memory device
WO2023098082A1 (en) Memory device, memory system, and read operation method thereof
TWI842248B (zh) 記憶體設備、記憶體系統及其程式化操作方法
US20230238067A1 (en) Method of programming and verifying memory device and related memory device
WO2023226417A1 (en) Memory device, memory system, and program operation method thereof
US12087366B2 (en) Memory device and read operation during suspension of program operation thereof
US20240062821A1 (en) Memory device and read operation during suspension of program operation thereof
CN113994433A (zh) 多遍编程中的负栅极应力操作机器存储器件
CN113853655A (zh) 存储器件及其编程操作
CN116547758A (zh) 存储器器件、存储器系统及其读取操作方法
US12093535B2 (en) Memory device, memory system, and program operation method thereof
US20230260560A1 (en) Method of reducing program disturbance in memory device and memory device utilizing same
WO2024138879A1 (en) Memory device and read operation thereof
US20240170073A1 (en) Memory device, memory system, and operation method thereof
CN113228186B (zh) 多遍编程中的负栅极应力操作机器存储器件
US20230386587A1 (en) Memory device, memory system, and program operation method thereof
US12009036B2 (en) NAND flash memory device and method of reducing program disturb thereof
US20240220125A1 (en) Memory device and read operation thereof
US20240221837A1 (en) Memory device and operation thereof
US20240221848A1 (en) Memory device and program operation thereof
WO2024138986A1 (en) Memory device and operation thereof
US20230290388A1 (en) Page buffer, memory device, and method for programming thereof
US20240126478A1 (en) Memory systems and operation methods thereof, memory controllers and memories
KR20240137661A (ko) 메모리 장치, 메모리 시스템 및 그 작동 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination