CN116544325A - 一种高光效led外延结构及制备方法 - Google Patents

一种高光效led外延结构及制备方法 Download PDF

Info

Publication number
CN116544325A
CN116544325A CN202310530617.3A CN202310530617A CN116544325A CN 116544325 A CN116544325 A CN 116544325A CN 202310530617 A CN202310530617 A CN 202310530617A CN 116544325 A CN116544325 A CN 116544325A
Authority
CN
China
Prior art keywords
layer
light
well
barrier
epitaxial structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202310530617.3A
Other languages
English (en)
Other versions
CN116544325B (zh
Inventor
舒俊
程龙
高虹
郑文杰
印从飞
张彩霞
刘春杨
胡加辉
金从龙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jiangxi Zhao Chi Semiconductor Co Ltd
Original Assignee
Jiangxi Zhao Chi Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiangxi Zhao Chi Semiconductor Co Ltd filed Critical Jiangxi Zhao Chi Semiconductor Co Ltd
Priority to CN202310530617.3A priority Critical patent/CN116544325B/zh
Publication of CN116544325A publication Critical patent/CN116544325A/zh
Application granted granted Critical
Publication of CN116544325B publication Critical patent/CN116544325B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26Materials of the light emitting region
    • H01L33/30Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H01L33/325Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen characterised by the doping materials
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

本发明提供一种高光效LED外延结构及制备方法,外延结构包括多量子阱发光层,多量子阱发光层包括依次沉积的第一层、第二层及第三层,第一层包括交替排布的第一阱层及掺杂元素为Si的第一垒层,第二层包括交替排布的第二阱层及无掺杂元素的第二垒层,第三层包括交替排布的第三阱层及第三垒层,第三垒层包括掺杂元素为Mg的AlaGaInbN储备层。因AlaGaInbN储备层的低禁带宽度,可提高空穴注入效率,进而储备部分空穴,且其因Mg元素的存在,可直接为多量子阱发光层提供部分空穴,提高多量子阱发光层的空穴浓度,改善有源区电子浓度与空穴浓度不匹配的问题,提高LED发光效率。

Description

一种高光效LED外延结构及制备方法
技术领域
本发明涉及半导体技术领域,特别涉及一种高光效LED外延结构及制备方法。
背景技术
发光二极管(Light Emitting Diode)简称LED,作为一种节能环保的新型光源,LED近年来受到了很大的关注,许多国家将LED相关的半导体照明视作一种战略技术。
通过大量研发和实验,半导体照明技术取得了突飞猛进的发展真正地实现了半导体照明的商业化,各种类型的LED被广泛应用于指示、显示、背光、投射等领域。半导体照明取得的这些成就主要得益于GaN基LED相关技术的进步,相对于其它的材料体系,无论是在效率上还是在可靠性上,GaN基LED都有着明显的优势。
而对于GaN材料体系来说,由于电子相比空穴具有更高的迁移率和更小的有效质量,同时电子较容易激活且具有更高的浓度,导致注入到有源区中的电子浓度与空穴浓度及其不匹配,而电子可以轻易的注入到有源区甚至进入到P型半导体层造成电子泄漏。此外,作为发光二极管主要功能层的电子阻挡层,除了会阻挡电子注入至P型层发光之外,还会起到阻挡空穴注入至有源区的作用,进一步降低有源区中的空穴浓度,导致有源区中电子浓度与空穴浓度不匹配的问题更为严峻,严重影响LED的发光效率。
发明内容
针对现有技术的不足,本发明的目的在于提供一种高光效LED外延结构及制备方法,旨在解决现有技术中对于GaN基LED来说,有源区内电子浓度与空穴浓度不匹配,导致影响LED发光效率的技术问题。
为了实现上述目的,一方面,本发明实施例提供一种高光效LED外延结构,包括衬底及在所述衬底上依次沉积的第一半导体层、多量子阱发光层及第二半导体层,所述多量子阱发光层包括于所述低温应力释放层上依次沉积的第一层、第二层及第三层,所述第一层包括交替排布的第一阱层及第一垒层,所述第一垒层的掺杂元素为Si,所述第二层包括交替排布的第二阱层及无掺杂元素的第二垒层,所述第三层包括交替排布的第三阱层及第三垒层,所述第三垒层包括AlaGaInbN储备层,所述AlaGaInbN储备层的掺杂元素为Mg。
与现有技术相比,本发明的有益效果在于:在所述第一层中的所述第一垒层内掺杂Si元素,可提高所述多量子阱发光层的电流扩展能力,有效的提高LED发光效率;不对所述第二层中的所述第二垒层进行任何元素的掺杂,可有效提升所述多量子阱发光层的整体质量,以减小缺陷产生的非辐射复合,进一步提高LED发光效率;通过于所述第三层中的所述第三垒层内设置AlaGaInbN储备层,并于所述AlaGaInbN储备层中进行Mg元素的掺杂,以ALGaN材料相对GaN材料具有更高的禁带宽度这一特性,可起到阻挡电子并将电子局限在所述多量子阱发光层中发生辐射复合发光的作用,同时可提高空穴的注入效率,达到储备空穴的目的,进一步地,因所述AlaGaInbN储备层中存在Mg元素,所述AlaGaInbN储备层可直接为所述多量子阱发光层提供部分空穴,从而提高所述多量子阱发光层的空穴浓度,有效的改善有源区电子浓度与空穴浓度不匹配的问题,提高LED发光效率。
进一步,所述第三垒层还包括底部垒层、AlcGa1-c N前保护层、AldGa1-d N后保护层及顶部垒层,所述底部垒层、所述AlcGa1-c N前保护层、所述AlaGaInbN储备层、所述AldGa1-dN后保护层及所述顶部垒层自下而上依次设置。
更进一步,所述AlcGa1-c N前保护层中c的取值范围为:0<c≤0.3;所述AldGa1-d N后保护层中d的取值范围为:0<d≤0.3;所述AlaGaInbN储备层中a的取值范围为:0<a≤0.2,b的取值范围为:0<b≤0.2。
更进一步,所述AlcGa1-c N前保护层的厚度为0.5nm~1nm,所述AlaGaInbN储备层的厚度为1nm~4nm、所述AldGa1-d N后保护层的厚度为0.5nm~1nm。
更进一步,所述第一阱层、所述第二阱层及所述第三阱层均为InxGa1-xN层,其中,x的取值范围为:0<x≤0.4,且所述第一阱层、所述第二阱层及所述第三阱层的厚度均为2.5nm~5nm。
更进一步,所述第一垒层及所述第二垒层均为GaN层,且所述第一垒层、所述第二垒层及所述第三垒层的厚度均为8nm~15nm。
更进一步,所述第一阱层与所述第一垒层相互层叠,形成第一周期结构,所述第一层包括M个所述第一周期结构,其中,M的取值范围为:3≤M≤7。
更进一步,所述第二阱层与所述第二垒层相互层叠,形成第二周期结构,所述第二层包括N个所述第二周期结构,其中,N的取值范围为:2≤N≤5。
更进一步,所述第三阱层与所述第三垒层相互层叠,形成第三周期结构,所述第三层包括O个所述第三周期结构,其中,O的取值范围为:1≤O≤3。
另一方面,本发明实施例提供了一种高光效LED外延结构的制备方法,用于制备上述高光效LED外延结构,所述高光效LED外延结构的制备方法包括以下步骤:
提供一生长所需的衬底,在所述衬底上沉积第一半导体层;
在所述低温应力释放层上交替生长第一阱层及第一垒层,以形成第一层,其中,在生长所述第一垒层时,对所述第一垒层进行Si元素掺杂;
在所述第一层上交替生长第二阱层及无掺杂元素的第二垒层,以形成第二层;
在所述第二层上交替生长第三阱层及包括AlaGaInbN储备层的第三垒层,以形成第三层,其中,在生长所述AlaGaInbN储备层时,进行Mg元素掺杂,所述第一层、所述第二层及所述第三层构成多量子阱发光层;
在所述多量子阱发光层上沉积第二半导体层。
附图说明
图1为本发明实施例1中的高光效LED外延结构的结构示意图;
图2为本发明实施例2中高光效LED外延结构的制备方法的流程框图;
主要元件符号说明:
如下具体实施方式将结合上述附图进一步说明本发明。
具体实施方式
为了便于理解本发明,下面将参照相关附图对本发明进行更全面的描述。附图中给出了本发明的若干实施例。但是,本发明可以以许多不同的形式来实现,并不限于本文所描述的实施例。相反地,提供这些实施例的目的是使对本发明的公开内容更加透彻全面。
需要说明的是,当元件被称为“固设于”另一个元件,它可以直接在另一个元件上或者也可以存在居中的元件。当一个元件被认为是“连接”另一个元件,它可以是直接连接到另一个元件或者可能同时存在居中元件。本文所使用的术语“垂直的”、“水平的”、“左”、“右”以及类似的表述只是为了说明的目的。
除非另有定义,本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的,不是旨在于限制本发明。本文所使用的术语“及/或”包括一个或多个相关的所列项目的任意的和所有的组合。
请参阅图1,本发明实施例1中的高光效LED外延结构,所述高光效LED外延结构用于制备GaN基LED。所述高光效LED外延结构包括衬底100、第一半导体层、多量子阱发光层及第二半导体层,所述第一半导体层包括N型半导体层200及低温应力释放层300,所述第二半导体层包括电子阻挡层500及P型半导体层600。于所述衬底100上依次沉积所述第一半导体层、所述多量子阱发光层及所述第二半导体层,即于所述衬底100上依次沉积所述N型半导体层200、所述低温应力释放层300、所述多量子阱发光层、所述电子阻挡层500及所述P型半导体层600。可以理解地,所述N型半导体层200为电子型半导体层,其为自由电子浓度远大于空穴浓度的杂质型半导体层,所述P型半导体层600为空穴型半导体层,其是以带正电的空穴导电为主的半导体层层。
所述多量子阱发光层包括于所述低温应力释放层300上依次沉积的第一层410、第二层420及第三层430,所述第一层410包括交替排布的第一阱层411及第一垒层412,所述第一阱层411为InxGa1-xN层,其中,x的取值范围为:0<x≤0.4,通过控制所述第一阱层411中的原子组分的取值范围,可使所述第一阱层411的整体结构更为稳定,所述第一垒层412为GaN层,可以理解地,所述多量子阱发光层为多层结构,因此,所述第一阱层411与所述第一垒层412相互堆叠,形成第一周期结构,所述第一层410包括M个所述第一周期结构,其中,M的取值范围为:3≤M≤7。
所述第一阱层411的厚度为2.5nm,所述第一垒层412的厚度为8nm,即所述第一周期结构的厚度为10.5nm,所述第一层410的厚度为31.5nm~73.5nm。
所述第一垒层412的掺杂元素为Si,通过于所述第一垒层412中进行Si元素的掺杂,可提高所述第一垒层412的电流扩展性能并同时提高部分电子参与辐射复合发光的能力,以一定程度的提高LED发光效率。
所述第二层420包括交替排布的第二阱层421及无掺杂元素的第二垒层422,所述第二阱层421同样为所述InxGa1-xN层,所述第二垒层422同样为所述GaN层,可以理解地,所述第二阱层421的厚度为2.5nm,所述第二垒层422的厚度为8nm。所述第二层420作为发光区域的主体,其垒层中不进行元素的掺杂,可有效提升所述多量子阱发光层的整体质量,以减小缺陷产生的非辐射复合,进一步提高LED发光效率。
所述第二阱层421与所述第二垒层422相互层叠,形成第二周期结构,所述第二层420包括N个所述第二周期结构,其中,N的取值范围为:2≤N≤5。可以理解地,所述第二层420的厚度为21nm~52.5nm。
所述第三层430包括交替排布的第三阱层431及第三垒层432,所述第三垒层432包括AlaGaInbN储备层4323,所述AlaGaInbN储备层4323的掺杂元素为Mg。以ALGaN材料相对GaN材料具有更高的禁带宽度这一特性,可起到阻挡电子并将电子局限在所述多量子阱发光层中发生辐射复合发光的作用,可有效的提升LED的发光效率,同时可提高空穴的注入效率,达到储备空穴的目的,进一步地,因所述AlaGaInbN储备层中存在Mg元素,所述AlaGaInbN储备层可直接为所述多量子阱发光层提供部分空穴,从而提高所述多量子阱发光层的空穴浓度,进而提高所述多量子阱发光层的空穴浓度,有效的改善有源区电子浓度与空穴浓度不匹配的问题,提高LED发光效率。同时因In比Mg更大,在对所述AlaGaInbN储备层进行Mg元素掺杂时,可提高Mg的掺杂效率。
所述第三阱层431与所述第三垒层432相互层叠,形成第三周期结构,所述第三层430包括O个所述第三周期结构,其中,O的取值范围为:1≤O≤3,所述第三阱层431同样为所述InxGa1-xN层,且所述第三阱层431的厚度为2.5nm,所述第三垒层432的厚度为8nm,即所述第三层430的厚度为10.5nm~31.5nm。通过控制所述第一层410、所述第二层420及所述第三层430的厚度,可完成所述多量子阱发光层的厚度控制,进而确保所述高光效LED外延结构的整体稳定性,且通过控制所述多量子阱层的厚度,可一定程度的提高LED的发光效率。
通过将所述多量子阱发光层区隔为所述第一层410、所述第二层420及所述第三层430,根据所述第一层410邻接所述低温应力释放层300、所述第三层430邻接所述电子阻挡层500的结构特征,可有效的进行相应的结构设计,以实现不同方式的发光效率提升。常规情况下,所述电子阻挡层500在阻挡电子注入所述P型半导体层600时,还会同步阻挡空穴对有源区的注入,即所述多量子阱发光层朝向所述电子阻挡层500的部分层级结构不发光,而仅在靠近所述电子阻挡层500的所述第三垒层432中设置所述AlaGaInbN储备层4323,并进行Mg元素的掺杂后,可使所述多量子阱发光层朝向所述电子阻挡层500的一端也发光,进而提升LED的发光效率,同时可避免所述高光效LED外延结构因空穴浓度过高而影响其质量。
所述第三垒层432还包括底部垒层4321、AlcGa1-c N前保护层4322、AldGa1-d N后保护层4324及顶部垒层4325,所述底部垒层4321、所述AlcGa1-cN前保护层4322、所述AlaGaInbN储备层4323、所述AldGa1-d N后保护层4324及顶部垒层4325自下而上依次设置,即所述底部垒层4321、所述AlcGa1-c N前保护层4322、所述AlaGaInbN储备层4323、所述AldGa1-d N后保护层4324及顶部垒层4325自所述第三阱层431向所述电子阻挡层500方向依次设置。
所述底部垒层4321及所述顶部垒层4325均为所述GaN层,通过设置所述AlcGa1-c N前保护层4322及所述AldGa1-d N后保护层4324,通过Al原子比GaN原子更小的特性,可生成较为致密的AlGaN薄膜,进而避免所述AlaGaInbN储备层4323中的Mg原子及In原子扩散出所述第三垒层432外,进而影响空穴浓度的提升。同时,因AlGaN材料相对GaN材料具有更高的禁带宽度,能够起到阻挡电子并将电子局限在所述多量子阱发光层中发生辐射复合发光的作用。
所述AlcGa1-c N前保护层4322中c的取值范围为:0<c≤0.3;所述AldGa1-d N后保护层4324中d的取值范围为:0<d≤0.3,优选地,所述AlcGa1-c N前保护层4322及所述AldGa1-dN后保护层4324中c和d的取值相同。所述AlaGaInbN储备层4323中a的取值范围为:0<a≤0.2,b的取值范围为:0<b≤0.2。所述AlcGa1-c N前保护层4322的厚度为0.5nm~1nm,所述AlaGaInbN储备层4323的厚度为1nm~4nm、所述AldGa1-d N后保护层4324的厚度为0.5nm~1nm。通过控制组分及厚度,可使所述多量子阱发光层的整体结构更为稳定,且可一定程度的提高发光效率。
请参阅图2,本发明实施例2提供了一种高光效LED外延结构的制备方法,用于制备实施例1中所述的高光效LED外延结构,所述方法包括以下步骤:
S10:提供一生长所需的衬底,在所述衬底上沉积第一半导体层;
在本实施例中,采用MOCVD(Metal-organic Chemical Vapor Deposition金属有机气相沉积,简称MOCVD)设备,进行外延生长。可以理解地,于所述衬底上沉积N型半导体层,于所述N型半导体层上衬底低温应力释放层。S20:在所述第一半导体层上交替生长第一阱层及第一垒层,以形成第一层,其中,在生长所述第一垒层时,对所述第一垒层进行Si元素掺杂;
可以理解地,在生长所述第一层时,通过交替生长所述第一阱层及所述第一垒层,以形成第一周期结构,持续生长M个所述第一周期结构,以形成所述第一层,其中,M的取值范围为:3≤M≤7,所述第一阱层的厚度为2.5nm,所述第一垒层的厚度为8nm。
在对所述第一垒层进行Si元素掺杂时,Si元素的掺杂浓度为5×1016/cm3
S30:在所述第一层上交替生长第二阱层及无掺杂元素的第二垒层,以形成第二层;
S40:在所述第二层上交替生长第三阱层及包括AlaGaInbN储备层的第三垒层,以形成第三层,其中,在生长所述AlaGaInbN储备层时,进行Mg元素掺杂,所述第一层、所述第二层及所述第三层构成多量子阱发光层;
在生长所述第三层时,通过交替生长所述第三阱层及所述第三垒层,以形成第三周期结构,持续生长O个所述第三周期结构,以形成所述第三层,其中,O的取值范围为:1≤N≤3。所述第三阱层的厚度为2.5nm,所述第三垒层的厚度为8nm。
具体地,生长所述第三垒层的步骤具体为:
于所述第三阱层上生长底部垒层;
于所述底部垒层上生长AlcGa1-c N前保护层;
于所述AlcGa1-c N前保护层上生长所述AlaGaInbN储备层,其中,生长所述AlaGaInbN储备层时,对所述AlaGaInbN储备层进行Mg元素掺杂;
于所述AlaGaInbN储备层上生长所述所述AldGa1-d N后保护层;
于所述所述AldGa1-d N后保护层上生长所述顶部垒层。
在对所述AlaGaInbN储备层进行Mg元素掺杂时,Mg元素的掺杂浓度为1×1018/cm3
S50:在所述多量子阱发光层上沉积第二半导体层;
具体地,在所述多量子阱发光层上沉积电子阻挡层,在所述电子阻挡层上沉积P型半导体层。
在生长所述第一层时,对所述第一垒层进行Si元素掺杂,可提高所述多量子阱发光层的电流扩展能力,有效的提高LED发光效率;在生长所述第二层时,不对所述第二层中的所述第二垒层进行任何元素的掺杂,可有效提升所述多量子阱发光层的整体质量,以减小缺陷产生的非辐射复合,进一步提高LED发光效率;在生长所述第三层时,通过生长所述AlaGaInbN储备层,并于所述AlaGaInbN储备层生长时进行Mg元素的掺杂,以ALGaN材料相对GaN材料具有更高的禁带宽度这一特性,可起到阻挡电子并将电子局限在所述多量子阱发光层中发生辐射复合发光的作用,同时可提高空穴的注入效率,达到储备空穴的目的,进一步地,因所述AlaGaInbN储备层中存在Mg元素,所述AlaGaInbN储备层可直接为所述多量子阱发光层提供部分空穴,从而提高所述多量子阱发光层的空穴浓度,有效的改善有源区电子浓度与空穴浓度不匹配的问题,提高LED发光效率。
本发明实施例3提供了一种高光效LED外延结构的制备方法,本实施例中的高光效LED外延结构的制备方法与实施例2中的高光效LED外延结构的制备方法的不同之处在于:
在对所述第一垒层进行Si元素掺杂时,Si元素的掺杂浓度为5×1018/cm3
本发明实施例4也提供了一种高光效LED外延结构的制备方法,其与实施例2中的高光效LED外延结构的制备方法的不同之处在于:
在对所述AlaGaInbN储备层进行Mg元素掺杂时,Mg元素的掺杂浓度为5×1020/cm3
本发明实施例5也提供了一种高光效LED外延结构的制备方法,其与实施例2中的高光效LED外延结构的制备方法的不同之处在于:
所述第一阱层、所述第二阱层及所述第三阱层的厚度均为5nm。
本发明实施例6也提供了一种高光效LED外延结构的制备方法,其与实施例2中的高光效LED外延结构的制备方法的不同之处在于:
所述第一垒层、所述第二垒层及所述第三垒层的厚度均为15nm。
对比例1
一种高光效LED外延结构的制备方法,其与实施例2中的高光效LED外延结构的不同之处在于:
所述第一阱层、所述第二阱层及所述第三阱层的厚度均为7nm。
对比例2
一种高光效LED外延结构的制备方法,其与实施例2中的高光效LED外延结构的不同之处在于:
所述第一垒层、所述第二垒层及所述第三垒层的厚度均为20nm。
对比例3
一种高光效LED外延结构的制备方法,其与实施例3中的高光效LED外延结构的不同之处在于:
在生长所述第一垒层、所述第二垒层及所述AlaGaInbN储备层时,均进行Si元素掺杂,其中Si元素的掺杂浓度为5×1016/cm3
对比例4
一种高光效LED外延结构的制备方法,其与实施例2中的高光效LED外延结构的不同之处在于:
在生长所述第一垒层、所述第二垒层及所述AlaGaInbN储备层时,均进行Mg元素掺杂,其中Mg元素的掺杂浓度为1×1018/cm3。
对比例5
一种高光效LED外延结构的制备方法,其与实施例2中的高光效LED外延结构的不同之处在于:
在生长所述第一垒层、所述第二垒层及所述第三垒层时,不进行元素掺杂。
对比例6
一种高光效LED外延结构的制备方法,其与实施例2中的高光效LED外延结构的不同之处在于:
于所述低温应力释放层上交替生长传统InGaN量子阱层及传统GaN量子垒层,以形成所述多量子阱发光层。
将上述实施例2~实施例6和对比例1~对比例6各制备的高光效LED外延结构制备成芯片,并进行光电效率测试,其对应的制备参数及测试结果如下表所示:
在实际应用当中,分别采用本发明上述实施例2~实施例6及对比例1~对比例6所对应的制备方法及参数制备得到对应的高光效LED外延结构制备成的芯片,进行光电效率测试。需要说明的是,为了保证验证结果的可靠性,本发明上述实施例2~实施例6及对比例1~对比例6对应制备成外延结构及芯片时,除上述参数不同以外、其它工艺及参数都应当保持一致。
由上表可以得出,本发明实施例2~实施例6提供的高光效LED外延结构的制备方法制备的高光效LED外延结构,相较于对比例6,即相较于传统的多量子阱发光层而言,亮度均得到一定的提升。而通过将各参数控制在预设范围,可有效确保整体结构的稳定性,保障亮度的提升效果。
在本说明书的描述中,参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中,对上述术语的示意性表述不一定指的是相同的实施例或示例。而且,描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
以上所述实施例仅表达了本发明的几种实施方式,其描述较为具体和详细,但并不能因此而理解为对本发明专利范围的限制。应当指出的是,对于本领域的普通技术人员来说,在不脱离本发明构思的前提下,还可以做出若干变形和改进,这些都属于本发明的保护范围。因此,本发明专利的保护范围应以所附权利要求为准。

Claims (10)

1.一种高光效LED外延结构,包括衬底及在所述衬底上依次沉积的第一半导体层、多量子阱发光层及第二半导体层,其特征在于,所述多量子阱发光层包括于所述低温应力释放层上依次沉积的第一层、第二层及第三层,所述第一层包括交替排布的第一阱层及第一垒层,所述第一垒层的掺杂元素为Si,所述第二层包括交替排布的第二阱层及无掺杂元素的第二垒层,所述第三层包括交替排布的第三阱层及第三垒层,所述第三垒层包括AlaGaInbN储备层,所述AlaGaInbN储备层的掺杂元素为Mg。
2.根据权利要求1所述的高光效LED外延结构,其特征在于,所述第三垒层还包括底部垒层、AlcGa1-c N前保护层、AldGa1-d N后保护层及顶部垒层,所述底部垒层、所述AlcGa1-c N前保护层、所述AlaGaInbN储备层、所述AldGa1-dN后保护层及所述顶部垒层自下而上依次设置。
3.根据权利要求2所述的高光效LED外延结构,其特征在于,所述AlcGa1-c N前保护层中c的取值范围为:0<c≤0.3;所述AldGa1-d N后保护层中d的取值范围为:0<d≤0.3;所述AlaGaInbN储备层中a的取值范围为:0<a≤0.2,b的取值范围为:0<b≤0.2。
4.根据权利要求2所述的高光效LED外延结构,其特征在于,所述AlcGa1-c N前保护层的厚度为0.5nm~1nm,所述AlaGaInbN储备层的厚度为1nm~4nm、所述AldGa1-d N后保护层的厚度为0.5nm~1nm。
5.根据权利要求1所述的高光效LED外延结构,其特征在于,所述第一阱层、所述第二阱层及所述第三阱层均为InxGa1-xN层,其中,x的取值范围为:0<x≤0.4,且所述第一阱层、所述第二阱层及所述第三阱层的厚度均为2.5nm~5nm。
6.根据权利要求1所述的高光效LED外延结构,其特征在于,所述第一垒层及所述第二垒层均为GaN层,且所述第一垒层、所述第二垒层及所述第三垒层的厚度均为8nm~15nm。
7.根据权利要求1所述的高光效LED外延结构,其特征在于,所述第一阱层与所述第一垒层相互层叠,形成第一周期结构,所述第一层包括M个所述第一周期结构,其中,M的取值范围为:3≤M≤7。
8.根据权利要求1所述的高光效LED外延结构,其特征在于,所述第二阱层与所述第二垒层相互层叠,形成第二周期结构,所述第二层包括N个所述第二周期结构,其中,N的取值范围为:2≤N≤5。
9.根据权利要求1所述的高光效LED外延结构,其特征在于,所述第三阱层与所述第三垒层相互层叠,形成第三周期结构,所述第三层包括O个所述第三周期结构,其中,O的取值范围为:1≤O≤3。
10.一种高光效LED外延结构的制备方法,用于制备如权利要求1~9任一项所述的高光效LED外延结构,其特征在于,所述高光效LED外延结构的制备方法包括以下步骤:
提供一生长所需的衬底,在所述衬底上沉积第一半导体层;
在所述第一半导体层上交替生长第一阱层及第一垒层,以形成第一层,其中,在生长所述第一垒层时,对所述第一垒层进行Si元素掺杂;
在所述第一层上交替生长第二阱层及无掺杂元素的第二垒层,以形成第二层;
在所述第二层上交替生长第三阱层及包括AlaGaInbN储备层的第三垒层,以形成第三层,其中,在生长所述AlaGaInbN储备层时,进行Mg元素掺杂,所述第一层、所述第二层及所述第三层构成多量子阱发光层;
在所述多量子阱发光层上沉积第二半导体层。
CN202310530617.3A 2023-05-11 2023-05-11 一种高光效led外延结构及制备方法 Active CN116544325B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310530617.3A CN116544325B (zh) 2023-05-11 2023-05-11 一种高光效led外延结构及制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310530617.3A CN116544325B (zh) 2023-05-11 2023-05-11 一种高光效led外延结构及制备方法

Publications (2)

Publication Number Publication Date
CN116544325A true CN116544325A (zh) 2023-08-04
CN116544325B CN116544325B (zh) 2024-02-02

Family

ID=87446663

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310530617.3A Active CN116544325B (zh) 2023-05-11 2023-05-11 一种高光效led外延结构及制备方法

Country Status (1)

Country Link
CN (1) CN116544325B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102097555A (zh) * 2011-01-14 2011-06-15 武汉迪源光电科技有限公司 一种二极管外延结构
US20180287014A1 (en) * 2015-09-28 2018-10-04 Nichia Corporation Nitride semiconductor light emitting element
CN113257962A (zh) * 2021-05-11 2021-08-13 东南大学 一种具有p-i-n型多量子阱结构的紫外发光二极管
CN115207177A (zh) * 2022-08-16 2022-10-18 江西兆驰半导体有限公司 发光二极管外延片及其制备方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102097555A (zh) * 2011-01-14 2011-06-15 武汉迪源光电科技有限公司 一种二极管外延结构
US20180287014A1 (en) * 2015-09-28 2018-10-04 Nichia Corporation Nitride semiconductor light emitting element
CN113257962A (zh) * 2021-05-11 2021-08-13 东南大学 一种具有p-i-n型多量子阱结构的紫外发光二极管
CN115207177A (zh) * 2022-08-16 2022-10-18 江西兆驰半导体有限公司 发光二极管外延片及其制备方法

Also Published As

Publication number Publication date
CN116544325B (zh) 2024-02-02

Similar Documents

Publication Publication Date Title
CN218069879U (zh) 一种发光二极管外延片及发光二极管
CN114759124B (zh) 一种发光二极管外延片及其制备方法
CN115458650B (zh) 发光二极管外延片及其制备方法、发光二极管
CN115188863B (zh) 发光二极管外延片及其制备方法
CN115472718B (zh) 发光二极管外延片及其制备方法、发光二极管
CN115050870B (zh) 一种GaN基发光二极管外延片及其制备方法
TW200816523A (en) Nitride-based light emitting device
CN114944443B (zh) 一种欧姆接触层、发光二极管外延片及其制备方法
CN109411579B (zh) 具有石墨烯结构的半导体器件及其制备方法
CN103972335A (zh) Led外延层结构及具有该结构的led芯片
CN114649454B (zh) 一种发光二极管的外延片结构及其制备方法
CN115863501B (zh) 一种发光二极管外延片及其制备方法
CN116130569B (zh) 一种高效发光二极管及制备方法
CN116190522B (zh) 一种高光效发光二极管外延片及其制备方法
CN115064622B (zh) 一种复合N型GaN层、发光二极管外延片及其制备方法
CN113206175A (zh) 发光二极管外延片及其制备方法
CN116525735A (zh) 一种发光二极管外延片及制备方法
CN116682909B (zh) 一种led外延片、制备方法及led芯片
CN116454180B (zh) 发光二极管外延片及其制备方法、led
CN111883623B (zh) 近紫外发光二极管外延片及其制备方法
US20070278474A1 (en) Semiconductor light emitting element
CN116504894B (zh) GaN基LED外延片及其生长工艺、LED
CN116344684B (zh) 一种发光二极管制备方法及二极管
CN117276428A (zh) InGaN基发光二极管外延片及其制备方法、LED
CN116705946A (zh) 发光二极管外延片及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant