CN116525717B - 半导体衬底层的形成方法和异质结电池的制备方法 - Google Patents
半导体衬底层的形成方法和异质结电池的制备方法 Download PDFInfo
- Publication number
- CN116525717B CN116525717B CN202310524359.8A CN202310524359A CN116525717B CN 116525717 B CN116525717 B CN 116525717B CN 202310524359 A CN202310524359 A CN 202310524359A CN 116525717 B CN116525717 B CN 116525717B
- Authority
- CN
- China
- Prior art keywords
- layer
- semiconductor substrate
- substrate layer
- buffer
- initial
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 411
- 239000000758 substrate Substances 0.000 title claims abstract description 208
- 238000000034 method Methods 0.000 title claims abstract description 105
- 230000008569 process Effects 0.000 claims abstract description 63
- 238000009792 diffusion process Methods 0.000 claims abstract description 59
- 238000000137 annealing Methods 0.000 claims abstract description 47
- 238000002360 preparation method Methods 0.000 claims abstract description 9
- 239000000243 solution Substances 0.000 claims description 42
- 230000007547 defect Effects 0.000 claims description 38
- HEMHJVSKTPXQMS-UHFFFAOYSA-M Sodium hydroxide Chemical compound [OH-].[Na+] HEMHJVSKTPXQMS-UHFFFAOYSA-M 0.000 claims description 27
- 125000004437 phosphorous atom Chemical group 0.000 claims description 19
- 238000004140 cleaning Methods 0.000 claims description 18
- 229910052698 phosphorus Inorganic materials 0.000 claims description 16
- 239000011574 phosphorus Substances 0.000 claims description 14
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 12
- 239000013078 crystal Substances 0.000 claims description 11
- 239000003513 alkali Substances 0.000 claims description 9
- 239000012670 alkaline solution Substances 0.000 claims description 8
- 238000005530 etching Methods 0.000 claims description 8
- 239000002253 acid Substances 0.000 claims description 6
- 238000001039 wet etching Methods 0.000 claims description 6
- 238000005229 chemical vapour deposition Methods 0.000 claims description 5
- RLOWWWKZYUNIDI-UHFFFAOYSA-N phosphinic chloride Chemical compound ClP=O RLOWWWKZYUNIDI-UHFFFAOYSA-N 0.000 claims description 3
- 239000002585 base Substances 0.000 claims description 2
- 238000005247 gettering Methods 0.000 abstract description 21
- 239000012535 impurity Substances 0.000 description 47
- 239000002184 metal Substances 0.000 description 22
- 230000000694 effects Effects 0.000 description 12
- 239000000463 material Substances 0.000 description 11
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 9
- 229910052710 silicon Inorganic materials 0.000 description 7
- 239000010703 silicon Substances 0.000 description 7
- 229910021417 amorphous silicon Inorganic materials 0.000 description 6
- 239000007787 solid Substances 0.000 description 5
- 239000007788 liquid Substances 0.000 description 4
- 238000005019 vapor deposition process Methods 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 229910021424 microcrystalline silicon Inorganic materials 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- -1 phosphorus ions Chemical class 0.000 description 2
- 239000005360 phosphosilicate glass Substances 0.000 description 2
- 239000006104 solid solution Substances 0.000 description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 125000004429 atom Chemical group 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 239000000356 contaminant Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000005416 organic matter Substances 0.000 description 1
- 238000001556 precipitation Methods 0.000 description 1
- 230000002035 prolonged effect Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
- H01L31/186—Particular post-treatment for the devices, e.g. annealing, impurity gettering, short-circuit elimination, recrystallisation
- H01L31/1872—Recrystallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
- H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
- H01L31/072—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN heterojunction type
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
- H01L31/186—Particular post-treatment for the devices, e.g. annealing, impurity gettering, short-circuit elimination, recrystallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
- H01L31/186—Particular post-treatment for the devices, e.g. annealing, impurity gettering, short-circuit elimination, recrystallisation
- H01L31/1864—Annealing
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Photovoltaic Devices (AREA)
Abstract
本发明涉及太阳能电池的制备技术领域，具体提供一种半导体衬底层的形成方法和异质结电池的制备方法。半导体衬底层的形成方法，包括：提供初始半导体衬底层；在初始半导体衬底层的至少一侧表面形成缓冲半导体层，所述缓冲半导体层呈非晶态；形成缓冲半导体层之后，进行扩散退火处理，以在缓冲半导体层由非晶态逐渐转化为晶态的过程中使得部分厚度的缓冲半导体层中形成掺杂层；在进行扩散退火处理的过程中，还形成位于掺杂层背离所述缓冲半导体层的一侧表面的氧化层；去除氧化层以及去除掺杂层，初始半导体衬底层、剩余的缓冲半导体层共同形成半导体衬底层。本发明提供的半导体衬底层的形成方法可以提高对半导体衬底层的吸杂能力。
Description
技术领域
本发明涉及太阳能电池的制备技术领域，具体涉及一种半导体衬底层的形成方法和异质结电池的制备方法。
背景技术
异质结电池采用N型晶硅片作为基底材料，晶硅基体中杂质尤其是金属杂质，直接影响最终异质结电池的电性能。目前常用的降低杂质方法为对晶硅片进行吸杂，然后再进行后续的工艺制备步骤，例如：制绒清洗、半导体层沉积、透明导电层形成等。吸杂包括通过高温磷扩散的方式，或者，在晶硅片表面涂敷液体磷源，然后通过链式加热设备的方式，将晶硅中杂质析出集中于富杂质层，最后清洗去除富杂质层。
随着异质结电池降本提效标准的逐步提高，如何进一步降低晶硅基体杂质成为提高异质结电池效率的重要挑战之一。然而，现有对半导体衬底层进行吸杂的方式中，对半导体衬底层的吸杂能力较差。
发明内容
因此，本发明要解决的技术问题在于克服现有技术中的对半导体衬底层的吸杂能力较差的缺陷，从而提供一种半导体衬底层的形成方法和异质结电池的制备方法。
本发明提供一种半导体衬底层的形成方法，包括：提供初始半导体衬底层；在所述初始半导体衬底层的至少一侧表面形成缓冲半导体层，所述缓冲半导体层呈非晶态；所述缓冲半导体层内部的缺陷浓度大于所述初始半导体衬底层内部的缺陷浓度；形成所述缓冲半导体层之后，进行扩散退火处理，以在所述缓冲半导体层由非晶态逐渐转化为晶态的过程中使得部分厚度的所述缓冲半导体层中形成掺杂层；在进行所述扩散退火处理的过程中，还形成位于所述掺杂层背离所述缓冲半导体层的一侧表面的氧化层；去除所述氧化层以及去除所述掺杂层，所述初始半导体衬底层、剩余的所述缓冲半导体层共同形成半导体衬底层。
可选的，所述缓冲半导体层中含有磷原子，形成所述缓冲半导体层的工艺包括化学气相沉积工艺，所述缓冲半导体层的厚度为10nm-50nm。
可选的，在所述初始半导体衬底层的至少一侧表面形成缓冲半导体层之前，所述初始半导体衬底层的两侧表面均具有损伤层；所述半导体衬底层的形成方法还包括：在所述初始半导体衬底层的至少一侧表面形成缓冲半导体层之前，对所述初始半导体衬底层进行表面预清洗处理，以将所述损伤层去除；其中，表面预清洗处理采用碱液，所述碱液包括KOH溶液或者NaOH溶液，碱液的质量百分比浓度为1％-5％,温度为65℃-80℃，所述表面预清洗处理的时间为60s-400s。
可选的，去除所述掺杂层的工艺包括湿法刻蚀工艺；其中，采用的刻蚀液为碱液，所述碱液包括KOH溶液或者NaOH溶液，碱液的质量百分比浓度为2％-5％,温度为75℃-85℃，去除所述掺杂层的时间为30s-300s。
可选的，去除所述氧化层的工艺包括湿法刻蚀工艺；其中，采用的刻蚀液为酸液，所述酸液包括HF溶液，HF的质量百分比浓度为5％-8％,温度为15℃-30℃，去除所述氧化层的时间为60s-600s。
可选的，所述缓冲半导体层包括位于所述初始半导体衬底层的正面的第一缓冲半导体层和位于所述初始半导体衬底层的背面的第二缓冲半导体层；所述掺杂层包括位于所述第一缓冲半导体层背离所述初始半导体衬底层一侧的第一掺杂层和位于所述第二缓冲半导体层背离所述初始半导体衬底层一侧的第二掺杂层；所述氧化层包括位于所述第一掺杂层背离所述第一缓冲半导体层一侧的第一氧化层和位于所述第二掺杂层背离所述第二缓冲半导体层一侧的第二氧化层。
可选的，所述掺杂层的导电类型与进行所述扩散退火处理之前所述初始半导体衬底层的导电类型相同；在进行所述扩散退火处理之前，所述初始半导体衬底层的导电类型为N型，所述掺杂层的导电类型为N型。
可选的，所述扩散退火处理采用的气源为含磷气源，所述含磷气源包括POCl3；所述掺杂层中含有磷原子；所述扩散退火处理采用的温度为700℃-850℃；所述扩散退火处理采用的时间为5min-15min。
可选的，还包括：形成半导体衬底层之后，在所述半导体衬底层的至少一侧表面进行制绒处理；其中，所述制绒处理采用碱性制绒溶液，所述碱性制绒溶液包括KOH溶液或者NaOH溶液，所述碱性制绒溶液的质量百分比浓度为2％-5％，温度为75℃-85℃，时间为300s-700s。
本发明还提供一种异质结电池的制备方法，以半导体衬底层为基础，在所述半导体衬底层的至少一侧表面依次形成本征半导体层、掺杂半导体层、透明导电膜以及栅线电极制备而成，其特征在于，所述半导体衬底层的制备采用本发明所述的半导体衬底层的形成方法。
本发明的有益效果在于：
本发明提供的半导体衬底层的形成方法，在所述初始半导体衬底层的至少一侧表面形成缓冲半导体层，由于起初所述缓冲半导体层呈非晶态，是没有规则晶向排列的半导体层，本身晶格畸变很大，缓冲半导体层的缺陷密度高。也就是说，起初缓冲半导体层排列呈无序排列，存在大量悬挂键和空位缺陷，无序排列能态较高，有序排列能态较低；所述缓冲半导体层内部的缺陷浓度大于所述初始半导体衬底层内部的缺陷浓度；在本申请半导体衬底层的形成方法中，在扩散退火的高温状态下，具体在升温过程中缓冲半导体层中无序排列的部分会逐步向更稳定的有序排列去转化，使得缓冲半导体层由非晶态逐渐转化为晶态，此过程会进一步生成大量缺陷，使得缓冲半导体层与初始半导体衬底层内部的缺陷浓度差由现有的105-6个/cm3增加至1015-16个/cm3(相比现有技术增加约1010倍)，由于浓度差的加剧，从而增强金属杂质的扩散驱动力，驱使初始半导体衬底层内部的金属杂质能更好地逐渐扩散至缓冲半导体层，使得初始半导体衬底层内部的金属杂质浓度由6ppma-7ppma降低至4ppma-5ppma，相比降低了10％-20％，从而获得更好的吸杂效果；其次，进行扩散退火处理的过程中，金属杂质在缓冲半导体层中富集使得在部分厚度的所述缓冲半导体层中形成掺杂层，金属杂质进一步向远离初始半导体衬底层一侧转移扩散，还形成位于所述掺杂层背离所述缓冲半导体层的一侧表面的氧化层，最终在初始半导体衬底层的表面依次形成剩余的缓冲半导体层、掺杂层和氧化层，去除所述氧化层以及去除所述掺杂层之后，所述初始半导体衬底层、剩余的所述缓冲半导体层共同形成半导体衬底层。综上，提高对半导体衬底层的吸杂能力。
附图说明
为了更清楚地说明本发明具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例1中半导体衬底层的形成方法的流程图；
图2至图8为本发明实施例1中半导体衬底层的形成方法中各工艺的结构示意图；
附图标记说明：
100-初始半导体衬底层；110-损伤层；120-第一缓冲半导体层；130-第二缓冲半导体层；140-第一掺杂层；150-第二掺杂层；160-第一氧化层；170-第二氧化层；200-半导体衬底层；210-陷光绒面。
具体实施方式
下面将结合附图对本发明的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
在本发明的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。
在本发明的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。
此外，下面所描述的本发明不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。
实施例1
本发明的技术构思在于，巧妙地利用缓冲半导体层在扩散退火的高温状态下，由非晶态逐渐转化为晶态的过程中会进一步生成大量缺陷的缺点，变害为利来获得更好的吸杂效果。由此提供一种半导体衬底层的形成方法，参考图1，该方法包括以下步骤：
S1:提供初始半导体衬底层；
S2:在所述初始半导体衬底层的至少一侧表面形成缓冲半导体层，所述缓冲半导体层呈非晶态；所述缓冲半导体层内部的缺陷浓度大于所述初始半导体衬底层内部的缺陷浓度；
S3:形成缓冲半导体层之后，进行扩散退火处理，以在所述缓冲半导体层由非晶态逐渐转化为晶态的过程中使得部分厚度的所述缓冲半导体层中形成掺杂层；在进行所述扩散退火处理的过程中，还形成位于所述掺杂层背离所述缓冲半导体层的一侧表面的氧化层；
S4:去除所述氧化层以及去除所述掺杂层，所述初始半导体衬底层、剩余的所述缓冲半导体层共同形成半导体衬底层。
本实施例中，在所述初始半导体衬底层的至少一侧表面形成缓冲半导体层，由于起初所述缓冲半导体层呈非晶态，是没有规则晶向排列的半导体层，本身晶格畸变很大，缓冲半导体层的缺陷密度高。也就是说，起初缓冲半导体层排列呈无序排列，存在大量悬挂键和空位缺陷，无序排列能态较高，有序排列能态较低；所述缓冲半导体层内部的缺陷浓度大于所述初始半导体衬底层内部的缺陷浓度；在本申请半导体衬底层的形成方法中，在扩散退火的高温状态下，具体在升温过程中缓冲半导体层中无序排列的部分会逐步向更稳定的有序排列去转化，使得缓冲半导体层由非晶态逐渐转化为晶态，此过程会进一步生成大量缺陷，使得缓冲半导体层与初始半导体衬底层内部的缺陷浓度差由现有的105-6个/cm3增加至1015-16个/cm3(相比现有技术增加约1010倍)，由于浓度差的加剧，从而增强金属杂质的扩散驱动力，驱使初始半导体衬底层内部的金属杂质能更好地逐渐扩散至缓冲半导体层，使得初始半导体衬底层内部的金属杂质浓度由6ppma-7ppma降低至4ppma-5ppma，相比降低了10％-20％，从而获得更好的吸杂效果；其次，进行扩散退火处理的过程中，金属杂质在缓冲半导体层中富集使得在部分厚度的所述缓冲半导体层中形成掺杂层，金属杂质进一步向远离初始半导体衬底层一侧转移扩散，还形成位于所述掺杂层背离所述缓冲半导体层的一侧表面的氧化层，最终在初始半导体衬底层的表面依次形成剩余的缓冲半导体层、掺杂层和氧化层，去除所述氧化层以及去除所述掺杂层之后，所述初始半导体衬底层、剩余的所述缓冲半导体层共同形成半导体衬底层。综上，提高对半导体衬底层的吸杂能力。
在所述初始半导体衬底层的至少一侧表面形成缓冲半导体层之前，所述初始半导体衬底层的两侧表面均具有损伤层；所述半导体衬底层的形成方法还包括：在所述初始半导体衬底层的至少一侧表面形成缓冲半导体层之前，对所述初始半导体衬底层进行表面预清洗处理，以将所述损伤层去除。
半导体衬底层的形成方法还包括：形成半导体衬底层之后，在所述半导体衬底层的至少一侧表面进行制绒处理。
下面参考图2至图8详细介绍半导体衬底层的形成方法。
参考图2，提供初始半导体衬底层100。
所述初始半导体衬底层100的材料包括硅。在其他实施例中，所述初始半导体衬底层的材料为其他的半导体材料，如单晶硅或者硅锗。所述初始半导体衬底层的材料还可以为其他的半导体材料。
本实施例中，所述初始半导体衬底层100的两侧表面均具有损伤层110。在一个具体的实施例中，所述初始半导体衬底层100的正面和背面均具有损伤层110。
所述损伤层110是由于在切割单晶硅原料以形成所述初始半导体衬底层100的过程中造成的。所述损伤层110在所述初始半导体衬底层100的至少一侧表面形成缓冲半导体层之前始终存在。
参考图3，对所述初始半导体衬底层100进行表面预清洗处理。
对所述初始半导体衬底层100进行表面预清洗处理，以将所述损伤层去除。具体的，对所述初始半导体衬底层100进行表面预清洗处理不仅可以对所述初始半导体衬底层100的正面进行清洗，还对所述初始半导体衬底层100的背面进行清洗。
表面预清洗处理的作用还包括：去除所述初始半导体衬底层100表面的有机物以及金属杂质污染物。
在一个实施例中，表面预清洗处理采用碱液，所述碱液包括KOH溶液或者NaOH溶液，碱液的质量百分比浓度为1％-5％,例如为1％、3％或5％，温度为65℃-80℃，例如为65℃、70℃或80℃，所述表面预清洗处理的时间为60s-400s，例如为60s、200s或400s。
所述表面预清洗处理能去除所述损伤层，减薄所述初始半导体衬底层100的厚度。
在一个实施例中，所述表面预清洗处理使所述初始半导体衬底层100减薄的重量为所述初始半导体衬底层100的2‰-4‰，例如为2‰、3‰或4‰。
在其他实施例中，还可以用干法刻蚀工艺将所述损伤层去除。
参考图4，在所述初始半导体衬底层100的表面形成缓冲半导体层，所述缓冲半导体层呈非晶态。
对所述初始半导体衬底层100进行表面预清洗处理之后，在所述初始半导体衬底层100的表面形成缓冲半导体层。所述缓冲半导体层包括位于所述初始半导体衬底层100的正面的第一缓冲半导体层120和位于所述初始半导体衬底层100的背面的第二缓冲半导体层130。具体的，第一缓冲半导体层120呈非晶态，第二缓冲半导体层130呈非晶态。
在本实施例中，当所述初始半导体衬底层100的材料为硅时，缓冲半导体层为非晶硅层。具体的，第一缓冲半导体层120为第一非晶硅层，第二缓冲半导体层130为第二非晶硅层。
在所述初始半导体衬底层100的表面形成缓冲半导体层的过程中，在部分厚度的所述初始半导体衬底层100中形成子掺杂层(图中未示意)。具体的，在所述初始半导体衬底层100和第一缓冲半导体层120之间形成第一子掺杂层(图中未示意)，在所述初始半导体衬底层100和第二缓冲半导体层130之间形成第二子掺杂层(图中未示意)。
由于所述缓冲半导体层是没有规则晶向排列的半导体层，本身晶格畸变很大，缓冲半导体层的缺陷密度高，使得缓冲半导体层与初始半导体衬底层100内部的缺陷浓度差较大，所述初始半导体衬底层100内部的金属杂质向所述缓冲半导体层中迁移。具体的，所述初始半导体衬底层100内部的金属杂质向所述第一子掺杂层和所述第二子掺杂层中迁移，所述第一子掺杂层和所述第二子掺杂层对于金属杂质的溶解性增加，使得所述初始半导体衬底层100内部的金属杂质含量降低。
在一个实施例中，所述缓冲半导体层中含有磷离子。具体的，所述第一缓冲半导体层120中含有磷原子，所述第二缓冲半导体层130中含有磷原子。缓冲半导体层中的磷原子在后续吸杂过程中，会向初始半导体衬底层100中扩散，增加掺杂浓度，增强引发晶格畸变效果，进而提升对初始半导体衬底层100的吸杂效果。
形成所述缓冲半导体层的工艺包括化学气相沉积工艺。具体的，在所述初始半导体衬底层100的正面形成第一缓冲半导体层120的工艺包括化学气相沉积工艺，在所述初始半导体衬底层100的背面形成的第二缓冲半导体层130的工艺包括化学气相沉积工艺。
在一个实施例中，所述缓冲半导体层的厚度为10nm-50nm，例如为10nm、30nm或50nm。若所述缓冲半导体层的厚度过大，意味着沉积缓冲半导体层的时间较长，增加了工艺生产时间；若所述缓冲半导体层的厚度过小，所述初始半导体衬底层100内部的杂质向所述缓冲半导体层中迁移的能力不足。
参考图5，对所述初始半导体衬底层100以及初始半导体衬底层100的表面的缓冲半导体层进行扩散退火处理。
在所述初始半导体衬底层100的表面形成缓冲半导体层之后，对所述初始半导体衬底层100以及初始半导体衬底层100的表面的缓冲半导体层进行扩散退火处理，以在部分厚度的所述缓冲半导体层中形成掺杂层。所述掺杂层包括位于所述第一缓冲半导体层120背离所述初始半导体衬底层100一侧的第一掺杂层140和位于所述第二缓冲半导体层130背离所述初始半导体衬底层100一侧的第二掺杂层150。
在本实施例中，在进行所述扩散退火处理的过程中，缓冲半导体层由非晶态逐渐转化为晶态；具体的，缓冲半导体层由非晶态逐步晶化，进而转化为微晶态，继续升温转化为晶态。缓冲半导体层的缺陷密度由低到高依次为：非晶态的缓冲半导体层-微晶态的缓冲半导体层-晶态的缓冲半导体层，在该步骤中，缓冲半导体层为非晶状态时：缺陷浓度高，此时通磷源，磷源更容易扩散，磷原子在非晶态的缓冲半导体层中浓度远大于初始半导体衬底层中浓度；升温开始后，缓冲半导体层由非晶态逐渐晶化为微晶态，缺陷浓度降低，但由于非晶态的缓冲半导体层中已经进入大量掺杂磷原子，所以微晶态的缓冲半导体层中的磷原子依然会引入很多缺陷位置，只是和非晶态缓冲半导体层的缺陷数量级相比太小；缓冲半导体层完全晶化为晶态：晶态的缓冲半导体层中磷原子和缺陷密度都要略高于初始半导体衬底层100中的密度。
在进行所述扩散退火处理的过程中，所述子掺杂层在缓冲半导体层中富集使得在部分厚度的所述缓冲半导体层中形成掺杂层，具体的，所述第一子掺杂层在第一缓冲半导体层120中富集使得在部分厚度的所述第一缓冲半导体层120中形成第一掺杂层140，所述第二子掺杂层在第二缓冲半导体层130中富集使得在部分厚度的所述第二缓冲半导体层130中形成第二掺杂层150。
在进行所述扩散退火处理的过程中，还形成位于所述掺杂层背离所述缓冲半导体层的一侧表面的氧化层。所述氧化层包括位于所述第一掺杂层140背离所述第一缓冲半导体层120一侧的第一氧化层160和位于所述第二掺杂层150背离所述第二缓冲半导体层130一侧的第二氧化层170。
本实施例中，所述氧化层的材料包括磷硅玻璃(PSG)。在其他实施例中，所述氧化层的材料为其他材料，如二氧化硅。所述氧化层的材料还可以为其他材料。
通过扩散退火处理，将所述初始半导体衬底层100内部的杂质逐渐扩散至第一缓冲半导体层120和第二缓冲半导体层130，杂质在第一缓冲半导体层120和第二缓冲半导体层130富集使得在部分厚度的所述第一缓冲半导体层120中形成第一掺杂层140，在部分厚度的所述第二缓冲半导体层130中形成第二掺杂层150；杂质再进一步向远离初始半导体衬底层100的两侧转移扩散至第一氧化层160和第二氧化层170。
进一步，所述第一氧化层160对所述初始半导体衬底层100中杂质的固溶度大于所述第一掺杂层140对所述初始半导体衬底层100中杂质的固溶度，所述第二氧化层170对所述初始半导体衬底层100中杂质的固溶度大于所述第二掺杂层150对所述初始半导体衬底层100中杂质的固溶度。这样在进行所述扩散退火处理的过程中，富集在第一缓冲半导体层120中的第一掺杂层140进一步向第一氧化层160转移扩散，富集在第二缓冲半导体层130中的第二掺杂层150进一步向第二氧化层170转移扩散，使得第一掺杂层140和第二掺杂层150中杂质的含量降低，初始半导体衬底层100、第一掺杂层140和第一氧化层160中的杂质浓度形成递增梯度，初始半导体衬底层100、第二掺杂层150和第二氧化层170中的杂质浓度形成递增梯度，因此初始半导体衬底层100中的杂质被去除的效果更好。
固溶度是指：固溶体中溶质的最大含量，也就是杂质(溶质)在溶剂(第一氧化层160、第二氧化层170、第一掺杂层140或第二掺杂层150)中的极限溶解度。
所述掺杂层的导电类型与进行所述扩散退火处理之前所述初始半导体衬底层100的导电类型相同；优选的是，在进行所述扩散退火处理之前，所述初始半导体衬底层100的导电类型为N型，所述掺杂层的导电类型为N型，掺杂元素为磷。具体的，所述第一掺杂层140的导电类型与进行所述扩散退火处理之前所述初始半导体衬底层100的导电类型相同；所述第二掺杂层150的导电类型与进行所述扩散退火处理之前所述初始半导体衬底层100的导电类型相同。优选的是，所述第一掺杂层140和所述第二掺杂层150的导电类型均为N型，掺杂元素均为磷。
在本实施例中，所述第一缓冲半导体层120、第一掺杂层140和第一氧化层160均具有吸杂的作用，所述第二缓冲半导体层130、第二掺杂层150和第二氧化层170均具有吸杂的作用。
在一个实施例中，所述扩散退火处理在扩散炉中进行，所述扩散炉包括管式扩散炉或者链式扩散炉。
在一个实施例中，所述扩散退火处理采用的气源为含磷气源；所述含磷气源包括POCl3。
在一个实施例中，所述掺杂层中含有磷离子。具体的，所述第一掺杂层140中含有磷原子，所述第二掺杂层150中含有磷原子。由于磷原子的大小与硅原子的大小有差异，掺杂层中的磷原子以固溶形式存在，会打乱原本硅原子的排布状态，初始半导体衬底层100形成晶格畸变，掺杂层中的空位缺陷密度升高，吸引初始半导体衬底层100中杂质原子向掺杂层中的空位移动，填补掺杂层中空位缺陷，从而达到吸杂效果。本申请在升温开始阶段就同步进行磷原子的扩散，磷原子会占据缓冲半导体层中的空位，相比现有技术中将磷原子向初始半导体衬底层100中扩散，本申请将磷原子向非晶硅中扩散效果更好。
在一个实施例中，所述扩散退火处理采用的温度为700℃-850℃，例如为700℃、800℃或850℃；所述扩散退火处理采用的时间为5min-15min，例如为5min、10min或15min。
在本实施例中，进行扩散退火处理之后，所述缓冲半导体层转化为晶体半导体层。由于所述缓冲半导体层在200℃以上就会转化为晶体半导体层，所述扩散退火处理采用的温度在700℃-850℃范围内，因此，在扩散退火处理的过程中，所述缓冲半导体层会逐渐向晶体半导体层转化，在转化过程中生成大量缺陷，使得缓冲半导体层与初始半导体衬底层内部的缺陷浓度差增大，金属杂质的扩散动力更强，进而使得吸杂效果更好。
参考图6，去除所述氧化层。
进行扩散退火处理之后，去除所述氧化层。具体的，进行扩散退火处理之后，去除第一氧化层160和第二氧化层170。
在本实施例中，去除所述氧化层的工艺包括湿法刻蚀工艺。具体的，采用的刻蚀液为酸液，所述酸液包括HF溶液，HF的质量百分比浓度为5％-8％,例如为5％、7％或8％；温度为15℃-30℃，例如为15℃、20℃或30℃；去除所述氧化层的时间为60s-600s，例如为60s、200s或500s。
在其他实施例中，去除所述氧化层的工艺包括其他刻蚀工艺。
参考图7，去除所述掺杂层。
去除所述氧化层之后，去除所述掺杂层。具体的，去除所述氧化层之后，去除所述第一掺杂层140和所述第二掺杂层150。
在本实施例中，去除所述掺杂层的工艺包括湿法刻蚀工艺。具体的，采用的刻蚀液为碱液，所述碱液包括KOH溶液或者NaOH溶液，碱液的质量百分比浓度为2％-5％,例如为2％、4％或4％；温度为75℃-85℃，例如为75℃、80℃或85℃；去除所述掺杂层的时间为30s-300s，例如为30s、200s或300s。
在其他实施例中，去除所述掺杂层的工艺包括其他刻蚀工艺。
在本实施例中，去除所述掺杂层之后，所述初始半导体衬底层100、所述晶体半导体层共同形成半导体衬底层200。
在其他实施例中，进行扩散退火处理之后，去除所述氧化层之前，所述初始半导体衬底层、所述晶体半导体层共同形成半导体衬底层。也可以是，进行扩散退火处理之后，去除所述掺杂层之前，所述初始半导体衬底层、所述晶体半导体层共同形成半导体衬底层。
在其他实施例中，在去除所述掺杂层之后，去除晶体半导体层。后续在所述初始半导体衬底层的正面和背面进行制绒处理。
参考图8，在所述半导体衬底层的正面和背面进行制绒处理。
形成半导体衬底层200之后，在所述半导体衬底层200的正面和背面进行制绒处理，使得所述半导体衬底层200的正面和背面呈陷光绒面210。所述半导体衬底层200包括所述初始半导体衬底层100和由缓冲半导体层转化的晶体半导体层。
在一个实施例中，所述制绒处理采用碱性制绒溶液，所述碱性制绒溶液包括KOH溶液或者NaOH溶液，所述碱性制绒溶液的质量百分比浓度为2％-5％，例如为2％、4％或5％；温度为75℃-85℃，例如为75℃、80℃或85℃；时间为300s-700s，例如为300s、500s或700s。
采用上述半导体衬底层的形成方法的过程中，首先在所述初始半导体衬底层100的至少一侧表面形成缓冲半导体层，形成所述缓冲半导体层之后，进行扩散退火处理，在扩散退火的高温状态下，部分缓冲半导体层由非晶态逐渐转化为晶态，初始半导体衬底层100中的金属杂质在缓冲半导体层中富集使得在部分厚度的所述缓冲半导体层中形成掺杂层，金属杂质进一步向远离初始半导体衬底层100一侧转移扩散，达到吸杂的目的，形成半导体衬底层200。半导体衬底层200中金属杂质浓度会直接影响少子寿命，可以通过少子寿命变化来间接反应金属杂质浓度的变化。通常情况下，金属杂质的数量级太小，一般10ppma以内。金属杂质的浓度越小，少子的寿命越长。现有的不吸杂处理的少子寿命为：1600μs-2000μs，常规吸杂处理后少子寿命为：1800μs-2200μs，本申请的半导体衬底层的形成方法，经吸杂处理后金属杂质浓度由6ppma-7ppma降低至4ppma-5ppma，而半导体衬底层中少子的寿命由现有的1600μs-2000μs增加至2000μs-2400μs。
实施例2
本发明实施提供一种异质结电池的制备方法，以半导体衬底层200为基础，在所述半导体衬底层200的至少一侧表面依次形成本征半导体层、掺杂半导体层、透明导电膜以及栅线电极制备而成，所述半导体衬底层的制备采用上述实施例提供的半导体衬底层的方法。
具体的，在所述半导体衬底层的正面和背面进行制绒处理之后，在所述半导体衬底层的正面形成第一本征半导体层；在所述半导体衬底层的背面形成第二本征半导体层；在所述第一本征半导体层背向所述半导体衬底层的一侧形成第一掺杂半导体层；在所述第二本征半导体层背向所述半导体衬底层的一侧形成第二掺杂半导体层。
形成所述第一本征半导体层的工艺包括气相沉积工艺，形成所述第二本征半导体层的工艺包括气相沉积工艺。
形成所述第一掺杂半导体层的工艺包括气相沉积工艺，形成所述第二掺杂半导体层的工艺包括气相沉积工艺。
在一个实施例中，所述第一掺杂半导体层包括P型非晶硅层或P型微晶硅层，所述第二掺杂半导体层包括N型非晶硅层或N型微晶硅层。
在一个实施例中，所述第二掺杂半导体层的导电类型和所述第一掺杂半导体层的导电类型相反。本实施例中，以第一掺杂半导体层的导电类型为P型，第二掺杂半导体层的导电类型为N型为示例。
本实施例中，还包括：在所述第一掺杂半导体层背向所述半导体衬底层的一侧形成第一透明导电膜(图中未具体示出)；在所述第二掺杂半导体层背向所述半导体衬底层的一侧形成第二透明导电膜(图中未具体示出)；在所述第一透明导电膜背向所述半导体衬底层的一侧形成第一栅线电极(图中未具体示出)；在所述第二透明导电膜背向所述半导体衬底层的一侧形成第二栅线电极(图中未具体示出)。
采用本发明的异质结电池的制备方法制得的异质结电池，通过预先在所述初始半导体衬底层的至少一侧表面形成缓冲半导体层，再对初始半导体衬底层进行扩散退火处理，提高对初始半导体衬底层的吸杂能力，进一步降低半导体衬底层内部的杂质缺陷，最终提升异质结电池的转换效率。经测试，半导体衬底层内部的杂质缺陷由6ppma-7ppma降低至4ppma-5ppma，异质结电池的转换效率由25.21％增加至25.27％。
显然，上述实施例仅仅是为清楚地说明所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引伸出的显而易见的变化或变动仍处于本发明创造的保护范围之中。
Claims (10)
1.一种半导体衬底层的形成方法，其特征在于，包括：
提供初始半导体衬底层；
将所述初始半导体衬底层的两侧表面的损伤层去除后，在所述初始半导体衬底层的至少一侧表面形成缓冲半导体层，所述缓冲半导体层呈非晶态；所述缓冲半导体层内部的缺陷浓度大于所述初始半导体衬底层内部的缺陷浓度；所述缓冲半导体层的厚度为10nm-50nm；
形成所述缓冲半导体层之后，进行扩散退火处理，以在所述缓冲半导体层由非晶态逐渐转化为晶态的过程中使得部分厚度的所述缓冲半导体层中形成掺杂层，剩余厚度的所述缓冲半导体层形成未掺杂的晶体半导体层；在进行所述扩散退火处理的过程中，还形成位于所述掺杂层背离所述缓冲半导体层的一侧表面的氧化层；
完全去除所述氧化层以及去除所述掺杂层，由所述初始半导体衬底层和未掺杂的所述晶体半导体层共同形成半导体衬底层。
2.根据权利要求1所述的半导体衬底层的形成方法，其特征在于，所述缓冲半导体层中含有磷原子，形成所述缓冲半导体层的工艺包括化学气相沉积工艺。
3.根据权利要求1所述的半导体衬底层的形成方法，其特征在于，
所述半导体衬底层的形成方法还包括：在所述初始半导体衬底层的至少一侧表面形成缓冲半导体层之前，对所述初始半导体衬底层进行表面预清洗处理，以将所述损伤层去除；其中，表面预清洗处理采用碱液，所述碱液包括KOH溶液或者NaOH溶液，碱液的质量百分比浓度为1％-5％,温度为65℃-80℃，所述表面预清洗处理的时间为60s-400s。
4.根据权利要求1所述的半导体衬底层的形成方法，其特征在于，去除所述掺杂层的工艺包括湿法刻蚀工艺；其中，采用的刻蚀液为碱液，所述碱液包括KOH溶液或者NaOH溶液，碱液的质量百分比浓度为2％-5％,温度为75℃-85℃，去除所述掺杂层的时间为30s-300s。
5.根据权利要求1所述的半导体衬底层的形成方法，其特征在于，去除所述氧化层的工艺包括湿法刻蚀工艺；其中，采用的刻蚀液为酸液，所述酸液包括HF溶液，HF的质量百分比浓度为5％-8％,温度为15℃-30℃，去除所述氧化层的时间为60s-600s。
6.根据权利要求1所述的半导体衬底层的形成方法，其特征在于，
所述缓冲半导体层包括位于所述初始半导体衬底层的正面的第一缓冲半导体层和位于所述初始半导体衬底层的背面的第二缓冲半导体层；
所述掺杂层包括位于所述第一缓冲半导体层背离所述初始半导体衬底层一侧的第一掺杂层和位于所述第二缓冲半导体层背离所述初始半导体衬底层一侧的第二掺杂层；
所述氧化层包括位于所述第一掺杂层背离所述第一缓冲半导体层一侧的第一氧化层和位于所述第二掺杂层背离所述第二缓冲半导体层一侧的第二氧化层。
7.根据权利要求1所述的半导体衬底层的形成方法，其特征在于，所述掺杂层的导电类型与进行所述扩散退火处理之前所述初始半导体衬底层的导电类型相同；
在进行所述扩散退火处理之前，所述初始半导体衬底层的导电类型为N型，所述掺杂层的导电类型为N型。
8.根据权利要求1所述的半导体衬底层的形成方法，其特征在于，所述扩散退火处理采用的气源为含磷气源，所述含磷气源包括POCl 3；所述掺杂层中含有磷原子；
所述扩散退火处理采用的温度为700℃-850℃；所述扩散退火处理采用的时间为5min-15min。
9.根据权利要求1至8任一项所述的半导体衬底层的形成方法，其特征在于，还包括：形成半导体衬底层之后，在所述半导体衬底层的至少一侧表面进行制绒处理；其中，所述制绒处理采用碱性制绒溶液，所述碱性制绒溶液包括KOH溶液或者NaOH溶液，所述碱性制绒溶液的质量百分比浓度为2％-5％，温度为75℃-85℃，时间为300s-700s。
10.一种异质结电池的制备方法，以半导体衬底层为基础，在所述半导体衬底层的至少一侧表面依次形成本征半导体层、掺杂半导体层、透明导电膜以及栅线电极制备而成，其特征在于，所述半导体衬底层的制备采用权利要求1至9任意一项所述的半导体衬底层的形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310524359.8A CN116525717B (zh) | 2023-05-09 | 2023-05-09 | 半导体衬底层的形成方法和异质结电池的制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310524359.8A CN116525717B (zh) | 2023-05-09 | 2023-05-09 | 半导体衬底层的形成方法和异质结电池的制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN116525717A CN116525717A (zh) | 2023-08-01 |
| CN116525717B true CN116525717B (zh) | 2024-07-09 |
Family
ID=87390091
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310524359.8A Active CN116525717B (zh) | 2023-05-09 | 2023-05-09 | 半导体衬底层的形成方法和异质结电池的制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116525717B (zh) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111710756A (zh) * | 2020-07-01 | 2020-09-25 | 苏州腾晖光伏技术有限公司 | 一种新型perc电池及其制作方法 |
| CN113675300A (zh) * | 2021-08-23 | 2021-11-19 | 宣城睿晖宣晟企业管理中心合伙企业(有限合伙) | 一种异质结电池的制备方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5757063A (en) * | 1994-03-25 | 1998-05-26 | Kabushiki Kaisha Toshiba | Semiconductor device having an extrinsic gettering film |
| US8124502B2 (en) * | 2008-10-23 | 2012-02-28 | Applied Materials, Inc. | Semiconductor device manufacturing method, semiconductor device and semiconductor device manufacturing installation |
| CN113921649A (zh) * | 2020-07-08 | 2022-01-11 | 福建金石能源有限公司 | 一种硅基异质结太阳能电池制备方法 |
| CN113394308A (zh) * | 2021-01-15 | 2021-09-14 | 宣城睿晖宣晟企业管理中心合伙企业(有限合伙) | 半导体衬底层的处理方法及太阳能电池的形成方法 |
| CN113471311B (zh) * | 2021-07-06 | 2023-05-23 | 安徽华晟新能源科技有限公司 | 一种异质结电池及其制备方法 |
| CN114566568A (zh) * | 2022-02-28 | 2022-05-31 | 安徽华晟新能源科技有限公司 | 半导体衬底层的处理方法和太阳能电池的制备方法 |
-
2023
- 2023-05-09 CN CN202310524359.8A patent/CN116525717B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111710756A (zh) * | 2020-07-01 | 2020-09-25 | 苏州腾晖光伏技术有限公司 | 一种新型perc电池及其制作方法 |
| CN113675300A (zh) * | 2021-08-23 | 2021-11-19 | 宣城睿晖宣晟企业管理中心合伙企业(有限合伙) | 一种异质结电池的制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN116525717A (zh) | 2023-08-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN111739985B (zh) | 太阳能电池及其选择性发射极的制备方法 | |
| CN105932080B (zh) | 异质结太阳能电池及其制备方法 | |
| JP5058184B2 (ja) | 光起電力装置の製造方法 | |
| CN111933752A (zh) | 一种太阳能电池及其制备方法 | |
| CN112349802B (zh) | 一种铸锭单晶或多晶非晶硅异质结太阳电池的制作方法 | |
| CN114975691A (zh) | 一种具有选择性发射极的钝化接触太阳电池及其制备方法、组件和系统 | |
| EP4394900A1 (en) | Method for treating semiconductor substrate layer and method for preparing solar cell | |
| JP5338702B2 (ja) | 太陽電池の製造方法 | |
| CN116741871A (zh) | 一种扩硼SE结构的N型TOPCon电池制作方法 | |
| CN116799106A (zh) | 晶硅异质结太阳能电池高效吸杂的前清洗方法 | |
| CN217881546U (zh) | 具有选择性发射极的钝化接触太阳电池及组件和系统 | |
| CN115132852A (zh) | 一种N型TOPCon太阳能电池及其制作方法 | |
| CN113675300A (zh) | 一种异质结电池的制备方法 | |
| CN113394308A (zh) | 半导体衬底层的处理方法及太阳能电池的形成方法 | |
| CN218585997U (zh) | 一种p型硅的太阳能电池 | |
| CN113471311A (zh) | 一种异质结电池及其制备方法 | |
| CN117153946A (zh) | 硅片除杂方法、硅片及其制备方法和应用 | |
| CN111416011A (zh) | 一种p型PERC晶硅太阳电池及制备方法 | |
| CN115101604A (zh) | TOPCon太阳能电池片及其制备方法、电池组件和光伏系统 | |
| CN114267753A (zh) | 一种TOPCon太阳能电池及其制备方法、光伏组件 | |
| KR102674774B1 (ko) | 고광전변환효율 태양전지 및 고광전변환효율 태양전지의 제조 방법 | |
| CN116525717B (zh) | 半导体衬底层的形成方法和异质结电池的制备方法 | |
| CN116053358B (zh) | 一种异质结电池的制备方法 | |
| CN113066874A (zh) | 异质结太阳能电池及其制备方法 | |
| JP2014143272A (ja) | 基板の粗面化方法、光起電力装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CP03 | Change of name, title or address | ||
| CP03 | Change of name, title or address |
Address after: No. 99 Qingliu Road, Xuancheng Economic and Technological Development Zone, Xuancheng City, Anhui Province Patentee after: Anhui Huasheng New Energy Technology Co.,Ltd. Country or region after: China Address before: Science and Technology Park, Xuancheng Economic and Technological Development Zone, Xuancheng City, Anhui Province Patentee before: Anhui Huasheng New Energy Technology Co.,Ltd. Country or region before: China |