CN116525435A - 一种igbt器件的制备方法及igbt器件 - Google Patents

一种igbt器件的制备方法及igbt器件 Download PDF

Info

Publication number
CN116525435A
CN116525435A CN202211079127.8A CN202211079127A CN116525435A CN 116525435 A CN116525435 A CN 116525435A CN 202211079127 A CN202211079127 A CN 202211079127A CN 116525435 A CN116525435 A CN 116525435A
Authority
CN
China
Prior art keywords
region
igbt device
gate
pillar
gate oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202211079127.8A
Other languages
English (en)
Other versions
CN116525435B (zh
Inventor
刘倩
祁金伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Huatai Electronics Co Ltd
Original Assignee
Suzhou Huatai Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou Huatai Electronics Co Ltd filed Critical Suzhou Huatai Electronics Co Ltd
Priority to CN202211079127.8A priority Critical patent/CN116525435B/zh
Priority to PCT/CN2023/102560 priority patent/WO2024051282A1/zh
Publication of CN116525435A publication Critical patent/CN116525435A/zh
Application granted granted Critical
Publication of CN116525435B publication Critical patent/CN116525435B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本申请实施例提供了一种IGBT器件的制备方法及IGBT器件。制备方法包括：在衬底上形成第二掺杂类型的外延层；自外延层上表面向下进行挖槽，形成柱区沟槽；在柱区沟槽填充第一掺杂类型的材料；挖槽，形成第一栅极沟槽，第一栅极沟槽自第一掺杂类型材料的上表面向下延伸，其中，未被挖掉的第一掺杂类型材料作为柱区；在第一栅极沟槽内形成第一栅氧化层；在第一栅氧化层之上形成第一栅极；在外延层的上部分中形成第一掺杂类型的阱区，阱区的底部高于柱区的顶部且外延层位于所述阱区之下的部分作为漂移区，且所述阱区和柱区被漂移区和所述第一栅氧化层隔开。本申请实施例解决了传统的IGBT器件的制备方法流程复杂制造成本高的技术问题。

Description

一种IGBT器件的制备方法及IGBT器件
技术领域
本申请涉及半导体技术领域，具体地，涉及一种IGBT器件的制备方法及IGBT器件。
背景技术
传统的SJ-IGBT器件的结构，如图1所示，1是P-集电区，2是N-漂移区，3是P型超级结区域，4是第二次外延，5是栅氧化层，6是栅极，7是Pwell，8是N+发射极，9是介质层，10是发射极金属，11是P+集电极，12是集电极金属。
传统的IGBT器件的制备方法中超级结结构的制备步骤中，有两次生长外延层的步骤，第一掺杂类型的柱区形成在第一次生长的外延层内；自第一次生成的外延层的上表面向下挖槽，形成柱区沟槽；之后，在柱区沟槽内填充第一掺杂类型的材料形成柱区。在形成柱区之后，需要进行第二次外延层的生长，之后自第二次外延层的上表面向下挖槽，形成栅极沟槽，栅极沟槽的深度比第二次外延层的深度浅。即栅极沟槽没有贯穿第二次外延层的底部。之后，在栅极沟槽内形成栅氧化层，在栅氧化层之上形成栅极。在第二次外延层的上表面注入或扩散第一掺杂类型的杂质形成第一掺杂类型的阱区，阱区的下表面高于栅极沟槽。这样，第二外延层实现了柱区和阱区不直接接触，而是被第二外延层隔开。第二外延层的存在，导致超级结结构的制备方法复杂，且制备成本较高。
在背景技术中公开的上述信息仅用于加强对本申请的背景的理解，因此其可能包含没有形成为本领域普通技术人员所知晓的现有技术的信息。
发明内容
本申请实施例提供了一种IGBT器件的制备方法及IGBT器件，以解决传统的IGBT器件的制备方法流程复杂制造成本高的技术问题。
本申请实施例提供了一种IGBT器件的制备方法，包括如下步骤：
一种IGBT器件的制备方法，包括如下步骤：
在第一掺杂类型的衬底上形成第二掺杂类型的外延层；
自外延层上表面向下进行挖槽，形成柱区沟槽；
在柱区沟槽填充第一掺杂类型的材料；
挖槽，形成第一栅极沟槽，第一栅极沟槽自第一掺杂类型材料的上表面向下延伸，其中，未被挖掉的第一掺杂类型材料作为柱区；
在第一栅极沟槽内形成第一栅氧化层；
在第一栅氧化层之上形成第一栅极；
在外延层的上部分中形成第一掺杂类型的阱区，所述阱区的底部高于所述柱区的顶部且外延层位于所述阱区之下的部分作为漂移区，使得阱区(6)和漂移区上下相邻设置，且所述阱区和柱区被漂移区和所述第一栅氧化层隔开。
本申请实施例还提供了一种IGBT器件，包括：
第一掺杂类型的集电极；
第二掺杂类型的漂移区，形成在集电极之上；
第一掺杂类型的阱区，形成在所述漂移区之上，所述阱区和所述漂移区上下相邻设置；
第一栅极沟槽，贯穿所述阱区且向下伸入到所述漂移区内；
第一栅氧化层，形成在所述第一栅极沟槽内且所述第一栅氧化层的下端伸入到所述漂移区内；
第一掺杂类型的柱区，形成在所述漂移区内，所述柱区的上部分与所述第一栅氧化层连接，且所述柱区与所述阱区被所述漂移区和所述第一栅氧化层隔开；
第一栅极，形成在所述第一栅氧化层之上。
本申请实施例由于采用以上技术方案，具有以下技术效果：
只需要一次生长外延层的步骤，仅在衬底上生长外延层。即对应传统超级结结构的制备步骤中的第一次生长外延层。自外延层的上表面向下进行挖槽，形成柱区沟槽；在柱区沟槽内填充第一掺杂类型的材料。之后，进行挖槽，形成第一栅极沟槽，第一栅极沟槽自第一掺杂类型材料的上表面向下延伸，未被挖掉的第一掺杂类型材料作为柱区。即第一栅极沟槽的位置是位于柱区之上，一方面对第一栅极沟槽的位置进行了具体的限定，另一方面第一栅极沟槽和柱区之间不再有其他结构。之后，形成第一栅氧化层和第一栅极。在形成第一栅极后，形成阱区，阱区的范围是严格限定的，阱区的底部高于柱区的顶部，外延层中位于阱区之下的部分作为漂移区，这样，阱区直接形成在漂移区之上，阱区6和漂移区2上下相邻设置。同时，还要求阱区和柱区被漂移区和第一栅氧化层隔开，阱区和柱区两者之间不直接接触。
附图说明
此处所说明的附图用来提供对本申请的进一步理解，构成本申请的一部分，本申请的示意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。在附图中：
图1为背景技术中传统的超级结IGBT器件的结构示意图；
图2为本申请实施例的IGBT器件的制备方法的流程图；
图3为本申请实施例的IGBT器件的一个实施方式的结构示意图；
图4为本申请实施例的IGBT器件的另一个实施方式的结构示意图；
图5为本申请实施例的IGBT器件的再一个实施方式的结构示意图；
图6为图3所示IGBT器件的击穿电压曲线图；
图7为图3所示IGBT器件的转移特性曲线图；
图8为图3所示IGBT器件的输出特性曲线图；
图9为图3所示IGBT器件的关断曲线图；
图10为图4所示IGBT器件的开启曲线图。
附图标记：
背景技术中：
1是P-集电区，2是N-漂移区，3是P型超级结区域，4是第二次外延，5是栅氧化层，6是栅极，7是Pwell，8是N+发射极，9是介质层，10是发射极金属，11是P+集电极，12是集电极金属；
本申请具体实施方式中：
集电区1，漂移区2，柱区3，第一栅氧化层41，第一栅极51，第二栅氧化层42，第二栅极52，阱区6，发射极7，介质层8，发射极金属9，集电极10，集电极金属11。
具体实施方式
为了使本申请实施例中的技术方案及优点更加清楚明白，以下结合附图对本申请的示例性实施例进行进一步详细的说明，显然，所描述的实施例仅是本申请的一部分实施例，而不是所有实施例的穷举。需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。
实施例一
本申请实施例的IGBT器件的制备方法，如图2至图5所示，包括如下步骤：
步骤S1：在第一掺杂类型的衬底上形成第二掺杂类型的外延层，具体的方式为在第一掺杂类型的衬底上表面生长第二掺杂类型的外延层；
步骤S2：自外延层上表面向下进行挖槽，形成柱区沟槽；
步骤S3：在柱区沟槽填充第一掺杂类型的材料；
步骤S4：挖槽，形成第一栅极沟槽，第一栅极沟槽自第一掺杂类型材料的上表面向下延伸，其中，部分第一掺杂类型材料被挖掉，未被挖掉的第一掺杂类型材料作为柱区3；
步骤S5：在第一栅极沟槽内形成第一栅氧化层41；具体的方式为在第一栅极沟槽的内底部和侧壁生长第一栅氧化层；
步骤S6：在第一栅氧化层之上形成第一栅极51；
步骤S7：在外延层的上部分中形成第一掺杂类型的阱区6，所述阱区6的底部高于所述柱区的顶部且外延层位于所述阱区之下的部分作为漂移区，使得阱区6和漂移区2上下相邻设置，且所述阱区6和柱区3被漂移区2和所述第一栅氧化层41隔开；即阱区6和漂移区2直接接触，阱区6和柱区3之间不接触。
本申请实施例的IGBT器件的制备方法，只需要一次生长外延层的步骤，仅在衬底上生长外延层。即对应传统超级结结构的制备步骤中的第一次生长外延层。自外延层的上表面向下进行挖槽，形成柱区沟槽；在柱区沟槽内填充第一掺杂类型的材料。之后，进行挖槽，形成第一栅极沟槽，第一栅极沟槽自第一掺杂类型材料的上表面向下延伸，未被挖掉的第一掺杂类型材料作为柱区。即第一栅极沟槽的位置是位于柱区之上，一方面对第一栅极沟槽的位置进行了具体的限定，另一方面第一栅极沟槽和柱区之间不再有其他结构。之后，形成第一栅氧化层和第一栅极。在形成第一栅极后，形成阱区，阱区的范围严格限定，阱区的底部高于柱区的顶部，外延层中位于阱区之下的部分作为漂移区，这样，阱区直接形成在漂移区之上，阱区6和漂移区2上下相邻设置，阱区和漂移区之间直接接触，两者之间没有其他结构。同时，还要求阱区和柱区被漂移区和第一栅氧化层隔开，阱区和柱区两者之间不直接接触。
通过第一栅氧化层和漂移区将柱区和阱区隔开，实现了第一掺杂类型的柱区的上部分和第一掺杂类型的阱区的隔开。通过控制第一栅极沟槽设置的深度、第一栅氧化层直接连接在柱区以及控制柱区和第一栅氧化层的尺寸，实现柱区和阱区之间的隔离，而不需要单独的外延层实现，使得IGBT器件的制备方法的步骤简单，制备出的IGBT器件结构更为简单，同时也使得IGBT器件的成本较低。
实施中，如图2至图4所示，IGBT器件的制备方法还包括如下步骤：
在第一掺杂类型的阱区6之上形成第二掺杂类型的发射极7；
形成介质层8，介质层位于所述第一栅极51和第一栅氧化层41之上；
形成发射极金属9，发射极金属9位于所述介质层和所述发射极7未被所述介质层覆盖的部分，所述介质层8实现所述第一栅极与发射极金属9之间的绝缘；
衬底位于漂移区以下的部分，作为第一掺杂类型的集电极1；
形成集电极金属11，所述集电极金属11位于集电极1之下。
这样，就制备出IGBT器件的结构。
需要说明的是，图3、图4和图5中，发射极7是单独的一层。发射极的形式，还可以是形成在阱区内，发射极位于第一栅极两侧的部分区域，以及位于后续制备的第二栅极两侧的部分区域。
需要说明的是，要实现阱区和柱区被漂移区和第一栅氧化层隔开，第一栅极沟槽和柱区的对应关系有特定的要求，下面分两种情况进行描述。
第一种情况：形成第一栅极沟槽的步骤中，一个第一栅极沟槽对应一个所述柱区的情况下：
对应的，所述第一栅极沟槽位于所述柱区之上；
在IGBT器件的横向方向上，所述第一栅极沟槽的尺寸大于所述柱区3的尺寸，第一栅极沟槽沿其延伸方向的中心面和柱区沿其延伸方向的中心面重合，对应的，所述第一栅氧化层的尺寸大于所述柱区3的尺寸，第一栅氧化层沿其延伸方向的中心面和柱区沿其延伸方向的中心面重合；
其中，IGBT器件的横向方向为IGBT器件柱区的排列方向。
柱区的上端面就仅与第一栅极沟槽的外底部连接。
对应的，在IGBT器件的宽度方向上，所述第一栅极沟槽的尺寸大于等于所述柱区3的尺寸，所述第一栅氧化层41的尺寸大于等于所述柱区3的尺寸；
其中，IGBT器件的宽度方向为IGBT器件中单个柱区的延伸方向。
在IGBT器件的横向方向和宽度方向上，柱区的上端面都能实现仅和与之对应的第一栅极沟槽的外底部连接。
第二种情况：形成第一栅极沟槽的步骤中，一个所述柱区对应两个第一栅极沟槽的情况下：
对应的，在IGBT器件的横向方向上，两个所述第一栅极沟槽分别位于所述柱区的两侧边缘之上，且两个所述第一栅极沟槽之间保留第一掺杂类型材料为柱区的一部分，对应的，两个所述第一栅氧化层分别位于所述柱区的两侧边缘之上，且两个所述第一栅氧化层之间保留第一掺杂类型材料为柱区的一部分；
其中，IGBT器件的横向方向为IGBT器件柱区的排列方向。
在IGBT器件的宽度宽度方向上，所述第一栅极沟槽的尺寸大于等于所述柱区3的尺寸，对应的，所述第一栅氧化层41的尺寸大于等于所述柱区3的尺寸；
其中，IGBT器件的宽度方向为IGBT器件中单个柱区的延伸方向。
这样，在IGBT器件的横向方向和宽度方向上，柱区的上端能够实现和与之对应的两个第一栅氧化层、和柱区位于两个第一栅氧化层之间的部分连接。进而实现柱区的上部分和阱区之间通过第一栅氧化层和漂移区隔开。
具体的，介质层还覆盖柱区中位于两个第一栅氧化层之间部分的顶部，柱区和第一栅氧化层、漂移区、介质层相接触，柱区和阱区之间不直接接触。
实施中，自外延层上表面向下进行挖槽，形成柱区沟槽的步骤中，所述柱区沟槽的底部和所述外延层的下表面之间具有预设距离。对应的，柱区的底部和所述漂移区的下表面之间具有预设距离。
这样，柱区的下端和漂移区的下表面之间具有预设距离。实现了第一掺杂类型的柱区的下端、左端和右端，都是第二掺杂类型的漂移区。通过第一栅氧化层和漂移区将柱区的上部分和阱区隔开，实现了第一掺杂类型的柱区的上部分和第一掺杂类型的阱区的隔开。即实现了第一掺杂类型的柱区3的浮空设置。
作为一个可选的方式，进行挖槽的步骤包括一次挖槽工艺，一次挖槽工艺形成第一栅极沟槽和第二栅极沟槽，所述第二栅极沟槽自外延层的上表面向下延伸；其中，在IGBT器件的横向方向上，所述第一栅极沟槽的尺寸大于所述第二栅极沟槽的尺寸。其中，第二栅极沟槽在两个柱区之间的上方。
通过一次挖槽工艺形成的第一栅极沟槽和第二栅极沟槽，由于在IGBT器件的横向方向上，第一栅极沟槽的尺寸大于第二栅极沟槽的尺寸，使得第一栅极沟槽的深度大于第二栅极沟槽的深度。这是挖槽工艺决定的。
作为另一个可选的方式，进行挖槽的步骤包括两次挖槽工艺，一次挖槽工艺形成第一栅极沟槽，另一次挖槽工艺形成第二栅极沟槽，所述第二栅极沟槽自外延层的上表面向下延伸，第一栅极沟槽的深度大于或等于或小于第二栅极沟槽的深度；其中，在IGBT器件的横向方向上，所述第一栅极沟槽的尺寸大于或者等于或者小于所述第二栅极沟槽的尺寸，最常见的情况为第一栅极沟槽的尺寸大于第二栅极沟槽尺寸。
两次挖槽工艺，分别形成第一栅极沟槽和第二栅极沟槽，第一栅极沟槽和第二栅极沟槽的深度关系，可以根据IGBT器件的实际需求进行控制。
具体的，介质层有多个，分别形成在所述第一栅极、第一栅氧化层和柱区中位于两个第一栅极沟槽之间部分之上以及形成在第二栅极和第二栅氧化层之上。
实施例二
如图3、图4和图5所示，本申请实施例的IGBT器件，包括：
第一掺杂类型的集电极10；
第二掺杂类型的漂移区2，形成在集电极10之上；
第一掺杂类型的阱区6，形成在所述漂移区2之上，所述阱区6和所述漂移区2上下相邻设置；
第一栅极沟槽，贯穿所述阱区6且向下伸入到所述漂移区2内；
第一栅氧化层41，形成在所述第一栅极沟槽内且所述第一栅氧化层41的下端伸入到所述漂移区2内；
第一掺杂类型的柱区3，形成在所述漂移区2内，所述柱区3的上部分与所述第一栅氧化层41连接，且所述柱区3与所述阱区6被所述漂移区2和所述第一栅氧化层41隔开；
第一栅极51，形成在所述第一栅氧化层41之上。
本申请实施例的IGBT器件，阱区和漂移区上下相邻设置，即阱区直接形成在漂移区之上，两层之间没有其他的层结构。第一栅极沟槽贯穿阱区且向下伸入到漂移区内，这样，形成在第一栅极沟槽内的第一栅氧化层的下端伸入到漂移区内。漂移区内的柱区的上部分与第一栅氧化层连接，且柱区和阱区被漂移区和第一栅氧化层隔开，即通过第一栅氧化层和漂移区将柱区和阱区隔开，实现了第一掺杂类型的柱区的上部分和第一掺杂类型的阱区的隔开。传统的超级结结构，第一掺杂类型的阱区和第二掺杂类型的漂移区之间需要设置第二掺杂类型的外延层，外延层的重要作用在于将漂移区内的第一掺杂类型的柱区和外延层之上的第一掺杂类型的阱区隔开。这样，本申请实施例的IGBT器件，通过控制第一栅极沟槽设置的深度、第一栅氧化层直接连接在柱区以及控制柱区和第一栅氧化层的尺寸，实现柱区和阱区之间的隔离，而不需要通过设置外延层实现，使得IGBT器件的结构更为简单，同时也使得IGBT器件的成本较低。
实施中，IGBT器件还包括：
集电极金属11，形成在集电极之下；
第二掺杂类型的发射极7，形成在所述阱区6之上，所述第一栅极沟槽贯穿所述发射极和阱区；所述第一栅极和第二栅极的上表面与所述发射极的上表面平齐；
介质层8，形成在所述第一栅极和第一栅氧化层之上；
发射极金属9，形成在所述介质层和所述发射极7未被所述介质层覆盖的部分，所述介质层8实现所述第一栅极与发射极金属9之间的绝缘。
需要说明的是，图3、图4和图5中，发射极是单独的一层。发射极的形式，还可以是形成在阱区内，发射极位于第一栅极两侧的部分区域。在发射极形成在阱区内时，所述第一栅极沟槽贯穿阱区；所述第一栅极和第二栅极的上表面与所述发射极的上表面平齐。
实施中，如图3、图4和图5所示，所述柱区3的下端与所述漂移区2的下表面之间具有预设距离。
这样，柱区的下端和漂移区的下表面之间具有预设距离。实现了第一掺杂类型的柱区的下端、左端和右端，都是第二掺杂类型的漂移区。通过第一栅氧化层和漂移区将柱区的上部分和阱区隔开，实现了第一掺杂类型的柱区的上部分和第一掺杂类型的阱区的隔开。即实现了第一掺杂类型的柱区3的浮空设置。
作为一种可选的方式，所述第二掺杂类型为N型掺杂，所述第一掺杂类型为P型掺杂。
作为一种可选的方式，所述第二掺杂类型为N型掺杂，所述第一掺杂类型为P型掺杂。
实施例三
实施例三的IGBT器件，在实施例二的基础上，还具有如下特点。
如图3和图4所示，实施例二的IGBT器件，一个所述柱区3对应一个第一栅极沟槽，对应的，一个所述柱区3对应一个所述第一栅氧化层41；
所述柱区的上端面仅和与之对应的所述第一栅氧化层连接，即柱区的上端面不与阱区接触。
这样，实现了柱区的上部分和阱区的隔离。
为了实现柱区上端面仅和与之对应的第一栅氧化层连接，第一栅极沟槽、第一栅氧化层、柱区的尺寸需要满足如下要求：
如图3和图4所示，在IGBT器件的横向方向上，所述第一栅极沟槽的尺寸大于所述柱区3的尺寸，对应的，所述第一栅氧化层41的尺寸大于所述柱区3的尺寸；
第一栅极沟槽沿其延伸方向的中心面和柱区沿其延伸方向的中心面重合，对应的，第一栅氧化层沿其延伸方向的中心面和柱区沿其延伸方向的中心面重合。即在IGBT器件的横向方向上，第一栅氧化层和柱区对中；
其中，IGBT器件的横向方向为IGBT器件柱区的排列方向。在图3和图4中，IGBT器件的宽度方向为垂直于纸面的方向。
在IGBT器件的宽度方向上，第一栅氧化层41的尺寸大于等于所述柱区3的尺寸，这样，在IGBT器件的宽度方向上，柱区的上端面能够实现仅和与之对应的第一栅氧化层的下端面连接。
这样，在IGBT器件的宽度方向上，柱区的上端面能够实现仅和与之对应的第一栅氧化层的下端面连接。从而实现了在IGBT器件的横向方向和宽度方向上，柱区的上端面都能实现仅和与之对应的第一氧化层的下端面连接。
实施中，如图3和图4所示，IGBT器件还包括：
第二栅极沟槽，贯穿所述阱区且向下伸入到所述漂移区2内；
第二栅氧化层42，形成所述第二栅极沟槽内且所述第二栅氧化层42的下端伸入到所述漂移区2内；
第二栅极52，形成在所述第二栅氧化层42之上；
其中，第二栅氧化层42位于两个第一栅氧化层之间。
第一栅极51的数量和位置，根据柱区的数量和位置确定。IGBT器件的栅极的数量根据器件决定，在第一栅极的数量确定后，第二栅极的数量也随之确定。具体的，两个第一栅极之间可以根据实际需要，设置一个或多个第二栅极。
在本实施例中，在IGBT器件的横向方向上，由于所述第一栅氧化层41的尺寸必须大于所述柱区3的尺寸，第一栅极沟槽、第一栅极的尺寸也相应的受到限制。而第二栅极沟槽、第二栅氧化层和第二栅极的尺寸不受柱区的限制。在IGBT器件的横向方向上，通常情况下，第一栅极沟槽的尺寸会大于第二栅极沟槽的尺寸。
如果第一栅极沟槽和第二栅极沟槽通过一次挖槽工艺形成，第一栅极沟槽的深度就会大于第二栅极沟槽的深度。目前的挖槽工艺，在同一次挖槽工艺，所挖的槽越宽，槽的深度越深。图3中的第一栅极沟槽的深度大于第二栅极沟槽的深度，通过一次挖槽工艺形成第一栅极沟槽和第二栅极沟槽。
如果第一栅极沟槽和第二栅极沟槽通过两次挖槽工艺形成，则第一栅极沟槽的深度可以大于、等于、或小于第二栅极沟槽的深度。图4中的第一栅极沟槽的深度等于第二栅极沟槽的深度，通过两次挖槽工艺形成第一栅极沟槽和第二栅极沟槽。
图6为图3所示IGBT器件的击穿电压曲线图；图7为图3所示IGBT器件的转移特性曲线图；图8为图3所示IGBT器件的输出特性曲线图；图9为图3所示IGBT器件的关断曲线图；图10为图4所示IGBT器件的开启曲线图。由此可以看出，图3所示的IGBT器件的各项曲线说明本申请的IGBT器件与传统的IGBT器件，在动静态参数方面没有差异。
实施例四
实施例四的IGBT器件，在实施例二的基础上，还具有如下特点。
如图5所示，实施例二的IGBT器件，一个所述柱区3对应两个相邻的第一栅极沟槽，与同一柱区对应的两个第一栅极沟槽之间被所述柱区3的一部分填充满，即与同一柱区3对应的两个第一栅极沟槽之间没有阱区的材料，而是被柱区的材料填充满，对应的，一个所述柱区对应两个所述第一栅氧化层；
所述柱区3和与之对应的两个所述第一栅氧化层41连接，且同一个柱区连接的两个第一栅氧化层41之间为柱区3的一部分。
柱区不仅形成在漂移区内，而且柱区的一部分还形成在与该柱区连接的两个第一栅氧化层之间。这样，柱区的上部分与第一栅氧化层和漂移区接触，而不与阱区接触，实现了柱区的上部分和阱区的隔离。
在实施例三中，在IGBT器件的横向方向上，第一栅极、第一栅氧化层和第一栅极沟槽的尺寸根据柱区的尺寸决定。而在实施例四中，在IGBT器件的横向方向上，第一栅极的尺寸确定后，对应的第一栅氧化层和第一栅极沟槽的尺寸也随之确定。在第一栅氧化层的尺寸确定且在满足超级结区域电荷平衡的条件，综合确定柱区在IGBT器件横向方向上的尺寸。
实施中，如图5所示，在IGBT器件的横向方向上，所述柱区3的尺寸小于与之连接的两个第一栅氧化层外缘之间的尺寸；
柱区3沿其延伸方向的中心面和柱区3连接的两个第一栅氧化层之间的中心面重合。即在IGBT器件的横向方向上，柱区和与之连接的两个第一栅氧化层对中；
其中，其中，IGBT器件的横向方向为IGBT器件柱区的排列方向。
这样，在IGBT器件的横向方向上，柱区的上端能够实现和与之对应的两个第一栅氧化层连接，柱区的上部分与阱区通过第一栅氧化层和漂移区隔开。
进一步的，在IGBT器件的宽度方向上，所述第一栅极沟槽的尺寸大于等于所述柱区3的尺寸，所述第一栅氧化层41的尺寸等于大于所述柱区3的尺寸。
这样，在IGBT器件的宽度方向上，柱区的上部分能够实现仅和与之对应的第一栅氧化层连接。
实施中，如图5所示，IGBT器件还包括：
第二栅极沟槽，贯穿所述阱区且向下伸入到所述漂移区2内；
第二栅氧化层42，形成所述第二栅极沟槽内且所述第二栅氧化层42的下端伸入到所述漂移区2内；
第二栅极52，形成在所述第二栅氧化层42之上；
其中，第二栅氧化层42位于阱区和漂移区中位于两个柱区之间的位置。
第一栅极51的数量和位置，根据柱区的数量和位置确定。IGBT器件的栅极的数量根据器件决定，在第一栅极的数量确定后，第二栅极的数量也随之确定。具体的，阱区和漂移区中位于两个柱区之间的位置可以根据实际需要，设置一个或多个第二栅极。
实施中，在IGBT器件的横向方向上，第一栅极沟槽和第二栅极沟槽的尺寸相同，第一栅极沟槽和第二栅极沟槽的深度相同。
在本实施例中，第一栅极沟槽和第二栅极沟槽通过一次挖槽形成，实现第一栅极沟槽和第二栅极沟槽的尺寸相同，第一栅极沟槽和第二栅极沟槽的深度相同。
尽管已描述了本申请的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例作出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本申请范围的所有变更和修改。
显然，本领域的技术人员可以对本申请进行各种改动和变型而不脱离本申请的精神和范围。这样，倘若本申请的这些修改和变型属于本申请权利要求及其等同技术的范围之内，则本申请也意图包含这些改动和变型在内。

Claims (17)

1.一种IGBT器件的制备方法，其特征在于，包括如下步骤：
在第一掺杂类型的衬底上形成第二掺杂类型的外延层；
自外延层上表面向下进行挖槽，形成柱区沟槽；
在柱区沟槽填充第一掺杂类型的材料；
挖槽，形成第一栅极沟槽，第一栅极沟槽自第一掺杂类型材料的上表面向下延伸，其中，未被挖掉的第一掺杂类型材料作为柱区；
在第一栅极沟槽内形成第一栅氧化层；
在第一栅氧化层之上形成第一栅极；
在外延层的上部分中形成第一掺杂类型的阱区，所述阱区的底部高于所述柱区的顶部且外延层位于所述阱区之下的部分作为漂移区，使得阱区(6)和漂移区(2)上下相邻设置，且所述阱区和柱区被漂移区和所述第一栅氧化层隔开。
2.根据权利要求1所述的IGBT器件的制备方法，其特征在于，形成第一栅极沟槽的步骤中，一个第一栅极沟槽对应一个所述柱区，所述第一栅极沟槽位于所述柱区之上；
在IGBT器件的横向方向上，所述第一栅极沟槽的尺寸大于所述柱区(3)的尺寸，第一栅极沟槽沿其延伸方向的中心面和柱区沿其延伸方向的中心面重合，对应的，所述第一栅氧化层的尺寸大于所述柱区的尺寸，第一栅氧化层沿其延伸方向的中心面和柱区沿其延伸方向的中心面重合；
其中，IGBT器件的横向方向为IGBT器件柱区的排列方向。
3.根据权利要求2所述的IGBT器件的制备方法，其特征在于，在IGBT器件的宽度方向上，所述第一栅极沟槽的尺寸大于等于所述柱区(3)的尺寸，对应的，所述第一栅氧化层(41)的尺寸大于等于所述柱区(3)的尺寸；
其中，IGBT器件的宽度方向为IGBT器件中单个柱区的延伸方向。
4.根据权利要求1所述的IGBT器件的制备方法，其特征在于，形成第一栅极沟槽的步骤中，一个所述柱区对应两个第一栅极沟槽；
在IGBT器件的横向方向上，两个所述第一栅极沟槽分别位于所述柱区的两侧边缘之上，且两个所述第一栅极沟槽之间保留第一掺杂类型材料为柱区的一部分，对应的，两个所述第一栅氧化层分别位于所述柱区的两侧边缘之上；
其中，IGBT器件的横向方向为IGBT器件柱区的排列方向。
5.根据权利要求4所述的IGBT器件的制备方法，其特征在于，在IGBT器件的宽度方向上，所述第一栅极沟槽的尺寸大于等于所述柱区(3)的尺寸，对应的，所述第一栅氧化层(41)的尺寸大于等于所述柱区(3)的尺寸；
其中，IGBT器件的宽度方向为IGBT器件中单个柱区的延伸方向。
6.根据权利要求1所述的IGBT器件的制备方法，其特征在于，还包括如下步骤：
形成第二掺杂类型的发射极(7)；
形成介质层(8)，介质层位于所述第一栅极和第一栅氧化层之上；
形成发射极金属(9)，发射极金属(9)位于所述介质层和所述发射极(7)未被所述介质层覆盖的部分，所述介质层(8)实现所述第一栅极与发射极金属(9)之间的绝缘；
衬底位于漂移区以下的部分，作为第一掺杂类型的集电极(1)；
形成集电极金属(11)，所述集电极金属(11)位于集电极(1)之下。
7.根据权利要求1所述的IGBT器件的制备方法，其特征在于，自外延层上表面向下进行挖槽，形成柱区沟槽的步骤中，所述柱区沟槽的底部和所述外延区的下表面之间具有预设距离。
8.根据权利要求1所述的IGBT器件的制备方法，其特征在于，进行挖槽的步骤包括一次挖槽工艺，一次挖槽工艺形成第一栅极沟槽和第二栅极沟槽，所述第二栅极沟槽自外延层的上表面向下延伸，第一栅极沟槽的深度大于第二栅极沟槽的深度；其中，在IGBT器件的横向方向上，所述第一栅极沟槽的尺寸大于所述第二栅极沟槽的尺寸；
或者进行挖槽的步骤包括两次挖槽工艺，一次挖槽工艺形成第一栅极沟槽，另一次挖槽工艺形成第二栅极沟槽，所述第二栅极沟槽自外延层的上表面向下延伸，第一栅极沟槽的深度大于或等于或小于第二栅极沟槽的深度；其中，在IGBT器件的横向方向上，所述第一栅极沟槽的尺寸大于所述第二栅极沟槽的尺寸；
其中，IGBT器件的横向方向为IGBT器件柱区的排列方向。
9.一种IGBT器件，其特征在于，包括：
第一掺杂类型的集电极(10)；
第二掺杂类型的漂移区(2)，形成在集电极(10)之上；
第一掺杂类型的阱区(6)，形成在所述漂移区(2)之上，所述阱区(6)和所述漂移区(2)上下相邻设置；
第一栅极沟槽，贯穿所述阱区(6)且向下伸入到所述漂移区(2)内；
第一栅氧化层(41)，形成在所述第一栅极沟槽内且所述第一栅氧化层(41)的下端伸入到所述漂移区(2)内；
第一掺杂类型的柱区(3)，形成在所述漂移区(2)内，所述柱区(3)的上部分与所述第一栅氧化层(41)连接，且所述柱区(3)与所述阱区(6)被所述漂移区(2)和所述第一栅氧化层(41)隔开；
第一栅极(51)，形成在所述第一栅氧化层(41)之上。
10.根据权利要求9所述的IGBT器件，其特征在于，还包括：
集电极金属(11)，形成在集电极之下；
第二掺杂类型的发射极(7)，所述第一栅极沟槽贯穿阱区；所述第一栅极和第一栅氧化层的上表面与所述发射极的上表面平齐；
介质层(8)，形成在所述第一栅极和第一栅氧化层之上；
发射极金属(9)，形成在所述介质层和所述发射极(7)未被所述介质层覆盖的部分，所述介质层(8)实现所述第一栅极与发射极金属(9)之间的绝缘。
11.根据权利要求10所述的IGBT器件，其特征在于，所述柱区(3)的下端与所述漂移区(2)的下表面之间具有预设距离。
12.根据权利要求11所述的IGBT器件，其特征在于，一个所述柱区对应一个第一栅极沟槽，对应的，一个所述柱区对应一个所述第一栅氧化层；
所述柱区的上端面仅和与之对应的所述第一栅氧化层的下端面连接，所述柱区的侧面和下端面仅与漂移区连接。
13.根据权利要求12所述的IGBT器件，其特征在于，在IGBT器件的横向方向上，所述第一栅极沟槽的尺寸大于所述柱区(3)的尺寸，对应的，所述第一栅氧化层(41)的尺寸大于所述柱区(3)的尺寸；
其中，IGBT器件的横向方向为IGBT器件柱区的排列方向。
14.根据权利要求13所述的IGBT器件，其特征在于，在IGBT器件的宽度方向上，所述第一栅极沟槽的尺寸大于等于所述柱区(3)的尺寸，对应的，所述第一栅氧化层(41)的尺寸大于等于所述柱区(3)的尺寸；
其中，IGBT器件的宽度方向为IGBT器件中单个柱区的延伸方向。
15.根据权利要求10所述的IGBT器件，其特征在于，一个所述柱区对应两个相邻的第一栅极沟槽，与同一柱区对应的两个第一栅极沟槽之间被所述柱区的一部分填充满，对应的，一个所述柱区对应两个所述第一栅氧化层；
所述柱区和与之对应的两个所述第一栅氧化层连接，且同一个柱区连接的两个第一栅氧化层之间为柱区的一部分。
16.根据权利要求15所述的IGBT器件，其特征在于，在IGBT器件的横向方向上，所述柱区(3)的尺寸小于与之连接的两个第一栅氧化层外缘之间的尺寸；
其中，IGBT器件的横向方向为IGBT器件柱区的排列方向。
17.根据权利要求16所述的IGBT器件，其特征在于，在IGBT器件的宽度方向上，所述第一栅极沟槽的尺寸大于等于所述柱区(3)的尺寸，所述第一栅氧化层(41)的尺寸大于等于所述柱区(3)的尺寸；
其中，IGBT器件的宽度方向为IGBT器件中单个柱区的延伸方向。
CN202211079127.8A 2022-09-05 2022-09-05 一种igbt器件的制备方法及igbt器件 Active CN116525435B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202211079127.8A CN116525435B (zh) 2022-09-05 2022-09-05 一种igbt器件的制备方法及igbt器件
PCT/CN2023/102560 WO2024051282A1 (zh) 2022-09-05 2023-06-27 一种igbt器件的制备方法及igbt器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211079127.8A CN116525435B (zh) 2022-09-05 2022-09-05 一种igbt器件的制备方法及igbt器件

Publications (2)

Publication Number Publication Date
CN116525435A true CN116525435A (zh) 2023-08-01
CN116525435B CN116525435B (zh) 2024-07-19

Family

ID=87390958

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211079127.8A Active CN116525435B (zh) 2022-09-05 2022-09-05 一种igbt器件的制备方法及igbt器件

Country Status (2)

Country Link
CN (1) CN116525435B (zh)
WO (1) WO2024051282A1 (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080185640A1 (en) * 2005-07-01 2008-08-07 Kabushiki Kaisha Toshiba Semiconductor device
US20100276750A1 (en) * 2009-05-01 2010-11-04 Niko Semiconductor Co., Ltd. Metal Oxide Semiconductor (MOS) Structure and Manufacturing Method Thereof
CN102254822A (zh) * 2010-05-18 2011-11-23 茂达电子股份有限公司 制造功率半导体器件的方法
JP2013102213A (ja) * 2003-01-16 2013-05-23 Fuji Electric Co Ltd 半導体素子
CN104167436A (zh) * 2013-05-16 2014-11-26 深圳市力振半导体有限公司 一种半导体功率器件的结构
CN108767000A (zh) * 2018-08-16 2018-11-06 无锡新洁能股份有限公司 一种绝缘栅双极型半导体器件及其制造方法
US20210167204A1 (en) * 2018-10-25 2021-06-03 Mitsubishi Electric Corporation Semiconductor device and power converter

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7897997B2 (en) * 2008-02-23 2011-03-01 Force Mos Technology Co., Ltd. Trench IGBT with trench gates underneath contact areas of protection diodes
CN105244369A (zh) * 2015-09-16 2016-01-13 重庆平伟实业股份有限公司 一种超结vdmosfet制备方法及利用该方法形成的器件
CN112530867B (zh) * 2019-09-17 2023-05-12 华润微电子（重庆）有限公司 沟槽型场效应晶体管结构及其制备方法
CN113497132A (zh) * 2020-04-07 2021-10-12 苏州华太电子技术有限公司 超级结绝缘栅双极型晶体管及其制作方法
CN113690293B (zh) * 2020-05-18 2024-04-12 华润微电子（重庆）有限公司 Igbt器件及其制备方法
CN113140463B (zh) * 2021-04-02 2024-09-27 上海维安半导体有限公司 一种耗尽型场效应晶体管器件及其制备方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013102213A (ja) * 2003-01-16 2013-05-23 Fuji Electric Co Ltd 半導体素子
US20080185640A1 (en) * 2005-07-01 2008-08-07 Kabushiki Kaisha Toshiba Semiconductor device
US20100276750A1 (en) * 2009-05-01 2010-11-04 Niko Semiconductor Co., Ltd. Metal Oxide Semiconductor (MOS) Structure and Manufacturing Method Thereof
CN102254822A (zh) * 2010-05-18 2011-11-23 茂达电子股份有限公司 制造功率半导体器件的方法
CN104167436A (zh) * 2013-05-16 2014-11-26 深圳市力振半导体有限公司 一种半导体功率器件的结构
CN108767000A (zh) * 2018-08-16 2018-11-06 无锡新洁能股份有限公司 一种绝缘栅双极型半导体器件及其制造方法
US20210167204A1 (en) * 2018-10-25 2021-06-03 Mitsubishi Electric Corporation Semiconductor device and power converter
CN112913032A (zh) * 2018-10-25 2021-06-04 三菱电机株式会社 半导体装置、电力变换装置以及半导体装置的制造方法

Also Published As

Publication number Publication date
WO2024051282A1 (zh) 2024-03-14
CN116525435B (zh) 2024-07-19

Similar Documents

Publication Publication Date Title
US7795638B2 (en) Semiconductor device with a U-shape drift region
US11450763B2 (en) IGBT power device and fabrication method therefor
US20200235230A1 (en) Super-junction igbt device and method for manufacturing same
US8735249B2 (en) Trenched power semiconductor device and fabrication method thereof
US20190280119A1 (en) Super junction power transistor and preparation method thereof
CN102867842B (zh) 超级结器件及制造方法
JP2002353456A (ja) 半導体装置及びその製造方法
CN113838937A (zh) 一种深槽超结mosfet功率器件及其制备方法
CN116110944A (zh) 一种基于Resurf效应的屏蔽栅沟槽型MOSFET器件及其制备方法
US20200335580A1 (en) Methods Of Manufacturing A Deep Trench Super Junction MOSFET
KR950011017B1 (ko) 반도체장치 및 그 제조방법
WO2020125326A1 (zh) 半导体超结功率器件
CN111883515A (zh) 沟槽栅器件及其制作方法
CN116525435B (zh) 一种igbt器件的制备方法及igbt器件
CN109461769B (zh) 一种沟槽栅igbt器件结构及其制作方法
CN208674122U (zh) 一种带有屏蔽栅的超结igbt
CN108305893B (zh) 半导体装置
CN219419035U (zh) 一种半导体器件
CN114203825B (zh) 一种垂直型碳化硅功率mosfet器件及其制造方法
CN111341828A (zh) 超结结构及其制造方法
US11101373B2 (en) Insulated gate bipolar transistor and manufacturing method thereof
CN116525665A (zh) 一种半导体器件及半导体器件的制备方法
US8969184B2 (en) Method for fabricating a porous semiconductor body region
JP6990890B2 (ja) 半導体パワーデバイス
CN105720089A (zh) 超级结及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant