CN116507117A - 半导体器件及其形成方法、存储器 - Google Patents

半导体器件及其形成方法、存储器 Download PDF

Info

Publication number
CN116507117A
CN116507117A CN202310465103.4A CN202310465103A CN116507117A CN 116507117 A CN116507117 A CN 116507117A CN 202310465103 A CN202310465103 A CN 202310465103A CN 116507117 A CN116507117 A CN 116507117A
Authority
CN
China
Prior art keywords
transistor
substrate
channel
gate
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310465103.4A
Other languages
English (en)
Inventor
顾婷婷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Changxin Memory Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Memory Technologies Inc filed Critical Changxin Memory Technologies Inc
Priority to CN202310465103.4A priority Critical patent/CN116507117A/zh
Publication of CN116507117A publication Critical patent/CN116507117A/zh
Pending legal-status Critical Current

Links

Classifications

    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本公开实施例提供一种半导体器件及其形成方法、存储器，其中，半导体器件包括：基底；位于基底上的第一晶体管；其中，第一晶体管至少包括第一源极；位于第一晶体管表面的第二晶体管；其中，第二晶体管至少包括第二栅极和第三栅极，第二栅极与第一源极连接。

Description

半导体器件及其形成方法、存储器
技术领域
本公开涉及半导体技术领域，涉及但不限于一种半导体器件及其形成方法、存储器。
背景技术
由于铟镓锌氧化物薄膜晶体管(Indium Gallium Zinc Oxide-Thin FilmTransistor，IGZO-TFT)以及非金属氧化物沟道晶体管相较于硅晶体管具有非常低的截止电流，因此，采用铟镓锌氧化物薄膜晶体管形成半导体器件可以提高存储单元(例如为动态随机存储器单元)的数据保持能力。
相关技术中的无电容的动态随机存储器(Dynamic Random Access Memory，DRAM)中的读取晶体管采用单栅极的铟镓锌氧化物薄膜晶体管，然而，单栅极的铟镓锌氧化物薄膜晶体管在读取过程中通过源极或者漏极控制读取操作，表现出了极大的限制作用。另外，相关技术中的无电容的DRAM包括两条独立的位线(Bit line，BL)，限制了无电容的DRAM存储单元的高密度设计。
发明内容
有鉴于此，本公开实施例提供一种半导体器件及其形成方法、存储器。
第一方面，本公开实施例提供一种半导体器件，包括：
基底；
位于所述基底上的第一晶体管；其中，所述第一晶体管至少包括第一源极；
位于所述第一晶体管表面的第二晶体管；其中，所述第二晶体管至少包括第二栅极和第三栅极，所述第二栅极与所述第一源极连接。
在一些实施例中，所述第二晶体管还包括第二沟道；所述第二沟道具有朝向第一方向的至少一个U型开口，所述第二栅极和所述第三栅极分别沿所述第一方向对称设置于所述第二沟道的内侧表面和外侧表面；
所述第一方向为所述基底的厚度方向。
在一些实施例中，所述第二沟道呈U型或者H型；
所述第二栅极和所述第三栅极分别沿所述第一方向对称设置于所述U型的一个所述U型开口的内部和外部；或者，所述第二栅极和所述第三栅极对称设置于所述H型的两个所述U型开口的内部。
在一些实施例中，所述基底包括第一绝缘层、第二绝缘层以及位于所述第一绝缘层和所述第二绝缘层之间的导电层；所述第一晶体管还包括第一漏极；
所述第一漏极与所述导电层连接。
在一些实施例中，所述第一晶体管还包括位于所述第一绝缘层表面的第一衬底；所述第二晶体管还包括：位于所述第一晶体管表面的第二衬底；所述半导体器件还包括：贯穿所述第一衬底和所述第二绝缘层的第一导电柱、以及贯穿所述第二衬底的第二导电柱；
其中，所述第一导电柱连接所述第一漏极与所述导电层；所述第二导电柱连接所述第一源极与所述第二栅极。
在一些实施例中，所述第一晶体管还包括第一沟道和第一栅极；
所述第一沟道位于所述第一衬底的顶表面、且向所述第一衬底的底部和第二方向延伸；所述第一栅极位于所述第一沟道的表面，所述第一源极和所述第一漏极分别位于所述第一沟道沿第三方向的两端；
所述第二方向和所述第三方向为所述第一衬底所在平面内的任意两个垂直的方向。
在一些实施例中，所述第二晶体管还包括第二源极和第二漏极；其中，所述第二源极和所述第二漏极分别位于所述第二沟道沿所述第三方向的两端。
第二方面，本公开实施例提供一种半导体器件的形成方法，包括：
提供基底；
在所述基底上形成第一晶体管；其中，所述第一晶体管至少包括第一源极；
在所述第一晶体管上形成第二晶体管；其中，所述第二晶体管至少包括第二栅极和第三栅极，且所述第二栅极与所述第一源极连接。
在一些实施例中，在所述第一晶体管上形成第二晶体管，包括：
在所述第一晶体管上形成第二衬底；
形成贯穿所述第二衬底、且与所述第一源极连接的第二导电柱；
在所述第二衬底的表面形成与所述第二导电柱连接的第二栅极；
形成至少覆盖所述第二栅极顶表面的第二沟道；其中，所述第二沟道具有朝向第一方向的至少一个U型开口、且所述第二栅极位于所述U型开口的内部或外部；所述第一方向为所述基底的厚度方向；
在所述第二沟道的表面形成沿所述第一方向与所述第二栅极对称设置的所述第三栅极。
在一些实施例中，所述基底包括第一绝缘层、第二绝缘层以及位于所述第一绝缘层和所述第二绝缘层之间的导电层；在所述基底上形成第一晶体管，包括：
在所述第二绝缘层的表面形成第一衬底；
在所述第一衬底中形成第一沟道；其中，所述第二沟道沿第二方向延伸；
在所述第一沟道沿第三方向的两端形成所述第一源极和第一漏极；其中，所述第二方向和所述第三方向为所述第一衬底所在平面内的任意两个垂直的方向；
在所述第一沟道的表面形成第一栅极。
在一些实施例中，所述方法还包括：
形成贯穿所述第一漏极、所述第一衬底、所述第二绝缘层、且与所述导电层连接的第一导电柱。
在一些实施例中，所述方法还包括：
在形成所述第二沟道之后，在所述第二沟道沿第三方向的两端形成第二源极和第二漏极；或者，在形成所述第二沟道之前，形成所述第二源极和所述第二漏极。
第三方面，本公开实施例提供一种存储器，包括：上述实施例所述的半导体器件。
本公开实施例提供的半导体器件及其形成方法、存储器，其中，半导体器件包括：基底；位于基底上的第一晶体管；第一晶体管至少包括第一源极；位于第一晶体管表面的第二晶体管；第二晶体管至少包括第二栅极和第三栅极，第二栅极与第一源极连接。由于第二晶体管包括两个栅极，因此，可以通过栅极灵活地控制读取操作。另外，由于可以通过栅极控制读取操作，因此，本公开实施例中的半导体器件可以只设计一条位线，提高了半导体器件中存储单元的设计密度，进而提高了半导体器件的集成度。
附图说明
在附图(其不一定是按比例绘制的)中，相似的附图标记可在不同的视图中描述相似的部件。具有不同字母后缀的相似附图标记可表示相似部件的不同示例。附图以示例而非限制的方式大体示出了本文中所讨论的各个实施例。
图1为相关技术中的半导体结构的电路结构示意图一；
图2为相关技术中的半导体结构的电路结构示意图二；
图3为本公开实施例提供的半导体器件的结构示意图；
图4为本公开实施例提供的第二晶体管的结构示意图一；
图5为本公开实施例提供的第二晶体管的结构示意图二；
图6为本公开实施例提供的另一种半导体器件的三维结构示意图；
图7为本公开实施例提供的另一种半导体器件的剖视图一；
图8为本公开实施例提供的另一种半导体器件的剖视图二；
图9为本公开实施例提供的半导体器件电路结构示意图一；
图10为本公开实施例提供的半导体器件电路结构示意图二；
图11为本公开实施例提供的半导体器件形成方法的流程示意图；
图12至图21为本公开实施例提供的半导体器件形成过程中的结构示意图；
图22至图25为本公开实施例提供的沟槽式第一晶体管形成过程中的结构示意图。
具体实施方式
下面将参照附图更详细地描述本公开公开的示例性实施方式。虽然附图中显示了本公开的示例性实施方式，然而应当理解，可以以各种形式实现本公开，而不应被这里阐述的具体实施方式所限制。相反，提供这些实施方式是为了能够更透彻地理解本公开，并且能够将本公开公开的范围完整的传达给本领域的技术人员。
在下文的描述中，给出了大量的细节以便提供对本公开更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本公开可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本公开发生混淆，对于本领域公知的一些技术特征未进行描述；即，这里不描述实际实施例的全部特征，不详细描述公知的功能和结构。
在附图中，为了清楚，层、区、元件的尺寸以及其相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。
应当明白，当元件或层被称为“在……上”、“与……相邻”、“连接到”或“耦合到”其他元件或层时，其可以直接地在其他元件或层上、与之相邻、连接或耦合到其他元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在……上”、“与……直接相邻”、“直接连接到”或“直接耦合到”其他元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本公开教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。而当讨论的第二元件、部件、区、层或部分时，并不表明本公开必然存在第一元件、部件、区、层或部分。
在此使用的术语的目的仅在于描述具体实施例并且不作为本公开的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其他的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
图1和图2为相关技术中的半导体结构的电路结构示意图，其中，图1为单个存储单元的电路结构示意图，图2为存储单元阵列的电路结构示意图。如图1所示，相关技术中的半导体结构100包括一个写入晶体管10a和一个读取晶体管10b，即为2个晶体管无电容器(2Transistor 0Capacitor，2T0C)的DRAM结构。其中，写入晶体管10a的栅极与写入字线(Write Word-Line，WWL)连接，写入晶体管10a的源极(或漏极)与写入位线(Write Bit-Line，WBL)连接，写入晶体管10a的漏极(或源极)通过存储节点接触(Stroage Node，SN)与读取晶体管10b的栅极连接，读取晶体管10b的源极和漏极分别连接至读取位线(Read Bit-Line，RBL)和读取字线(Read Word-Line，RWL)。
相关技术中的读取晶体管10b采用单栅极的铟镓锌氧化物薄膜晶体管，这将存在以下三个方面的缺陷：一是，单栅极的铟镓锌氧化物薄膜晶体管在读取过程中通过源极或者漏极控制读取操作，表现出了极大的限制作用；二是，两条独立的位线(即RBL和WBL)，限制了2T0C DRAM存储单元的高密度设计；三是，严重的压降(IR Drop)问题，在激活RWL的中累积电流(电流的流向如图2中箭头方向所示)，限制了每一行中的DRAM存储单元的个数。
基于此，本公开实施例提供一种半导体器件及其形成方法、存储器，其中，半导体器件包括：基底；位于基底上的第一晶体管；第一晶体管至少包括第一源极；位于第一晶体管表面的第二晶体管；第二晶体管至少包括第二栅极和第三栅极，第二栅极与第一源极连接。本公开实施例中的半导体器件相比于相关技术具有以下三点优势：一是，由于第二晶体管包括两个栅极，因此，可以通过栅极灵活地控制读取操作；二是，由于可以通过栅极控制读取操作，因此，本公开实施例中的半导体器件可以只设计一条位线，提高了半导体器件中存储单元的设计密度，进而提高了半导体器件的集成度；三是，DRAM存储单元的电流可以通过位线流向地面，因此RWL中由于压降问题积累的电流可以忽略不计。
下面，结合附图对本公开实施例中的半导体器件及其形成方法进行详细说明。
在介绍本公开实施例之前，先定义一下以下实施例可能用到的描述立体结构的三个方向，以笛卡尔坐标系为例，三个方向可以包括X轴、Y轴和Z轴方向。定义基底的厚度方向为第一方向。在基底所在的平面方向上，定义两彼此相交(例如彼此垂直)的方向为第二方向和第三方向，例如可以定义第一沟道的延伸方向为第二方向。这里，第一方向例如可以为Z轴方向，第二方向例如可以为Y轴方向，第三方向例如可以为X轴方向。
图3为本公开实施例提供的半导体器件的结构示意图，如图3所示，半导体器件300包括：基底30；位于基底30上的第一晶体管；第一晶体管至少包括第一源极404；位于第一晶体管表面的第二晶体管；第二晶体管至少包括第二栅极505和第三栅极506，第二栅极505与第一源极404连接。
需要说明的是，本公开实施例中的第一晶体管可以是IGZO薄膜晶体管，也可以是普通硅基晶体管或者其它类型的晶体管；第二晶体管可以是IGZO薄膜晶体管，也可以是普通硅基晶体管或者其它类型的晶体管。
还需要说明的是，由于半导体器件300包括2个晶体管，因此，本公开实施例中的半导体器件300可以是2T0C的DRAM单元。
在一些实施例中，请继续参见图3，基底30包括第一绝缘层301、第二绝缘层303以及位于第一绝缘层301和第二绝缘层303之间的导电层302。其中，第一绝缘层301和第二绝缘层303可以由任意一种绝缘性能好的材料构成，例如氧化硅、氮化硅或者氮氧化硅。导电层302可以是高浓度掺杂的硅衬底或者任意一种导电性好的金属层，例如为金属铜层。
在一些实施例中，请继续参见图3，第一晶体管还包括第一漏极403，第一漏极403与导电层302连接。
在一些实施例中，请继续参见图3，第一晶体管还包括位于第一绝缘层301表面的第一衬底401；第二晶体管还包括：位于第一晶体管表面的第二衬底501(参考图3至图5)；半导体器件100还包括：贯穿第一衬底401和第二绝缘层303的第一导电柱406、以及贯穿第二衬底501的第二导电柱507；其中，第一导电柱406连接第一漏极403与导电层302；第二导电柱507连接第一源极404与第二栅极505。
需要说明的是，第一衬底401和第二衬底501可以是硅衬底、锗衬底、锗化硅衬底、绝缘体上硅(Silicon On Insulator，SOI)衬底或绝缘体上锗(Germanium-On-Insulator，GOI)衬底等；第一衬底401和第二衬底501还可以包括其他元素半导体或化合物半导体，例如砷化镓、磷化铟或碳化硅等。在其它实施例中，第一衬底401和第二衬底501还可以为进行离子掺杂后的衬底，例如为P型掺杂的衬底或者N型掺杂的衬底。
在一些实施例中，请继续参考图3，第二栅极505包括第二栅极绝缘层5051、以及位于第二栅极绝缘层5051表面的第二栅极导电层5052。第三栅极506包括第三栅极绝缘层5061、以及位于第三栅极绝缘层5061表面的第三栅极导电层5062。其中，第二栅极绝缘层5051和第三栅极绝缘层5061可以由高介电常数(HK)材料或者氧化硅等其它合适的材料构成，高介电常数(HK)材料例如可以包括氧化铪(HfO2)，氧化硅铪(HfSiO2)，氧化锆(ZrO2)和氧化铝(Al2O3)；第二栅极导电层5052和第三栅极导电层5062可以由任意一种导电性能较好的材料构成，例如为钛(Ti)、氮化钛(TiN)、氮化钨(WN)、钨(W)、钴(Co)、铂(Pt)、钯(Pd)、钌(Ru)、铜(Cu)中的任意一种。
需要说明的是，第二导电柱507连接第一源极404与第二栅极505实际上是，第二导电柱507连接第一源极404与第二栅极505的第二栅极导电层5052。
在一些实施例中，请继续参见图3，第二晶体管还包括第二沟道502；第二沟道502具有朝向第一方向(即Z轴方向)的至少一个U型开口，第二栅极505和第三栅极506分别沿Z轴方向对称设置于第二沟道502的内侧表面和外侧表面。
可以理解地，第二沟道502的材料可以包括金属氧化物，例如为IGZO。
图4和图5为本公开实施例提供的不同结构的第二晶体管的结构示意图，如图3至图5所示，第二沟道502呈U型或者H型；其中，图3和图4中的第二沟道502呈U型，图5中的第二沟道502呈H型。具体地，图3中的第二沟道502具有朝向基底30的一个U型开口，图4中的第二沟道502具有背离基底30的一个U型开口，图5中的第二沟道502具有一个朝向基底30的U型开口和一个背离基底30的U型开口，即图5中的第二沟道500具有两个U型开口。
在一些实施例中，当第二沟道502呈U型时，第二栅极505和第三栅极506分别沿Z轴方向对称设置于U型的一个U型开口的内部和外部。请参考图3，第二栅极505设置于第二沟道502的U型开口的内部、第三栅极506设置于第二沟道502的U型开口的外部；具体地，第二栅极绝缘层5051位于第二沟道502的内侧表面，即第二栅极绝缘层5051具有一个朝向基底的U型开口，第二栅极导电层5052位于第二栅极绝缘层5051的U型开口内部，且充满第二栅极绝缘层5051的U型开口；第三栅极绝缘层5061位于第二沟道502的外侧顶表面上，且第三栅极绝缘层5061具有一个背离基底30的U型开口；第三栅极导电层5062位于第三栅极绝缘层5061的表面，且充满第三栅极绝缘层5061的U型开口。请参考图4，第二栅极505设置于第二沟道502的U型开口的外部、第三栅极506设置于第二沟道502的U型开口的内部。具体地，第三栅极绝缘层5061位于第二沟道502的内侧表面，即第三栅极绝缘层5061具有一个背离基底30的U型开口，第三栅极导电层5062位于第三栅极绝缘层5061的U型开口内部，且充满第三栅极绝缘层5061的U型开口；第二栅极绝缘层5051位于第二沟道502的外侧顶表面上，且第二栅极绝缘层5051具有一个背离基底30的U型开口；第二栅极导电层5052位于第二栅极绝缘层5051的表面，且充满第二栅极绝缘层5051的U型开口。
在一些实施例中，当第二沟道502呈H型时，第二栅极505和第三栅极506对称设置于H型的两个U型开口的内部。请参考图5，第二栅极505和第三栅极506均位于第二沟道502的U型开口内部。具体地，第二栅极绝缘层5051至少位于第二沟道502朝向第二衬底501的U型开口的内侧表面，即第二栅极绝缘层5051也具有一个朝向第二衬底501的U型开口，第二栅极导电层5052位于第二栅极绝缘层5051的U型开口内部，且充满第二栅极绝缘层5051的U型开口；第三栅极绝缘层5061位于第二沟道502背离第二衬底501的U型开口的内侧表面，即第三栅极绝缘层5061也具有一个背离第二衬底501的U型开口，第三栅极导电层5062位于第三栅极绝缘层5061的U型开口内部，且充满第三栅极绝缘层5061的U型开口。
在一些实施例中，请继续参考图3，第一晶体管还包括第一沟道402和第一栅极405；第一沟道402位于第一衬底401的顶表面、且向第一衬底401的底部和第二方向(即Y轴方向)延伸；第一栅极405位于第一沟道402的表面，第一源极404和第一漏极403分别位于第一沟道402沿第三方向(即X轴方向)的两端。
在一些实施例中，请继续参考图3，第一栅极405包括位于第一沟道402表面的第一栅极绝缘层4051、以及位于第一栅极绝缘层4051表面的第一栅极导电层4052。
可以理解地，第一沟道402的材料可以为金属氧化硅，例如为IGZO。
在一些实施例中，请继续参考图3，第二晶体管还包括第二源极503和第二漏极504；其中，第二源极503和第二漏极504分别位于第二沟道502沿第三方向(即X轴方向)的两端。
在一些实施例中，请继续参考图3，半导体器件300还包括位于相邻两个第二晶体管之间的介质层508。介质层508用于使得第二晶体管具有平整的外表面，从而便于后续在第二晶体管的表面形成其它结构。
需要说明的是，上述图3所示的实施例中，第一栅极405为平面栅极，在其它实施例中，第一栅极405还可以为沟槽式栅极或者埋入式栅极。
图6和图7为本公开实施例提供的另一种半导体器件的结构示意图，其中，图6为三维视图，图7和图8为剖视图。请参考图7和图8，半导体器件300包括：基底30；位于基底30上的第一晶体管；第一晶体管至少包括第一源极404；位于第一晶体管表面的第二晶体管；第二晶体管至少包括第二栅极505和第三栅极506，第二栅极505与第一源极404连接。
在一些实施例中，请继续参见图7和图8，第一晶体管包括位于基底30表面的第一衬底401、第一沟道402、第一漏极403、第一源极404和第一栅极405。其中，第一衬底401包括沿Y轴方向延伸的第一凹槽；第一沟道402位于第一凹槽的内壁；第一栅极405位于第一沟道402的表面、且充满第一凹槽。第一栅极405包括位于第一沟道402内壁的第一栅极绝缘层4051、以及位于第一栅极绝缘层4051表面的第一栅极导电层4052，第一栅极导电层4052充满第一凹槽。第一源极404和第一漏极403分别位于第一沟道402沿X轴方向的两个顶表面上。
需要说明的是，图6和图7中的第一栅极405为沟槽式栅极，图8中的第一栅极405为埋入式栅极。
在一些实施例中，请继续参见图8，第一晶体管还包括位于第一栅极405表面的栅极保护层4053，栅极保护层4053的顶表面与第一衬底401的顶表面平齐。
在一些实施例中，请继续参见图7和图8，第二晶体管包括第二衬底501、第二沟道502、第二栅极505和第三栅极506。
在一些实施例中，请继续参见图6，半导体器件300还包括：第一导电线701，第一导电线701与第三栅极506电连接。这里，第一导电线701可以是读取字线RWL。
在一些实施例中，请继续参见图6至图8，半导体器件300还包括：第一导电柱406，第一导电柱406用于连接第一晶体管的第一漏极(图6中未示出)与导电层302。这里，导电层302是基底30的一部分，导电层302可以是位线BL。
在一些实施例中，导电层302还与第二晶体管的第二源极(或第二漏极)连接，第二晶体管的第二漏极(或第二源极)接地。
在一些实施例中，请继续参见图6至图8，半导体器件300还包括：第二导电柱507，第二导电柱507连接第一源极(图6中未示出)与第二栅极505。
需要说明的是，本公开实施例中的基底30和第二晶体管的具体结构、以及第一晶体管与第二晶体管的连接方式与上述实施例中的类似，这里，不再详细描述。
本公开实施例提供的半导体器件包括第一晶体管和第二晶体管，由于第二晶体管包括两个栅极，因此，可以通过栅极灵活地控制读取操作。另外，由于可以通过栅极控制读取操作，因此，本公开实施例中的半导体器件可以只设计一条位线，提高了半导体器件中存储单元的设计密度，进而提高了半导体器件的集成度。
另外，本公开实施例中的半导体器件(2T0C DRAM存储单元)的电流可以通过位线流向地面，因此RWL中由于压降问题积累的电流可以忽略不计，提高了半导体器件的电性能。
图9和图10为本公开实施例提供的半导体器件电路结构示意图，其中，图9为单个存储单元的电路结构示意图，图10为存储单元阵列的电路结构示意图。如图9所示，半导体器件300包括第一晶体管30a(即写入晶体管)和第二晶体管30b(即读取晶体管)。其中，第一晶体管30a的第一源极(或第一漏极)、以及第二晶体管30b的第二源极(或第二漏极)均与位线BL连接，第一晶体管30a的第一栅极连接写入字WWL，第一晶体管30a的第一漏极(或第一源极)通过存储节点接触SN连接第二晶体管30b的第二栅极，第二晶体管30b的第二漏极(或第二源极)接地，第二晶体管30b的第三栅极与读取字线RWL连接。
下面，参考图9说明本公开实施例提供的半导体器件300(2T0C DRAM存储单元)的工作原理。
写“1”过程，在第一晶体管30a的第一栅极(即写入字线WWL)加正电压，正电压须大于第一晶体管30a的阈值电压，从而使得第一晶体管30a开启，在第一晶体管30a的第一漏极(即位线BL)加正电压向第二晶体管30b的第二栅极电容注入电荷。电荷注入后撤去第一晶体管30a的栅极电压和漏极电压，保存“1”状态。
读“1”过程，在第二晶体管30b的第三栅极(即读取字线RWL)加读取电压，由于第二栅极电容中存有一定电荷，第二晶体管30b处于较低阻态，获得较大的电流，再由外围电路放大识别后完成读取“1”的过程。
写“0”过程，在第一晶体管30a的第一栅极(即写入字线WWL)加正电压，正电压须大于第一晶体管30a的阈值电压，从而使得第一晶体管30a开启，在第一晶体管30a的第一漏极(即位线BL)加负电压从第二晶体管30b的第二栅极电容抽取电荷。电荷抽取后撤去第一晶体管30a的第一栅极电压和漏极电压，保存“0”状态。
读“0”过程，在第二晶体管30b的第三栅极(即读取字线RWL)加读取电压，由于第二栅极电容中没有电荷，第二晶体管30b处于较高阻态，获得较小的电流，再由外围电路放大识别后完成读取“0”的过程。
本公开实施例提供的半导体结构具有以下优势：一是，由于第二晶体管(读取晶体管)包括两个栅极，因此，可以通过栅极灵活地控制读取操作，二是，由于本公开实施例中的半导体器件300仅仅包括一条位线，如此，可以提高半导体器件中存储单元的设计密度，进而提高了半导体器件的集成度；三是，半导体器件300中的电流可以通过位线流向地面(电流的流向如图10中的箭头所示)，因此RWL中由于压降问题积累的电流可以忽略不计。
下表1为相关技术中的半导体结构(IGZO 2T0C DRAM)与本公开中的半导体器件(IGZO 2T0C DRAM)的性能对比图，其中，1#～4#为相关技术中的半导体结构，5#为本公开中的半导体器件。
其中，上表1中的L为沟道长度；通过上表1可以看出，本公开实施例中的半导体结构中的晶体管在开启状态下具有较高的电流、且尺寸较小、数据保持时间较长，因此，本公开实施例中的具有双栅极晶体管的半导体器件的性能较相关技术中的单栅极晶体管的半导体结构的性能优异。
图11为本公开实施例提供的半导体器件形成方法的流程示意图，图12至图21为本公开实施例提供的半导体器件形成过程中的结构示意图，下面以第一晶体管为平面晶体管为例，结合图11至图21对本公开实施例提供图3中的半导体器件300的形成过程进行详细的说明。
如图11所示，半导体器件300的形成方法包括以下步骤S1001至步骤S1003。
首先，参考图11和图12，执行步骤S1001，提供基底30。
如图12所示，基底30包括第一绝缘层301、第二绝缘层303以及位于第一绝缘层301和第二绝缘层303之间的导电层302。
实施时，可以在第一绝缘层301的表面沉积导电材料形成导电层302，或者，在第一绝缘层301的表面形成硅衬底，并对硅衬底进行离子掺杂形成高浓度掺杂的硅衬底，例如，可以采用硼、镓、铟等三价P型掺杂剂进行掺杂。在形成导电层302之后，在导电层302的表面通过任意一种合适的沉积工艺形成第二绝缘层303，例如，化学气相沉积(Chemical VaporDeposition，CVD)工艺、物理气相沉积(Physical Vapor Deposition，PVD)工艺、原子层沉积(Atomic Layer Deposition，ALD)工艺、旋涂工艺、涂敷工艺或薄膜工艺等。
接下来，继续参考图11、以及图13至图17，执行步骤S1002，在基底30上形成第一晶体管；其中，第一晶体管至少包括第一源极404。
本公开实施例中，第一晶体管还包括第一沟道402、第一漏极403和第一栅极405，步骤S1002可以包括以下步骤一至步骤四：
步骤一、在第二绝缘层303的表面形成第一衬底401；
步骤二、在第一衬底401中形成如图14所示的第一沟道402；
实施时，刻蚀第一衬底401形成如图13所示的刻蚀凹槽A，接下来，在刻蚀凹槽A中沉积第一沟道材料，形成第一沟道402，其中，第一沟道材料充满刻蚀凹槽A。第一沟道材料可以是任意一种合适的金属氧化物材料，例如为IGZO。
需要说明的是，第一沟道材料也可以为硅，即不执行步骤二，直接执行步骤三，在形成第一源极404和第一漏极403之后，第一源极404和第一漏极403之间的区域构成第一沟道402。
步骤三、在第一沟道402沿X轴方向的两端形成如图15所示的第一源极404和第一漏极403。
实施时，例如可以对第一沟道402沿X轴方向两端的第一衬底401进行离子注入，形成第一源极404和第一漏极403。
步骤四、在第一沟道402的表面形成如图17所示的第一栅极405。
实施时，在第一沟道402的表面依次沉积第一栅极绝缘材料和第一栅极导电材料，形成第一栅极绝缘层4051和第一栅极导电层4052，第一栅极绝缘层4051和第一栅极导电层4052构成第一栅极405。其中，第一栅极绝缘材料可以是HK材料，第一栅极导电材料可以是任意一种导电性较好的材料。
在一些实施例中，在执行步骤四之前，半导体器件的形成方法还包括：形成贯穿第一漏极403、第一衬底401、第二绝缘层303、且与导电层302连接的第一导电柱406。实施时，刻蚀第一漏极403、第一衬底401和第二绝缘层303，直至暴露出导电层302，形成如图16所示的第一刻蚀孔B，在第一刻蚀孔B中填充导电材料，形成第一导电柱406。
最后，继续参考图11、以及图18至图21，执行步骤S1003，在第一晶体管上形成第二晶体管；其中，第二晶体管至少包括第二栅极505和第三栅极506，且第二栅极505与第一源极404连接。
在一些实施例中，第二晶体管还包括第二沟道和第二漏极504。步骤S1003可以包括以下步骤五至步骤九：
步骤五、在第一晶体管上形成如图18所示的第二衬底501；
步骤六、形成贯穿第二衬底501、且与第一源极404连接的如图19所示第二导电柱507；
实施时，刻蚀第二衬底501，直至暴露出第一源极404，形成如图18所示的第二刻蚀孔C，在第二刻蚀孔C中填充导电材料，形成第二导电柱507。
步骤七、在第二衬底501的表面形成与第二导电柱507连接的第二栅极505；
实施时，请参考图20，在第二导电柱507和部分第二衬底501的表面形成第二栅极导电层5052，在第二栅极导电层5052以及第二衬底501的表面沉积第二栅极绝缘材料，形成具有朝向基底30的U型开口的第二栅极绝缘层5051，其中，第二栅极导电层5052和第二栅极绝缘层5051构成第二栅极505。
需要说明的是，第二栅极导电层5052也可以埋入第二衬底501中，第二栅极绝缘层5051可以平行于第二衬底501，不具有U型开口。当第二栅极导电层5052埋入第二衬底501中时，可以在形成第二沟道502之前，先形成第二源极503和第二漏极504。
步骤八、形成至少覆盖第二栅极505顶表面的第二沟道502；其中，第二沟道502具有朝向第一方向的至少一个U型开口、且第二栅极505位于U型开口的内部或外部。
需要说明的是，第二沟道502可以覆盖第二栅极505的顶表面、也可以覆盖第二栅极505的顶表面和侧面。当第二沟道502覆盖第二栅极505的顶表面时，第二沟道502具有背离基底30的一个U型开口；当第二沟道502覆盖第二栅极505的顶表面和侧面时，第二沟道502具有朝向基底30的一个U型开口，此时，第二沟道502呈U型。
本公开实施例中，以第二沟道502具有一个朝向基底30的U型开口为例说明第二沟道的形成过程。实施时，在第二栅极绝缘层5051的顶表面和侧壁沉积第二沟道材料，形成U型的第二沟道502，其中，第二沟道材料可以是IGZO。
在一些实施例中，在形成第二沟道502之后，半导体器件的形成方法还包括：在所述第二沟道502沿第三方向的两端形成如图21所示的第二源极503和第二漏极504。
需要说明的是，第二源极503和第二漏极504的顶表面可以与第二沟道502的顶表面平齐，也可以超出第二沟道502的顶表面(如图21所示)。
在一些实施例中，半导体器件的形成方法还包括：形成位于相邻两个第二晶体管之间的介质层508。
步骤九、在第二沟道502的表面形成沿Z轴方向与第二栅极505对称设置的如图3所示的第三栅极506。
实施时，在第二沟道502、第二源极503和第二漏极504暴露面沉积第三栅极绝缘材料，形成具有一个U型开口的第三栅极绝缘层5061，在第三栅极绝缘层5061的U型开口内部沉积第三栅极导电材料，形成第三栅极导电层5062，第三栅极绝缘层5061和第三栅极导电层5062构成第三栅极506。
需要说明的是，第二沟道502还可以同时覆盖第二栅极505的顶表面和侧面、以及第三栅极506的侧面，即第二沟道502还可以呈H型。
在一些实施例中，第一晶体管还可以为沟槽式晶体管，图22至图25为本公开实施例提供的沟槽式第一晶体管形成过程中的结构示意图，下面，结合图22至图25、以及上述图18至图21对本公开实施例图4中半导体器件的形成过程进行详细的说明。
在一些实施例中，在上述步骤S1001的基础上，步骤S1002可以替换为以下步骤1至步骤5：
步骤1，在第二绝缘层303的表面形成如图22所示的第一衬底401；
步骤2，在第一衬底401中形成如图22所示的第一沟道402；
实施时，刻蚀第一衬底401形成如图22所示的刻蚀沟槽D，在刻蚀沟槽D的内壁填充第一沟道材料，形成第一沟道402。
步骤3，在第一沟道402表面形成如图23所示的第一栅极405。
实施时，在第一沟道402的内壁、以及第一衬底401的表面形成第一栅极绝缘层4051、在第一沟道402中的第一栅极绝缘层4051的表面形成充满刻蚀沟槽D的第二栅极绝缘层4052。
步骤4，在第一沟道402沿X轴方向两侧的顶表面形成如图24所示的第一源极404和第一漏极403。
步骤5，形成贯穿第一漏极403、第一衬底401、第二绝缘层303的如图25所示的第一导电柱406。
接下来，可以参考上述实施例中的步骤S1003、以及图18至图21的描述，在第一晶体管表面形成第二晶体管，从而形成如图4所示的半导体器件300。
需要说明的是，本公开实施例所形成的半导体器件与上述实施例中的半导体器件类似，对于本公开实施例未详尽披露的技术特征，请参照上述实施例进行理解，这里，不再赘述。
除此之外，本公开实施例还提供一种存储器，请继续参见图3、图7和图8，存储器包括上述实施例中半导体器件300，半导体器件300包括：基底30；位于基底30上的第一晶体管；第一晶体管至少包括第一源极404；位于第一晶体管表面的第二晶体管；第二晶体管至少包括第二栅极505和第三栅极506，第二栅极505与第一源极404连接。
在一些实施例中，存储器可以是动态随机存取存储器DRAM，对于DRAM来说，不仅可以符合双倍速率(Double Data Rate，DDR)、DDR2、DDR3、DDR4、DDR5等内存规格，还可以符合低功耗双倍数据速率SDRAM(Low Power Double Data Rate SDRAM，LPDDR)、LPDDR2、LPDDR3、LPDDR4、LPDDR5等内存规格，这里不作任何限定。
本公开实施例中的存储器，由于第二晶体管包括两个栅极，因此，可以通过栅极灵活地控制读取操作，从而提高存储器的电性能。另外，由于可以通过栅极控制读取操作，因此，本公开实施例中的半导体器件可以只设计一条位线，提高了半导体器件中存储单元的设计密度，进而提高了半导体器件的集成度，实现存储器的微缩。
在本公开所提供的几个实施例中，应该理解到，所揭露的结构和方法，可以通过非目标的方式实现。以上所描述的结构实施例仅仅是示意性的，例如，单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，如：多个单元或组件可以结合，或可以集成到另一个系统，或一些特征可以忽略，或不执行。另外，所显示或讨论的各组成部分相互之间的耦合、或直接耦合。
本公开所提供的几个方法或结构实施例中所揭露的特征，在不冲突的情况下可以任意组合，得到新的方法实施例或结构实施例。
以上，仅为本公开的一些实施方式，但本公开的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本公开揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本公开的保护范围之内。因此，本公开的保护范围应以权利要求的保护范围为准。

Claims (10)

1.一种半导体器件，其特征在于，包括：
基底：
位于所述基底上的第一晶体管；其中，所述第一晶体管至少包括第一源极；
位于所述第一晶体管表面的第二晶体管；其中，所述第二晶体管至少包括第二栅极和第三栅极，所述第二栅极与所述第一源极连接。
2.根据权利要求1所述的半导体器件，其特征在于，所述第二晶体管还包括第二沟道；所述第二沟道具有朝向第一方向的至少一个U型开口，所述第二栅极和所述第三栅极分别沿所述第一方向对称设置于所述第二沟道的内侧表面和外侧表面；
所述第一方向为所述基底的厚度方向。
3.根据权利要求2所述的半导体器件，其特征在于，所述第二沟道呈U型或者H型；
所述第二栅极和所述第三栅极分别沿所述第一方向对称设置于所述U型的一个所述U型开口的内部和外部；或者，所述第二栅极和所述第三栅极对称设置于所述H型的两个所述U型开口的内部。
4.根据权利要求2或3所述的半导体器件，其特征在于，所述基底包括第一绝缘层、第二绝缘层以及位于所述第一绝缘层和所述第二绝缘层之间的导电层；所述第一晶体管还包括第一漏极；
所述第一漏极与所述导电层连接；
所述第一晶体管还包括位于所述第一绝缘层表面的第一衬底；所述第二晶体管还包括：位于所述第一晶体管表面的第二衬底；所述半导体器件还包括：贯穿所述第一衬底和所述第二绝缘层的第一导电柱、以及贯穿所述第二衬底的第二导电柱；
其中，所述第一导电柱连接所述第一漏极与所述导电层；所述第二导电柱连接所述第一源极与所述第二栅极。
5.根据权利要求4所述的半导体器件，其特征在于，所述第一晶体管还包括第一沟道和第一栅极；
所述第一沟道位于所述第一衬底的顶表面、且向所述第一衬底的底部和第二方向延伸；所述第一栅极位于所述第一沟道的表面，所述第一源极和所述第一漏极分别位于所述第一沟道沿第三方向的两端；
所述第二方向和所述第三方向为所述第一衬底所在平面内的任意两个垂直的方向；
所述第二晶体管还包括第二源极和第二漏极；其中，所述第二源极和所述第二漏极分别位于所述第二沟道沿所述第三方向的两端。
6.一种半导体器件的形成方法，其特征在于，所述方法包括：
提供基底；
在所述基底上形成第一晶体管；其中，所述第一晶体管至少包括第一源极；
在所述第一晶体管上形成第二晶体管；其中，所述第二晶体管至少包括第二栅极和第三栅极，且所述第二栅极与所述第一源极连接。
7.根据权利要求6所述的方法，其特征在于，在所述第一晶体管上形成第二晶体管，包括：
在所述第一晶体管上形成第二衬底；
形成贯穿所述第二衬底、且与所述第一源极连接的第二导电柱；
在所述第二衬底的表面形成与所述第二导电柱连接的第二栅极；
形成至少覆盖所述第二栅极顶表面的第二沟道；其中，所述第二沟道具有朝向第一方向的至少一个U型开口、且所述第二栅极位于所述U型开口的内部或外部；所述第一方向为所述基底的厚度方向；
在所述第二沟道的表面形成沿所述第一方向与所述第二栅极对称设置的所述第三栅极。
8.根据权利要求7所述的方法，其特征在于，所述基底包括第一绝缘层、第二绝缘层以及位于所述第一绝缘层和所述第二绝缘层之间的导电层；在所述基底上形成第一晶体管，包括：
在所述第二绝缘层的表面形成第一衬底；
在所述第一衬底中形成第一沟道；其中，所述第二沟道沿第二方向延伸；
在所述第一沟道沿第三方向的两端形成所述第一源极和第一漏极；其中，所述第二方向和所述第三方向为所述第一衬底所在平面内的任意两个垂直的方向；
在所述第一沟道的表面形成第一栅极。
9.根据权利要求8所述的方法，其特征在于，所述方法还包括：
形成贯穿所述第一漏极、所述第一衬底、所述第二绝缘层、且与所述导电层连接的第一导电柱；
在形成所述第二沟道之后，在所述第二沟道沿第三方向的两端形成第二源极和第二漏极；或者，在形成所述第二沟道之前，形成所述第二源极和所述第二漏极。
10.一种存储器，其特征在于，包括权利要求1至5任一项所述的半导体器件。
CN202310465103.4A 2023-04-26 2023-04-26 半导体器件及其形成方法、存储器 Pending CN116507117A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310465103.4A CN116507117A (zh) 2023-04-26 2023-04-26 半导体器件及其形成方法、存储器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310465103.4A CN116507117A (zh) 2023-04-26 2023-04-26 半导体器件及其形成方法、存储器

Publications (1)

Publication Number Publication Date
CN116507117A true CN116507117A (zh) 2023-07-28

Family

ID=87329758

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310465103.4A Pending CN116507117A (zh) 2023-04-26 2023-04-26 半导体器件及其形成方法、存储器

Country Status (1)

Country Link
CN (1) CN116507117A (zh)

Similar Documents

Publication Publication Date Title
US11469250B2 (en) Integrated assemblies having ferroelectric transistors with body regions coupled to carrier reservoirs; and methods of forming integrated assemblies
US7338862B2 (en) Methods of fabricating a single transistor floating body DRAM cell having recess channel transistor structure
US11910597B2 (en) Integrated assemblies having transistor body regions coupled to carrier-sink-structures; and methods of forming integrated assemblies
US8138538B2 (en) Interconnect structure for semiconductor devices
US20060192243A1 (en) Embedded trap direct tunnel non-volatile memory
US20220085070A1 (en) Three-dimensional vertical single transistor ferroelectric memory and manufacturing method thereof
KR20170063932A (ko) 강유전체 재료를 함유하는 리세스된 트랜지스터들
JP2008166360A (ja) 半導体集積回路装置
TW200834886A (en) One transistor DRAM cell structure and method for forming
US6680508B1 (en) Vertical floating gate transistor
US10043811B1 (en) Semiconductor structure for preventing row hammering issue in DRAM cell and method for manufacturing the same
CN112951828B (zh) 半导体结构及其形成方法
US11569244B2 (en) Vertical heterostructure semiconductor memory cell and methods for making the same
CN112951829A (zh) 半导体结构及其形成方法
US11956940B2 (en) Vertical heterostructure semiconductor memory cell and methods for making the same
US11626406B2 (en) Devices having a transistor and a capacitor along a common horizontal level, and methods of forming devices
US11393928B2 (en) Access devices formed with conductive contacts
CN116507117A (zh) 半导体器件及其形成方法、存储器
CN116507118A (zh) 半导体器件及其形成方法、存储器
US20230309294A1 (en) Semiconductor device and semiconductor memory device
CN114284285B (zh) 一种nor型半导体存储器件及其制造方法
US20240032273A1 (en) Memory device and manufacturing method thereof
CN114446890B (zh) 存储器的制造方法及存储器
US20220406735A1 (en) Semiconductor device and method for manufacturing same
EP4216263A1 (en) Memory device and method for forming same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination