CN116504756B - 一种栅极氧化层对准标记的装置及其形成方法 - Google Patents
一种栅极氧化层对准标记的装置及其形成方法 Download PDFInfo
- Publication number
- CN116504756B CN116504756B CN202310769418.8A CN202310769418A CN116504756B CN 116504756 B CN116504756 B CN 116504756B CN 202310769418 A CN202310769418 A CN 202310769418A CN 116504756 B CN116504756 B CN 116504756B
- Authority
- CN
- China
- Prior art keywords
- metal layer
- photoresist
- mark
- alignment mark
- shaped barrier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 20
- 239000002184 metal Substances 0.000 claims abstract description 64
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 45
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 25
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 25
- 239000010703 silicon Substances 0.000 claims abstract description 25
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 15
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 12
- 238000000429 assembly Methods 0.000 claims abstract description 5
- 230000000712 assembly Effects 0.000 claims abstract description 5
- 230000004888 barrier function Effects 0.000 claims description 57
- 238000001259 photo etching Methods 0.000 claims description 11
- 230000008569 process Effects 0.000 claims description 9
- 238000005507 spraying Methods 0.000 claims description 4
- 239000011248 coating agent Substances 0.000 claims description 2
- 238000000576 coating method Methods 0.000 claims description 2
- 238000000151 deposition Methods 0.000 claims description 2
- 239000004065 semiconductor Substances 0.000 abstract description 5
- 230000000694 effects Effects 0.000 description 11
- 238000010586 diagram Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 230000000087 stabilizing effect Effects 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000004090 dissolution Methods 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 238000009877 rendering Methods 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 238000012876 topography Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
- G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
- G03F9/7073—Alignment marks and their environment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
- H01L21/0274—Photolithographic processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
本发明涉及半导体设备技术领域，具体为一种栅极氧化层对准标记的装置及其形成方法，包括硅片，硅片的顶部依次设有氧化硅、光致抗蚀剂和金属层，金属层的顶部设有栅极氧化层，光致抗蚀剂位于栅极氧化层的左右两侧设有对准标记，光致抗蚀剂位于栅极氧化层的下方左右两侧设有用于防止金属层对对准标记覆盖的挡板组件，光致抗蚀剂位于对准标记上设有叠加标记，叠加标记的高度等于金属层和光致抗蚀剂之和，本发明通过叠加标记代替被覆盖的对准标记进行识别，可以针对金属层比较厚情况下进行对准，而且叠加标记的高度根据半导体以及器件电性的特点，在硅片上喷射相应的金属层体积，使得金属层刚好在叠加标记水平端上相平齐，方便叠加标记的轮廓清晰。
Description
技术领域
本发明涉及半导体设备技术领域，具体为一种栅极氧化层对准标记的装置及其形成方法。
背景技术
光刻设备为经建构以将所要图案施加至基板上的机器，光刻设备可用于例如集成电路(IC)制造中，其可例如将图案化装置的图案常常也被称作投影至提供于基板上的一层辐射敏感材料上，其中对准是指在曝光前将目标图形和比较标记重合，然后通过光刻技术对准扫描成所需要的图形，在对芯片制造工艺过程中会经过很多次薄膜的生长、刻蚀和高温氧化步骤形成，其中有栅极氧化层在金属层上生长后，金属层会将硅片上的对准标记覆盖住，会使得对准标记的形貌清晰度降低，进而导致后期光刻机无法识别，对准效果降低。
发明内容
有鉴于此，本发明的目的在于提供一种栅极氧化层对准标记的装置及其形成方法，可以有效地解决对于金属层将对准标记覆盖时难以进行对准识别，对准效果差的问题。
为实现上述目的，本发明提供如下技术方案：一种栅极氧化层对准标记的装置，包括硅片，所述硅片的顶部依次设有氧化硅、光致抗蚀剂和金属层，所述金属层的顶部设有栅极氧化层，所述光致抗蚀剂位于栅极氧化层的左右两侧设有对准标记，所述光致抗蚀剂位于栅极氧化层的下方左右两侧设有用于防止金属层对对准标记覆盖的挡板组件。
优选地，所述光致抗蚀剂位于对准标记上设有叠加标记，所述叠加标记的高度等于金属层和光致抗蚀剂之和。
优选地，所述叠加标记的尺寸小于光致抗蚀剂的尺寸。
优选地，所述挡板组件包括E型挡条，所述E型挡条分别设置在对准标记之间，所述E型挡条的高度等于金属层的高度。
优选地，所述E型挡条分别在对准标记的左右两侧呈相背设置，所述E型挡条内的两个水平端之间均与金属层交错连接。
优选地，所述挡板组件还包括L型挡条，所述L型挡条分别设置在E型挡条靠近对准标记一侧，所述L型挡条的垂直端与光致抗蚀剂相平齐。
优选地，所述L型挡条的水平端靠近E型挡条的一侧面和对准标记的边缘界面相平齐。
此外，本发明还提供了一种栅极氧化层对准标记的装置的形成方法，具体步骤如下：
S1:先在硅片上沉积氧化硅，然后在氧化硅上再涂光致抗蚀剂，之后在光致抗蚀剂上喷射金属层过程中，通过两边的E型挡条对金属层内侧容纳所需要的金属层。
S2:当金属层平铺在叠加标记的顶端时，可以通过叠加标记作为新的对准标记，之后通过光刻掩膜板移至在新的对准标记进行显影，形成对准标记图形。
S3：所述硅片上温度保持在低温状态进行。
S4：当金属层完全覆盖对准标记上，或者已向新的对准标记也覆盖住，通过L型挡条上未被覆盖的对准标记可以进行对准，经曝光工艺，去除光致抗蚀剂即可。
与现有技术相比，本发明的有益效果是：
1、本发明通过叠加标记代替被覆盖的对准标记进行识别，可以针对金属层比较厚情况下进行对准，而且叠加标记的高度根据半导体以及器件电性的特点，在硅片上喷射相应的金属层体积，使得金属层刚好在叠加标记水平端上相平齐，方便叠加标记的轮廓清晰。
2、本发明通过挡板组件，防止金属溶液在覆盖对准标记时，其对准标记的轮廓形貌清晰度降低，进而导致后期光刻机无法识别，可以通过挡条远离E型挡条的一侧面成为对准标记的边界线，因此可以通过光刻机上的激光在L型挡条上的边界线进行对准，本发明可以针对金属层厚度较低的情况下进行，使得工艺步骤简单化，对准效果高。
3、本发明设置两个E型挡条呈相背设置，可以提高E型挡条和金属层的稳固性，同时使得L型挡条起到了稳固作用，进一步提高L型挡条的对准效果，本发明通过设置叠加标记的尺寸小于光致抗蚀剂的尺寸，以便于在喷射金属层时，叠加标记在光致抗蚀剂上不易倾倒，提高叠加标记的稳固性。
附图说明
图1为本发明的整体结构示意图；
图2为本发明的覆盖厚度金属层后示意图；
图3为本发明的添加叠加标记后示意图；
图4为本发明的对准标记流程示意图；
图5为本发明的挡板组件示意图；
图6为本发明的形成方法流程图；
图7为本发明DUV双重曝光效果图。
图中：
1、硅片；
2、氧化硅；
3、光致抗蚀剂；
4、金属层；
5、栅极氧化层；
6、挡板组件；61、E型挡条；62、L型挡条；
7、叠加标记；
8、对准标记。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
实施例一：
如图1-图7所示，本发明提供一种技术方案：一种栅极氧化层对准标记的装置，包括硅片1，硅片1为半导体上的芯片，硅片1的顶部依次设有氧化硅2、光致抗蚀剂3和金属层4，金属层4的顶部设有栅极氧化层5，氧化硅2通过原位水蒸气氧化的方式生长二氧化硅，以便于防止外部的杂质进入硅片1内，并在硅片内进行扩散，光致抗蚀剂3是通过紫外光和电子束等照射，从而使得光致抗蚀剂3溶解度发生变化，因此在硅片1上形成薄膜材料，以便于利用显影溶液进行对准标记8，从而便于进行刻蚀工艺，光致抗蚀剂3位于栅极氧化层5的左右两侧设有对准标记8，光致抗蚀剂3位于对准标记8上设有叠加标记7，叠加标记7的高度等于金属层4和光致抗蚀剂3之和，叠加标记7的尺寸小于光致抗蚀剂3的尺寸。
当金属层4在硅片1上喷射时，其金属层4在对准标记8上显示太厚，或者对准标记8上轮廓看不清时，如图2所示，对准标记8上的间隔光致抗蚀剂3形貌变得不清晰，从而难以在对准标记8上进行对准，使得光刻对准效果差，如图3和图4所示(图中虚线部分为金属溶液)，通过本发明在光致抗蚀剂3上安装叠加标记7，以便在喷射金属层4时，叠加标记7可以将被覆盖的对准标记8进行定位，根据叠加标记7的位置处可以判断光致抗蚀剂3的准确位置处，从而对新的对准标记上的形貌就能保持清晰，进而提高光刻对准效果。
值得注意的是，当硅片1上的金属层4如若能够在对准标记8有明显的轮廓时可以直接忽略。
值得注意的是，本发明设置叠加标记7的高度等于金属层4和光致抗蚀剂3之和，以便根据半导体以及器件电性的特点，在硅片1上喷射相应的金属层4体积，使得金属层4刚好在叠加标记7水平端上相平齐，方便叠加标记7的轮廓清晰。
值得注意的是，本发明通过设置叠加标记7的尺寸小于光致抗蚀剂3的尺寸，以便于在喷射金属层4时，叠加标记7在光致抗蚀剂3上不易倾倒，提高叠加标记7的稳固性。
实施例二：
与实施例一技术方案基本相同，区别在于，如图1和图5所示，光致抗蚀剂3位于栅极氧化层5的下方左右两侧设有用于防止金属层4对对准标记8覆盖的挡板组件6，挡板组件6包括E型挡条61，E型挡条61分别设置在对准标记8之间，E型挡条61的高度等于金属层4的高度，E型挡条61分别在对准标记8的左右两侧呈相背设置，E型挡条61内的两个水平端之间均与金属层4交错连接，挡板组件6还包括L型挡条62，L型挡条62分别设置在E型挡条61靠近对准标记8一侧，L型挡条62的垂直端与光致抗蚀剂3相平齐，L型挡条62的水平端靠近E型挡条61的一侧面和对准标记8的边缘界面相平齐。
当在硅片1上喷射金属溶液时，两边的E型挡条61可以在对应的位置处对金属溶液进行束缚，通过设置L型挡条62，防止金属溶液在覆盖对准标记8时，其对准标记8的轮廓形貌清晰度降低，进而导致后期光刻机无法识别，可以通过L型挡条62远离E型挡条61的一侧面成为对准标记8的边界线，因此可以通过光刻机上的激光在L型挡条62上的边界线进行对准，具体的是，可以在L型挡条62的水平端安装定位器或者图像传感器，进一步提高光刻机和L型挡条62之间的对准效果，本发明可以针对金属层4厚度较低的情况下进行，若在金属层4厚度较高时，可以利用叠加标记7进行对准，因此本发明可以适应不同厚度的金属层4进行对准，提高光刻对准效果。
值得注意时，本发明设置两个E型挡条61呈相背设置，可以提高E型挡条61和金属层4的稳固性，同时使得L型挡条62起到了稳固作用，进一步提高L型挡条62的对准效果。
此外，如图6所示，本发明还提供了一种栅极氧化层对准标记装置的形成方法，具体步骤如下：
S1：先在硅片1上沉积氧化硅2，然后在氧化硅2上再涂光致抗蚀剂3，之后在光致抗蚀剂3上喷射金属层4过程中，通过两边的E型挡条61对金属层4内侧容纳所需要的金属层4，当E型挡条61和金属层4整体形成一体时，对L型挡条62对准效果提升。
S2：当金属层4平铺在叠加标记7的顶端时，可以通过叠加标记7作为新的对准标记，之后通过光刻掩膜板移至在新的对准标记8进行显影，形成对准标记8图形。
S3：硅片1上温度保持在低温状态进行，当金属溶液生长的温度影响光致抗蚀剂时，容易导致光致抗蚀剂超出其溶解点时变得流动，进而不利于L型挡条62对准效果，因此，在对硅片1上温度保持要处于低温状态进行。
S4:当金属层4完全覆盖对准标记8上，或者已向新的对准标记8也覆盖住，通过L型挡条62上未被覆盖的对准标记8可以进行对准，经曝光工艺，去除光致抗蚀剂3即可。
本发明通过自动对准双重标记，结合DUV光刻机可实现10nm制程。DUV采用波长为193nm，分辨率为65nm，叠加实现28nm技术节点加工，参见图7所示，本发明采用的加工方法和装置使对准效果提升，通过DUV光刻机双重曝光，实现40nm向20nm关键技术的转变（图中S之前为现有技术曝光图，S之后为对准标记之后曝光图）。
本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。
对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。
Claims (8)
1.一种栅极氧化层对准标记的装置，包括硅片（1），其特征在于：
所述硅片（1）的顶部依次设有氧化硅（2）、光致抗蚀剂（3）和金属层（4），所述金属层（4）的顶部设有栅极氧化层（5）；
所述光致抗蚀剂（3）位于栅极氧化层（5）的左右两侧设有对准标记（8），所述光致抗蚀剂（3）位于栅极氧化层（5）的下方左右两侧设有用于防止金属层对对准标记（8）覆盖的挡板组件（6）。
2.根据权利要求1所述的一种栅极氧化层对准标记的装置，其特征在于：所述光致抗蚀剂（3）位于对准标记（8）上设有叠加标记（7），所述叠加标记（7）的高度等于金属层（4）和光致抗蚀剂（3）之和。
3.根据权利要求2所述的一种栅极氧化层对准标记的装置，其特征在于：所述叠加标记（7）的尺寸小于光致抗蚀剂（3）的尺寸。
4.根据权利要求2所述的一种栅极氧化层对准标记的装置，其特征在于：所述挡板组件（6）包括E型挡条（61），所述E型挡条（61）分别设置在对准标记（8）之间，所述E型挡条（61）的高度等于金属层（4）的高度。
5.根据权利要求4所述的一种栅极氧化层对准标记的装置，其特征在于：所述E型挡条（61）分别在对准标记（8）的左右两侧呈相背设置，所述E型挡条（61）内的两个水平端之间均与金属层（4）交错连接。
6.根据权利要求5所述的一种栅极氧化层对准标记的装置，其特征在于：所述挡板组件（6）还包括L型挡条（62），所述L型挡条（62）分别设置在E型挡条（61）靠近对准标记（8）一侧，所述L型挡条（62）的垂直端与光致抗蚀剂（3）相平齐。
7.根据权利要求6所述的一种栅极氧化层对准标记的装置，其特征在于：所述L型挡条（62）的水平端靠近E型挡条（61）的一侧面和对准标记（8）的边缘界面相平齐。
8.一种应用于权利要求6-7任一项所述的栅极氧化层对准标记的装置的形成方法，其特征在于：包括以下步骤：
S1、先在硅片（1）上沉积氧化硅（2），然后在氧化硅（2）上再涂光致抗蚀剂（3），之后在光致抗蚀剂（3）上喷射金属层（4）过程中，通过两边的E型挡条（61）对金属层（4）内侧容纳所需要的金属层（4）；
S2、当金属层（4）平铺在叠加标记（7）的顶端时，通过叠加标记（7）作为新的对准标记，之后通过光刻掩膜板移至在新的对准标记（8）进行显影，形成对准标记（8）图形，所述硅片（1）上温度保持在低温状态进行；
S3、当金属层（4）完全覆盖对准标记上，或者已向新的对准标记（8）也覆盖住，通过L型挡条（62）上未被覆盖的对准标记（8）可以进行对准；
S4、经曝光工艺，去除光致抗蚀剂（3）即可。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310769418.8A CN116504756B (zh) | 2023-06-28 | 2023-06-28 | 一种栅极氧化层对准标记的装置及其形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310769418.8A CN116504756B (zh) | 2023-06-28 | 2023-06-28 | 一种栅极氧化层对准标记的装置及其形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN116504756A CN116504756A (zh) | 2023-07-28 |
| CN116504756B true CN116504756B (zh) | 2023-09-08 |
Family
ID=87320610
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310769418.8A Active CN116504756B (zh) | 2023-06-28 | 2023-06-28 | 一种栅极氧化层对准标记的装置及其形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116504756B (zh) |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10321843A (ja) * | 1997-05-16 | 1998-12-04 | Sony Corp | 半導体装置およびその製造方法 |
| JP2001250763A (ja) * | 2000-03-06 | 2001-09-14 | Nikon Corp | 露光装置及び露光方法 |
| TWI320136B (en) * | 2003-05-30 | 2010-02-01 | Lithographic apparatus and device manufacturing method | |
| CN102096329A (zh) * | 2009-12-02 | 2011-06-15 | Asml荷兰有限公司 | 光刻设备和表面清洁方法 |
| CN104716016A (zh) * | 2013-12-12 | 2015-06-17 | 上海华虹宏力半导体制造有限公司 | 薄介质层光刻对准标记的制作方法 |
| US11088093B1 (en) * | 2020-05-28 | 2021-08-10 | X-Celeprint Limited | Micro-component anti-stiction structures |
| CN113611670A (zh) * | 2020-11-16 | 2021-11-05 | 联芯集成电路制造(厦门)有限公司 | 包含栅极氧化层以及对准标记的装置及其形成方法 |
| CN115053326A (zh) * | 2020-02-03 | 2022-09-13 | 朗姆研究公司 | 用于金属特征的无光致抗蚀剂形成的电流体动力喷射打印和电镀 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101963722B1 (ko) * | 2012-12-28 | 2019-07-31 | 에스케이하이닉스 주식회사 | 반도체 패키지용 기판, 이를 이용한 반도체 패키지 및 그 제조방법 |
| US9922936B1 (en) * | 2016-08-30 | 2018-03-20 | Infineon Technologies Austria Ag | Semiconductor lithography alignment feature with epitaxy blocker |
-
2023
- 2023-06-28 CN CN202310769418.8A patent/CN116504756B/zh active Active
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10321843A (ja) * | 1997-05-16 | 1998-12-04 | Sony Corp | 半導体装置およびその製造方法 |
| JP2001250763A (ja) * | 2000-03-06 | 2001-09-14 | Nikon Corp | 露光装置及び露光方法 |
| TWI320136B (en) * | 2003-05-30 | 2010-02-01 | Lithographic apparatus and device manufacturing method | |
| CN102096329A (zh) * | 2009-12-02 | 2011-06-15 | Asml荷兰有限公司 | 光刻设备和表面清洁方法 |
| CN104716016A (zh) * | 2013-12-12 | 2015-06-17 | 上海华虹宏力半导体制造有限公司 | 薄介质层光刻对准标记的制作方法 |
| CN115053326A (zh) * | 2020-02-03 | 2022-09-13 | 朗姆研究公司 | 用于金属特征的无光致抗蚀剂形成的电流体动力喷射打印和电镀 |
| US11088093B1 (en) * | 2020-05-28 | 2021-08-10 | X-Celeprint Limited | Micro-component anti-stiction structures |
| CN113611670A (zh) * | 2020-11-16 | 2021-11-05 | 联芯集成电路制造(厦门)有限公司 | 包含栅极氧化层以及对准标记的装置及其形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN116504756A (zh) | 2023-07-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7723181B2 (en) | Overlay alignment mark and alignment method for the fabrication of trench-capacitor dram devices | |
| US20020036183A1 (en) | Method for forming pattern | |
| US20130164657A1 (en) | EUV Photoresist Encapsulation | |
| TWI260044B (en) | Multi-step EBR process for liquid photosensitive material removal | |
| US20030017711A1 (en) | Lateral-only photoresist trimming for sub-80 nm gate stack | |
| US20070082296A1 (en) | Method of forming micro-patterns using multiple photolithography process | |
| JPH06216086A (ja) | ”ハードマスク”を用いた集積回路プロセス | |
| CN109585279B (zh) | 一种自对准双层图形的形成方法 | |
| US7419882B2 (en) | Alignment mark and alignment method for the fabrication of trench-capacitor dram devices | |
| US7943521B2 (en) | Method for patterning a semiconductor device | |
| CN104078366A (zh) | 双重图形化鳍式晶体管的鳍结构制造方法 | |
| US8048764B2 (en) | Dual etch method of defining active area in semiconductor device | |
| CN106449378B (zh) | 一种改善高深宽比光刻胶形貌的结构和方法 | |
| CN116504756B (zh) | 一种栅极氧化层对准标记的装置及其形成方法 | |
| US6187687B1 (en) | Minimization of line width variation in photolithography | |
| CN108962726A (zh) | 半导体器件的形成方法 | |
| US6686129B2 (en) | Partial photoresist etching | |
| JPH0774087A (ja) | Ｍｌｒパターン形成方法 | |
| CN104064474A (zh) | 双重图形化鳍式晶体管的鳍结构制造方法 | |
| JP2001326173A (ja) | パターン形成方法 | |
| JP3988873B2 (ja) | 半導体装置の製造方法 | |
| US7892920B2 (en) | Method for manufacturing semiconductor device including implanting through a hole patterned from a first photoresist an oxide and a second photoresist | |
| KR100752172B1 (ko) | 콘택홀 형성 방법 | |
| KR100220940B1 (ko) | 반도체 소자의 미세패턴 제조방법 | |
| JPS6215854B2 (zh) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |