CN116504642A - 一种有源层制造方法以及半导体器件 - Google Patents

一种有源层制造方法以及半导体器件 Download PDF

Info

Publication number
CN116504642A
CN116504642A CN202310494867.6A CN202310494867A CN116504642A CN 116504642 A CN116504642 A CN 116504642A CN 202310494867 A CN202310494867 A CN 202310494867A CN 116504642 A CN116504642 A CN 116504642A
Authority
CN
China
Prior art keywords
layer
semiconductor
semiconductor layer
active layer
oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310494867.6A
Other languages
English (en)
Inventor
陆磊
孙杰
韩子娟
李继麟
张盛东
王新炜
李潇
庄昌辉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Peking University Shenzhen Graduate School
Original Assignee
Peking University Shenzhen Graduate School
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Peking University Shenzhen Graduate School filed Critical Peking University Shenzhen Graduate School
Priority to CN202310494867.6A priority Critical patent/CN116504642A/zh
Publication of CN116504642A publication Critical patent/CN116504642A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02592—Microstructure amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/42—Bombardment with radiation
    • H01L21/423—Bombardment with radiation with high-energy radiation
    • H01L21/428—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/477—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H01L29/247—Amorphous materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L29/78693—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

一种有源层制造方法以及半导体器件，有源层制造方法，包括：在衬底或在栅介质层上形成有源层，有源层为异质结，异质结包括第一半导体层以及第二半导体层；进行激光退火处理，第一半导体层在激光退火处理之前为非晶结构，在激光退火处理之后转变为多晶结构；第二半导体层始终为非晶结构，第一半导体层为金属氧化物半导体材料。本申请可以提高半导体器件的载流子迁移率。

Description

一种有源层制造方法以及半导体器件
技术领域
本发明涉及半导体器件技术领域，具体涉及一种有源层制造方法以及半导体器件。
背景技术
目前多数高载流子迁移率半导体器件是基于二维电子气实现的，而二维电子气的形成要求至少由两种及以上的具有不同能带结构的材料共同组成沟道有源层，目前多为两层，而每一层沟道材料对器件的性能均有着至关重要的影响，目前多数形成二维电子气的器件是基于两层具有不同能带结构的非晶氧化物半导体材料(amorphous oxidesemiconductor,AOS)，形成异质结，该类器件具有明显高于单层沟道材料器件的迁移率(10～50cm2/(Vs))。
但是在迁移率要求更高的领域中，目前这种有源层为器件提供的迁移率还不足。
发明内容
本发明主要解决的技术问题是现有的双层非晶半导体构成的有源层的迁移率还不够高。
根据第一方面，一种实施例中提供一种半导体器件的有源层制造方法，包括：
在衬底或在栅介质层上形成有源层，有源层为异质结，异质结包括第一半导体层以及第二半导体层；
进行激光退火处理，第一半导体层在激光退火处理之前为非晶结构，在激光退火处理之后转变为多晶结构；第二半导体层始终为非晶结构，第一半导体层为金属氧化物半导体材料。
根据第二方面，一种实施例中提供一种半导体器件，包括：源极、漏极、栅极、栅介质层以及有源层；
有源层采用第一方面所描述的制造方法制成；
源极与漏极分别与有源层连接，栅介质层形成在栅极与有源层之间。
根据第三方面，一种实施例中提供一种半导体器件，包括：源极、漏极、栅极、栅介质层以及有源层；
有源层为异质结，异质结包括第一半导体层以及第二半导体层；第二半导体层为非晶结构，第一半导体层为多晶结构；第一半导体层以及第二半导体层至少一个为金属氧化物半导体材料；
源极与漏极分别与有源层连接，栅介质层形成在栅极与有源层之间。
依据上述实施例的有源层制造方法以及半导体器件，通过采用非晶半导体与多晶半导体层形成的AOS/POS异质结，结合AOS的导电机制与POS的导电机制，AOS/POS异质结区域的载流子迁移率较于传统的AOS/AOS异质结得到提高，最终使得半导体器件的载流子迁移率提高。
附图说明
图1为本申请一种实施例提供的有源层的结构示意图；
图2为本申请一种实施例提供的有源层制造方法的流程图；
图3为本申请一种实施例提供的激光退火的示意图；
图4为本申请一种实施例提供的有源层的导电机制的示意图；
图5为本申请一种实施例提供的半导体器件的结构示意图；
图6为本申请一种实施例提供的半导体器件的制造方法的过程示意图(一)；
图7为本申请一种实施例提供的半导体器件的制造方法的过程示意图(二)；
图8为本申请一种实施例提供的半导体器件的制造方法的过程示意图(三)；
图9为本申请一种实施例提供的半导体器件的制造方法的过程示意图(四)；
图10为本申请一种实施例提供的半导体器件的制造方法的过程示意图(五)。
附图标记：100-衬底；10-有源层；11-第一半导体层；12-第二半导体层；20-栅介质层；21-栅极；31-源极；32-漏极；40-钝化层。
具体实施方式
下面通过具体实施方式结合附图对本发明作进一步详细说明。其中不同实施方式中类似元件采用了相关联的类似的元件标号。在以下的实施方式中，很多细节描述是为了使得本申请能被更好的理解。然而，本领域技术人员可以毫不费力的认识到，其中部分特征在不同情况下是可以省略的，或者可以由其他元件、材料、方法所替代。在某些情况下，本申请相关的一些操作并没有在说明书中显示或者描述，这是为了避免本申请的核心部分被过多的描述所淹没，而对于本领域技术人员而言，详细描述这些相关操作并不是必要的，他们根据说明书中的描述以及本领域的一般技术知识即可完整了解相关操作。
另外，说明书中所描述的特点、操作或者特征可以以任意适当的方式结合形成各种实施方式。同时，方法描述中的各步骤或者动作也可以按照本领域技术人员所能显而易见的方式进行顺序调换或调整。因此，说明书和附图中的各种顺序只是为了清楚描述某一个实施例，并不意味着是必须的顺序，除非另有说明其中某个顺序是必须遵循的。
本文中为部件所编序号本身，例如“第一”、“第二”等，仅用于区分所描述的对象，不具有任何顺序或技术含义。而本申请所说“连接”、“联接”，如无特别说明，均包括直接和间接连接(联接)。
目前的双层AOS的异质结结构，可以作为器件的有源层，例如是应用到薄膜晶体管(TFT)中，在一些应用领域中，如5G领域，要求器件的迁移率要大于50cm2/(Vs)。采用双层AOS的异质结结构作为有源层的器件，定义为双层非晶器件。
另外，双层非晶器件一般至少需要一次于大型退火炉中长时间高温退火以修补沟道层内缺陷并提升器件性能，但长时间的退火会导致沟道层材料内组分的扩散，使得原本的突变异质结变为缓变异质结或者成为新组分材料，异质结的质量得不到保障。
申请人研究发现，在基于金属氧化物的情况下，可以利用多晶半导体(polycrystalline oxide semiconductor，POS)与非晶氧化物半导体构成异质结，形成POS/AOS的异质结，采用形成POS/AOS异质结作为有源层构成器件，其迁移率可以达到100cm2/(Vs)以上，远高于传统的AOS/AOS异质结技术。
对于一些金属氧化物，其在低温成型(如低温溅射)的情况下，形成的结构层为非晶结构(或称非晶态)，在高温成型的情况为多晶结构(或称多晶态)。申请人通过对两层半导体的材料进行选择控制，保证两者之间存在明显的禁带差，通过波长固定的激光进行激光退火，保证本申请提供的有源层10中第一半导体层21从非晶结构转变为多晶结构，保证多晶半导体层与非晶半导体层之间的材料组分稳定，保证POS/AOS突变异质结的高质量。
本申请实施例提供一种应用于半导体器件的有源层10及其制造方法，如图1所示，有源层10可以包括第一半导体层11与第二半导体层12，其中，第一半导体层11为多晶结构，第二半导体层12为非晶结构。
如图2所示，一种半导体器件的有源层10制造方法，可以包括：
步骤10、在衬底100或在栅介质层上形成有源层10，有源层10为异质结，异质结可以包括第一半导体层11以及第二半导体层12。一些场景下，也可以将第一半导体层11称为第一沟道层，第二半导体层12称为第二沟道层。
一般来说，衬底100可以是未加工的晶圆，如裸硅片或玻璃等；由于半导体器件的制造涉及多道工序，对应当前工序来说，经过前一道工序加工过的晶圆，也可以称为衬底。例如，对应底栅TFT来说，有源层是在栅极与栅介质层后形成的，在加工有源层的时候，衬底100上形成了栅极与栅介质层，此时衬底100、栅极与栅介质层的整体，对于加工有源层来说，也可以作为衬底。由于是在批量化生产中，可以预先在衬底100上进行部分标准的结构层加工，
步骤20、如图3所示，进行激光退火处理，第一半导体层11在激光退火处理之前为非晶结构，在激光退火处理之后转变为多晶结构；第二半导体层12始终为非晶结构，第一半导体层11为金属氧化物半导体材料。
采用激光退火的方法即可于短时间内实现双层中的特定层结晶化与退火，具有激光退火时间短的特点，可以保证沟道层材料组分更加稳定。
一些实施例中，在对半导体器件进行激光退火处理之前，有源层10的制造方法还可以包括：
根据第一半导体层11与第二半导体层12的材料带隙，选择激光波长。
其中，第二半导体层12为金属氧化物半导体材料，第二半导体层12的材料带隙小于第一半导体层11的材料带隙。
本申请实施例通过根据两个半导体层的材料的带隙差异，选择性调整激光波长的方式，实现一层半导体层吸收大部分激光能量率先结晶而另一层仍保持非晶态，凭借在实现高迁移率的同时并保证突变异质结的高质量。本申请实施例中的激光退火无需采用反射涂层，可通过调配两层沟道层材料的组分实现两者能带带隙的较大差异，并通过此差异改变激光的波长实现激光的选择性被吸收以及沟道层的选择性结晶与退火。
激光选择性退火可通过激光短时照射以及能量选择性吸收，实现一层快速晶化的同时尽量减弱不同沟道层的组分扩散问题，保障异质结及其带来的二维电子气质量，解决现有AOS/AOS异质结及其带来的二维电子气的质量问题。
例如，根据以下公式选择激光波长：
hc/λ>E1。
其中，λ为激光波长，E1为第一半导体层11的材料带隙，h为普朗克常数，c为光速。
也就是说，当激光的波长λ>hc/E1时，非晶态的第一半导体层11会晶化为多晶态。因此本申请实施例通过选择合适的两种金属氧化物作为制造半导体层的材料，通过两个材料的带隙确定进行激光退火的波长，以实现选择性晶化。
进一步说明，激光波长应该被选择为与材料的带隙相匹配，以确保激光能够穿透材料表面并加热到所需深度，从而实现所需的晶化处理效果。具体地，对于窄禁带材料来说，波长应该越短越好，因为这样激光的能量将更容易地被吸收。相反，对于宽禁带材料来说，波长应该越长越好，以避免激光的能量被过度吸收而导致材料的热降解。
其次，若使用固定波长的激光，假定第一半导体层晶化，则需要使受激光照射的第一半导体层对该激光的吸收系数(记为α1)与受激光照射的第二半导体层对该激光的吸收系数(记为α2)满足α1≥α2(1-α1)，若反之，则需满足α2(1-α1)≥α1。
另，目前商用激光器产生的激光波长包括但不限于308nm、325nm、337.1nm、351.1nm、354.7nm、363.8nm等，对应以电子伏特/eV为单位的能量区域涵盖1eV-4eV，以0.1eV-0.2eV的能量宽度作区分。本申请所涉及的常用半导体的带隙均属此范围，可以通过使用不同波长激光来满足E2＞hc/λ>E1。倘若有特殊情况使波长无法满足此关系，可通过掺杂其他氧化物进行能带调控以满足此关系，掺杂材料包括但不限于氧化铝、氧化钛、氧化铪、氧化镓、氧化硅、氧化锡、氧化钡、氧化镉等，不同金属氧化物掺杂对带隙有增大或减小的效果。
例如，第一半导体层11采用窄禁带金属氧化物，第二半导体层12采用宽禁带金属氧化物，且两者带隙相差较大，可以在紫外波段进行激光退火，紫外光的能量比可见光和红外线更高，因此可以激发窄禁带金属氧化物中的电子和空穴，使其更容易形成化学键和晶格结构。此外，窄禁带金属氧化物的晶化速度通常也会比宽禁带金属氧化物更快。由于窄禁带金属氧化物的晶化速度相对较快，因此当紫外激光照射到材料上时，窄禁带金属氧化物很可能先晶化，而宽禁带金属氧化物则保持非晶态不受影响。
一些实施例中，第一半导体层11可以为氧化铟镓锡、氧化铟、氧化锡、氧化铟锡、氧化镓锡、氧化锌或氧化铟锌；第二半导体层12可以为氧化铟镓锡、氧化铟、氧化锡、氧化铟锡、氧化镓锡、氧化锌与氧化铟锌中材料带隙小于第一半导体层11的任一个。
必要时还可以调整第一半导体层11与第二半导体层12的位置或厚度，以使得第一半导体层11在外部，正对激光照射。
如图4所示，本申请将AOS的导电机制与POS的导电机制相结合。前者是渗流(percolation)传导，电子是在势垒与势垒之间的移动的，因此越多的电子则意味着电子的能级更高，并最终高过势垒使得部分电子成为自由电子，这是器件高载流子迁移率的一部分。而POS是晶粒-晶界(grain-grain boundary)传导，晶粒内部载流子的迁移率可达上千，但是晶界处却低得多(一般<1cm2/(Vs))，因此单纯使用多晶将会导致载流子迁移率的一个折中，一般为十几。但在异质结所形成的极窄局域二维电子气内同时有POS和AOS，POS侧载流子于晶粒内的传输无碍，但在载流子要进行晶粒外的移动时，会出现AOS侧争夺位于POS晶界处的载流子，而AOS内部各个区域载流子迁移率较为统一，并且远高于POS晶界处载流子的迁移率。因而本申请所形成的异质结有源层10结合了两种材料输运机制的优点，能够使器件的载流子迁移率有一个质变，是平常的异质结器件所不能比拟的。
经过激光选择退火后，突变异质结处由于两种沟道层材料能带结构不同，会形成局域的量子阱，也正是二维电子气，其内含有的电子浓度一般远高于材料的本征固有电子浓度，故由此高电子浓度使得AOS一侧载流子迁移率远大于晶界处，实现AOS与POS传导机制的结合，从而大幅提升器件载流子迁移率。
如图5所示，本申请实施例还提供一种半导体器件，可以包括：源极31、漏极32、栅极21、栅介质层20以及有源层10，一些实施例中还可以包括钝化层40。
有源层10采用上述实施例描述的有源层10制造方法制成。
源极31与漏极32分别与有源层10连接，栅介质层20形成在栅极21与有源层10之间。
本申请实施例提供的有源层10，并不限制具体的半导体器件类型，凡是具有采用AOS作为有源层的器件均可使用。一些实施例中，如图5所示，本申请实施例提供的有源层10可以应用于薄膜晶体管中，作为薄膜晶体管的有源层。
如图5所示，薄膜晶体管为顶栅薄膜晶体管时，在衬底100上形成有源层10。当薄膜晶体管为底栅或双栅薄膜晶体管时，在栅介质层20上形成有源层10；薄膜晶体管的源极31与漏极32分别与有源层10连接。
本申请实施例还提供一种半导体器件，可以包括：源极31、漏极32、栅极21、栅介质层20以及有源层10。
有源层10为异质结，异质结可以包括第一半导体层11以及第二半导体层12；第二半导体层12为非晶结构，第一半导体层11为多晶结构；第一半导体层11以及第二半导体层12至少一个为金属氧化物半导体材料。
源极31与漏极32分别与有源层10连接，栅介质层20形成在栅极21与有源层10之间。
例如，第一半导体层11可以为金属氧化物半导体材料，第二半导体层12可以为金属氧化物半导体材料或非晶硅。
又例如，第二半导体层12可以为金属氧化物半导体材料；第一半导体层11可以为金属氧化物半导体材料或低温多晶硅。
在上述实施例中，并不限制有源层10中的两个半导体层都是采用金属氧化物，只需要其中一个半导体层采用金属氧化物即可，根据多晶/非晶的异质结的导电机制，同样可以提高基于金属氧化物作为有源层10的半导体器件的性能。
本发明将实现二维电子气的方法进行了创新，抛弃传统的两层非晶材料而以一层非晶堆叠一层多晶的方式实现，通过调控结晶层与非晶层的材料组成，进而调控两者的能带带隙差异并进一步调控激光波长，在保证结晶层材料对激光能量的高吸收系数与突变异质结不受影响的同时达成器件载流子迁移率的巨大提升，使由此器件搭建的电路系统具有更大的电流与更快的响应速度。
下面采用一个具体实施例对本申请提供的有源层10制造方法以及半导体器件进行进一步说明。
参照图5，本申请提供的半导体器件可以为薄膜晶体管。薄膜晶体管形成于半导体本体中。半导体本体可以包括衬底100和部署在衬底100上的金属氧化物半导体部分(第一半导体层11与第二半导体层12)。根据实施例，衬底100可以包括玻璃，氧化硅，更一般地，衬底100可使用各类半导体材料，例如硅、蓝宝石、碳化硅等，也可以是PI、PET等柔性材料。
半导体本体的金属氧化物半导体部分包括第一半导体层11和第二半导体层12，是由多晶氧化物半导体与非晶金属氧化物半导体组成，由第一半导体层11和第二半导体层12的带隙差异导致的异质结处会产生自发的二维电荷载流子气(即二维电子气(DEG))，二维电子气可以是在第一半导体层中或第二半导体层中，本申请并不限制。一般而言，第一半导体层11和第二半导体层12可以包括任何二元、三元或四元的金属氧化物半导体材料，例如氧化铟镓锡、氧化铟、氧化锡、氧化铟锡、氧化镓锡、氧化锌、氧化铟锌等。
薄膜晶体管还可以包括于半导体本体之上的栅介质层20、钝化层40、栅极21、源极31与漏极32，栅介质层20可以包括各类绝缘材料，如氧化铝、氧化铪、氧化硅、氮化硅等。栅极21、源极31和漏极32可以包括导电材料，诸如金属(例如铝、铂、金、银、钼等及其合金)、高掺杂半导体(例如硅)。
参照图6到图10，本申请提供的半导体器件可以采用现有的技术组合形成。
参照图6，提供半导体本体,半导体本体可以具有上面描述的任何材料配置。具体的薄膜成型技术，可以采用现有的任一种，如可使用喷雾热解法、气态脉冲沉积法、磁控溅射法、等离子合成法、金属有机物化学气相沉积法、分子束外延法、溶胶-凝胶法、化学气相沉积法、原子层沉积法、水热合成法、热分解法、微乳液法、化学沉积法等工艺，在衬底100上的形成有源层10，同时形成二维电荷载流子气。
参照图7，在有源层10上形成栅介质层20。使用激光选择性退火技术对需要结晶的第一半导体层11进行退火，使第一半导体层11结晶而成多晶态。
参照图8，栅介质层20上沉积栅极21。
参照图9，在栅极21与栅介质层20上形成钝化层40，钝化层40可以采用与栅介质层20相同的材料。
参照图10，源极31与漏极32区域对应的钝化层40与栅介质层20去除，填充源极31材料与漏极32材料。
综上所述，本申请通过采用根据第一半导体层11与第二半导体层12的带隙差，选择合适波长的激光进行选择性激光退火，可以对衬底上的第一半导体层11与第二半导体层12进行选择性晶化，形成基于金属氧化物的POS/AOS异质结，实现AOS与POS传导机制的结合，从而大幅提升器件载流子迁移率。
本文参照了各种示范实施例进行说明。然而，本领域的技术人员将认识到，在不脱离本文范围的情况下，可以对示范性实施例做出改变和修正。例如，各种操作步骤以及用于执行操作步骤的组件，可以根据特定的应用或考虑与系统的操作相关联的任何数量的成本函数以不同的方式实现(例如一个或多个步骤可以被删除、修改或结合到其他步骤中)。
虽然在各种实施例中已经示出了本文的原理，但是许多特别适用于特定环境和操作要求的结构、布置、比例、元件、材料和部件的修改可以在不脱离本披露的原则和范围内使用。以上修改和其他改变或修正将被包含在本文的范围之内。
前述具体说明已参照各种实施例进行了描述。然而，本领域技术人员将认识到，可以在不脱离本披露的范围的情况下进行各种修正和改变。因此，对于本披露的考虑将是说明性的而非限制性的意义上的，并且所有这些修改都将被包含在其范围内。同样，有关于各种实施例的优点、其他优点和问题的解决方案已如上所述。然而，益处、优点、问题的解决方案以及任何能产生这些的要素，或使其变得更明确的解决方案都不应被解释为关键的、必需的或必要的。本文中所用的术语“包括”和其任何其他变体，皆属于非排他性包含，这样包括要素列表的过程、方法、文章或设备不仅包括这些要素，还包括未明确列出的或不属于该过程、方法、系统、文章或设备的其他要素。此外，本文中所使用的术语“耦合”和其任何其他变体都是指物理连接、电连接、磁连接、光连接、通信连接、功能连接和/或任何其他连接。
具有本领域技术的人将认识到，在不脱离本发明的基本原理的情况下，可以对上述实施例的细节进行许多改变。因此，本发明的范围应仅由权利要求确定。

Claims (10)

1.一种半导体器件的有源层制造方法，其特征在于，包括：
在衬底或在栅介质层上形成有源层，所述有源层为异质结，所述异质结包括第一半导体层以及第二半导体层；
进行激光退火处理，所述第一半导体层在所述激光退火处理之前为非晶结构，在所述激光退火处理之后转变为多晶结构；所述第二半导体层始终为非晶结构，所述第一半导体层为金属氧化物半导体材料。
2.如权利要求1所述的制造方法，其特征在于，在进行激光退火处理之前，还包括：
根据所述第一半导体层与所述第二半导体层的材料带隙，选择激光波长。
3.如权利要求2所述的制造方法，其特征在于，根据以下公式选择激光波长；
hc/λ>E1；
其中，λ为激光波长，E1为第一半导体层的材料带隙，h为普朗克常数，c为光速。
4.如权利要求2所述的制造方法，其特征在于，所述第二半导体层为金属氧化物半导体材料，所述第二半导体层的材料带隙小于所述第一半导体层的材料带隙。
5.如权利要求4所述的制造方法，其特征在于，所述第一半导体层为氧化铟镓锡、氧化铟、氧化锡、氧化铟锡、氧化镓锡、氧化锌或氧化铟锌；所述第二半导体层为氧化铟镓锡、氧化铟、氧化锡、氧化铟锡、氧化镓锡、氧化锌与氧化铟锌中材料带隙小于所述第一半导体层的任一个。
6.如权利要求1所述的制造方法，其特征在于，所述半导体器件为薄膜晶体管，所述薄膜晶体管为顶栅薄膜晶体管时，在衬底上形成所述有源层；
当所述薄膜晶体管为底栅或双栅薄膜晶体管时，在栅介质层上形成所述有源层；
所述薄膜晶体管的源极与漏极分别与所述有源层连接。
7.一种半导体器件，其特征在于，包括：源极、漏极、栅极、栅介质层以及有源层；
所述有源层采用权利要求1-6中任一项所述的制造方法制成；
所述源极与漏极分别与所述有源层连接，所述栅介质层形成在所述栅极与所述有源层之间。
8.一种半导体器件，其特征在于，包括：源极、漏极、栅极、栅介质层以及有源层；
所述有源层为异质结，所述异质结包括第一半导体层以及第二半导体层；所述第二半导体层为非晶结构，所述第一半导体层为多晶结构；所述第一半导体层以及第二半导体层至少一个为金属氧化物半导体材料；
所述源极与漏极分别与所述有源层连接，所述栅介质层形成在所述栅极与所述有源层之间。
9.如权利要求8所述的半导体器件，其特征在于，所述第一半导体层为金属氧化物半导体材料，所述第二半导体层为金属氧化物半导体材料或非晶硅。
10.如权利要求8所述的半导体器件，其特征在于，所述第二半导体层为金属氧化物半导体材料；所述第一半导体层为金属氧化物半导体材料或低温多晶硅。
CN202310494867.6A 2023-05-04 2023-05-04 一种有源层制造方法以及半导体器件 Pending CN116504642A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310494867.6A CN116504642A (zh) 2023-05-04 2023-05-04 一种有源层制造方法以及半导体器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310494867.6A CN116504642A (zh) 2023-05-04 2023-05-04 一种有源层制造方法以及半导体器件

Publications (1)

Publication Number Publication Date
CN116504642A true CN116504642A (zh) 2023-07-28

Family

ID=87329989

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310494867.6A Pending CN116504642A (zh) 2023-05-04 2023-05-04 一种有源层制造方法以及半导体器件

Country Status (1)

Country Link
CN (1) CN116504642A (zh)

Similar Documents

Publication Publication Date Title
JP5116225B2 (ja) 酸化物半導体デバイスの製造方法
US6838308B2 (en) Semiconductor polysilicon component and method of manufacture thereof
JP4609797B2 (ja) 薄膜デバイス及びその製造方法
US8679905B2 (en) Metal oxide TFT with improved source/drain contacts
JP5403464B2 (ja) 薄膜デバイス及びその製造方法
US11942553B2 (en) Method for fabricating a semiconductor device
JP4204909B2 (ja) シリコン薄膜の結晶化方法、これを用いた薄膜トランジスタ及び前記薄膜トランジスタを備えた平板ディスプレイ素子
CN1319178C (zh) 薄膜晶体管及其制造方法
TWI514584B (zh) 半導體元件與量測裝置及相對介電係數的量測方法
JP2005268724A (ja) 電子素子およびその製造方法
JP2007284342A (ja) ＺｎＯ半導体薄膜及びＺｎＯ薄膜トランジスタの製造方法、並びにその方法を適用したＺｎＯ薄膜トランジスタ
JP5499529B2 (ja) 薄膜トランジスタ搭載基板、その製造方法及び画像表示装置
US8859331B2 (en) Compositions used in formation of oxide material layers, methods of forming an oxide material layer using the same, and methods of fabricating a thin film transistor using same
WO2013122084A1 (ja) 酸化物半導体及びこれを含む半導体接合素子
US9806097B2 (en) Metal oxide semiconductor thin film, thin film transistor, and their fabricating methods, and display apparatus
CN112740420A (zh) 薄膜晶体管及其制造方法
KR20160115076A (ko) 높은 전계 효과 이동도를 가지는 BaSnO3 박막 트랜지스터 및 그의 제조 방법
CN115210850A (zh) 碲氧化物和包括作为沟道层的碲氧化物的薄膜晶体管
CN116504642A (zh) 一种有源层制造方法以及半导体器件
JP5998397B2 (ja) 薄膜半導体装置及びその製造方法
KR102436433B1 (ko) 빅스비아이트 결정을 함유하는 금속 산화물 채널층을 구비하는 박막트랜지스터 및 수직형 비휘발성 메모리 소자
JPH08340122A (ja) 薄膜半導体装置
KR100699991B1 (ko) 박막트랜지스터 제조 방법
KR102034767B1 (ko) 산화물 박막 트랜지스터 제조방법 및 산화물 박막 트랜지스터
KR102389220B1 (ko) 결정성 izto 산화물 반도체를 구비하는 박막트랜지스터 및 이의 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination