CN116490034A - 显示基板和显示装置 - Google Patents

Abstract

本公开提供一种显示基板和显示装置，属于显示技术领域。本公开的显示基板包括衬底基板，设置在衬底基板上，且叠层设置的第一半导体层和第一导电层；第一导电层包括沿第一方向延伸的多条导电信号线，多条导电信号线沿第二方向并排设置；导电信号线具有第一端部和第二端部，且第一端部电连接驱动电路；第一半导体层包括沿第二方向延伸的至少一条第一半导体结构；第一半导体结构与至少一条导电信号线的第二端部在衬底基板上的正投影上存在交叠；其中，显示基板还包括设置在衬底基板上的静电释放组件，且至少与第一半导体结构在衬底基板上的正投影上存在交叠的导电信号线的第二端部电连接静电释放组件。

Description

显示基板和显示装置

技术领域

本公开属于显示技术领域，具体涉及一种显示基板和显示装置。

背景技术

显示装置中包括多种电路，像素驱动电路用于向显示装置中的各个发光器件的第一电极提供电压，像素驱动电路中包括半导体层和导电层，半导体层制作晶体管的有源层，导电层制作导电线，导电线的末端容易产生大量的静电击穿有源层，导致电路无法正常工作。

发明内容

本发明旨在至少解决现有技术中存在的技术问题之一，提供一种显示基板和显示装置。

第一方面，本公开实施例提供了一种显示基板，其包括衬底基板，设置在所述衬底基板上，且叠层设置的第一半导体层和第一导电层；

所述第一导电层包括沿第一方向延伸的多条导电信号线，所述多条导电信号线沿第二方向并排设置；所述导电信号线具有第一端部和第二端部，且所述第一端部电连接驱动电路；

所述第一半导体层包括沿第二方向延伸的至少一条第一半导体结构；所述第一半导体结构与至少一条所述导电信号线的第二端部在所述衬底基板上的正投影上存在交叠；其中，

所述显示基板还包括设置在所述衬底基板上的静电释放组件，且至少与所述第一半导体结构在所述衬底基板上的正投影上存在交叠的所述导电信号线的第二端部电连接所述静电释放组件。

其中，所述静电释放组件和与之电连接的所述导电信号线为一体成型结构。

其中，所述静电释放组件包括贴片结构或者蜿蜒线。

其中，当所述静电释放组件为所述贴片结构时，所述贴片结构在所述衬底基板的正投影包括椭圆形。

其中，当所述静电释放组件为所述蜿蜒线时，所述蜿蜒线向远离导电信号线第二端部的方向延伸。

其中，所述静电释放组件位于所述第一半导体层，且在相较于所述第一半导体结构更靠近所述导电信号线的第二端部一侧；所述静电释放组件在所述衬底基板的正投影与所述导电信号线的第二端部在所述衬底基板的正投影存在交叠。

其中，所述第一导电层位于所述第一半导体层背离所述衬底基板一侧，所述显示基板还包括，在所述第一半导体层和所述衬底基板之间设置的遮光层；所述遮光层用作所述静电释放组件，所述遮光层在所述衬底基板的正投影与所述导电信号线的第二端部在所述衬底基板的正投影存在交叠；

所述遮光层在所述衬底基板的正投影覆盖靠近所述第二端部的第一半导体结构位于所述衬底基板的正投影。

其中，在所述第一半导体层背离所述衬底基板一侧设置所述第二导电层，所述第二导电层包括所述驱动电路的输出端和与所述输出端电连接的第一转接引线，所述第一转接引线通过第一连接过孔与所述导电信号线的所述第一端部电连接。

其中，所述第二导电层包括冗余第一转接引线，所述冗余第一转接引线通过第二连接过孔与所述导电信号线的所述第二端部电连接；

所述冗余第一转接引线用作所述静电释放组件。

其中，所述导电信号线包括扫描信号线和发光控制信号线中的至少一者；

当所述导电信号线包括扫描信号线时，所述驱动电路包括栅极驱动电路，一条所述扫描信号线的第一端部连接所述栅极驱动电路中的一个第一移位寄存器的输出端；

当所述导电信号线包括发光控制信号线时，所述驱动电路包括发光控制驱动电路，一条所述发光控制信号线的第一端部连接所述发光控制驱动电路中的一个第二移位寄存器的输出端。

其中，所述显示基板划分为显示区和周边区；当所述驱动电路包括所述栅极驱动电路和所述发光控制驱动电路时，所述栅极驱动电路和所述发光控制驱动电路位于所述周边区，且分别设置在所衬底基板在所述显示区沿所述第一方向的两相对侧。

第二方面，本公开实施例提供了一种显示基板，其包括衬底基板，设置在所述衬底基板上，且叠层设置的第一半导体层和第一导电层；

所述第一导电层包括沿第一方向延伸的多条导电信号线，所述多条导电信号线沿第二方向并排设置；所述导电信号线具有第一端部和第二端部，且所述第一端部电连接驱动电路；

所述第一半导体层包括沿第二方向延伸的至少一条第一半导体结构；所述第一半导体结构与至少一条所述导电信号线的第二端部在所述衬底基板上的正投影上存在交叠；其中，

所述第一导电层位于所述第一半导体层背离所述衬底基板一侧，所述显示基板还包括，在所述第一半导体层和衬底基板之间设置的遮光层；所述遮光层用作静电释放组件，所述遮光层在所述衬底基板的正投影与所述导电信号线的第二端部在所述衬底基板的正投影存在交叠；

所述遮光层在所述衬底基板的正投影覆盖靠近所述第二端部的第一半导体结构位于所述衬底基板的正投影。

第三方面，本公开实施例提供了一种显示基板，其包括衬底基板，设置在所述衬底基板上，且叠层设置的第一半导体层和第一导电层；

所述第一导电层包括沿第一方向延伸的多条导电信号线，所述多条导电信号线沿第二方向并排设置；所述导电信号线具有第一端部和第二端部，且所述第一端部电连接驱动电路；

所述第一半导体层包括沿第二方向延伸的至少一条第一半导体结构；所述第一半导体结构与至少一条所述导电信号线的第二端部在所述衬底基板上的正投影上存在交叠；其中，

静电释放组件位于所述第一半导体层，且在相较于所述第一半导体结构更靠近所述导电信号线的第二端部一侧；所述静电释放组件在所述衬底基板的正投影与所述导电信号线的第二端部在所述衬底基板的正投影存在交叠，且所述静电释放组件浮接。

第四方面，本公开实施例还提供了一种显示装置，其包括上述中任一项所述的显示基板。

附图说明

图1为现有技术中的驱动电路与导电信号线结构示意图。

图2为本公开实施例提供的显示基板俯视图。

图3为一种示例性的像素电路的结构示意图。

图4为图3所示的像素电路的一种驱动时序图。

图5为本公开实施例提供的显示基板截面图。

图6为本公开实施例提供的静电释放组件为贴片电极的结构示意图。

图7为本公开实施例提供的静电释放组件为蜿蜒线的结构示意图。

图8为本公开实施例提供的静电释放组件为遮光层的结构示意图。

图9为本公开实施例提供的静电释放组件为遮光层的截面示意图。

图10为本公开实施例提供的静电释放组件为冗余第一转接引线的结构示意图。

图11为本公开实施例提供的静电释放组件为冗余第一转接引线的截面示意图。

图12为本公开实施例提供的静电释放组件位于第一半导体层的结构示意图。

具体实施方式

为使本领域技术人员更好地理解本发明的技术方案，下面结合附图和具体实施方式对本发明作进一步详细描述。

除非另外定义，本公开使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。同样，“一个”、“一”或者“该”等类似词语也不表示数量限制，而是表示存在至少一个。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。

显示装置中包括多种电路，像素驱动电路用于向显示装置中的各个发光器件的第一电极提供电压，像素驱动电路中包括半导体层和导电层，半导体层制作晶体管的有源层，导电层制作导电线，导电线的末端容易产生大量的静电击穿有源层，导致电路无法正常工作。

以穿戴类显示装置为例，穿戴类显示装置由于体积和尺寸较小，其电路设计及相关排布具有一定的局限性，栅极驱动电路和发光控制驱动电路采用单边设计，将栅极驱动电路设置在显示装置的一侧，在相对侧设置发光控制驱动电路。与栅极驱动电路和发光控制驱动电路电连接的导电信号线包括第一端部和第二端部，第一端部与电路连接，第二端部处于悬空的状态，及未连接任何其他结构，因此，第二端部会堆积一定的静电，对第二端部的静电可能会对显示基板中的其他结构造成影响，例如击穿与第二端部对应的制作晶体管有源层的半导体结构。

鉴于此，本公开提供一种显示基板，其设置与导电信号线电连接的静电释放组件，用于释放静电，防止击穿半导体结构，提高显示基板的制作良率和使用过程中的可靠性。

以下结合具体实施例和说明书附图对本公开中的显示基板进行进一步的具体说明。

在本公开实施例中，图1为现有技术中的驱动电路与导电信号线结构示意图，图2为本公开实施例提供的显示基板俯视图，如图1、2所示，显示基板划分为显示区Q1和周边区Q2，显示区Q1上阵列设置多个像素单元，像素单元包括像素驱动电路和发光器件。当驱动电路包括栅极驱动电路和发光控制驱动电路时，栅极驱动电路和发光控制驱动电路位于周边区Q2，且分别设置在衬底基板101在显示区Q1沿第一方向的两相对侧，导电信号线1031延伸方向为第一方向。栅极驱动电路由多个级联的第一移位寄存器构成，每个第一移位寄存器均具有一个输出端，输出端连接导电信号线的第一端部1031a，第二端部1031b处于悬空状态；发光控制驱动电路由多个级联的第二移位寄存器构成，每个第二移位寄存器均具有一个输出端，输出端连接导电信号线的第一端部1031a，第二端部1031b处于悬空状态。由于第二端部1031b处于悬空状态，因此其容易产生尖端放电，将显示基板的其他膜层上的导电结构或是半导体结构击穿。

在本公开实施例中，图3为一种示例性的像素电路的结构示意图，如图1所示，该像素电路包括：第一复位晶体管T1、第二复位晶体管T2、数据写入晶体管T3、驱动晶体管T4、存储电容C、阈值补偿晶体管T5、第一发光控制晶体管T6、第二发光控制晶体管T7和发光器件D。

具体地，第一复位晶体管T1的栅极G连接复位信号端Reset，源极连接初始化信号端Vint，漏极连接第一节点N1；第一节点N1为第一复位晶体管T1、驱动晶体管T4、存储电容C、阈值补偿晶体管T5之间的连接点。第二复位晶体管T2的栅极G连接复位信号端Reset，源极连接初始化信号端Vint，漏极连接发光器件D的阳极。数据写入晶体管T3的栅极G连接扫描信号端Gate，源极连接数据信号端Data，漏极连接驱动晶体管T4的源极。驱动晶体管T4的栅极G连接第一节点N1，源极连接数据写入晶体管T3的漏极和第一发光控制晶体管T6的漏极，漏极连接阈值补偿晶体管T5的源极和第二发光控制晶体管T7的源极。存储电容C的一端连接第一电源电压端VDD，另一端连接第一节点N1。阈值补偿晶体管T5的栅极G连接扫描信号端Gate，源极连接驱动晶体管T4的漏极，漏极连接第一节点N1。第一发光控制晶体管T6的栅极G连接发光控制端EM，源极连接第一电源电压端VDD，漏极连接驱动晶体管T4的源极。第二发光控制晶体管T7的栅极G连接发光控制端EM，源极连接驱动晶体管T4的漏极，漏极连接发光器件D的阳极。发光器件D的阳极连接第二发光控制晶体管T7的漏极和第二复位晶体管T2的漏极，阴极连接第二电源电压端VSS。其中，栅极驱动电路通过扫描信号线向扫描信号端提供电信号，发光控制驱动电路通过发光控制信号线向发光控制端提供电信号。

图4为图3所示的像素电路的一种驱动时序图，如图4所示，像素电路的工作过程分为：复位阶段S1、数据写入阶段S2和发光阶段S3。

在复位阶段S1，复位信号端Reset输入低电平信号，第一复位晶体管T1、第二复位晶体管T2在低电平信号的控制下打开，利用初始化信号端Vint输入的初始化信号(低电平信号)分别对第一节点N1和发光器件D的阳极进行复位，使得第一节点N1和发光器件D的阳极的恢复至较低电位，避免上一帧显示画面输入的高电平数据信号对第一节点N1和发光器件D的阳极造成干扰，影响本次输入的数据信号的准确度。

在数据写入阶段S2，扫描信号端Gate输入低电平信号，数据写入晶体管T3在低电平信号的控制下打开，将数据信号写入驱动晶体管T4的源极，存储电容C将该数据信号进行存储。同时，阈值补偿晶体管T5在低电平信号的控制下打开，驱动晶体管T4在存储电容C存储的数据信号的控制下打开，使得驱动晶体管T4的栅极G和漏极连接，驱动晶体管T4处于自饱和状态，此时第一节点N1被写入数据信号和驱动晶体管T4的阈值电压，实现对驱动晶体管T4的阈值电压的补偿。

在发光阶段S3，开关控制信号端EM输入低电平信号，第一发光控制晶体管T6和第二光控制晶体管T7在低电平信号的控制下打开，驱动晶体管T4可以将第一电源电压端VDD的电压转换为驱动电流，使得第一电源电压端VDD与第二电源电压端VSS之间的发光器件D形成电流回路，驱动发光器件D进行发光。

本公开的实施例中采用的晶体管可以为薄膜晶体管或场效应晶体管或其他特性相同的开关器件，薄膜晶体管可以包括氧化物半导体薄膜晶体管、非晶硅薄膜晶体管或多晶硅薄膜晶体管等。由于采用的晶体管的源极和漏极是对称的，所以其源极、漏极是没有区别的。在本公开实施例及之后的描述中，为区分晶体管的源极和漏极，将其中一极称为第一极，另一极称为第二极，栅极G称为控制极。此外按照晶体管的特性区分可以将晶体管分为N型和P型，当采用P型晶体管时，第一极为P型晶体管的源极，第二极为P型晶体管的漏极，栅极G输入低电平信号时，源漏极导通；当采用N型晶体管时，第一极为N型晶体管的源极，第二极为N型晶体管的漏极，栅极G输入高电平信号时，源漏极导通。在本公开实施例及之后的描述中将以像素电路中的晶体管为P型晶体管为例进行说明。各晶体管包括有源层和栅极，有源层制作在第一半导体层上，栅极制作在第一导电层上，通常二者之间仅间隔一层栅极绝缘层。

需要说明的是，在本公开实施例中，像素驱动电路除了可以为图3所示的7T1C(即七个晶体管和一个电容)结构之外，还可以为包括其他数量的晶体管的结构，如7T2C结构、6T1C结构、6T2C结构或者9T2C结构，本公开实施例对此不作限定。

在本公开实施例中，显示基板包括衬底基板101，在衬底基板101上依次设置像素驱动电路和发光器件，像素驱动电路包括晶体管、电容和导电信号线1031。晶体管包括底栅结构和顶栅结构，底栅结构晶体管的栅极G相较有源层ACT更靠近衬底基板101，其栅极G可以用作遮光层10’保护有源层ACT中的沟道区；而顶栅结构晶体管的栅极G相较于有源层ACT更远离衬底基板101。像素驱动电路的各个晶体管在衬底基板101上制作时，可以采用底栅结构也可以采用顶栅结构，在本公开中不做具体的限定。在本公开实施例及之后的描述中将以晶体管为顶栅结构晶体管为例进行说明。

图5为本公开实施例提供的显示基板截面图，如图5所示，在衬底基板101上依次设置第一半导体层102、第一导电层103、第二导电层104、第三导电层105和第四导电层106。其中，第一半导体层102制作晶体管的有源层ACT，第一半导体层102可采用非晶硅、多晶硅、氧化物半导体材料等制作。在第一半导体层102上可以包括多个第一半导体结构1021，一个第一半导体结构1021用于制作一个像素驱动电路中的所有晶体管或部分晶体管的有源层ACT，在第一半导体层102上制作第一复位晶体管T1、第二复位晶体管T2、数据写入晶体管T3、驱动晶体管T4、阈值补偿晶体管T5、第一发光控制晶体管T6和第二发光控制晶体管T7的有源层ACT。第一导电层103可以包括电容C的第一极板cc1、第一复位控制信号线Rst1、导电信号线1031以及第一复位晶体管T1、第二复位晶体管T2、数据写入晶体管T3、驱动晶体管T4、阈值补偿晶体管T5、第一发光控制晶体管T6和第二发光控制晶体管T7的栅极G，其中导电信号线1031包括与栅极驱动电路GOA连接的扫描信号线和与发光控制驱动电路EOA连接的发光控制信号线，扫描信号线用于向扫描信号端Gate提供电信号，发光控制信号线用于向发光控制端EM提供电信号。第二导电层104包括电容C的第二极板cc2和电源信号线VL。第三导电层105包括向数据信号端Data提供电信号的数据线DL和电源信号线VL。第四导电层106包括电源信号线VL，可以是交叉分布的电源信号线VL。在各导电层和导电层以及导电层和半导体层之间制作有绝缘层。上述中电源信号线VL包括连接初始化信号端Vint的初始化信号线、连接复位信号端Reset的复位信号线和提供电源电压的电源电压信号线。

驱动电路中的栅极驱动电路GOA和发光控制驱动电路EOA均由晶体管和电容构成，在制作时，可以与像素驱动电路中的晶体管和电容同层制作，例如：栅极驱动电路GOA和发光控制驱动电路EOA中晶体管的有源层ACT制作在第一半导体层102上，栅极G制作在第一导电层103上；电容的两个基板分别制作在第一导电层103和第二导电层104上，将栅极驱动电路GOA、发光控制驱动电路EOA和像素驱动电路中的晶体管和电容同层制作，可以减少制作的工序。

需要说明的是，上述结构仅仅为一种示例性的结构，可以根据显示基板的实际结构或者根据像素驱动电路的具体结构进行调整，在此不做进一步的具体限定。

第一方面，本公开实施例提供了一种显示基板，其包括衬底基板101，设置在衬底基板101上，且叠层设置的第一半导体层102和第一导电层103。第一导电层103包括沿第一方向延伸的多条导电信号线1031，多条导电信号线1031沿第二方向并排设置；导电信号线1031具有第一端部1031a和第二端部1031b，且第一端部1031a电连接驱动电路。第一半导体层102包括沿第二方向延伸的至少一条第一半导体结构1021；第一半导体结构1021与至少一条导电信号线1031的第二端部1031b在衬底基板101上的正投影上存在交叠。第一半导体结构1021为在第一半导体层102采用非晶硅、多晶硅、氧化物半导体材料等制作的半导体图案，用于制作一个或者多个晶体管的有源层ACT。其中，显示基板还包括设置在衬底基板101上的静电释放组件10，且至少与第一半导体结构1021在衬底基板101上的正投影上存在交叠的导电信号线1031的第二端部1031b电连接静电释放组件10。

在本公开实施例中，导电信号线1031包括扫描信号线和发光控制信号线中的至少一者，当导电信号线1031包括扫描信号线时，驱动电路包括栅极驱动电路，一条扫描信号线的第一端部1031a连接栅极驱动电路中的一个第一移位寄存器的输出端；当导电信号线1031包括发光控制信号线时，驱动电路包括发光控制驱动电路，一条发光控制信号线的第一端部1031a连接发光控制驱动电路中的一个第二移位寄存器的输出端。可以理解的是，导电信号线1031还可以包括其他类型信号线，例如：电源信号线，数据线等，当导电信号线1031一端悬空时，均可以在悬空的一端电连接静电释放组件。

本公开实施例中，导电信号线1031制作在第一导电层1021上，第一半导体结构1021制作在第一半导体层102，导电信号线1031与第一半导体结构1021之间仅间隔一层栅极绝缘层。导电信号线1031的第二端部1031b处于悬空状态，静电由于尖端效应会大量堆积在第二端部1031b，容易导致第二端部1031b对应位置的第一半导体结构1021被静电击穿。在导电信号线1031的第二端部1031b电连接一个静电释放组件10，用于将第二端部1031b的静电进行释放，比如将第二端部1031b的静电进行转移，或是预防尖端效应造成大量静电堆积的情况，提高了显示基板在生产中的良率，也提高了显示产品的可靠性。

在一些示例中，图6为本公开实施例提供的静电释放组件为贴片电极的结构示意图，图7为本公开实施例提供的静电释放组件为蜿蜒线的结构示意图，如图6、6所示，静电释放组件10和与之电连接的导电信号线1031为一体成型结构。将静电释放组件10与导电信号线1031同层制作，均制作在第一导电层103上。静电释放组件10包括贴片电极或蜿蜒线。如图6所示，当静电释放组件10为贴片电极时，其电连接在导电信号线1031的第二端部1031b，贴片电极在衬底基板101上的正投影为椭圆形或是圆形，其扩大了第二端部1031b在衬底基板101的投影面积，降低了第二端部1031b因为尖端效应聚集大量静电击穿靠近第二端部1031b的第一半导体结构1021的风险。如图7所示，当静电释放组件10为蜿蜒线时，其电连接在导电信号线1031的第二端部1031b，蜿蜒线向远离导电信号线1031第二端部1031b的方向延伸，通过该结构，将尖端可能聚集大量静电的位置由第二端部1031b向远离第一半导体结构1021的方向延伸，当蜿蜒线上悬空的一端聚集大量静电时，也不会击穿第一半导体结构1021。可理解的是，静电释放组件10位于衬底基板101的正投影不与第一半导体结构1021或是其他导电结构交叠。

需要理解的是，贴片电极位于衬底基板101的正投影为椭圆形，是因为其不包括尖角，也可以是其他形状，例如拐角为弧线的多边形等，设置贴片电极目的为防止第二端部1031b处有尖端，导致尖端位置聚集大量的静电。蜿蜒线位于衬底基板101的正投影为折线或是波浪线，其悬空的一端向远离第二端部1031b和第一半导体结构1021的方向延伸。

在一些示例中，图8为本公开实施例提供的静电释放组件为遮光层的结构示意图，图9为本公开实施例提供的静电释放组件为遮光层的截面示意图，如图8、9所示，第一导电层103位于第一半导体层102背离衬底基板101一侧，在第一半导体层102和衬底基板101之间设置遮光层10’；遮光层10’用作静电释放组件10，遮光层10’在衬底基板101的正投影与导电信号线1031的第二端部1031b在衬底基板101的正投影存在交叠，遮光层10’与第二端部1031b采用耦合的方式电连接。

进一步的，遮光层10’在衬底基板101的正投影覆盖靠近第二端部1031b的第一半导体结构1021位于衬底基板101的正投影。现有技术中，遮光层10’通常制作在衬底基板101和第一半导体层102之间，遮光层10’用于遮挡从衬底基板101反射的光线，防止反射的光线照射到晶体管的有源层ACT的沟道区，导致晶体管的功能受到影响。在本申请中，为了可以和导电信号线1031的第二端部1031b形成电容，令遮光层10’完全覆盖住整个第一半导体结构1021，并且遮光层10’在衬底基板101的正投影边缘超出第一半导体结构1021在衬底基板101的正投影边缘，遮光层10’与导电信号线1031的第二端部1031b直接相对，中间不夹设第一半导体结构1021，此时才能实现电耦合，形成电容。令遮光层10’完全覆盖住整个第一半导体结构1021，且至少覆盖最靠近第二端部1031b的第一半导体结构1021，在制作时无需进行复杂的图案化过程。遮光层10’与第二端部1031b交叠部分形成电容，电容电压不会发生突变，当第二端部1031b瞬间产生较大的静电时，由于第二端部1031b和遮光层10’形成电容，因此第二端部1031b的静电不会直接导致靠近第二端部1031b的第一半导体结构1021被击穿。

在一些示例中，图10为本公开实施例提供的静电释放组件为冗余第一转接引线的结构示意图，图11为本公开实施例提供的静电释放组件为冗余第一转接引线的截面示意图，如图10、11所示，在第一半导体层102背离衬底基板101一侧设置第二导电层104，第二导电层104包括驱动电路的输出端和与输出端电连接的第一转接引线11，当驱动电路为栅极驱动电路时，驱动电路的输出端为第一移位寄存器的输出端，当驱动电路为发光控制驱动电路时，驱动电路的输出端为第二移位寄存器的输出端。第一转接引线11通过第一连接过孔Via1与导电信号线1031的第二端部1031b电连接。当晶体管为顶栅结构时，第一导电层103在第一半导体层102和第二导电层104之间，当晶体管为底栅结构时，第一导电层103在第一半导体层102背离第二导电层104一侧，本公开实施例中以晶体管为顶栅结构为例进行说明。第二导电层104设置有驱动电路的输出端和用于将驱动电路输出端和导电信号线1031电连接的第一转接引线11，第一转接引线11通过第一连接过孔Via1和导电信号线1031的第一端部1031a电连接。

进一步的，第二导电层104包括冗余第一转接引线11’，冗余第一转接引线11’不与驱动电路电连接；冗余第一转接引线11’通过第二连接过孔Via2与导电信号线1031的第二端部1031b电连接；冗余第一转接引线11’用作静电释放组件10。通过设置冗余第一转接引线11’，并通过第二连接过孔Via2与导电信号线1031的第二端部1031b电连接的方式，将第二端部1031b的静电引出到其他膜层，使静电远离容易被击穿的第一半导体层102上的第一半导体结构1021。

在本公开实施例中，以晶体管为顶栅结构为例进行说明，因此第一导电层103位于第一半导体层102和第二导电层104之间，第一导电层103和第二导电层104之间包括膜层结构，第二连接过孔Via2贯穿膜层结构；其中，膜层结构至少包括层间绝缘层。第一导电层103和第二导电层104之前除了包括层间绝缘层，还可以包括其他的导电层和绝缘层结构，例如：将第三导电层105和第二导电层104交换位置，将第三导电层105制作在第一导电层103和第三导电层105之间，此时，第二连接过孔Via2需要贯穿绝缘层和第三导电层105。从导电信号线1031转移至冗余第一转接引线11’时需要经过第二连接过孔Via2，第二连接过孔Via2贯穿膜层结构，在转移过程中，静电经过各个膜层，可以一定程度的降低静电量。

需要说明的是，本公开实施例中，各导电层和导电层与半导体层之间均包括绝缘层，可以是有机绝缘层也可以是无机绝缘层，在附图中未出示，并且在本公开实施例中不对绝缘层的材料进行限定。

第三方面，本公开实施例提供了一种显示基板，如图8、9所示，其包括衬底基板101，设置在衬底基板101上，且叠层设置的第一半导体层102和第一导电层103。第一导电层103包括沿第一方向延伸的多条导电信号线1031，多条导电信号线1031沿第二方向并排设置；导电信号线1031具有第一端部1031a和第二端部1031b，且第一端部1031a电连接驱动电路。第一半导体层102包括沿第二方向延伸的至少一条第一半导体结构1021；第一半导体结构1021与至少一条导电信号线1031的第二端部1031b在衬底基板101上的正投影上存在交叠。第一半导体结构1021为在第一半导体层102采用非晶硅、多晶硅、氧化物半导体材料等制作的半导体图案，用于制作一个或者多个晶体管的有源层ACT。第一导电层103位于第一半导体层102背离衬底基板101一侧，在第一半导体层102和衬底基板101之间设置遮光层10’；遮光层10’用作静电释放组件10，遮光层10’在衬底基板101的正投影与导电信号线1031的第二端部1031b在衬底基板101的正投影存在交叠，遮光层10’与第二端部1031b采用耦合的方式电连接。

进一步的，遮光层10’在衬底基板101的正投影覆盖靠近第二端部1031b的第一半导体结构1021位于衬底基板101的正投影。现有技术中，遮光层10’通常制作在衬底基板101和第一半导体层102之间，遮光层10’用于遮挡从衬底基板101反射的光线，防止反射的光线照射到晶体管的有源层ACT的沟道区，导致晶体管的功能受到影响。在本申请中，为了可以和导电信号线1031的第二端部1031b形成电容，令遮光层10’完全覆盖住整个第一半导体结构1021，并且遮光层10’在衬底基板101的正投影边缘超出第一半导体结构1021在衬底基板101的正投影边缘，遮光层10’与导电信号线1031的第二端部1031b直接相对，中间不夹设第一半导体结构1021，此时才能实现电耦合，形成电容。令遮光层10’完全覆盖住整个第一半导体结构1021，且至少覆盖最靠近第二端部1031b的第一半导体结构1021，在制作时无需进行复杂的图案化过程。遮光层10’与第二端部1031b交叠部分形成电容，电容电压不会发生突变，当第二端部1031b瞬间产生较大的静电时，由于第二端部1031b和遮光层10’形成电容，因此第二端部1031b的静电不会直接导致靠近第二端部1031b的第一半导体结构1021被击穿。

第三方面，本公开实施例提供了一种显示基板，图12为本公开实施例提供的静电释放组件位于第一半导体层的结构示意图，如图12所示，其包括衬底基板101，设置在衬底基板101上，且叠层设置的第一半导体层102和第一导电层103。第一导电层103包括沿第一方向延伸的多条导电信号线1031，多条导电信号线1031沿第二方向并排设置；导电信号线1031具有第一端部1031a和第二端部1031b，且第一端部1031a电连接驱动电路。第一半导体层102包括沿第二方向延伸的至少一条第一半导体结构1021；第一半导体结构1021与至少一条导电信号线1031的第二端部1031b在衬底基板101上的正投影上存在交叠。第一半导体结构1021为在第一半导体层102采用非晶硅、多晶硅、氧化物半导体材料等制作的半导体图案，用于制作一个或者多个晶体管的有源层ACT。静电释放组件10位于第一半导体层102，且在相较于第一半导体结构1021更靠近导电信号线1031的第二端部1031b一侧。第一半导体结构1021的材料通常为多晶硅材料，在第一半导体层102相较于各个第一半导体结构1021最靠近第二端部1031b的一侧设置静电释放组件10，第二端部1031b在衬底基板101的正投影与静电释放组件10在衬底基板101的正投影存在交叠，且静电释放组件浮接。当导电信号线1031的第二端部1031b聚集大量静电时，静电击穿静电释放组件10，不会击穿制作有晶体管的有源层ACT的第一半导体结构1021。可理解的，静电释放组件10不与任何结构进行连接，制作在第一半导体结构1021最靠近导电信号线1031的第二端部1031b的区域，用作牺牲结构。静电释放组件10采用浮接的方式设置，无需增加过孔等结构，降低了工艺难度。

进一步的，设置在第一半导体层102的静电释放组件10的材料可以和第一半导体结构1021的材料相同，在制作时，第一半导体材料和静电释放组件10可以在同一步工艺中制作，采用一张掩膜版完成制作，因此，将静电释放组件10制作在第一半导体上无需增加工艺和过多的成本。

第四方面，本公开实施例还提供了一种显示装置，其包括上述实施例中任一项所述的显示基板。该显示装置例如可以为手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、车载设备等任何具有显示功能的产品，还包括可穿戴显示装置，例如：智能手表等。对于该显示装置的其它必不可少的组成部分均为本领域的普通技术人员应该理解具有的，在此不做赘述，也不应作为对本公开的限制。

可以理解的是，以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式，然而本发明并不局限于此。对于本领域内的普通技术人员而言，在不脱离本发明的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本发明的保护范围。

Claims (13)

1.一种显示基板，其包括衬底基板，设置在所述衬底基板上，且叠层设置的第一半导体层和第一导电层；

所述第一导电层包括沿第一方向延伸的多条导电信号线，所述多条导电信号线沿第二方向并排设置；所述导电信号线具有第一端部和第二端部，且所述第一端部电连接驱动电路；

所述第一半导体层包括沿第二方向延伸的至少一条第一半导体结构；所述第一半导体结构与至少一条所述导电信号线的第二端部在所述衬底基板上的正投影上存在交叠；其中，

所述显示基板还包括设置在所述衬底基板上的静电释放组件，且至少与所述第一半导体结构在所述衬底基板上的正投影上存在交叠的所述导电信号线的第二端部电连接所述静电释放组件。

2.根据权利要求1所述的显示基板，其中，所述静电释放组件和与之电连接的所述导电信号线为一体成型结构。

3.根据权利要求2所述的显示基板，其中，所述静电释放组件包括贴片结构或者蜿蜒线。

4.根据权利要求3所述的显示基板，其中，当所述静电释放组件为所述贴片结构时，所述贴片结构在所述衬底基板的正投影包括椭圆形。

5.根据权利要求3所述的显示基板，其中，当所述静电释放组件为所述蜿蜒线时，所述蜿蜒线向远离导电信号线第二端部的方向延伸。

6.根据权利要求1所述的显示基板，其中，所述第一导电层位于所述第一半导体层背离所述衬底基板一侧，所述显示基板还包括，在所述第一半导体层和所述衬底基板之间设置的遮光层；所述遮光层用作所述静电释放组件，所述遮光层在所述衬底基板的正投影与所述导电信号线的第二端部在所述衬底基板的正投影存在交叠；

所述遮光层在所述衬底基板的正投影覆盖靠近所述第二端部的第一半导体结构位于所述衬底基板的正投影。

7.根据权利要求1所述的显示基板，其中，在所述第一半导体层背离所述衬底基板一侧设置第二导电层，所述第二导电层包括所述驱动电路的输出端和与所述输出端电连接的第一转接引线，所述第一转接引线通过第一连接过孔与所述导电信号线的所述第一端部电连接。

8.根据权利要求7所述的显示基板，其中，所述第二导电层包括冗余第一转接引线；所述冗余第一转接引线通过第二连接过孔与所述导电信号线的所述第二端部电连接；

所述冗余第一转接引线用作所述静电释放组件。

9.根据权利要求1所述的显示基板，其中，所述导电信号线包括扫描信号线和发光控制信号线中的至少一者；

当所述导电信号线包括扫描信号线时，所述驱动电路包括栅极驱动电路，一条所述扫描信号线的第一端部连接所述栅极驱动电路中的一个第一移位寄存器的输出端；

当所述导电信号线包括发光控制信号线时，所述驱动电路包括发光控制驱动电路，一条所述发光控制信号线的第一端部连接所述发光控制驱动电路中的一个第二移位寄存器的输出端。

10.根据权利要求9所述的显示基板，其中，所述显示基板划分为显示区和周边区；当所述驱动电路包括所述栅极驱动电路和所述发光控制驱动电路时，所述栅极驱动电路和所述发光控制驱动电路位于所述周边区，且分别设置在所衬底基板在所述显示区沿所述第一方向的两相对侧。

11.一种显示基板，其包括衬底基板，设置在所述衬底基板上，且叠层设置的第一半导体层和第一导电层；

所述第一导电层包括沿第一方向延伸的多条导电信号线，所述多条导电信号线沿第二方向并排设置；所述导电信号线具有第一端部和第二端部，且所述第一端部电连接驱动电路；

所述第一半导体层包括沿第二方向延伸的至少一条第一半导体结构；所述第一半导体结构与至少一条所述导电信号线的第二端部在所述衬底基板上的正投影上存在交叠；其中，

所述第一导电层位于所述第一半导体层背离所述衬底基板一侧，所述显示基板还包括，在所述第一半导体层和衬底基板之间设置的遮光层；所述遮光层用作静电释放组件，所述遮光层在所述衬底基板的正投影与所述导电信号线的第二端部在所述衬底基板的正投影存在交叠；

所述遮光层在所述衬底基板的正投影覆盖靠近所述第二端部的第一半导体结构位于所述衬底基板的正投影。

12.一种显示基板，其包括衬底基板，设置在所述衬底基板上，且叠层设置的第一半导体层和第一导电层；

所述第一导电层包括沿第一方向延伸的多条导电信号线，所述多条导电信号线沿第二方向并排设置；所述导电信号线具有第一端部和第二端部，且所述第一端部电连接驱动电路；

所述第一半导体层包括沿第二方向延伸的至少一条第一半导体结构；所述第一半导体结构与至少一条所述导电信号线的第二端部在所述衬底基板上的正投影上存在交叠；其中，

静电释放组件位于所述第一半导体层，且在相较于所述第一半导体结构更靠近所述导电信号线的第二端部一侧；所述静电释放组件在所述衬底基板的正投影与所述导电信号线的第二端部在所述衬底基板的正投影存在交叠，且所述静电释放组件浮接。

13.一种显示装置，其包括权利要求1-12中任一所述的显示基板。