CN116488621A - 一种适用于高压ldo的宽电压域电平比较电路 - Google Patents
一种适用于高压ldo的宽电压域电平比较电路 Download PDFInfo
- Publication number
- CN116488621A CN116488621A CN202310178534.2A CN202310178534A CN116488621A CN 116488621 A CN116488621 A CN 116488621A CN 202310178534 A CN202310178534 A CN 202310178534A CN 116488621 A CN116488621 A CN 116488621A
- Authority
- CN
- China
- Prior art keywords
- voltage
- low
- signal
- zener diode
- enhanced
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000000670 limiting effect Effects 0.000 claims abstract description 24
- 230000015556 catabolic process Effects 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 238000005070 sampling Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
- H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
- H03K5/2472—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors
- H03K5/2481—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors with at least one differential stage
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Manipulation Of Pulses (AREA)
Abstract
本发明公开了一种适用于高压LDO的宽电压域电平比较电路，包含比较输入模块、电源输入模块、电流镜比较电路和限压齐纳二极管，比较输入模块的输入端输入比较信号，电源输入模块的输入端输入电源信号，比较输入模块的输出端与电流镜比较电路的一路输入端连接，电源输入模块的输出端与电流镜比较电路的另一路输入端连接，限压齐纳二极管与电流镜比较电路输出端连接并且限压齐纳二极管的负极输出输出信号。本发明可以在较高电压域上对两个变化电平进行检测比较，从而准确的判定输出逻辑信号，同时在比较信号大压差下对电路进行动态电压偏置保护。
Description
技术领域
本发明涉及一种电平比较电路，特别是一种适用于高压LDO的宽电压域电平比较电路，属于半导体集成电路领域。
背景技术
LDO以其低成本、外围器件需求小、输出noise低和静态电流小等优势，广泛应用于各种供电场合。随着新能源汽车的发展，尤其是电动新能源汽车的推广应用，设备趋向于高压化、宽电压域、低功耗。其中高压化主要是汽车电子应用电压范围较高；宽电压域是应用场景电压范围不同从而导致了宽电压域；功耗方面在满足负载需求基础上尽量低，以节约能源，降低成本。基于此，LDO成为很合适供电选择。LDO的可靠工作离不开各种电平比较电路，从而产生相应的逻辑信号来实现不同的功能。电平比较器是对输入信号进行检测和比较的电路，是组成非正弦发生电路的基本单元电路。它将两个不同的电平相比较，在二者幅度相等的附近，输出电压将产生跃变，相应输出高电平或者低电平。
现有的技术如图4所示。主要通过VIN电流注入电阻网络11和12从而产生采样电压，与内部基准VREF比较后经过比较器13去输出比较的逻辑信号，即可得到电压比较的功能。该结构只能应用于较低的工作电压范围内，而且需要额外的电阻分压网络，其在高压下会占据很大的版图面积和静态功耗，且其属于单端电压比较，不适用于越来越复杂的高压多电压域电平比较。
发明内容
本发明所要解决的技术问题是提供一种适用于高压LDO的宽电压域电平比较电路，实现高电压域电平比较，并对电路进行动态电压偏置保护。
为解决上述技术问题，本发明所采用的技术方案是：
一种适用于高压LDO的宽电压域电平比较电路，其特征在于：包含比较输入模块、电源输入模块、电流镜比较电路和限压齐纳二极管，比较输入模块的输入端输入比较信号，电源输入模块的输入端输入电源信号，比较输入模块的输出端与电流镜比较电路的一路输入端连接，电源输入模块的输出端与电流镜比较电路的另一路输入端连接，限压齐纳二极管与电流镜比较电路输出端连接并且限压齐纳二极管的负极输出输出信号。
进一步地，所述电流镜比较电路包含第一低压增强型nmos管和第二低压增强型nmos管，第一低压增强型nmos管的漏极与第一低压增强型nmos管的栅极和第二低压增强型nmos管的栅极连接并且第一低压增强型nmos管的漏极还与比较输入模块的输出端连接，第一低压增强型nmos管的源极、第二低压增强型nmos管的源极接地，第二低压增强型nmos管的漏极与电源输入模块的输出端连接并作为电流镜比较电路的输出端。
进一步地，所述限压齐纳二极管的正极接地，限压齐纳二极管的负极与第二低压增强型nmos管的漏极和电源输入模块的输出端连接并输出输出信号。
进一步地，所述比较输入模块包含第一低压增强型pmos管、第一高压增强型pmos管、第一高压增强型nmos管、第二高压增强型nmos管、第一齐纳二极管和第二齐纳二极管，第一低压增强型pmos管的源极与第一齐纳二极管的负极、第一高压增强型nmos管的栅极连接并且输入比较信号，第一低压增强型pmos管的栅极与第一齐纳二极管的正极和第一高压增强型nmos管的源极连接，第一高压增强型nmos管的漏极输入第一外部偏置信号，第一低压增强型pmos管的漏极与第一高压增强型pmos管的源极、第二齐纳二极管的负极和第二高压增强型nmos管的栅极连接，第一高压增强型pmos管的栅极与第二齐纳二极管的正极和第二高压增强型nmos管的源极连接，第一高压增强型pmos管的漏极作为比较输入模块的输出端，第二高压增强型nmos管的漏极输入第二外部偏置信号。
进一步地，所述电源输入模块包含第二低压增强型pmos管和第二高压增强型pmos管，第二低压增强型pmos管的源极输入电源信号，第二低压增强型pmos管的栅极输入第一外部偏置信号，第二低压增强型pmos管的漏极与第二高压增强型pmos管的源极连接，第二高压增强型pmos管的栅极输入第二外部偏置信号，第二高压增强型pmos管的漏极作为电源输入模块的输出端。
进一步地，所述第一外部偏置信号的电压值高于第二外部偏置信号的电压值，第一外部偏置信号和第二外部偏置信号均由电源信号产生并跟随电源信号动态变化，第一外部偏置信号和第二外部偏置信号的电压值均小于电源信号的电压值。
进一步地，所述限压齐纳二极管、第一齐纳二极管和第二齐纳二极管的反向击穿电压为6V。
进一步地，所述电源信号与比较信号的差值小于等于设计的触发阈值电压时，输出信号为逻辑1信号，电源信号与比较信号的差值大于设计的触发阈值电压时，输出信号为逻辑0信号。
本发明与现有技术相比，具有以下优点和效果：本发明可以在较高电压域上对两个变化电平进行检测比较，从而准确的判定输出逻辑信号；本发明的比较电路结构区别于传统的电平比较电路，可以以简单的结构实现对浮动宽电压域电平比较判断，在比较信号大压差下对电路进行动态电压偏置保护。
附图说明
图1是本发明的一种适用于高压LDO的宽电压域电平比较电路的示意图。
图2是本发明的比较输入模块的电路结构图。
图3是本发明的电源输入模块的电路结构图。
图4是现有技术的电平比较电路的示意图。
具体实施方式
为了详细阐述本发明为达到预定技术目的而所采取的技术方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清晰、完整地描述，显然，所描述的实施例仅仅是本发明的部分实施例，而不是全部的实施例，并且，在不付出创造性劳动的前提下，本发明的实施例中的技术手段或技术特征可以替换，下面将参考附图并结合实施例来详细说明本发明。
如图1所示，本发明的一种适用于高压LDO的宽电压域电平比较电路，包含比较输入模块205、电源输入模块206、电流镜比较电路和限压齐纳二极管23，比较输入模块205的输入端输入比较信号201，电源输入模块206的输入端输入电源信号202，比较输入模块205的输出端与电流镜比较电路的一路输入端连接，电源输入模块206的输出端与电流镜比较电路的另一路输入端连接，限压齐纳二极管23与电流镜比较电路输出端连接并且限压齐纳二极管23的负极输出输出信号208。
电流镜比较电路包含第一低压增强型nmos管21和第二低压增强型nmos管22，第一低压增强型nmos管21的漏极与第一低压增强型nmos管21的栅极和第二低压增强型nmos管22的栅极连接并且第一低压增强型nmos管21的漏极还与比较输入模块205的输出端连接，第一低压增强型nmos管21的源极、第二低压增强型nmos管22的源极接地，第二低压增强型nmos管22的漏极与电源输入模块206的输出端连接并作为电流镜比较电路的输出端。电流镜比较电路由第一低压增强型nmos管21和第二低压增强型nmos管22组成，对输入的两个电平信号进行比较。
限压齐纳二极管23的正极接地，限压齐纳二极管23的负极与第二低压增强型nmos管22的漏极和电源输入模块的输出端连接并输出输出信号208。限压齐纳二极管23限定了输出端为逻辑高的情况下的最高电压。
如图2所示，比较输入模块205包含第一低压增强型pmos管32、第一高压增强型pmos管35、第一高压增强型nmos管33、第二高压增强型nmos管36、第一齐纳二极管31和第二齐纳二极管34，第一低压增强型pmos管32的源极与第一齐纳二极管31的负极、第一高压增强型nmos管33的栅极连接并且输入比较信号201，第一低压增强型pmos管32的栅极与第一齐纳二极管31的正极和第一高压增强型nmos管33的源极连接，第一高压增强型nmos管33的漏极输入第一外部偏置信号203，第一低压增强型pmos管32的漏极与第一高压增强型pmos管的源极35、第二齐纳二极管34的负极和第二高压增强型nmos管36的栅极连接，第一高压增强型pmos管35的栅极与第二齐纳二极管34的正极和第二高压增强型nmos管36的源极连接，第一高压增强型pmos管的漏极作为比较输入模块205的输出端，第二高压增强型nmos管36的漏极输入第二外部偏置信号204。
第一齐纳二极管31和第一高压增强型nmos管33组成第一低压增强型pmos管32的动态电压偏置保护电路，对第一低压增强型pmos管32进行动态的电压偏置和高压保护。第二齐纳二极管34和第二高压增强型nmos管36组成第一高压增强型pmos管35的动态电压偏置保护电路，对第一高压增强型pmos管35进行动态的电压偏置和高压保护。
动态电压偏置保护电路的工作原理是，当比较信号201大于第一外部偏置信号203时，其主要起动态偏置作用，第一高压增强型nmos管33处于线性区或者饱和区，此时第一低压增强型pmos管32的栅极电压301会低于比较信号201一个VTH值，从而开启第一低压增强型pmos管32，使第一低压增强型pmos管32处于开启工作状态。当比较信号201小于等于第一外部偏置信号203时，其主要起动态电压保护作用，第一高压增强型nmos管33处于关断状态，第一低压增强型pmos管32的栅极电压301会高于比较信号201，从而关断第一低压增强型pmos管32，使第一低压增强型pmos管32处于关断工作状态。
如图3所示，电源输入模块206包含第二低压增强型pmos管41和第二高压增强型pmos管42，第二低压增强型pmos管41的源极输入电源信号202，第二低压增强型pmos管41的栅极输入第一外部偏置信号203，第二低压增强型pmos管41的漏极与第二高压增强型pmos管42的源极连接，第二高压增强型pmos管42的栅极输入第二外部偏置信号204，第二高压增强型pmos管42的漏极作为电源输入模块206的输出端。
第一外部偏置信号203的电压值高于第二外部偏置信号204的电压值，第一外部偏置信号203和第二外部偏置信号204均由电源信号202产生并跟随电源信号202动态变化，第一外部偏置信号203和第二外部偏置信号204的电压值均小于电源信号202的电压值。
限压齐纳二极管23、第一齐纳二极管31和第二齐纳二极管34的反向击穿电压为6V。
电源信号202与比较信号201的差值小于等于设计的触发阈值电压时，输出信号208为逻辑1信号，电源信号202与比较信号201的差值大于设计的触发阈值电压时，输出信号208为逻辑0信号。触发阈值电压由第一低压增强型pmos管和第二低压增强型pmos管的的1：N的比值来决定。
本发明可以通过调整第一低压增强型pmos管32和第二低压增强型pmos管41的1：N的比值来决定比较信号201和电压信号202的翻转触发阈值电压。
本发明的适用于高压LDO的宽电压域电平比较电路，通过比较输入模块205将输入的比较信号201转换为电流信号I1，同时电源输入模块206将输入的电源信号202转换为电流信号I2，两路电流信号I1和I2通过电流镜比较电路进行比较，得到的比较信号通过限压齐纳二极管23输出给LDO内部其他电路。其中，比较输入模块205内部添加了动态电压偏置保护电路来对其进行电偏置和保护，其由第一齐纳二极管31和第一高压增强型nmos管33连接组成，对第一低压增强型pmos管32进行偏置和保护；第二齐纳二极管34和第二高压增强型nmos管36对第一高压增强型pmos管35进行偏置和保护。其中第一外部偏置信号203和第二外部偏置信号204由电源信号202产生，所以其电压值跟随电源信号202动态变化并且低于电源信号202。因为比较信号201和电源信号202可以同时变化，电源信号202与比较信号201的差值小于等于设计的触发阈值电压时，输出信号为逻辑1信号，电源信号与比较信号的差值大于设计的触发阈值电压时，输出信号为逻辑0信号。同时由于限压齐纳二极管23的限压作用，逻辑1信号电压最高为限压齐纳二极管23的击穿电压值。
本发明可以在较高电压域上对两个变化电平进行检测比较，从而准确的判定输出逻辑信号；本发明的比较电路结构区别于传统的电平比较电路，可以以简单的结构实现对浮动宽电压域电平比较判断，在比较信号大压差下对电路进行动态电压偏置保护。
以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制，虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发明，任何熟悉本专业的技术人员，在不脱离本发明技术方案范围内，当可利用上述揭示的技术内容做出些许更动或修饰为等同变化的等效实施例，但凡是未脱离本发明技术方案内容，依据本发明的技术实质，在本发明的精神和原则之内，对以上实施例所作的任何简单的修改、等同替换与改进等，均仍属于本发明技术方案的保护范围之内。
Claims (8)
1.一种适用于高压LDO的宽电压域电平比较电路，其特征在于：包含比较输入模块、电源输入模块、电流镜比较电路和限压齐纳二极管，比较输入模块的输入端输入比较信号，电源输入模块的输入端输入电源信号，比较输入模块的输出端与电流镜比较电路的一路输入端连接，电源输入模块的输出端与电流镜比较电路的另一路输入端连接，限压齐纳二极管与电流镜比较电路输出端连接并且限压齐纳二极管的负极输出输出信号。
2.根据权利要求1所述的一种适用于高压LDO的宽电压域电平比较电路，其特征在于：所述电流镜比较电路包含第一低压增强型nmos管和第二低压增强型nmos管，第一低压增强型nmos管的漏极与第一低压增强型nmos管的栅极和第二低压增强型nmos管的栅极连接并且第一低压增强型nmos管的漏极还与比较输入模块的输出端连接，第一低压增强型nmos管的源极、第二低压增强型nmos管的源极接地，第二低压增强型nmos管的漏极与电源输入模块的输出端连接并作为电流镜比较电路的输出端。
3.根据权利要求2所述的一种适用于高压LDO的宽电压域电平比较电路，其特征在于：所述限压齐纳二极管的正极接地，限压齐纳二极管的负极与第二低压增强型nmos管的漏极和电源输入模块的输出端连接并输出输出信号。
4.根据权利要求1所述的一种适用于高压LDO的宽电压域电平比较电路，其特征在于：所述比较输入模块包含第一低压增强型pmos管、第一高压增强型pmos管、第一高压增强型nmos管、第二高压增强型nmos管、第一齐纳二极管和第二齐纳二极管，第一低压增强型pmos管的源极与第一齐纳二极管的负极、第一高压增强型nmos管的栅极连接并且输入比较信号，第一低压增强型pmos管的栅极与第一齐纳二极管的正极和第一高压增强型nmos管的源极连接，第一高压增强型nmos管的漏极输入第一外部偏置信号，第一低压增强型pmos管的漏极与第一高压增强型pmos管的源极、第二齐纳二极管的负极和第二高压增强型nmos管的栅极连接，第一高压增强型pmos管的栅极与第二齐纳二极管的正极和第二高压增强型nmos管的源极连接，第一高压增强型pmos管的漏极作为比较输入模块的输出端，第二高压增强型nmos管的漏极输入第二外部偏置信号。
5.根据权利要求1所述的一种适用于高压LDO的宽电压域电平比较电路，其特征在于：所述电源输入模块包含第二低压增强型pmos管和第二高压增强型pmos管，第二低压增强型pmos管的源极输入电源信号，第二低压增强型pmos管的栅极输入第一外部偏置信号，第二低压增强型pmos管的漏极与第二高压增强型pmos管的源极连接，第二高压增强型pmos管的栅极输入第二外部偏置信号，第二高压增强型pmos管的漏极作为电源输入模块的输出端。
6.根据权利要求4或5所述的一种适用于高压LDO的宽电压域电平比较电路，其特征在于：所述第一外部偏置信号的电压值高于第二外部偏置信号的电压值，第一外部偏置信号和第二外部偏置信号均由电源信号产生并跟随电源信号动态变化，第一外部偏置信号和第二外部偏置信号的电压值均小于电源信号的电压值。
7.根据权利要求4所述的一种适用于高压LDO的宽电压域电平比较电路，其特征在于：所述限压齐纳二极管、第一齐纳二极管和第二齐纳二极管的反向击穿电压为6V。
8.根据权利要求1所述的一种适用于高压LDO的宽电压域电平比较电路，其特征在于：所述电源信号与比较信号的差值小于等于设计的触发阈值电压时，输出信号为逻辑1信号，电源信号与比较信号的差值大于设计的触发阈值电压时，输出信号为逻辑0信号。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310178534.2A CN116488621B (zh) | 2023-02-27 | 2023-02-27 | 一种适用于高压ldo的宽电压域电平比较电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310178534.2A CN116488621B (zh) | 2023-02-27 | 2023-02-27 | 一种适用于高压ldo的宽电压域电平比较电路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN116488621A true CN116488621A (zh) | 2023-07-25 |
| CN116488621B CN116488621B (zh) | 2023-11-03 |
Family
ID=87218409
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310178534.2A Active CN116488621B (zh) | 2023-02-27 | 2023-02-27 | 一种适用于高压ldo的宽电压域电平比较电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116488621B (zh) |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103219044A (zh) * | 2012-01-24 | 2013-07-24 | 精工电子有限公司 | 非易失性存储装置的读出电路 |
| US20140232457A1 (en) * | 2013-02-21 | 2014-08-21 | Qualcomm Incorporated | Fast, low power comparator with dynamic bias background |
| CN204835918U (zh) * | 2015-07-10 | 2015-12-02 | 灿瑞半导体(上海)有限公司 | 一种高压启动电路 |
| CN106020317A (zh) * | 2016-05-26 | 2016-10-12 | 深圳市国微电子有限公司 | 一种低压差线性稳压器的过流保护电路 |
| WO2017107301A1 (zh) * | 2015-12-24 | 2017-06-29 | 深圳创维－Rgb电子有限公司 | 一种比较器及低功耗振荡器 |
| CN109361201A (zh) * | 2018-12-07 | 2019-02-19 | 福建超瑞创原信息技术有限公司 | 一种基于电流比较的ldo限流电路及电子设备 |
| CN110650574A (zh) * | 2019-10-21 | 2020-01-03 | 深圳市富满电子集团股份有限公司 | Led短路检测电路、驱动芯片及驱动方法 |
| CN211878488U (zh) * | 2020-04-01 | 2020-11-06 | 博流智能科技（南京）有限公司 | 宽输入低压差线性稳压电路 |
| CN112462838A (zh) * | 2020-12-04 | 2021-03-09 | 电子科技大学 | 过流限和折返点可调的低压差线性稳压器过流保护电路 |
-
2023
- 2023-02-27 CN CN202310178534.2A patent/CN116488621B/zh active Active
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103219044A (zh) * | 2012-01-24 | 2013-07-24 | 精工电子有限公司 | 非易失性存储装置的读出电路 |
| US20140232457A1 (en) * | 2013-02-21 | 2014-08-21 | Qualcomm Incorporated | Fast, low power comparator with dynamic bias background |
| CN204835918U (zh) * | 2015-07-10 | 2015-12-02 | 灿瑞半导体(上海)有限公司 | 一种高压启动电路 |
| WO2017107301A1 (zh) * | 2015-12-24 | 2017-06-29 | 深圳创维－Rgb电子有限公司 | 一种比较器及低功耗振荡器 |
| CN106020317A (zh) * | 2016-05-26 | 2016-10-12 | 深圳市国微电子有限公司 | 一种低压差线性稳压器的过流保护电路 |
| CN109361201A (zh) * | 2018-12-07 | 2019-02-19 | 福建超瑞创原信息技术有限公司 | 一种基于电流比较的ldo限流电路及电子设备 |
| CN110650574A (zh) * | 2019-10-21 | 2020-01-03 | 深圳市富满电子集团股份有限公司 | Led短路检测电路、驱动芯片及驱动方法 |
| CN211878488U (zh) * | 2020-04-01 | 2020-11-06 | 博流智能科技（南京）有限公司 | 宽输入低压差线性稳压电路 |
| CN112462838A (zh) * | 2020-12-04 | 2021-03-09 | 电子科技大学 | 过流限和折返点可调的低压差线性稳压器过流保护电路 |
Non-Patent Citations (1)
| Title |
|---|
| 吴勃庆;薛晓磊;陈锡明;: "一种电流模DC-DC芯片中低延时电流比较器的设计", 通信电源技术, no. 04 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN116488621B (zh) | 2023-11-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN109088532B (zh) | 一种带有源钳位的电流型分段栅极驱动电路 | |
| CN109814650B (zh) | 一种低压差线性稳压器用箝位晶体管结构 | |
| US9350180B2 (en) | Load switch having load detection | |
| CN109119969B (zh) | 过电压保护方法及降压型切换式电源供应器及其控制电路 | |
| US10340912B2 (en) | Power on reset circuit | |
| CN106160419B (zh) | 低压差稳压电源电路结构 | |
| CN108599544B (zh) | 应用于dc-dc变换器的高压使能电路 | |
| CN103792982A (zh) | 一种无外接电容的低压差线性稳压器 | |
| CN111490519A (zh) | 一种过压过流的保护芯片 | |
| US20230216402A1 (en) | Gate Drive Voltage Regulation Apparatus and Control Method | |
| CN116169637B (zh) | 一种适用于高压ldo的低功耗欠压锁定保护电路 | |
| CN116488621B (zh) | 一种适用于高压ldo的宽电压域电平比较电路 | |
| CN112019208A (zh) | 一种跨电源域电路及信号处理方法 | |
| CN114185384B (zh) | 一种用于低功耗ldo的瞬态增强电路 | |
| CN109274268B (zh) | 一种应用于芯片内部的高压转低压电路 | |
| CN107979285B (zh) | 一种电源转换电路 | |
| CN106300248A (zh) | 一种电流控制方式的欠压保护电路 | |
| US20220271644A1 (en) | Load line circuit and electronic device | |
| US11770120B2 (en) | Bootstrap circuit supporting fast charging and discharging and chip | |
| TWI762133B (zh) | 湧浪電流抑制電路 | |
| CN112595886B (zh) | 一种低功耗自适应过零检测电路 | |
| KR20210127207A (ko) | 정전 검출 회로 | |
| CN111506144A (zh) | 一种应用于ldo中的低功耗方法 | |
| CN211506289U (zh) | 一种用于检测双阈值使能控制信号的电路系统 | |
| CN117278017A (zh) | 一种电平转换电路及方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |