CN116487420A - 一种半导体专用合金材料及其制备方法 - Google Patents

一种半导体专用合金材料及其制备方法 Download PDF

Info

Publication number
CN116487420A
CN116487420A CN202310348769.1A CN202310348769A CN116487420A CN 116487420 A CN116487420 A CN 116487420A CN 202310348769 A CN202310348769 A CN 202310348769A CN 116487420 A CN116487420 A CN 116487420A
Authority
CN
China
Prior art keywords
silicon
wafer
semiconductor
etching
cutting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310348769.1A
Other languages
English (en)
Inventor
秦超
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yantai Gubang New Material Co ltd
Original Assignee
Yantai Gubang New Material Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yantai Gubang New Material Co ltd filed Critical Yantai Gubang New Material Co ltd
Priority to CN202310348769.1A priority Critical patent/CN116487420A/zh
Publication of CN116487420A publication Critical patent/CN116487420A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45Ohmic electrodes
    • H01L29/456Ohmic electrodes on silicon
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y30/00Nanotechnology for materials or surface science, e.g. nanocomposites
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00Manufacture or treatment of nanostructures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Nanotechnology (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Composite Materials (AREA)
  • Materials Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供一种半导体专用合金材料及其制备方法。该半导体专用合金材料及其制备方法,碳化硅、氮化镓、Ag‑Pd合金层,粒径5nm‑100nm,颗粒表面能与总能量之比0.6%‑14%,晶界比例40%‑50%,纳米晶断裂强度可达4800MPa,S1.将硅、氮化镓制成的单晶柱体切割形成的圆薄片,得晶圆,S2.将沙子加热,分离其中的一氧化碳和硅,并不断重复该过程直至获得超高纯度的电子级硅,加热温度在1500℃‑2000℃,S3.通过金刚石锯切掉铸锭的两端,再将其切割成厚度为0.2毫米的薄片,并进行抛光。通过碳化硅、氮化镓作为基底,便于打磨时更加光滑,便于在原子扩散时更加均匀,Ag、Pd金属化合物的电阻率要比各组元的电阻率高,两组元的电离势相差较大,则化合物的电阻大。

Description

一种半导体专用合金材料及其制备方法
技术领域
本发明涉及合金材料制备方法技术领域,具体为一种半导体专用合金材料及其制备方法。
背景技术
按照惯例,至于用于制造半导体器件的材料,Au和Ag已经依照它们的使用目的以单层的形式使用。Au是一种在空气中稳定并具有良好延展性的金属材料。即使在加热时,Au也不与大气中的成分或其他材料反应,并且可以保持洁净的金属表面。另外,Ag便宜且电阻低。由于上述原因,Au常常用作半导体用金属材料。当直接在Si层上施加Au膜时,由于因施加之后进行的热处理,Si扩散进入Au中,会引起膜的性能下降,因而使得Au膜的组成不稳定。使用这些靶材形成的合金层可能是不均匀的,引起合金层的组成稳定性降低的问题。另外,包括形成多层膜之后进行扩散的方法增加了制备步骤,使得该方法变得复杂。此外,通过扩散可获得的均匀性具有局限性。因此,难以形成均匀的合金层。在现有的情况下,Au/Ag合金的单层膜不能作为弥补Au和Ag的缺点、同时最大限度地利用两者的优点的材料用于半导体应用中。
发明内容
针对现有技术的不足,本发明提供了一种半导体专用合金材料及其制备方法,解决了难以形成均匀的合金层的问题。
为实现以上目的,本发明通过以下技术方案予以实现:一种半导体专用合金材料,一种半导体专用合金材料,包括:
碳化硅、氮化镓、Ag-Pd合金层,粒径5nm-100nm,颗粒表面能与总能量之比0.6%-14%,晶界比例40%-50%,纳米晶断裂强度可达4800MPa。
一种半导体制备方法,包括以下步骤:
S1.将硅、氮化镓制成的单晶柱体切割形成的圆薄片,得晶圆;
S2.将沙子加热,分离其中的一氧化碳和硅,并不断重复该过程直至获得超高纯度的电子级硅,加热温度在1500℃-2000℃;
S3.通过金刚石锯切掉铸锭的两端,再将其切割成厚度为0.2毫米的薄片,并进行抛光;
S4.去除薄片杂质和污染物,将薄片置于700℃-1300℃的环境下,通入纯氧气在晶圆表面的流动形成二氧化硅层,在氧化完成后测量氧化层的厚度;
S5.通过光线将电路图案光刻到晶圆上,光刻胶在晶圆上的氧化层上涂覆,光刻后用刻蚀工艺来去除任何多余的氧化膜且只留下半导体电路图;
S6.Ag、Pd原子扩散至电介质,绝缘性会降低并产生阻挡Ag、Pd原子继续扩散的阻挡层,之后阻挡层上会形成很薄的Ag-Pd层再进行电镀,多余的Ag-Pd可以用金属化学机械抛光方法去除,完成后即可沉积氧化膜,多余的膜则用光刻和刻蚀工艺去除即可。
优选的,高纯硅熔化成液体,进而再凝固成单晶固体形式,硅锭的制作精度要求达到纳米级。
优选的,薄片直径决定了晶圆的尺寸,S5中所述刻蚀为干法刻蚀或湿法刻蚀。
优选的,S6中Ag、Pd原子扩散至电介质为互连,在将芯片附着到基底上之后,连接后接触点才能实现电信号交换,可以使用的连接方法用细金属线的引线键合。
有益效果
本发明提供了一种半导体专用合金材料及其制备方法。具备以下有益效果:
1、该半导体专用合金材料及其制备方法,通过碳化硅、氮化镓作为基底,便于打磨时更加光滑,便于在原子扩散时更加均匀。
2、该半导体专用合金材料及其制备方法,Ag、Pd金属化合物的电阻率要比各组元的电阻率高,两组元的电离势相差较大,则化合物的电阻大。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整的描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
实施例一
本发明实施例提供一种半导体专用合金材料,包括碳化硅、氮化镓、Ag-Pd合金层,碳化硅耐高温、耐高压,适合做功率器件开关,粒径5nm-100nm,颗粒表面能与总能量之比0.6%-14%,晶界比例40%-50%,纳米晶断裂强度可达4800MPa,铁磁性和强顺磁性金属组成的固溶体,不仅电阻的极大值出现在较高浓度处,而且电阻也异常的高,价电子转移使有效导电的电子数减少。
一种半导体制备方法,包括以下步骤:S1.将硅、氮化镓制成的单晶柱体切割形成的圆薄片,得晶圆,添加硅砂,硅砂二氧化硅含量高达95%的特殊材料,晶圆加工就是制作获取上述晶圆的过程,S2.将沙子加热,分离其中的一氧化碳和硅,并不断重复该过程直至获得超高纯度的电子级硅,加热温度在1500℃,高纯硅熔化成液体,进而再凝固成单晶固体形式,硅锭的制作精度要求达到纳米级,其广泛应用的制造方法是提拉法,氧气扩散通过氧化层与硅反应形成不同厚度的氧化层,S3.通过金刚石锯切掉铸锭的两端,再将其切割成厚度为0.2毫米的薄片,并进行抛光,薄片直径决定了晶圆的尺寸,S4.去除薄片杂质和污染物,将薄片置于700℃的环境下,通入纯氧气在晶圆表面的流动形成二氧化硅层,在氧化完成后测量氧化层的厚度,S5.通过光线将电路图案光刻到晶圆上,光刻胶在晶圆上的氧化层上涂覆,光刻后用刻蚀工艺来去除任何多余的氧化膜且只留下半导体电路图,刻蚀为干法刻蚀或湿法刻蚀,干法刻蚀可分为三种不同类型,第一种为化学刻蚀,其使用的是刻蚀气体,第二种方法是物理溅射,即用等离子体中的离子来撞击并去除多余的氧化层,作为一种各向异性的刻蚀方法,溅射刻蚀在水平和垂直方向的刻蚀速度是不同的,因此它的精细度也要超过化学刻蚀,第三种方法就是反应离子刻蚀,湿法刻蚀,使用化学溶液去除氧化膜的湿法刻蚀具有成本低、刻蚀速度快和生产率高的优势,湿法刻蚀具有各向同性的特点,即其速度在任何方向上都是相同的,S6.Ag、Pd原子扩散至电介质,绝缘性会降低并产生阻挡Ag、Pd原子继续扩散的阻挡层,之后阻挡层上会形成很薄的Ag-Pd层再进行电镀,多余的Ag-Pd可以用金属化学机械抛光方法去除,完成后即可沉积氧化膜,多余的膜则用光刻和刻蚀工艺去除即可,互连,在将芯片附着到基底上之后,连接后接触点才能实现电信号交换,可以使用的连接方法有两种:使用细金属线的引线键合和使用球形金块或锡块的倒装芯片键合。
实施例二
本发明实施例提供一种半导体专用合金材料,包括碳化硅、氮化镓、Ag-Pd合金层,碳化硅耐高温、耐高压,适合做功率器件开关,粒径5nm-100nm,颗粒表面能与总能量之比0.6%-14%,晶界比例40%-50%,纳米晶断裂强度可达4800MPa,铁磁性和强顺磁性金属组成的固溶体,不仅电阻的极大值出现在较高浓度处,而且电阻也异常的高,价电子转移使有效导电的电子数减少。
一种半导体制备方法,包括以下步骤:S1.将硅、氮化镓制成的单晶柱体切割形成的圆薄片,得晶圆,添加硅砂,硅砂二氧化硅含量高达95%的特殊材料,晶圆加工就是制作获取上述晶圆的过程,S2.将沙子加热,分离其中的一氧化碳和硅,并不断重复该过程直至获得超高纯度的电子级硅,加热温度在2000℃,高纯硅熔化成液体,进而再凝固成单晶固体形式,硅锭的制作精度要求达到纳米级,其广泛应用的制造方法是提拉法,氧气扩散通过氧化层与硅反应形成不同厚度的氧化层,S3.通过金刚石锯切掉铸锭的两端,再将其切割成厚度为0.2毫米的薄片,并进行抛光,薄片直径决定了晶圆的尺寸,S4.去除薄片杂质和污染物,将薄片置于1300℃的环境下,通入纯氧气在晶圆表面的流动形成二氧化硅层,在氧化完成后测量氧化层的厚度,S5.通过光线将电路图案光刻到晶圆上,光刻胶在晶圆上的氧化层上涂覆,光刻后用刻蚀工艺来去除任何多余的氧化膜且只留下半导体电路图,刻蚀为干法刻蚀或湿法刻蚀,干法刻蚀可分为三种不同类型,第一种为化学刻蚀,其使用的是刻蚀气体,第二种方法是物理溅射,即用等离子体中的离子来撞击并去除多余的氧化层,作为一种各向异性的刻蚀方法,溅射刻蚀在水平和垂直方向的刻蚀速度是不同的,因此它的精细度也要超过化学刻蚀,第三种方法就是反应离子刻蚀,湿法刻蚀,使用化学溶液去除氧化膜的湿法刻蚀具有成本低、刻蚀速度快和生产率高的优势,湿法刻蚀具有各向同性的特点,即其速度在任何方向上都是相同的,S6.Ag、Pd原子扩散至电介质,绝缘性会降低并产生阻挡Ag、Pd原子继续扩散的阻挡层,之后阻挡层上会形成很薄的Ag-Pd层再进行电镀,多余的Ag-Pd可以用金属化学机械抛光方法去除,完成后即可沉积氧化膜,多余的膜则用光刻和刻蚀工艺去除即可,互连,在将芯片附着到基底上之后,连接后接触点才能实现电信号交换,可以使用的连接方法有两种:使用细金属线的引线键合和使用球形金块或锡块的倒装芯片键合。
尽管已经示出和描述了本发明的实施例,对于本领域的普通技术人员而言,可以理解在不脱离本发明的原理和精神的情况下可以对这些实施例进行多种变化、修改、替换和变型,本发明的范围由所附权利要求及其等同物限定。

Claims (5)

1.一种半导体专用合金材料,其特征在于,包括:
碳化硅、氮化镓、Ag-Pd合金层,粒径5nm-100nm,颗粒表面能与总能量之比0.6%-14%,晶界比例40%-50%,纳米晶断裂强度可达4800MPa。
2.一种半导体制备方法,其特征在于:包括以下步骤:
S1.将硅、氮化镓制成的单晶柱体切割形成的圆薄片,得晶圆;
S2.将沙子加热,分离其中的一氧化碳和硅,并不断重复该过程直至获得超高纯度的电子级硅,加热温度在1500℃-2000℃;
S3.通过金刚石锯切掉铸锭的两端,再将其切割成厚度为0.2毫米的薄片,并进行抛光;
S4.去除薄片杂质和污染物,将薄片置于700℃-1300℃的环境下,通入纯氧气在晶圆表面的流动形成二氧化硅层,在氧化完成后测量氧化层的厚度;
S5.通过光线将电路图案光刻到晶圆上,光刻胶在晶圆上的氧化层上涂覆,光刻后用刻蚀工艺来去除任何多余的氧化膜且只留下半导体电路图;
S6.Ag、Pd原子扩散至电介质,绝缘性会降低并产生阻挡Ag、Pd原子继续扩散的阻挡层,之后阻挡层上会形成很薄的Ag-Pd层再进行电镀,多余的Ag-Pd可以用金属化学机械抛光方法去除,完成后即可沉积氧化膜,多余的膜则用光刻和刻蚀工艺去除即可。
3.根据权利要求2所述的一种半导体制备方法,其特征在于:高纯硅熔化成液体,进而再凝固成单晶固体形式,硅锭的制作精度要求达到纳米级。
4.根据权利要求2所述的一种半导体制备方法,其特征在于:薄片直径决定了晶圆的尺寸,S5中所述刻蚀为干法刻蚀或湿法刻蚀。
5.根据权利要求2所述的一种半导体制备方法,其特征在于:S6中Ag、Pd原子扩散至电介质为互连,在将芯片附着到基底上之后,连接后接触点才能实现电信号交换,可以使用的连接方法使用细金属线的引线键合和使用球形金块。
CN202310348769.1A 2023-04-04 2023-04-04 一种半导体专用合金材料及其制备方法 Pending CN116487420A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310348769.1A CN116487420A (zh) 2023-04-04 2023-04-04 一种半导体专用合金材料及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310348769.1A CN116487420A (zh) 2023-04-04 2023-04-04 一种半导体专用合金材料及其制备方法

Publications (1)

Publication Number Publication Date
CN116487420A true CN116487420A (zh) 2023-07-25

Family

ID=87214711

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310348769.1A Pending CN116487420A (zh) 2023-04-04 2023-04-04 一种半导体专用合金材料及其制备方法

Country Status (1)

Country Link
CN (1) CN116487420A (zh)

Similar Documents

Publication Publication Date Title
JP6625674B2 (ja) 2つの金属表面を永久的に接続するための方法
US6057223A (en) Passivated copper conductive layers for microelectronic applications
JP5070557B2 (ja) 常温接合方法
KR100196749B1 (ko) 반도체 장치의 제조방법
JP3713332B2 (ja) 単結晶銅ターゲット及びその製造方法
US20080003778A1 (en) Low-temperature welding with nano structures
JP3727115B2 (ja) スパッタリングターゲットの製造方法
Rairden et al. Interdiffusion in thin conductor films—chromium/gold, nickel/gold and chromium silicide/gold
JP3337876B2 (ja) 半導体装置の製造方法
JPH02167890A (ja) ニッケル膜およびそれを形成するスパッタリング方法
JP2005330591A (ja) スパッタリングターゲット
Karbassian et al. Formation of luminescent silicon nanowires and porous silicon by metal-assisted electroless etching
JP3974945B2 (ja) チタンスパッタリングターゲット
CN116487420A (zh) 一种半导体专用合金材料及其制备方法
JP2004193553A (ja) 半導体装置配線シード層形成用銅合金スパッタリングターゲットおよびこのターゲットを用いて形成したシード層
JP7390619B2 (ja) 原子拡散接合法及び接合構造体
JPH05222525A (ja) 半導体用タングステンターゲットの製造方法
JP4836359B2 (ja) スパッタターゲット、ゲート絶縁膜および電子部品
JPH0813141A (ja) スパッタリングターゲット及びその製造方法
Zhang et al. Electromigration-induced local dewetting in Cu films
JP2004193546A (ja) 半導体装置配線シード層形成用銅合金スパッタリングターゲット
JPH10172923A (ja) 半導体素子の金属配線形成方法
JP5053471B2 (ja) 配線膜の製造方法と電子部品の製造方法
JP2022020710A (ja) 基板を表面処理するための方法及び装置
Su et al. Layer Thickness Effect on Lifetime of Copper Oxide Passivated Plasma Etched Copper Line

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination