CN116470866A - 包含电磁带隙隔离阵列的功率放大器模块和系统 - Google Patents
包含电磁带隙隔离阵列的功率放大器模块和系统 Download PDFInfo
- Publication number
- CN116470866A CN116470866A CN202211645575.XA CN202211645575A CN116470866A CN 116470866 A CN116470866 A CN 116470866A CN 202211645575 A CN202211645575 A CN 202211645575A CN 116470866 A CN116470866 A CN 116470866A
- Authority
- CN
- China
- Prior art keywords
- ebg
- pam
- pcb
- power amplifier
- grounded
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000002955 isolation Methods 0.000 title claims abstract description 98
- 229910052751 metal Inorganic materials 0.000 claims description 69
- 239000002184 metal Substances 0.000 claims description 69
- 238000000034 method Methods 0.000 claims description 7
- 238000009434 installation Methods 0.000 claims description 2
- 239000000758 substrate Substances 0.000 description 104
- RVWLHPJFOKUPNM-UHFFFAOYSA-N 1,2,4,5-tetrachloro-3-(2,3-dichlorophenyl)benzene Chemical compound ClC1=CC=CC(C=2C(=C(Cl)C=C(Cl)C=2Cl)Cl)=C1Cl RVWLHPJFOKUPNM-UHFFFAOYSA-N 0.000 description 39
- 230000003321 amplification Effects 0.000 description 31
- 238000003199 nucleic acid amplification method Methods 0.000 description 31
- 238000003491 array Methods 0.000 description 15
- 239000000463 material Substances 0.000 description 15
- 238000005538 encapsulation Methods 0.000 description 10
- 229920002401 polyacrylamide Polymers 0.000 description 10
- 230000007480 spreading Effects 0.000 description 10
- 238000003892 spreading Methods 0.000 description 10
- 230000008878 coupling Effects 0.000 description 9
- 238000010168 coupling process Methods 0.000 description 9
- 238000005859 coupling reaction Methods 0.000 description 9
- 230000010363 phase shift Effects 0.000 description 7
- 239000004065 semiconductor Substances 0.000 description 7
- 238000013461 design Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 6
- 238000004377 microelectronic Methods 0.000 description 6
- DJEUXBQAKBLKPO-UHFFFAOYSA-N 1,2,3,4,5-pentachloro-6-(2,4-dichlorophenyl)benzene Chemical compound ClC1=CC(Cl)=CC=C1C1=C(Cl)C(Cl)=C(Cl)C(Cl)=C1Cl DJEUXBQAKBLKPO-UHFFFAOYSA-N 0.000 description 5
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 238000009429 electrical wiring Methods 0.000 description 5
- 230000017525 heat dissipation Effects 0.000 description 5
- 238000000059 patterning Methods 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 229910002601 GaN Inorganic materials 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 4
- 239000003989 dielectric material Substances 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 230000035945 sensitivity Effects 0.000 description 4
- 235000001674 Agaricus brunnescens Nutrition 0.000 description 3
- 230000008901 benefit Effects 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 3
- 239000000919 ceramic Substances 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 238000000605 extraction Methods 0.000 description 3
- 230000001939 inductive effect Effects 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 3
- 150000003071 polychlorinated biphenyls Chemical class 0.000 description 3
- 238000004513 sizing Methods 0.000 description 3
- 239000004593 Epoxy Substances 0.000 description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 2
- 238000006880 cross-coupling reaction Methods 0.000 description 2
- 230000003111 delayed effect Effects 0.000 description 2
- 230000001976 improved effect Effects 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000007667 floating Methods 0.000 description 1
- 239000002923 metal particle Substances 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
- 238000007493 shaping process Methods 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 238000000742 single-metal deposition Methods 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 238000001228 spectrum Methods 0.000 description 1
- 230000008093 supporting effect Effects 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
- H05K1/0236—Electromagnetic band-gap structures
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
- H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
- H03F3/195—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only in integrated circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
- H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
- H03F3/213—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only in integrated circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/017545—Coupling arrangements; Impedance matching circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
- H05K1/0203—Cooling of mounted components
- H05K1/0204—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate
- H05K1/0206—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate by printed thermal vias
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
- H05K1/0203—Cooling of mounted components
- H05K1/0209—External configuration of printed circuit board adapted for heat dissipation, e.g. lay-out of conductors, coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
- H01L2223/64—Impedance arrangements
- H01L2223/66—High-frequency adaptations
- H01L2223/6605—High-frequency electrical connections
- H01L2223/6611—Wire connections
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
- H01L2223/64—Impedance arrangements
- H01L2223/66—High-frequency adaptations
- H01L2223/6605—High-frequency electrical connections
- H01L2223/6616—Vertical connections, e.g. vias
- H01L2223/6622—Coaxial feed-throughs in active or passive substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
- H01L2223/64—Impedance arrangements
- H01L2223/66—High-frequency adaptations
- H01L2223/6644—Packaging aspects of high-frequency amplifiers
- H01L2223/6655—Matching arrangements, e.g. arrangement of inductive and capacitive components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
- H01L2223/64—Impedance arrangements
- H01L2223/66—High-frequency adaptations
- H01L2223/6661—High-frequency adaptations for passive devices
- H01L2223/6672—High-frequency adaptations for passive devices for integrated passive components, e.g. semiconductor device with passive components only
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
- H01L23/66—High-frequency adaptations
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
- H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
- H03F1/0288—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers using a main and one or several auxiliary peaking amplifiers whereby the load is connected to the main amplifier using an impedance inverter, e.g. Doherty amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
- H05K1/0243—Printed circuits associated with mounted high frequency components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09609—Via grid, i.e. two-dimensional array of vias or holes in a single plane
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09627—Special connections between adjacent vias, not for grounding vias
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/09781—Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10007—Types of components
- H05K2201/10098—Components for radio transmission, e.g. radio frequency identification [RFID] tag, printed or non-printed antennas
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10007—Types of components
- H05K2201/10166—Transistor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10621—Components characterised by their electrical contacts
- H05K2201/10674—Flip chip
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10621—Components characterised by their electrical contacts
- H05K2201/10719—Land grid array [LGA]
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Amplifiers (AREA)
Abstract
公开了包括功率放大器模块(PAM)和电磁带隙(EBG)隔离结构的功率放大器系统。在实施例中,所述功率放大器系统包括印刷电路板(PCB)和以倒置定向安装到所述PCB的PAM。所述PCB具有其上提供有PAM安装区的PCB前侧,以及射频(RF)输入接合垫和RF输出接合垫。所述PAM包括顶侧输入/输出接口,所述顶侧输入/输出接口具有分别电耦合到所述RF输入垫和所述RF输出垫的RF输入端和RF输出端。所述功率放大器系统另外包括第一EBG隔离结构,所述第一EBG隔离结构包含第一接地EBG单元阵列,所述第一接地EBG单元阵列的至少一部分位于所述PAM安装区内或下方。
Description
技术领域
本公开的实施例大体上涉及微电子,并且更明确地说,涉及包含电磁带隙(EBG)隔离阵列的功率放大器模块和系统。
背景技术
功率放大器模块(PAM)包含承载晶体管集成电路的至少一个半导体管芯,所述晶体管集成电路用于射频(RF)信号或功率放大目的。在多尔蒂(Doherty)PAM的情况下,例如,在PAM的主体内包含至少一个载波RF功率管芯和至少一个峰化RF功率管芯。PAM可安装到系统级基板,例如主板或另一印刷电路板(PCB),其可包含或支持包括在较大功率放大器电路中的其它电路元件。PAM性能的提高和PAM尺寸的减小已经通过各种创新实现,包括通过开发多级功率放大器和具有高功率密度的某些管芯技术(例如,氮化镓和其它分层管芯基板)。然而,许多PAM和功率放大器系统通常仍然容易受到稳定性问题和非期望的电磁耦合或串扰的影响,特别是当PAM尺寸变小并且功率密度越来越大时。因此,持续需要能够进一步优化给定PAM的电气性能特性同时还促进模块小型化、支持高效散热并且提供其它益处的进步。
发明内容
根据本发明的一个方面,提供一种功率放大器系统,包括:印刷电路板PCB,其包括:PCB前侧,其上提供有模块安装区;PCB背侧,其如在PCB厚度方向上截取的定位成与所述PCB前侧相对;射频RF输入接合垫;以及RF输出接合垫;功率放大器模块PAM,其以倒置定向安装到所述PCB,所述PAM包括:PAM顶侧表面,其邻近并且面向所述PAM安装区定位;以及顶侧输入/输出I/O接口,其形成在所述PAM顶侧表面上,包括电耦合到所述RF输入接合垫的RF输入端,并且包括电耦合到所述RF输出接合垫的RF输出端;以及第一电磁带隙EBG隔离结构,其包括第一接地EBG单元阵列,所述第一接地EBG单元阵列的至少一部分位于所述PAM安装区内或下方。
根据一个或多个实施例,所述PCB包括最上图案化金属层,所述第一接地EBG单元阵列形成在所述最上图案化金属层中。
根据一个或多个实施例,所述第一EBG单元阵列包括EBG单元的重复图案,所述EBG单元由定位成紧接在所述PAM下方的隔离间隙分隔开。
根据一个或多个实施例,如沿垂直于PCB厚度方向的轴线截取,所述第一接地EBG单元阵列的至少一部分位于所述RF输入接合垫与所述RF输出接合垫之间。
根据一个或多个实施例,系统另外包括:第一行接合垫,其位于所述PCB前侧上并且侧接所述第一接地EBG单元阵列的第一侧,所述RF输入接合垫包括在所述第一行接合垫中;以及第二行接合垫,其另外位于所述PCB前侧上并且侧接所述第一接地EBG单元阵列的第二相对侧,所述RF输出接合垫包括在所述第二行接合垫中。
根据一个或多个实施例,所述EBG隔离结构另外包括:接地平面,其在所述第一接地EBG单元阵列下方的位置处形成在所述PCB内;以及EBG通孔,其从所述第一接地EBG单元阵列延伸远离所述PAM,并且延伸到所述接地平面以在所述功率放大器系统的操作期间使所述第一接地EBG单元阵列电接地。
根据一个或多个实施例,功率放大器系统具有操作频率范围;并且其中所述第一EBG单元阵列包括EBG单元的重复图案,所述EBG单元被设定尺寸并且间隔开以在所述功率放大器系统的所述操作频率范围内提供入射到所述第一EBG单元阵列上的电磁能量的峰值衰减。
根据一个或多个实施例,所述PAM另外包括与所述PAM顶侧表面相对的背侧热界面,所述背侧热界面和所述第一EBG阵列与平行于所述PCB厚度方向延伸的公共轴线相交。
根据一个或多个实施例,所述模块安装区具有第一表面区域(SAMR);其中所述第一接地EBG单元阵列跨越所述PCB前侧的第二表面区域(SAEBG);并且其中SAMR>SAEBG>.5(SAMR)。
根据一个或多个实施例,所述第一接地EBG单元阵列被限制于所述模块安装区的中心部分。
根据一个或多个实施例,所述PAM包括:功率放大器管芯;模块基板,所述功率放大器管芯附接到所述模块基板;以及至少一个中介层件,其接合到所述模块基板的外周边部分,所述至少一个中介层件包括:第一中介层通孔,所述RF输入端通过所述第一中介层通孔电耦合到所述功率放大器管芯;以及第二中介层通孔,所述功率放大器管芯通过所述第二中介层通孔电耦合到所述RF输出端。
根据一个或多个实施例,所述第一接地EBG单元阵列相对于所述PAM定位,使得当RF信号被供应到所述RF输入端时,所述RF信号(i)在远离所述PCB的方向上通过所述第一中介层通孔传输,(ii)通过所述功率放大器管芯并且在所述第一接地EBG单元阵列上方传输,并且(iii)在朝向所述PCB的方向上通过所述第二中介层通孔传输到所述RF输出端。
根据一个或多个实施例,所述PAM包括:第一功率放大器管芯;模块基板,其具有所述第一功率放大器管芯所附接到的管芯支撑表面;以及第二EBG隔离结构,其包括沿所述模块基板的所述管芯支撑表面分布的第二接地EBG单元阵列。
根据一个或多个实施例,所述第一功率放大器管芯包括峰化放大器管芯;其中所述PAM另外包括附接到所述模块基板的所述管芯支撑表面的载波放大器管芯;并且其中所述第二EBG隔离结构的至少一部分位于所述第一功率放大器管芯与所述载波放大器管芯之间。
附图说明
将结合附图在下文描述本发明的至少一个例子,其中相同标号表示相同元件,并且:
图1是以预包封状态示出并且根据本公开的示例实施例进行说明的包括电磁带隙(EBG)隔离结构并且具有高热性能(HTP)架构的功率放大器模块(PAM)的简化俯视图或平面视图;
图2是沿图1中标识的剖面2-2截取的图1所示的示例PAM的侧视横截面视图;
图3和4分别是图1和2中示出的示例PAM的仰视和俯视等距视图;
图5是如根据示例实施例所示的包括EBG隔离结构的系统级印刷电路板(PCB)的自上向下视图或平面视图,所述EBG绝缘结构包含接地EBG单元阵列,所述接地EBG单元阵列分布在图1-4中示出的示例PAM所附接到的模块安装区内;
图6是图1-4中示出的PAM和图5中示出的系统级PCB的简化横截面视图,示出了PAM可以以倒置定向安装到PCB模块安装区的一种方式,并且进一步在下部细节窗中示出了等效于EBG隔离结构的一部分的电路;
图7是制造成包括集成EBG隔离结构的系统级PCB的平面视图,所述集成EBG隔离结构类似于图5中示出的EBG隔离结构,但包含具有更复杂(开口环)拓扑的接地EBG单元阵列;并且
图8是根据本公开的另外的示例实施例所示的在包封之前示出的并且包括在PAM内的载波信号放大路径与峰化信号放大路径之间的位置处集成到模块基板中的EBG隔离结构的PAM的前侧的平面视图。
为简单和清晰地说明起见,可以省略众所周知的特征和技术的描述和细节,以避免不必要地使后续具体实施方案中描述的本发明的例子和非限制性实施例混淆。应进一步理解,除非另外陈述,否则附图中出现的特征或元件不必按比例绘制。例如,图中某些元件或区的尺寸可相对于其它元件或区而放大,以提高对本发明实施例的理解。
具体实施方式
本公开的实施例在上文简单描述的图式的附图中示出。在不脱离如所附权利要求书所阐述的本发明的范围的情况下,所属领域的技术人员可以设想对示例实施例的各种修改。
如在整个本文档中呈现,术语“模块”涵盖术语“封装”。扩展开来,术语“功率放大器模块”涵盖术语“功率放大器封装”。如本文中进一步呈现的,术语“集成电路管芯”或“IC管芯”涵盖集成无源装置、金属氧化物半导体电容器装置和其它此类电路元件,这些电路元件形成在离散的含半导体材料的管芯;以及包含更复杂的有源集成电路(例如下文所描述类型的晶体管放大器电路)的含半导体材料的管芯上。最后,如本文中进一步呈现的,术语“印刷电路板”通常涵盖包括电气布线特征和支撑一个或多个微电子部件(例如IC管芯)的任何基板;而术语“系统级印刷电路板”是指具有功率放大器模块(PAM)附接到的或可以附接到的至少一个模块安装区的印刷电路板(PCB)。
概要
以下描述了系统级PCB和PAM,它们结合在一起产生功率放大器系统。给定功率放大器系统并入有至少一个电磁带隙(EBG)隔离结构,其用于降低系统对例如输入-输出耦合之类的非期望电磁(EM)耦合的敏感性,否则可能会降低功率放大器的性能。取决于实施功率放大器系统的特定方式,至少一个EBG隔离结构可以集成到系统级PCB、安装到系统级PCB的PAM或系统级PCB和安装到其上的PAM(或多个PAM)中。无论给定EBG隔离结构集成到哪个特定位置,EBG隔离结构可以包括接地EBG单元阵列、导电EBG通孔和接地平面。EBG通孔从单独的EBG单元延伸到接地平面(例如,在远离PAM的模块区的方向上)以使EBG单元阵列电接地。包括在EBG单元阵列中的EBG单元可以被赋予各种重复的平面几何形状,范围从相对简单的(例如,正方形或细长矩形)平面几何形状到包括螺旋(例如,开口环)和重复的分形(例如,Sierpinski)形状的较复杂的平面几何形状。EBG单元可以通过使包括在系统级PCB中的金属层图案化来限定,所述金属层例如PAM所安装到的PCB的最上层;或者包含在PAM内的模块基板的金属层,其在实施例中也可以采用较小PCB的形式。如下面更充分地描述的,EBG单元的间距、几何形状和尺寸以及EBG隔离结构的其它结构方面可以被调谐以提供在PAM的操作频率上产生的EM能量的目标衰减;此上下文中使用的术语“衰减”是指EBG隔离结构将入射到EBG阵列上的杂散EM能量分流到地的能力。这又提供了优化的EM屏蔽效果,以在功率放大器系统的操作期间增强其信噪比和其它电气性能方面。
EBG隔离结构的实施例可以集成到系统级PCB或在指定位置处安装到系统级PCB的PAM中,其中由PAM覆盖PCB的区称为“模块安装区”。当EBG隔离结构集成到PCB中时,接地EBG单元阵列可以在模块安装区中或邻近模块安装区(例如,紧接在模块安装区下方)形成。例如,在实施例中,接地EBG单元阵列可以形成为重复的几何图案,所述重复的几何图案被限定在系统级PCB的最上图案化金属层中并且占据或跨越模块安装区的相对较大(例如,中心)部分;例如,在某些情况下,EBG单元阵列可形成为按表面区域算跨越或覆盖模块安装区的大部分。同时,最上PCB金属层也可以被图案化以限定输入/输出(I/O)接合垫的行,这些接合垫可以定位在模块安装区的外周边周围,其中PCB I/O接合垫行可能侧接EBG单元阵列的一个或多个侧面。在这种情况下,PCB I/O接合垫行可以包括至少一个射频(RF)输入接合垫和至少一个RF输出接合垫,这些接合垫在附接到系统级PCB的模块安装区时电耦合到PAM上提供的对应端。PAM的对应端在本文中分别被称为“RF输入端”和“RF输出端”;并且,当形成在PAM顶侧表面上时,具体被称为“顶侧RF输入端”和“顶侧RF输出端”。在此类实施例中,接地EBG单元阵列的至少一部分可以形成在RF输入接合垫与至少一个RF输出接合垫之间的位置,以降低功率放大器系统对输入-输出耦合的敏感性。在其它实施例中,接地EBG单元阵列形成在PCB的内部层中,例如紧邻在最上图案化金属层下方的图案化金属层,前提是EBG单元保持足够接近模块安装区以提供期望的EM屏蔽效果。
除了将EBG隔离结构并入功率放大器系统的系统级PCB中之外或者代替将EBG分离结构并入功率放大系统的系统层PCB中,EBG隔离结构可以集成到给定PAM中。在这方面,给定PAM可以被制造成包括具有接地EBG单元阵列的EBG隔离结构,所述接地EBG单元阵列沿PAM顶侧表面或邻近PAM顶侧面分布;例如,通过在用于封闭PAM的盖中形成EBG单元阵列或者将中介层件嵌入PAM的模制封装主体内来制造,其中中介层件具有邻近PAM顶侧表面定位(例如,基本上与所述PAM顶侧表面共面)的上部金属层并且被图案化以限定EBG单元列。在其它实施方案中,EBG隔离结构的EBG单元阵列可以集成到例如较小的PCB之类的模块基板中,所述模块基板包含在PAM内,并且一个或多个IC管芯(例如,功率放大器或晶体管管芯)附接到所述模块基板。在此后一种情况下,EBG隔离结构可以同样包括在模块基板的图案化金属层(例如,最上金属层)中形成的接地EBG单元阵列、在模块基板的内部或背侧金属层中形成的接地平面,以及在模块基板内在厚度方向上延伸以将单独的EBG单元电耦合到接地平面的EBG通孔。取决于空间约束和类似因素,EBG单元阵列的扩展可以被限制在模块基板的局部区(或多个局部区),所述局部区域位于通过PAM携载不同电气信号的导电传输路径之间并且有效地分隔所述导电传输路径。在不阻止的情况下,此类信号路径之间的串扰或非期望EM交叉耦合因此可以被最小化。作为更具体的例子,EBG单元阵列可以位于载波放大路径与峰化放大路径之间,这些路径在被赋予多尔蒂放大器布局时在PAM内延伸。另外或替代地,接地EBG单元阵列可以形成在位于模块基板的填充前侧或“管芯支撑表面”上的RF输入接合垫与RF输出接合垫之间。在又其它实施方案中,EBG单元阵列可以位于PAM内的其它位置,以提供期望的EM屏蔽功能;或者PAM可能缺少EBG隔离结构,其中通过集成到系统级PCB中的EBG隔离结构隔离提供增强的EM屏蔽。
无论是否包含集成EBG隔离结构,包括在当前公开的功率放大器系统中的给定PAM可以有利地被制造成具有所谓的“高热性能”或“HTP”架构;即,PAM的I/O接口沿PAM顶侧表面产生,而热界面/热提取界面(例如,具有与PAM内的IC管芯耦合的低热阻的一个或多个金属表面)沿PAM的相对背侧表面提供的架构。通过制造PAM以包括这样的HTP架构,PAM的散热能力可以被提高以限制PAM内出现的峰值操作温度,特别是当在较高功率电平和频率下操作或包含具有相对高功率密度的功率放大器管芯时。在PAM具有这种HTP架构的某些情况下,PAM被制造成包含一个或多个中介层件(例如,PCB块或电气布线陶瓷件),这些中介层件嵌入模制封装主体内,所述模制封装主体部分限定了定位成与模块基板PAM相对的PAM顶侧表面。中介层件可包含沿PAM顶侧表面暴露的上部中介层垫,以限定顶侧I/O接口的端、下部中介层垫以及在中介层件的介电区内延伸以电耦合上部中介层垫和下部中介层垫的对应对的中介层通孔。下部中介层垫被接合到模块基板或以其它方式电耦合到PAM内的微电子部件(例如,功率放大器管芯)。因此,借助于这样的设计,经由系统级PCB供应到PAM的未放大RF信号可以通过顶侧RF输入端进入PAM;通过第一中介层件或区向上远离PCB并朝向模块基板行进;行进通过包含在PAM内的一个或多个功率放大器管芯,当形成在模块安装区中时经历信号放大并且越过接地EBG阵列;通过第二中介层件或区朝着PCB并朝着模块基板向下行进;并且最终被放电为在PAM的RF输出端处出现的已放大RF信号。下面结合图6说明和描述这种RF信号布线方案的额外描述。
现在将结合图1-6描述包含多个EBG隔离结构的示例功率放大器系统。在下面描述的示例实施例中,EBG隔离结构被并入到系统级PCB和PAM的模块基板中,所述PAM以倒置定向附接到系统级PCB的模块安装区。尽管存在以下例子,但功率放大器系统的替代实施例可以包含任意数目的EBG隔离结构,所述EBG隔离结构可以专门集成到系统级PCB中,专门集成到安装到PCB的PAM(或多个PAM)中,或者集成到功率放大器系统和一个或多个支持的PAM中。此外,尽管下面结合具有HTP架构和四边扁平无引线(QFN)或连接盘栅格阵列(LGA)形状因子的示例PAM进行了描述,但是可以制造当前公开的PAM的替代实施例以具有非HTP架构以及广泛范围的形状因子,包括其它平坦无引线形状因子(例如,双平坦无引线(DFN)设计)和球状栅格阵列(BGA)形状因子。在下面结合图4-6最初阐述的第一例子中,EBG隔离结构包括具有相对简单的方形平面几何形状的EBG单元阵列,所述EBG单元阵列与EBG通孔配合以形成从接地平面向上延伸的三维蘑菇形结构,如沿与EBG单元阵列正交的剖面所见。EBG隔离结构的替代实施例可以包括EBG单元阵列,所述EBG单元阵列具有通常实现为一个或多个重复几何图案的各种其它平面几何形状,以提供期望的衰减(例如,将入射到EBG单元阵列上的EM能量分流到地)或降低功率放大器系统对非期望EM耦合或串扰的敏感性的终端效应。进一步说明这一点,下面结合图7描述集成到系统级PCB中并且具有较复杂(开口环)EBG单元拓扑的EBG隔离系统的额外例子。最后,下面结合图8论述EBG隔离系统的示例实施例,所述EBG隔离系统集成到模块基板中并且定位在具有多尔蒂电路布局的PAM的载波放大路径与峰化放大路径之间。
包含EBG隔离结构的示例功率放大器模块和系统级基板
图1和2分别是根据本公开的示例实施例所示的功率放大器模块20(以下称为“PAM20”)的俯视平面视图和侧视横截面视图。PAM 20在进行图1中的包封之前被示出,以更清楚地示出PAM 20内的微电子部件和电路元件,包括包含电接地EBG单元18的阵列的EBG隔离结构16。PAM 20的上部等距视图和下部等距视图分别进一步呈现在图3和4中,其中适当包括在PAM 20中的包封层或包覆成型主体28在图4中可见。当PAM 20被并入较大的功率放大器系统或组件中时,所述PAM 20安装到系统级基板,例如主板或另一电气布线的PCB(例如,结合图5和6示出和论述的PCB 134),其中PAM 20的顶侧端(如下所述)电耦合到位于PCB的填充前侧上的对应接合垫。当如此安装时,PAM 20覆盖PCB的表面区域,此处在本文中被称为“模块安装区”。在实施例中,包括可类似于EBG隔离结构16的EBG单元阵列18的接地EBG单元阵列的EBG隔离结构可以集成到模块安装区中以增强EM屏蔽。下文结合图5-8提供关于这方面的另外论述。然而,首先,使用图1-4更详细地描述PAM 20,以建立可以更好地理解本公开的实施例的示例上下文。
PAM 20包括相对的主表面26、30,它们在本文中分别被称为“顶侧表面26”和“底侧表面30”。表面26、30沿出现在图1和2的左下方的坐标图例22的Y轴相对,所述Y轴在本文中也被称为“竖直”方向、“模块厚度”方向或“PCB厚度”方向。如先前所提及,在所示出的例子中,PAM 20被赋予了双面HTP架构。为此目的,PAM 20被制造成包括由多个顶侧接合垫或端24限定的顶侧I/O接口,以及沿PAM 20的底侧表面30提供的热(热提取)界面。底侧热界面可以采用一个或多个金属表面的形式,所述金属表面可以从背侧表面30接入并且可能与所述背侧表面30共面,并且定位成与模块顶侧表面26相对,如在模块厚度方向上截取的。在所示出的例子中,PAM 20的底侧表面30由镀覆金属层或多层系统74(此处称为“背衬金属层74”)限定,其用作PAM 20的热界面并且覆盖模块基板32的背侧表面或最底部表面。当PAM 20安装在较大的微电子系统内时,PAM 20的外侧热界面可进一步放置为与功率放大器系统中包含的散热器(例如,金属底座或散热片阵列)热连通,以促进从PAM 20的内部进行的导热提取和通过对流传送到周围环境的耗散,如下面结合图6更全面地描述。
如图1所示,PAM 20包含模块基板32,所述模块基板32具有包括功率晶体管或放大器管芯34、36、38、40在内的多个微电子部件所安装到的填充前侧表面50(也称为“管芯支撑表面50”)。在所示出的例子中,模块基板32呈现多层PCB的形式;然而,在其它实施例中,模块基板32可以采用其它形式,无论是包含还是缺少电气布线特征(例如,Cu迹线),包括基于引线框架的基板的形式。为了在管芯34、36、38、40与包含在PAM 20内的其它电路部件之间建立电连接,多个柱状电气连接从设置在模块基板前侧50上的接触件或接合垫延伸到沿PAM 20的顶侧表面26暴露的接合垫或端24,从而形成PAM 20的顶侧表面I/O接口。此类柱状电气连接(在本文中也称为“竖直电气连接”)可以以各种其它方式提供,包括通过将离散的导电(例如,金属)杆状件定位和接合在适当位置。为了提高工艺效率,以一个或多个中介层件的形式方便地提供此类竖直电气连接,所述一个或多个中介层件包含在其中含有此类竖直电气连接的介电(例如,陶瓷或聚合物)主体,无论是作为填充通孔、镀覆通孔,还是作为嵌入式导电(例如,Cu)主体;此处使用的术语“通孔”涵盖在厚度方向(对应于坐标图例22的Y轴)上提供电气连接的所有此类结构元件。具体地,在所示出的例子中,具有一般矩形环形几何形状的单个中介层件42用于此目的,并且在下文被称为“中介层环42”。中介层环42包含介电主体44、以六排或组布置的上部中介层端或垫24以及位于中介层垫24下方的填充中介层通孔48。中介层环42的形状和尺寸被设定成围绕模块基板32的填充表面50(本文中也称为“管芯支撑表面”)的外周边延伸,如下文进一步论述的。
多个部件(包括功率晶体管管芯34、36、38、40)和中介层环42耦合到模块基板32的填充表面50,并且非导电包封材料28(例如,环氧树脂圆顶包封材料、热固性材料或另一介电材料)沉积在填充表面50上并且与所述填充表面50接合。包封材料28围绕PAM 20的电气部件(在电气部件上和周围延伸)并且接触中介层环42的内周边,以限定PAM20的接触表面(对应于顶侧表面26),在所述接触表面上专门或至少大部分提供PAM I/O接口。如图2所示,包封材料28可被赋予比被包封材料28(图4)覆盖的部件(例如,下面描述的功率分配器58和功率晶体管管芯34、36、38、40)的最大高度更大的厚度56。在某些实施例中,此厚度(尺寸56)基本上等于中介层环42的高度(尺寸60),但在其它实施例中此厚度可以略小于或大于中介层环42的高度。在实施例中,中介层环42的下部表面或近侧表面,并且更具体地,嵌入中介层环42内的端(例如,垫内通孔24、48)的近侧端部可耦合到模块基板32的填充表面50上的导电特征。
如图2所描绘,模块基板32包括多个介电层62、64、66(例如,由FR-4、陶瓷或其它PCB介电材料构成),这些介电层以与多个图案化金属层68、70、72、74交替或交错的布置进行安置。模块基板32的填充表面50至少部分地由图案化金属层68限定,而模块基板32中的非填充表面52由图案化金属层74或连续接地平面层限定。虽然模块基板32被示出为包括并入有四个图案化金属层68、70、72、74的三个介电层62、64、66,但是模块基板32的其它实施例可以包括更多或更少数量的介电层和图案化金属层。各种图案化金属层68、70、72、74中的每一个都可以具有主要用途,并且还可以包括促进其它层之间的信号和/或电压/接地布线的导电特征。尽管下面的描述指示了图案化金属层68、70、72、74中的每一个的主要用途,但是这些层(或它们的功能性)可以相对于所示出的布置以不同方式布置。例如,在模块基板32的替代实施例中,模块基板32的填充表面50处的图案化金属层68除了被图案化以限定EBG隔离结构16的下述接地EBG单元阵列18(当存在于模块基板32内时)之外,还可以主要用作信号传导层。在这种情况下,图案化金属层68可包括多个导电特征(例如,导电垫和迹线),所述多个导电特征用作管芯34、36、38、40和其它离散部件的附接点,并且提供管芯34、36、38、40与其它离散部件之间的电气连接。
在所示出的实施例中,模块基板32的最上金属层68被图案化以限定多个导电接合垫76、78、80(图2),用于将导电信号、通孔和/或接地端附接在中介层环42内。在某些情况下,图案化金属层68还可以包括多个“虚设”垫,例如“虚设”端可附接到的一个或多个接合垫82(图2)。如本文中所呈现,术语“虚设端”是指在放大器IC或PAM中未分配任何特定功能并且因此与任何有源电路系统以电气方式解除耦合的中介层端。在各种实施例中,虚设端和虚设垫82可以保持电浮动(即,不耦合到接地或其它电路系统);或者可替换的是,可以耦合到接地层,例如内部接地平面层70,如由虚线通孔83指示的。图案化金属层70的导电特征可通过延伸穿过介电层62、64、66的导电通孔84、86、88电耦合到图案化金属层68(信号传导层)的各种导电特征和图案化金属层74(例如,系统接地层)。例如,导电接地端垫78、80可以通过通孔84电耦合到图案化金属层70。如上文所提及,第三图案化金属层72用于将偏置电压传送到管芯34、36、38、40内的功率晶体管90、92、94、96,并且还可以用作布线层。最后,在实施例中,第四图案化金属层74用作系统接地层并且还用作散热器附接层。
模块基板32可另外包含一个或多个散热结构46,所述散热结构46在模块基板32的表面26、50之间延伸。当如此设置时,IC管芯34、36、38、40可物理地耦合和电耦合到散热结构46的暴露在模块基板32顶侧表面26处的最上表面。散热结构46的底部表面98可暴露在模块基板32的非填充表面52处,或散热结构46的底部表面98可覆盖有最底部金属层74,如图2所示。在任一实例中,散热结构46在管芯34、36、38、40与散热结构46的底部表面98并且因此模块基板32的非填充表面52之间提供热路径。在各种实施例中,散热结构46可以包括以压配合方式和/或以其它方式附接到在模块基板32的侧或表面26、30之间延伸的穿孔中的导电金属币块。在替代实施例中,散热结构46中的每一个可包括在模块基板32的主表面或侧26、30之间延伸的多个或一组导电热通孔,例如圆形或条形通孔。如下面更详细地描述的,当PAM 20集成在较大的电气系统内时,散热结构46的暴露的底部表面98(或覆盖这些表面98的图案化金属层74的部分)物理地耦合和热耦合到散热器。
PAM 20的顶侧I/O接口24中包括的端或接触件包括RF输入端76和RF输出端78(在图1和4中标识)。以下电路元件或部件包含在PAM 20内并且电耦合在以下端之间:(i)功率分配器58;(ii)两级载波放大器部分100;(iii)两级峰化放大器部分102;(iv)多个相移和阻抗匹配元件;(v)组合节点104;以及(vi)输出侧阻抗匹配网络106。通过一个或多个导电结构或互连特征(例如,如图所示的通孔、迹线和/或接合线),RF输入端76电耦合到功率分配器58的输入108。类似地,通过一个或多个互连特征(例如,通孔、迹线和/或接合线),RF输出端78经由输出侧阻抗匹配网络106电耦合到组合节点104。功率分配器58耦合到模块基板32的填充表面或管芯支撑表面50,并且可以包括一个或多个离散管芯和/或部件。如上文所提及,功率分配器58包括输入端108和两个输出端(未标记)。功率分配器58的输入端108通过一个或多个导电结构(例如,如图所示的通孔、迹线和/或接合线)电耦合到RF输入端76。功率分配器58的输出端通过一个或多个导电结构(例如,通孔、迹线和/或接合线)和输入电路110、112分别电耦合到载波放大器部分100和峰化放大器部分102的输入114、116。功率分配器58被配置成将通过RF输入端接收的输入RF信号的功率分成在功率分配器58的输出端处产生的第一RF信号和第二RF信号。另外,功率分配器58可以包括一个或多个相移元件,所述一个或多个相移元件被配置成在分配器输出端处提供的RF信号之间施加90度的相位差。
功率分配器58的第一输出电耦合到PAM 20内延伸的载波放大路径,而功率分配器58的第二输出电耦合到PAM 20内的峰化放大路径。在分配器58的第二输出处产生的RF信号可与在第一功率分配器输出处产生的RF信号延迟约90度。换句话说,被提供到峰化放大器路径的RF信号可与被提供到载波放大器路径的RF信号延迟约90度。由于这种布置,功率分配器58产生的第一RF信号通过载波放大路径放大,而功率分配器58产生的第二RF信号通过峰化放大路径放大。在图1的实施例中,载波放大路径和峰化放大路径中的每一个延伸通过两级功率放大器部分,其中驱动级晶体管90、94在驱动级管芯34、38上实施,而末级晶体管92、96在单独的末级管芯36、40上实施。例如,晶体管90、92、94、96中的每一个可以是场效应晶体管(FET),例如横向扩散金属氧化物半导体(LDMOS)FET或高电子迁移率晶体管(HEMT)。说明书和权利要求书可以将每个晶体管称为包括控制端和两个电流传导端。例如,利用与FET相关联的术语,“控制端”是指晶体管的栅极端,而第一电流传导端和第二电流传导端是指晶体管的漏极端和源极端(反之亦然)。尽管以下描述可以使用结合FET装置常用的术语,但各个实施例不限于使用FET装置的实施方案,并且反而意味也适用于使用双极结型晶体管(BJT)装置或其它合适类型的晶体管的实施方案。
在所示出的例子中,PAM 20的载波放大器部分100包括硅驱动级管芯34和氮化镓(GaN)末级管芯36;而峰化放大器部分102同样包括硅驱动级管芯38和GaN末级管芯40。在其它实施例中,载波放大器部分100和峰化放大器部分102中的每一个可以包括实施在单个管芯上的两级功率放大器,或者载波放大器部分和峰化放大器部分100、102中的每一个可以包括实施在单个管芯上的单级功率放大器。在又其它实施方案中,载波放大器部分100和峰化放大器部分102中的每一个可以包括实施在单独驱动级管芯和末级管芯上的两级功率放大器,但可以使用相同半导体技术形成驱动级管芯和末级管芯(例如,驱动级管芯和末级管芯均为硅管芯或GaN管芯),或可使用不同于上文所描述的那些技术的半导体技术形成驱动级管芯和/或末级管芯(例如,可由硅锗(SiGe)和/或砷化镓(GaAs)管芯形成驱动级管芯和/或末级管芯)。
继续参考图1-4,并且特别关注图1,载波放大部分100包括上文所提及的驱动级管芯34、末级管芯36以及相移和阻抗反转元件118。载波放大器部分100的驱动级管芯34和末级管芯36可以按级联布置电耦合在驱动级管芯34的输入端114(对应于载波放大器输入)与末级管芯36的输出端122(对应于载波放大器输出)之间。在实施例中,驱动级管芯34的集成电路系统可以包括输入端114、硅功率晶体管90和以下未标记特征的串联耦合布置:输入阻抗匹配电路、级间阻抗匹配电路的集成部分以及输出端。晶体管90的栅极通过输入阻抗匹配电路电耦合到输入端114,而晶体管90的漏极通过输出侧阻抗匹配电路电耦合到管芯34的输出端。晶体管90的源极电耦合到管芯34的底部表面上的图案化金属层(或源极端);并且底部图案化金属层物理地耦合、电耦合和热耦合到散热结构46的暴露的顶部表面。驱动级管芯34的输出端通过接合线阵列或另一类型的电气连接电耦合到末级管芯36的输入端。末级管芯36还包括多个集成电路;例如,输入端(未编号)、GaN功率晶体管92和输出端122的串联耦合布置。晶体管92的栅极可电耦合到管芯36的输入端,并且晶体管92的漏极电耦合到管芯36的输出端122。晶体管92的源极电耦合到管芯36的底部表面上的图案化金属层;并且底部图案化金属层物理地耦合、电耦合和热耦合到散热结构46的暴露的顶部表面。
峰化放大路径包括上文所提及的驱动级管芯38和末级管芯40。峰化放大路径的驱动级管芯38和末级管芯40在驱动级管芯38的输入端116(对应于峰化放大器输入)与末级管芯40的输出端120(对应于峰化放大器输出)之间以级联布置电耦合在一起。驱动级管芯38可以包括多个IC。在实施例中,管芯38的集成电路系统包括输入端116、输入阻抗匹配电路(未编号)、硅功率晶体管94、级间阻抗匹配电路(未编号)的集成部分和未编号的输出端的串联耦合布置。更具体地,晶体管94的栅极通过输入阻抗匹配电路电耦合到输入端116,并且晶体管94的漏极通过输出侧阻抗匹配电路电耦合到管芯38的输出端。晶体管94的源极电耦合到管芯38的底部表面上的图案化金属层;并且底部图案化金属层物理地耦合、电耦合和热耦合到散热结构46的暴露的顶部表面。驱动级管芯38的输出端通过接合线阵列(未编号)或另一类型的电气连接电耦合到末级管芯40的输入端。末级管芯40还包括多个集成电路。在实施例中,管芯40的集成电路系统包括输入端(未编号)、GaN功率晶体管96和输出端120的串联耦合布置。更具体地,晶体管96的栅极电耦合到管芯40的输入端,并且晶体管96的漏极电耦合到管芯40的输出端120。晶体管96的源极电耦合到管芯40的底部表面上的图案化金属层;并且底部图案化金属层物理地耦合、电耦合和热耦合到散热结构的暴露的顶部表面。
为了确保适当的多尔蒂操作,载波放大器可偏置以在AB类模式中操作,而峰化放大器可偏置以在C类模式中操作。为了完成此偏置,可由外部偏置电压源提供多个栅极和漏极偏置电压。在实施例中,通过偏置端和中介层环42提供偏置电压。具体地,驱动级晶体管90、94的栅极偏置电压可通过驱动栅极偏置端提供,驱动级晶体管90、94的漏极偏置电压可通过驱动漏极偏置端提供,并且末级晶体管92、96的栅极偏置电压可通过栅极偏置端提供。端中的每一个具有耦合到图案化金属层68的导电结构(例如,垫和迹线)的近侧末端,并且导电结构电耦合(例如,通过接合线,如图所示)到驱动级管芯和末级管芯上的偏置垫。在所示出的实施例中,驱动级晶体管和末级晶体管90、92、94、96的栅极偏置垫和漏极偏置垫位于驱动级管芯34、38上,并且末级管芯36、40的栅极偏置电压通过接合线连接从驱动级管芯34、38“跳跃”到末级管芯36、40,如图所示。再次返回到PAM20的操作,在末级管芯36的输出端122处产生放大的载波信号,并且在末级管芯40的输出端120处产生放大的峰化信号,其也用作放大器的组合节点104。根据实施例,载波末级管芯36的输出端122电耦合(例如,通过接合线(未编号)或另一类型的电气连接)到相移和阻抗反转元件118的第一端部,并且峰化末级管芯40的输出端120电耦合(例如,通过接合线或另一互连特征)到相移和阻抗反转元件118的第二端部。
在实施例中,相移和阻抗反转元件118可以用由图案化金属层68的一部分形成的四分之一波长或拉姆达/4(λ/4)或较短的传输线(例如,电气长度高达约90度的微带传输线)来实施。如本文所使用的,拉姆达指示PAM 20的基本操作频率下的RF信号的波长;例如,约600兆赫(MHz)至约10千兆赫(GHz)或更高范围内的频率。当信号从输出端122行进到输出端120/组合节点104时,相移和阻抗反转元件118以及到管芯36、40的输出端122、120的接合线(或其它)连接的组合可以向放大的载波信号施加约90度的相对相移。当分别通过载波路径和峰化路径对载波RF信号和峰化RF信号单独施加的各种相移基本上相等时,放大的载波RF信号和峰化RF信号在输出端120/组合节点104处基本上同相组合。输出端120/组合节点104通过输出侧阻抗匹配网络106电耦合(例如,通过接合线或另一类型的电气连接)到RF输出端。如前文所述,还可以将各种其它SMD安装到模块基板32的填充前侧表面50以完成PAM20的电路系统,一个这种SMD 124(例如,片状电容)的例子在图1中示为沿其传输线的长度电耦合到输出阻抗匹配网络106。
在图1-4的示例实施例中,EBG隔离结构16集成到模块基板32中,其中在峰化放大部分102与载波放大部分100之间的位置处,在模块基板32的最上图案化金属层中形成相对紧凑或局部的EBG单元阵列18。除了接地EBG单元阵列18之外,EBG隔离结构16还包括多个导电EBG通孔,其在图1的示意图中由EBG单元18内的小圆圈表示(模拟垫中通孔结构)。EBG通孔在模块基板32内沿远离填充前侧表面50的方向延伸,以将每个单独的EBG单元18电耦合到模块基板32中另外包含的接地平面,例如图2中所示的内部接地平面层70。出于说明性目的,图2中以虚线示出了两个这样的接地EBG单元18和对应EBG通孔126。接地EBG单元阵列18内的单元由重复的几何图案限定,所述几何图案通过使模块基板32的最上金属层68图案化来形成,使得EBG单元阵列18可以与基板前侧50基本上共面。在本例子中,构成接地EBG单元阵列18的EBG单元被赋予方形平面的几何形状或拓扑,其与对应EBG通孔126配合以形成从接地平面70朝向模块基板32的前侧50向上延伸,并且更一般地朝向PAM 20的顶侧表面26延伸的三维蘑菇形结构或T形结构。
在实施例中,EBG隔离结构16被有利地调谐以消除(例如,峰值衰减)由PAM 20的电活性元件在其预期频率范围内操作时发射的杂散EM能量。EBG隔离结构16可以通过调整EBG单元阵列18的整体大小和定位、通过对阵列18内单独单元的单元大小进行尺寸调整,并且对EBG单元阵列18的单元与单元之间的间距(并且由此对金属密度)进行尺寸调整来容易地进行调谐。下面结合额外EBG隔离结构150对这方面进行另外的论述,所述额外EBG隔离结构150包括集成到系统级基板(PCB 134)中的第二EBG单元阵列152,PAM 20可以安装到所述系统级基板(图5和6)。然而,在当前时刻,可以注意到,接地EBG单元阵列18(图1和2)与EBG通孔126(图2)配合以形成类似LC的电路结构,所述电路结构可以被调谐以将由于目标频率范围内的谐振而产生的电流分流到EBG接地平面(此处为接地平面层70)。在这样做时,接地EBG单元阵列18和更一般地EBG隔离结构16收集并衰减杂散EM能量,否则杂散EM能量可能会通过模块基板32的形成EBG单元阵列18的中心区。这又可能阻碍通过放大器部分100、102传输的载波RF信号与峰化RF信号之间的非期望串扰。通过将EBG单元阵列18和隔离结构16在峰化放大器信号路径与载波放大器信号路径之间(以及更一般地,在管芯34、38的相应安装位置之间)的位置集成到模块基板32中,PAM 20对这种EM连接的敏感性即使没有消除也会减少,以优化PAM电气性能。可以在将EBG隔离结构16的包封限制在模块基板32的相对目标或有限区(或者可能是多个基板区)的同时实现此类益处。此外,EBG隔离结构16可以以成本有效的方式集成到模块基板32中,例如,考虑到隔离结构16适于利用常规PCB制造和金属图案化(例如,光刻和电镀)技术进行生产。
现在前进到图5和6,如根据本公开的示例实施例所示,示出了PAM可以安装到的系统级基板或PCB 134。为了与前文描述一致,下面结合上文结合图1-4论述的HTP PAM 20来描述系统级PCB 134。尽管如此,PCB 134可以容易地用于支持和互连其它PAM,这些PAM可能具有或可能不具有HTP架构;即顶侧I/O接口和相对的底侧热界面。系统级PCB 134包括在厚度方向(对应于坐标图例22的Z轴)上相对的第一主表面或前侧136和第二主表面或背侧138。在所示出的例子中,PAM 20被赋予包括顶侧I/O接口24的HTP架构,PAM 20以倒置定向附接到PCB 134的模块安装区132,如图5中的箭头130所指示并且如图6的横截面所示。当如此安装时,PAM 20可利用任何合适的接合材料物理地附接到模块安装区132,所述接合材料提供PAM 20的顶侧端与PCB134的对应接触件或接合垫之间的电气连接。此类接合材料的非详尽列表包括焊料、烧结材料和导电管芯附接材料,例如含金属颗粒的环氧树脂。各种布线特征140(例如,图案化的Cu迹线或互连线)沿PCB前侧136延伸以将PCB接合垫142与RF I/O接触区144(其定位成邻近PCB 134的第一组相对边缘区)和引脚端接触区146(其定位成邻近PCB 134的第二组相对边缘区)互连,这提供与较大功率放大器系统内其它未示出的电连接器(例如,同轴连接器和引脚连接器)的连接。
EBG隔离结构150集成到系统级PCB 134中,并且除其它特征外,还包括分布在PCB134的模块安装区132的中心部分内的EBG单元152的接地阵列。EBG单元阵列152内的邻近或相邻单元由横向隔离间隙154间隔开,如呈现于图5的右侧上的细节气泡框中所示。隔离间隙154可由介电材料填充,或替代地,可以作为当PAM 20安装到PCB 134时会被封闭或覆盖的未填充的气隙留下。在任一情况下,隔离间隙154和EBG单元阵列152内的相邻导电单元的组合形成电容元件,所述电容元件与EBG结构150的其它导电特征配合以提供期望的EM屏蔽或衰减功能,如下面结合图6的下部部分所示的电路示意图172所描述的。EBG单元阵列152内的单元和其它此类EBG单元阵列可以被赋予各种重复的几何图案或拓扑,其范围从相对简单的拓扑(例如,正方形或细长矩形形状)到更复杂的拓扑(例如,螺旋形或方波形)。作为另外的可能性,给定EBG单元阵列内的单元可以被赋予各种其它重复的几何形状或图案,这些几何形状或图案适合于通过将入射到EBG单元阵列上的EM能量分流到地来提供期望的EM衰减效果。这包括基于不同复杂度或迭代的重复分形形状(曲线或几何图形)的图案,例如三角形Sierpinski形状、弯曲Sierpinsky形状和所谓的Sierpinsi“地毯”形状,这些形状与分形天线设计中遇到的那些形状类似,但基本上不相同。在至少一些情况下,这样的分形几何形状可以使EBG单元阵列能够利用单个重复图案将多个频率作为EM衰减的目标。在又其它情况下,给定EBG单元阵列内的某些单元可以被图案化、被设定尺寸或既被图案化又被设定尺寸,以在第一目标频率下提供峰值EM衰减,而EBG阵列内的其它单元被图案化和/或设定尺寸以在第二目标频率(或可能是多个其它频率)下提供峰值电磁衰减。当期望以不同频率为目标或提供更全面地涵盖功率放大器系统操作的频率范围的越来越宽频谱的EM屏蔽或衰减效果时,后一种方法可能是有用的。
如本文所呈现的,术语“EBG单元”是指在图案化金属层中形成的重复几何形状,其与其它重复形状结合以产生EBG单元阵列;例如,图1和2所示的相对局部化的EBG单元阵列18或图5和6所示的较大EBG单元阵列152。相比之下,EBG单元阵列被定义为EBG单元的集合或分组,其通常在公共金属层,例如PCB 134的上部图案化金属层中实施或形成。在各种实施例中,给定EBG单元阵列中的EBG单元可以几何布置或空间分布在1-N行和1-M列中(其中N或M大于一),并且在阵列中EBG单元之间不插入导电元件以限定隔离间隙154(留下未填充的空隙或填充有介电PCB材料)。在其它实施例中,给定EBG单元阵列内的单元可以以不同的空间布置分布,并且可以包括例如两个或更多个不同的单元形状或图案,这些单元形状或图案可以以某种方式穿插或进行空间布置。最后,如贯穿本文档所呈现的,术语“接地”是指通过设计在给定PAM、安装或打算安装到给定PAM的PCB(例如,主板)或本文所描述类型的功率放大器系统的操作期间经受电接地的元件或结构。因此,如贯穿本文档所呈现的,“接地EBG单元阵列”是指其中最终安装PAM的功率放大器系统的操作期间通过连接到接地参考而电接地(或可电接地)的EBG单元阵列。
在EBG隔离结构150的实施例中,EBG单元阵列152内的单元可以被赋予广泛范围的几何形状或拓扑,其可以包括单个重复图案,或可能包括多个穿插图案。在图5和6所示的示例实施例中,EBG单元阵列152中的单元被赋予正方形平面几何形状,每个单元具有由双向箭头W1(图5)标识的宽度,并且被由双向箭头S1(图5)标识的单元与单元之间的间距分隔开。EBG隔离结构150还包括至少一个接地平面156(图6)和柱状竖直电气连接或“EBG通孔158”。在所示出的例子中,接地平面156位于PCB 134的背侧138上,但在另外的实施方案中,可以位于PCB 134内部。PCB 134的介电主体160内的EBG通孔158在远离模块安装区132和PAM 20(当附接到PCB 134时)的方向上从EBG单元阵列152到接地平面156。在至少一些实施例中,接地EBG单元阵列152可以形成在PCB 134的最上图案化金属层162中,使得EBG单元阵列152在附接到系统级PCB 134时定位成邻近PAM 20的顶侧表面26并且平行于所述顶侧表面26延伸。在其它实施方案中,接地EBG单元阵列152可以形成在PCB 134中的较低的内部层级处,例如位于PCB 134的最上图案化金属层162下方和最下金属层164上方的下一个图案化金属层级中,同时具有与图5和6中所示相同或类似的平面或水平定位。
在PAM 20被赋予HTP架构的所示出的例子中,PAM 20以倒置定向安装或附接到PCB134的前侧136。由于这种倒置安装,PAM顶侧表面26被定位成邻近并面向其中形成EBG单元阵列152的模块安装区132。当PAM 20被恰当安装到PCB前侧136时,PAM 20的顶侧I/O端24中包括的RF输入端76和RF输出端78电耦合到位于PCB前侧136上的对应端或接合垫;即,包括在侧接EBG单元阵列152的相对边缘的相对接合垫行142中的RF输入接合垫178和RF输出接合垫180(图5中所标识的)。PAM 20因此定位在EBG单元阵列152上方并且竖直邻近所述EBG单元阵列152,并且在实施例中可以与单元阵列152基本上同心,其中模块安装区132的中心线(在图6中由箭头170表示)延伸穿过EBG单元阵列152。另外,PAM顶侧表面可以全部或部分地覆盖EBG单元阵列152,如在PAM 20附接到模块安装区132之后沿中心线170在PCB 134上向下看时所示。最后,当EGB单元阵列(例如,图1和2中所示的EGB单元阵列18)集成到模块基板32中时,而EGB单元阵列(例如,在图1和2中所示的EGB单元阵列152)集成在PCB 134中时,EGB单元阵列可以竖直地重叠或者在厚度方向上重叠。换句话说,在此类实施例中,正交于PCB前侧136并且对应于坐标图例22的Z轴的轴线可以与PAM 20内的EBG单元阵列18和集成到系统级PCB 134中的EGB单元阵列152相交。
如图5中最清楚地示出的,RF输入接合垫178和RF输出接合垫180包含在相对的PCB接合垫I/O行中,这些PCB垫被定位成邻近和侧接接地EBG单元阵列152的相对侧。由于这种空间配置,通过PAM 20传输的RF信号可以沿以下一个或多个通用信号传输路径传导,如图6中的箭头166所指示。首先,RF信号(例如,还未被拆分成载波部分和峰化部分的放大RF信号)可以在PAM 20的RF输入端76处被接收,并且通过形成在第一中介层件或区中的第一中介层通孔在远离PCB 134并朝向模块基板32的方向上传导,如图6的左侧上所指示。然后,RF信号可以传输通过放大器管芯38、40,从而经历信号放大,并且在接地EBG单元阵列152上行进,如沿与接地EBG阵列142正交的剖面所见,如图6所示。此后,新放大的RF信号通过形成在第二中介层件或区中的第二中介层通孔沿远离模块基板32并朝向系统级PCB 134的方向传输到PAM 20的RF输出端。因此,从图6的横截面观察PAM 20和系统级PCB 134,RF信号被有效地向上且在接地EBG单元阵列152上方传输,所述接地EBG单元阵列152形成在PCB 134的最上图案化金属层162中并且位于模块安装区132内。此外,PAM 20内的接合线(当存在时)可以在远离模块基板32和封装管芯的方向上突出,接合线的对应环顶点朝向EBG单元阵列152延伸。在实施例中,接地EBG单元阵列152因此可进一步有助于终止或消除从接合线辐射的非期望EM能量,这取决于例如接合线顶点与EBG单元阵列152之间的接近度。
等效于接地EBG单元阵列152的重复导电结构或特征的电路在图6的下部部分呈现的细节窗172中示出。如细节窗172所指示,电容174由包含在EBG单元阵列152内的邻近单元产生,并且由隔离间隙154分隔开,所述隔离间隙154可以作为未填充的气隙留下或填充有介电材料,如前文所述。EBG通孔176和接地平面156本身提供电气电感元件,其与电容174配合以形成耦合到地的LC电路的多个实例。因此,所得LC电路本质上提供了分流电容,用于通过PCB接地平面156将由于目标频率的谐振而产生的杂散或有问题的EM能量分流以进行电接地。通过改变电感元件和电容元件的电感值和电容值,所示出的电路可以被调谐以在目标谐波频率下或频率范围内谐振,以终止功率放大器系统内的导电元件在此频率下辐射的杂散EM能量。具体地,电容值可以通过调整包括在接地EBG单元阵列152中的EBG单元的间距和大小来改变;并且具体地,通过对PCB 134的最上金属层进行图案化以限定具有期望尺寸的接地EBG单元阵列152,来调整接地EBG单元的相应宽度(图5中的双向箭头W1)和单元与单元之间的间距(图5中的双向箭头S1)。通过EBG隔离结构150的其它特征(例如,EBG通孔158和接地平面156)的尺寸变化或产生这些特征的材料的变化,EBG隔离结构150提供跨越涵盖模块安装区132的空间区传输的非期望或杂散EM能量的峰值衰减的频率也是如此。通常,然后,重复的EBG单元图案(以及隔离结构150的其它特征)可以在结构上配置(被设定尺寸和间隔开),以在包含PAM 20和PCB 134的功率放大器系统的操作频率范围内提供电磁能量的峰值衰减。当集成到PAM 20的模块基板32中时,还可以在EBG隔离结构16和EBG单元阵列18(图1和2)的上下文中调整此类调谐参数。
以上文所描述的方式,将EBG隔离结构16集成到模块基板32中和/或将EBG隔离结构150集成到系统级PCB 134中可以有利地减少或消除功率放大器系统中可能发生的EM耦合。在EBG隔离结构150的情况下,特别地,接地EBG单元阵列152可以在PCB 134和PAM 20的RF输入(或多个RF输入)与RF输出(或多个RF输出)之间提供相对全面的屏蔽,以即使不是消除也减少PAM-PCB接口处的输入-输出耦合。另外,EBG隔离结构150可以通过常规PCB制造和金属层图案化技术以最小的成本和修改容易地集成到系统级PCB 134中;注意,在许多常规PCB设计中,模块安装件的中心部分通常被留下作为没有电气布线特征的未使用空间,或者以其它方式被连续接地平面简单地覆盖。当与PAM 20一起包含时,EBG隔离结构16同样可以以相对简单、有成本效益的方式集成到模块基板32中。另外,虽然空间约束通常是模块基板设计中的主要关注点,但一个或多个接地EBG单元阵列(例如,图1和2中所示的EBG单元阵列18)即使在局部时也可以提供可观的EM屏蔽,同时部署在不同信号路径(例如载波放大路径和峰化放大路径)之间的战略选择位置处。作为又一另外的优点,当前公开的EBG隔离结构非常适合在具有增强PAM电气性能和热性能的HTP架构的PAM内使用。在这最后方面,并且再次简要地参考图6,PAM 20可以以倒置定向安装到PCB 134,以利用PAM 20的背侧热界面(此处为背衬金属层74)来使用导热接合材料热耦合到系统级散热器168,例如引脚-散热片阵列或金属底座。由于封装IC管芯(例如,一个或多个载波管芯)的操作而在PAM 20内部产生的过量热量可以从封装管芯有效地传导通过模块基板32(例如,由于提供图1和2中所示的散热结构46),通过背衬金属层74,并且最终到达系统级散热器168以耗散到周围环境。
集成到模块基板和系统级PCB中的EBG隔离结构的额外例子
因此,已结合图1-7描述了包含在PAM内的示例系统级PCB和模块基板,所述系统级PCB和模块基板包括以接地EBG单元阵列为特征的EBG隔离结构。在上文所描述的例子中,包含在EBG单元阵列内的单元被赋予相对简单的正方形平面几何形状,其与EBG通孔配合以形成从接地平面(例如,朝向模块安装区)延伸的蘑菇形结构,如沿与EBG单元阵列正交的剖面所见。如上文所强调,EBG隔离结构的替代实施例可以包括EBG单元阵列,所述EBG单元阵列具有包括不同复杂度的分形形状的各种其它平面几何形状或重复的几何图案,以提供降低功率放大器系统对非期望EM耦合或串扰的敏感性的期望衰减效果。为了进一步说明这一点,在图7中另外示出了集成到系统级PCB 181中并且具有更复杂的EBG单元拓扑的EBG隔离系统的额外例子。在许多方面,PCB 181类似于图5中所示的PCB 134,其中相同的附图标记已被沿用以表示相同的结构元件。例如,与PCB 134(图5)一样,PCB 181包括集成EBG隔离结构182,所述集成EBG分离结构182包括接地EBG单元184的阵列,这些接地EBG单元由隔离间隙186分隔开。EBG通孔188(其中一个在图7右侧所示的细节气泡框中标记)另外形成在PCB181中,并且从每个单独的EB单元184的中心部分延伸以将单元联接到PCB 181中包含的未示出的接地平面层。因此,类似于上文结合图6中所示的细节气泡框172所描述的电路结构来创建电路结构,以在谐振频率下将过量或杂散EM能量分流到地,否则所述过量或杂散EM能量可能在相对的接合垫行之间(并且因此在RF输入178与RF输出180之间)传输。然而,与集成到PCB 134(图5)中的隔离结构160的EBG单元阵列152相比,EBG单元阵列184中的单元具有更复杂的开口环或螺旋几何形状。这种开口环几何形状或拓扑可以通过设定所示的开口环拓扑或其它类似的螺旋形拓扑的尺寸和形状来实现由EBG单元阵列184提供的电容电路元件和电感电路元件的进一步精细调谐。这又可允许接地EBG单元阵列184,更一般地,EBG隔离结构182提供增强的、日益优化的EM屏蔽效果,同时可能允许减小EBG单元阵列184占据的整体平面区域。
最后参见图8,如根据本公开的另外的实施例所示,示例PAM 190在包封之前示出并且包括集成到模块基板194中的EBG隔离结构192。多个IC管芯196、198、200、202包含在PAM 190中并且附接到模块基板194的前侧或管芯支撑表面204。具体地,IC管芯196、198可以安装到嵌入模块基板194中的第一散热结构(例如,Cu币块)206,而IC管芯200、202可安装到另外嵌入基板194中的第二散热结构(例如,Cu币块)208。在所示出的例子中,PAM 190被赋予多尔蒂放大器架构。因此,IC管芯196、198、200、202可以采用以下形式:(i)承载载波侧输入匹配网络的第一IC管芯196(此处称为“MNCs管芯196”);(ii)承载峰化侧输入匹配网络的第二IC管芯200(此处称为“MNPS管芯200”);(iii)承载载波放大器IC的第三IC管芯198(此处称为“载波RF功率管芯198”);以及(iv)承载峰化放大器IC的第四IC管芯200(此处称为“峰化RF功率管芯200”)。MNCS管芯196和载波RF功率管芯198定位在载波信号放大路径中,所述载波信号放大路径延伸穿过PAM 190,并且由图8上部部分中示出的第一箭头210表示。相反地,MNPS管芯200和峰化RF功率管芯200定位在载波信号放大路径中,所述载波信号放大路径同样延伸穿过PAM 190并且由在图8下部部分中示出的第二箭头210表示。
多个中介层件214、216、218、220接合到形成在模块基板194的前侧204中的对应接合垫222、224、226、228。中介层件214、216、218、220沿模块高度或厚度方向(对应于坐标图例240的Z轴)从模块基板194向上突出。中介层件214、216、218、220可各自在模块厚度方向上伸长,并且被赋予足够的高度以从模块基板194延伸到PAM顶侧表面。如前所述,包括在中介层件214、216、218、220中的上部金属层或“上部中介层垫”的外端表面可以沿PAM顶侧表面暴露,以部分地限定PAM190的顶侧I/O接口230、232、234、236、242。特别地,中介层件214的上部中介层垫可以通过PAM顶侧表面暴露,以限定顶侧载波输入端230;中介层件216的上部中介层垫通过PAM顶侧表面暴露,以限定顶侧载波输出端232;中介层件218的上部中介层垫通过PAM顶侧表面暴露,以限定顶侧峰化输入端234;并且中介层件220的上部中介层垫通过PAM顶侧表面暴露,以限定顶侧峰化输出端236。此外,第五中介层件238耦合到模块基板194的中心部分,并且从其沿模块高度或厚度方向(对应于坐标图例240的Z轴)向上延伸。中介层件238具有限定上部中介层垫242的上部图案化金属层,所述上部中介层垫充当包括在顶侧I/O接口230、232、234、236、242中的接地端。在此例子中,中介层件238居中定位或定位成允许包括在EBG隔离结构192中的EBG单元阵列244、246延伸到模块基板194的相对边缘,并且在RF输入端与RF输出端的相应对之间,如下面进一步论述的。
不同组接合线248、250、252、254、256、258提供PAM 190内的电气互连。例如,并且首先参考PAM 190的载波信号放大侧,第一组接合线248将基板接合垫222电耦合到MNCS管芯196的输入垫;第二组接合线250将MNCS管芯196的输入垫和输出垫电耦合到载波RF功率管芯198的输入垫;并且第三组接合线252将载波RF功率管芯198的输出垫电耦合到基板接合垫224。类似地,参考PAM 190的峰化信号放大侧,第四组接合线254将基板接合垫226电耦合到MNPS管芯200的输入垫;第五组接合线256将MNPS管芯200的输入垫和输出垫电耦合到峰化RF功率管芯200的输入垫;并且第六组接合线258将峰化RF功率管芯200的输出垫电耦合到基板接合垫228。以此方式,形成导电的载波信号放大路径(箭头210,图8),其从顶侧端230延伸,通过中介层件214,通过基板接合垫222,并且最终到达载体RF功率管芯198;并且,从载体RF功率管芯198延伸,通过基板接合垫224,通过中介层件216,并且到达顶侧端232。在类似方面,形成导电峰化信号放大路径(箭头212,图8),其从顶侧端234延伸,通过中介层件218,通过基板接合垫226,并且最终到达峰化RF功率管芯200;并且,从峰化RF功率管芯200延伸,通过基板接合垫228,通过中介层件220,并且到达顶侧端236。
EBG结构192类似于上面结合图1和2描述的EBG结构16。如先前情况,EBG结构192包括接地EBG单元阵列244、246,在此例子中,所述EBG结构192被布置为从PAM 190的第一边缘延伸到PAM 190的第二相对边缘的带或条,沿所述第一边缘提供RF输入230、234,沿所述第二相对边缘提供RF输出232、236。EBG单元阵列244、246内的单元通过通孔(在图8中用小圆圈表示)接地,所述通孔在远离基板前侧204的方向上延伸到模块基板194的主体或厚度中,并且延伸到另外形成在模块基板194内部或背侧上的未示出的接地平面。阵列244、246内的EBG单元再次被图案化为具有相对简单的重复几何形状,但是在其它实施方案中可以替代地被配备有更复杂的拓扑结构。当沿与EBG单元阵列244、246正交的截面观察时,EBG单元、通孔和接地平面可以同样具有蘑菇形几何形状,并且提供贯穿本文档所描述的期望的EM屏蔽或终止功能。另外,EBG单元阵列244、246沿其长度伸长,并且可以延伸PAM 190的即使不是基本上整个长度也是大部分长度,如在模块长度方向(对应于坐标图例240的X轴)上测量的。因此,EBG单元阵列244、246可以从邻近PAM 190的第一侧壁的第一位置延伸;延伸到中介层件214、218之间;延伸跨越模块基板194的中心部分;延伸到中介层件216、220之间;并且延伸到PAM 200的第二相对侧壁。给定其定位,EBG单元阵列244、246在跨基本上整个信号放大路径之间提供模块内EM屏蔽,以通过消除或最小化PAM 20的峰化放大路径与载波放大路径之间的串扰或非期望EM耦合来优化RF性能。在又其它实施方案中,这种EBG单元阵列244、246可以形成在模块基板194的内部层中;或形成在以类似于中介层件214、216、218、220的方式接合到PAM 190的前侧204的中介层件(例如,也提供包括在PAM 20的顶侧I/O接口中的期望接地接触件的细长矩形中介层件)中。
总结
因此,已经描述了包括在功率放大器系统中的PAM和系统级PCB,所述PAM和系统级PCB包含独特的EBG隔离结构,从而通过针对性的EM屏蔽改进了放大器系统的电气性能方面。上文所描述的PAM和系统级PCB的实施例将如包括在较大EBG隔离结构中的EBG阵列并入到某些选定位置,在所述选定位置,在没有提供EBG隔离结构的情况下可能会发生非期望交叉耦合。此类位置可以包括在系统级PCB上的模块安装区内或紧邻所述模块安装区(例如,位于所述模块安装区下方)的位置,例如,当EBG单元阵列形成在系统级PCB中时,在模块安装区的中心部分内以及邻近一行或多行I/O接合垫的位置。另外或替代地,EBG隔离结构可以通过例如在模块基板的RF输入垫和/或RF输出垫分离的位置处、在PAM的峰化放大路径和载波放大路径分离的位置处(当具有多尔蒂放大器布局或其组合时)将EBG单元阵列集成到模块基板中而并入到PAM中。当前公开的功率放大器系统的实施例有利地与具有HTP架构或构建的PAM兼容,其中PAM配备有顶侧I/O接口,当PAM以倒置定向安装在系统级PCB上时,所述顶侧I/O接口机械地耦合和电耦合到系统级PCB的对应接触件;并且配备有背侧热界面,所述背侧热界面可以被放置成与系统级散热器热接触以增强PAM的散热能力。最终结果是PAM和功率放大器系统具有改进的电气性能特性,并且在许多实例中,相对于缺少本文公开的特征的常规功率放大器系统,具有改进的热性能特性。
在实施例中,所述功率放大器系统包括PCB和以倒置定向安装到所述PCB的PAM。所述PCB具有其上提供有PAM安装区的PCB前侧、RF输入接合垫(例如,定位在PCB前侧上)和RF输出接合垫(如,定位在PCB前侧上)。所述PAM包括顶侧I/O接口,所述顶侧I/O接口具有分别电耦合到所述RF输入垫和所述RF输出垫的RF输入端和RF输出端。所述功率放大器系统另外包括第一EBG隔离结构,所述第一EBG隔离结构包含第一接地EBG单元阵列,所述第一接地EBG单元阵列的至少一部分位于所述PAM安装区内或下方。在某些情况下,所述PCB可包括其中形成第一接地EBG单元阵列的最上图案化金属层。此外,第一EBG单元阵列可包含EBG单元的重复图案,所述EBG单元被定位成紧接在PAM下方的气隙分隔开。在其它实施方案中,如沿垂直于PCB厚度方向的轴线截取,所述第一接地EBG单元阵列的至少一部分位于所述RF输入接合垫与所述RF输出接合垫之间。所述功率放大器系统的实施例可以另外包括:(i)第一行接合垫,其位于所述PCB前侧上并且侧接所述第一接地EBG单元阵列的第一侧,所述RF输入接合垫包括在所述第一行接合垫中;以及(ii)第二行接合垫,其另外位于所述PCB前侧上并且侧接所述第一接地EBG单元阵列的第二相对侧,所述RF输出接合垫包括在所述第二行接合垫中。作为又一可能性,所述EBG隔离结构可以包括:接地平面,其在所述第一接地EBG单元阵列下方的位置处形成在所述PCB内;以及EBG通孔,其从所述第一接地EBG单元阵列延伸远离所述PAM,并且延伸到所述接地平面以在所述功率放大器系统的操作期间使所述第一接地EBG单元阵列电接地。
还公开了在功率放大器系统内使用的PCB的实施例。所述PCB可以包括:PCB前侧,其上提供有PAM安装区;PCB背侧,其如在PCB厚度方向上截取的定位成与所述PCB前侧相对;RF输入接合垫,其位于所述PCB前侧上并且在所述模块安装区的外周边部分内;RF输出接合垫,其位于所述PCB前侧上并且在所述模块安装区的外周边部分内;以及EBG隔离结构,其包括EBG单元阵列,所述EBG单元阵列包括第一接地EBG单元阵列,所述第一接地EBG单元阵列的至少一部分位于所述PAM安装区内或下方。在至少一些实施方案中,所述PCB另外包括:(i)最上图案化金属层,其中形成EBG单元阵列;(ii)接地平面,其在所述第一接地EBG单元阵列下方的位置处形成在所述PCB内;以及(iii)EBG通孔,其从所述第一接地EBG单元阵列延伸远离所述PAM,并且延伸到所述接地平面以使图案化EBG单元电接地。如沿垂直于PCB厚度方向的轴线截取,所述EBG单元阵列的至少一部分可以位于所述RF输入接合垫与所述RF输出接合垫之间。另外或替代地,所述PCB还可包括:第一行接合垫,其位于所述PCB前侧上并且侧接所述EBG单元阵列的第一侧,所述RF输入接合垫包括在所述第一行接合垫中;以及第二行接合垫,其另外位于所述PCB前侧上并且侧接所述EBG单元阵列的第二相对侧,所述RF输出接合垫包括在所述第二行接合垫中。最后,在模块安装区具有第一表面区域(SAMR),而第一接地EBG单元阵列跨越PCB前侧的第二表面区域(SAEBG)的至少一些实施方案中,可以应用以下等式:SAMR>SAEBG>0.5MR。
另外提供了在功率放大器系统内使用的PAM的实施例。在各种实现中,所述PAM包括:第一功率放大器管芯;模块基板,其具有所述第一功率放大器管芯所附接到的管芯支撑表面;以及模制主体。所述模制主体接合到所述管芯支撑表面,从而包封所述第一功率放大器管芯,并且至少部分地限定PAM顶侧表面。顶侧I/O接口形成在PAM顶侧表面上,而EBG隔离结构集成到模块基板中。所述EBG隔离结构又包括:EBG单元阵列,其形成在邻近第一功率放大器管芯的位置处的管芯支撑表面中;接地平面,其在所述EBG单元阵列下方的位置处形成在所述模块基板中;以及EBG通孔,其从所述EBG单元阵列延伸远离所述管芯支撑表面,并且延伸到所述接地平面以在所述PAM的操作期间使所述EBG单元阵列电接地。在至少一些实施方案中,第一功率放大器管芯采用峰化放大器管芯的形式,所述PAM另外包括附接到模块基板的管芯支撑表面的载波放大器管芯,并且EBG单元阵列的至少一部分位于第一功率放大器管芯与载波放大器管芯之间。
公开了包括功率放大器模块(PAM)和电磁带隙(EBG)隔离结构的功率放大器系统。在实施例中,所述功率放大器系统包括印刷电路板(PCB)和以倒置定向安装到所述PCB的PAM。所述PCB具有其上提供有PAM安装区的PCB前侧,以及射频(RF)输入接合垫和RF输出接合垫。所述PAM包括顶侧输入/输出接口,所述顶侧输入/输出接口具有分别电耦合到所述RF输入垫和所述RF输出垫的RF输入端和RF输出端。所述功率放大器系统另外包括第一EBG隔离结构,所述第一EBG隔离结构包含第一接地EBG单元阵列,所述第一接地EBG单元阵列的至少一部分位于所述PAM安装区内或下方。
尽管前述实施方案中已呈现至少一个示例实施例,但应了解,存在大量变化。还应了解,一个或多个示例实施例仅仅是例子,并且并不意图以任何方式限制本发明的范围、适用性或配置。实际上,前述具体实施方案将向本领域的技术人员提供用于实施本发明的示例实施例的便利指南,应理解,可在不脱离如所附权利要求书中阐述的本发明的范围的情况下对示例实施例中描述的元件的功能和布置作出各种改变。上文已根据在前文具体实施方案的过程中介绍某些元件的次序使用了数字标识符,例如“第一”、“第二”、“第三”等。此类数字标识符还可以用于后续权利要求书中以指示权利要求书中的引入次序。因此,此类数字标识符可在具体实施方案与后续权利要求之间变化以反映元件的引入次序的差异。
Claims (10)
1.一种功率放大器系统,其特征在于,包括:
印刷电路板PCB,其包括:
PCB前侧,其上提供有模块安装区;
PCB背侧,其如在PCB厚度方向上截取的定位成与所述PCB前侧相对;
射频RF输入接合垫;以及
RF输出接合垫;
功率放大器模块PAM,其以倒置定向安装到所述PCB,所述PAM包括:
PAM顶侧表面,其邻近并且面向所述PAM安装区定位;以及
顶侧输入/输出I/O接口,其形成在所述PAM顶侧表面上,包括电耦合到所述RF输入接合垫的RF输入端,并且包括电耦合到所述RF输出接合垫的RF输出端;以及
第一电磁带隙EBG隔离结构,其包括第一接地EBG单元阵列,所述第一接地EBG单元阵列的至少一部分位于所述PAM安装区内或下方。
2.根据权利要求1所述的功率放大器系统,其特征在于,所述PCB包括最上图案化金属层,所述第一接地EBG单元阵列形成在所述最上图案化金属层中。
3.根据权利要求2所述的功率放大器系统,其特征在于,所述第一EBG单元阵列包括EBG单元的重复图案,所述EBG单元由定位成紧接在所述PAM下方的隔离间隙分隔开。
4.根据权利要求2或3所述的功率放大器系统,其特征在于,如沿垂直于PCB厚度方向的轴线截取,所述第一接地EBG单元阵列的至少一部分位于所述RF输入接合垫与所述RF输出接合垫之间。
5.根据权利要求4所述的功率放大器系统,其特征在于,另外包括:
第一行接合垫,其位于所述PCB前侧上并且侧接所述第一接地EBG单元阵列的第一侧,所述RF输入接合垫包括在所述第一行接合垫中;以及
第二行接合垫,其另外位于所述PCB前侧上并且侧接所述第一接地EBG单元阵列的第二相对侧,所述RF输出接合垫包括在所述第二行接合垫中。
6.根据权利要求4或5所述的功率放大器系统,其特征在于,所述EBG隔离结构另外包括:
接地平面,其在所述第一接地EBG单元阵列下方的位置处形成在所述PCB内;以及
EBG通孔,其从所述第一接地EBG单元阵列延伸远离所述PAM,并且延伸到所述接地平面以在所述功率放大器系统的操作期间使所述第一接地EBG单元阵列电接地。
7.根据权利要求6所述的功率放大器系统,其特征在于,功率放大器系统具有操作频率范围;并且
其中所述第一EBG单元阵列包括EBG单元的重复图案,所述EBG单元被设定尺寸并且间隔开以在所述功率放大器系统的所述操作频率范围内提供入射到所述第一EBG单元阵列上的电磁能量的峰值衰减。
8.根据在前的任一项权利要求所述的功率放大器系统,其特征在于,所述PAM另外包括与所述PAM顶侧表面相对的背侧热界面,所述背侧热界面和所述第一EBG阵列与平行于所述PCB厚度方向延伸的公共轴线相交。
9.根据在前的任一项权利要求所述的功率放大器系统,其特征在于,所述模块安装区具有第一表面区域(SAMR);
其中所述第一接地EBG单元阵列跨越所述PCB前侧的第二表面区域(SAEBG);并且
其中SAMR>SAEBG>.5(SAMR)。
10.根据在前的任一项权利要求所述的功率放大器系统,其特征在于,所述第一接地EBG单元阵列被限制于所述模块安装区的中心部分。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP22305054.3A EP4216682A1 (en) | 2022-01-19 | 2022-01-19 | Power amplifier modules and systems containing electromagnetic bandgap isolation arrays |
EP22305054.3 | 2022-01-19 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN116470866A true CN116470866A (zh) | 2023-07-21 |
Family
ID=80445618
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202211645575.XA Pending CN116470866A (zh) | 2022-01-19 | 2022-12-16 | 包含电磁带隙隔离阵列的功率放大器模块和系统 |
Country Status (3)
Country | Link |
---|---|
US (1) | US20230232528A1 (zh) |
EP (1) | EP4216682A1 (zh) |
CN (1) | CN116470866A (zh) |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5638827B2 (ja) * | 2010-04-02 | 2014-12-10 | 古河電気工業株式会社 | 内蔵型レーダ用送受一体アンテナ |
EP3664287A1 (en) * | 2018-12-05 | 2020-06-10 | NXP USA, Inc. | Integrally-formed multiple-path power amplifier with on-die combining node structure |
-
2022
- 2022-01-19 EP EP22305054.3A patent/EP4216682A1/en active Pending
- 2022-12-16 CN CN202211645575.XA patent/CN116470866A/zh active Pending
-
2023
- 2023-01-19 US US18/156,972 patent/US20230232528A1/en active Pending
Also Published As
Publication number | Publication date |
---|---|
US20230232528A1 (en) | 2023-07-20 |
EP4216682A1 (en) | 2023-07-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8525313B2 (en) | Chip assembly with frequency extending device | |
CN109818581B (zh) | 具有沿放大器输出端间的反相器的串联组件的多路放大器 | |
EP3982406A2 (en) | Power amplifier modules with flip-chip and non-flip-chip power transistor dies | |
KR20070046898A (ko) | 다층 공동 슬롯 안테나 | |
US11349438B2 (en) | Power amplifier packages containing multi-path integrated passive devices | |
KR101099925B1 (ko) | 전자 장치 및 캐리어 기판 | |
CN112271171A (zh) | 半导体器件和放大器组件 | |
CN115702494A (zh) | 具有被屏蔽传输线结构的rf放大器 | |
JP3539549B2 (ja) | 半導体装置 | |
JP2022063842A (ja) | フリップ・チップ・トポロジーを有するトランジスタおよび該トランジスタを有する電力増幅器 | |
US20230291369A1 (en) | Power amplifier modules, systems, and substrates containing field trapper structures | |
CN114388480A (zh) | 包括顶侧终端的无引线功率放大器封装和其制造方法 | |
US20060125575A1 (en) | Transceiver using low temperature co-fired ceramic method | |
CN112864147A (zh) | 一种可组合式的三维多芯片封装结构 | |
KR20060120031A (ko) | 전자 소자 및 캐리어 기판 | |
EP4160668A1 (en) | Leadless power amplifier package including topside termination arrangements | |
CN116470866A (zh) | 包含电磁带隙隔离阵列的功率放大器模块和系统 | |
US8385084B2 (en) | Shielding structures for signal paths in electronic devices | |
EP4243065A2 (en) | Microelectronic packages having coaxially-shielded radio frequency input/output interfaces | |
US8589832B2 (en) | On chip shielding structure for integrated circuits or devices on a substrate and method of shielding | |
CN112928995A (zh) | 具有表面安装封装的载波和峰化放大器的多赫蒂放大器 | |
US8039957B2 (en) | System for improving flip chip performance | |
JP2022145419A (ja) | フリップ・チップ電力トランジスタ・ダイと非フリップ・チップ電力トランジスタ・ダイとを有する電力増幅器モジュール | |
US20240138129A1 (en) | On-chip shielded device | |
US20240120321A1 (en) | Power amplifier packages containing electrically-routed lids and methods for the fabrication thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication |