JP2022145419A - フリップ・チップ電力トランジスタ・ダイと非フリップ・チップ電力トランジスタ・ダイとを有する電力増幅器モジュール - Google Patents

Abstract

【課題】製造効率が改善され得るフリップ・チップ・トポロジーを有するトランジスタを有する電力増幅器を提供する。【解決手段】増幅器モジュール４００は、モジュール基板４１０と、電力トランジスタ・ダイ４５４、４５３とを含む。電力トランジスタ・ダイ４５４は、モジュール基板の取付面に対して結合され、入出力（Ｉ／Ｏ）接点パッド１１４、１１６及び接地接点パッド１２８を有し、これらの全部が、モジュール基板の取付面４０９の方を向く、電力トランジスタ・ダイ４５４の表面に露出する。電力トランジスタ・ダ４５３も、取付面に対して結合され、Ｉ／Ｏ接点パッド４５５、４５７及び接地接点パッド５５９を有する。接点パッド４５５、４５７は、モジュール基板の取付面からそれた方を向く電力トランジスタ・ダイ４５３の表面に露出し、接地接点パッド５５９は、取付面の方を向く電力トランジスタ・ダイ４５３の表面に露出する。【選択図】図１３

Description

本発明は、一般に、半導体デバイスに関する。より具体的には、本発明は、フリップ・チップ・トポロジーを有するトランジスタを有する電力増幅器に関する。

電力増幅器は、典型的には、モジュール基板と、少なくとも１つの無線周波数（ＲＦ）電力トランジスタ・ダイとを含み、少なくとも１つのＲＦ電力トランジスタ・ダイは、モジュール基板に対して直立した向きまたは反転されていない向きで取り付けられる。モジュール基板は、例えば、プリント回路板（ＰＣＢ）、セラミック基板、またはＲＦ電力トランジスタ・ダイが電気的に相互接続される導電性ルーティング特徴部を有する別の基板であってもよい（例えば、特許文献１参照）。所与の電力増幅器は、任意の数の他のマイクロ電子構成要素、例えば、個別に配置されたキャパシタおよび抵抗器などに加えて、単一のＲＦ電力トランジスタ・ダイまたは複数のＲＦ電力トランジスタを含有し得る。

従来の設計では、ＲＦ電力トランジスタ・ダイは、ＲＦ電力トランジスタ・ダイの後部接点（例えば、接地）としての役割を果たす、金属化された後部を含むことが多く、後部接点は、このダイに一体化されたトランジスタ回路の対応する端子に対して電気的に結合される。例えば、電界効果トランジスタ（ＦＥＴ）の場合において、ＦＥＴのソース端子は、そのような後部接点を通じて接地に対して電気的に結合され得る。トランジスタのその他の端子（例えば、ＦＥＴの場合におけるゲート端子およびドレイン端子）に対する接点は、ＲＦ電力トランジスタ・ダイの前部に位置する入出力ボンド・パッドとして形成されてもよく、具体的には、ダイ本体の前部上に形成された多層システムの外部端子表面に形成されてもよい。所与のシステム（例えば、電力増幅器）内に設置される場合、ワイヤ・ボンドは、前部の入出力ボンド・パッドとモジュール基板の対応する電気ルーティング特徴部との間に形成されて、ＲＦ電力トランジスタ・ダイの電気相互連結を完成させ得る。

米国特許第９９６０１４５号明細書

本発明は、フリップ・チップ・トポロジーを有するトランジスタを有する電力増幅器に関する。

本開示の態様は、添付の特許請求の範囲において定義される。
第１の態様において、モジュール基板と、第１の電力トランジスタ・ダイおよび第２の電力トランジスタ・ダイとを含む増幅器モジュールが提供される。モジュール基板は、取付面、および取付面における複数の導電性特徴部を有する。第１の電力トランジスタ・ダイは、取付面に対して結合され、第１の入出力（Ｉ／Ｏ）接点パッドおよび第２のＩ／Ｏ接点パッド、ならびに第１の接地接点パッドを有する。第１のＩ／Ｏパッドおよび第２のＩ／Ｏパッド、ならびに第１の接地接点パッドは全て、モジュール基板の取付面の方を向く、第１の電力トランジスタ・ダイの第１の表面において露出される。第２の電力トランジスタ・ダイも、取付面に対して結合され、第３のＩ／Ｏ接点パッドおよび第４のＩ／Ｏ接点パッド、ならびに第２の接地接点パッドを有する。第３および第４のＩ／Ｏ接点パッドは、モジュール基板の取付面からそれた方を向く、第２の電力トランジスタ・ダイの第１の表面において露出され、第２の接地接点パッドは、モジュール基板の取付面の方を向く、第２の電力トランジスタ・ダイの第２の表面において露出される。

第２の態様において、モジュール基板と、第１の増幅器パスと、第２の増幅器パスと、組み合わせノードとを含むドハティ増幅器モジュールが提供される。モジュール基板は、取付面、および取付面における複数の導電性特徴部を有する。第１の増幅器パスは、第１の入力と、第１の出力と、取付面に対して結合される第１の電力トランジスタ・ダイとを含む。第１の電力トランジスタ・ダイは、モジュール基板の取付面の方を向く、第１の電力トランジスタ・ダイの第１の表面において全て露出される、第１の入力に対して結合される第１のＩ／Ｏ接触パッドと、第１の出力に対して結合される第２のＩ／Ｏ接触パッドと、第１の接地接点パッドとを有する。第２の増幅器パスは、第２の入力と、第２の出力と、取付面に対して結合される第２の電力トランジスタ・ダイとを含む。第２の電力トランジスタ・ダイは、第２の入力に対して結合される第３のＩ／Ｏ接触パッドと、第２の出力に対して結合される第４のＩ／Ｏ接触パッドと、第２の接地接点パッドとを有する。第３のＩ／Ｏ接点パッドおよび第４のＩ／Ｏ接点パッドは、モジュール基板の取付面からそれた方を向く、第２の電力トランジスタ・ダイの第１の表面において露出され、第２の接地接点パッドは、モジュール基板の取付面の方を向く、第２の電力トランジスタ・ダイの第２の表面において露出される。組み合わせノードは、第１の増幅器パスおよび第２の増幅器パスの第１の出力および第２の出力に対して電気的に結合される。

同様の参照符号が、別個の図の全体にわたり同一または機能的に同様の要素を指し、図面が必ずしも縮尺通りに描かれているとは限らず、下記の詳細な説明と共に本願明細書に援用され、かつ、本願明細書の一部を形成する、添付の図面は、様々な実施形態をさらに例示し、全て本発明による様々な原理および利点を解説するための役割を果たす。

共通ソースＦＥＴデバイス構成の概略図。 先行技術の半導体デバイスのレイアウトの部分平面図。 図２の先行技術の半導体デバイスの側面図。 一実施形態による、フリップ・チップ・トポロジーを有する半導体デバイスの簡略化された断面側面図。 図４の半導体デバイスの簡略化された平面図。 点線のボックスによって図５において輪郭を描かれた半導体デバイスの拡大部分の平面図。 半導体デバイスが組み込まれ得る、より大きい電子アセンブリ（部分的に図示される）の図４～図６の半導体デバイスの部分等角図。 別の実施形態による、フリップ・チップ・トポロジーを有する少なくとも１つの半導体デバイスを含有する電力増幅器集積回路の平面図。 別の実施形態による、フリップ・チップ・トポロジーを有する少なくとも１つの半導体デバイスと、非フリップ・チップ・トポロジーを有する少なくとも１つの他の半導体デバイスとを含有する電力増幅器集積回路の平面図。 また別の実施形態による、フリップ・チップ・トポロジーを有する少なくとも１つの半導体デバイスと、非フリップ・チップ・トポロジーを有する少なくとも１つの他の半導体デバイスとを含有する電力増幅器集積回路の平面図。 一実施形態によるドハティ電力増幅器の概略図。 別の実施形態による、図１１のドハティ電力増幅器を具現化し、フリップ・チップ・トポロジーを有する少なくとも１つの半導体デバイスと、非フリップ・チップ・トポロジーを有する少なくとも１つの他の半導体デバイスとを含む電力増幅器モジュールの平面図。 線１３－１３に沿った、図１２のドハティ電力増幅器モジュールの側面断面図。 また別の実施形態による、図１１のドハティの電力増幅器を具現化し、フリップ・チップ・トポロジーを有する少なくとも１つの半導体デバイスと、非フリップ・チップ・トポロジーを有する少なくとも１つの他の半導体デバイスとを含む電力増幅器モジュールの平面図。 線１５－１５に沿った、図１４のドハティ電力増幅器モジュールの側面断面図。

概観において、本願明細書において開示される実施形態は、半導体デバイスおよび電力増幅器システム／モジュール、より具体的には、フリップ・チップ・トポロジーを有するトランジスタ・デバイス、およびそのようなフリップ・チップ・トランジスタ・デバイスが組み込まれている電力増幅器を必然的に伴う。トランジスタ・デバイスは、半導体ダイに実装され（本願明細書において「電力トランジスタ・ダイ」と称される）、トランジスタ搭載半導体ダイは、モジュール基板に対して物理的におよび電気的に結合され得る。トランジスタ・デバイスの実施形態のレイアウトは、前部入出力（Ｉ／Ｏ）インターフェースを通じて、トランジスタの入力端子、出力端子、およびソース端子の相互接続を可能にする。ダイの前部Ｉ／Ｏインターフェースに含有される接点パッドとモジュール基板の対応する電気ルーティング特徴部との間の電気相互接続は、導電性接続要素、例えば、半田ボールまたは導電性ピラーなどを利用して形成されて、ワイヤ・ボンドの使用が回避され得る。トランジスタ・デバイスの実施形態のレイアウトは、トランジスタ・フィンガー間の間隙の効果的な利用を可能にして、ソース領域のための接点パッドを作成し、それによって、コンパクトなトランジスタをもたらす。さらに、トポロジーは、パターニングされた導電性材料と、ダイ本体の前部から相互接続構造を通って延在する導電性垂直接続部（例えば、ビア）とを通じて、ソース電流の垂直な流れを可能にして、接地への低インピーダンスパスを提供する。また、入力接点パッドと出力接点パッドとの間の典型的には接地されるソース接点の配置は、電力トランジスタ・ダイの入力と出力との間に効果的な絶縁を提供し得る。そのようなフリップ・チップ半導体デバイスは、電力または信号増幅の目的のために利用される、少なくとも１つの無線周波数（ＲＦ）電力トランジスタ・ダイを含有する電力増幅器、例えば、モジュール式の電子アセンブリ内への組み込みに対して良く適合し得る。そのように組み込まれる場合、所与のフリップ・チップ半導体デバイスは、半導体デバイスの前部Ｉ／Ｏインターフェースがモジュール基板のダイ支持面に面するように、プリント回路板（ＰＣＢ）またはセラミック基板などのモジュール基板に対して、反転された向きで取り付けられ得る。付加的なトランジスタ・デバイス（すなわち、トランジスタ搭載ダイ）も、モジュール基板に対して取り付けられてもよく、それらの付加トランジスタ・デバイスは、フリップ・チップ・トポロジーおよび／または非フリップ・チップ・トポロジーを有し得る。

本開示は、本発明による少なくとも１つの実施形態を実施可能な様式でさらに解説するために提供される。本開示は、本発明をいかなる形でも限定するためではなく、発明の原理およびその利点についての理解および認識を高めるためにさらに提示される。本発明は、本出願の係属期間中に行われる任意の補正を含む、添付の特許請求の範囲、および発行されるそれらの請求項のあらゆる均等物によってのみ定義される。

第１および第２、上部および底部、上方および下方等などの関係語の使用は、もしあれば、１つのエンティティまたはアクションと別のエンティティまたはアクションとを区別するためにのみ使用され、そのようなエンティティまたはアクション間のそのような関係または順序を必ずしも要求または示唆しないことが理解されるべきである。さらに、図のうちのいくつかは、様々な構造的な層内に作られる異なる要素を区別するために、様々なシェーディングおよび／またはハッチングを使用して例示され得る。構造的な層内のこれらの異なる要素は、蒸着、パターニング、エッチングなどの、現在および今後の微細加工技法を利用して作られ得る。したがって、例示においては異なるシェーディングおよび／またはハッチングが利用されていても、構造的な層内の異なる要素は、同じ材料で形成されてもよい。

図１を参照すると、図１は、共通ソース電界効果トランジスタ（ＦＥＴ）デバイス構成２０の概略図を示す。共通ソースＦＥＴ構成２０において、ゲートＧは、入力ポート２２（例えば、信号入力または制御）としての役割を果たし、ドレインＤは、出力ポート２４（例えば、信号出力または電流供給）としての役割を果たす。ソースＳは、図１に示されるように接地されるＦＥＴリードまたは端子であるので、共通ソース構成２０における共通接続部２６（例えば、グランドまたは基準電圧）としての役割を果たす。したがって、共通ソース構成２０は、ＦＥＴの３つのリード／端子のうちの２つ（すなわち、ゲート端子およびドレイン端子）が入力ポートおよび出力ポートとしての役割を果たし、第３のリード／端子（すなわち、ソース端子）が共通接続部として利用される、２ポート能動デバイスの例である。考察を明確にするために、本願明細書において論じられるトランジスタ・レイアウトは、共通ソース構成２０を有する。しかしながら、下記の考察は、例えば、ゲートが共通接続部としての役割を果たし得る、またはドレインが共通接続部としての役割を果たし得る、他の２ポート能動半導体デバイス構成に対して等しく適用される。

図２および図３を参照すると、図２は、先行技術の「非フリップ・チップ」半導体デバイスまたはダイ３０のレイアウトの部分平面図を示し、図３は、半導体デバイス３０の簡略化された側面図を示す。つまり、半導体デバイス３０は、従来のダイ配置の例である。半導体デバイス３０は、上面３４と下面３６とを有するベース半導体基板３２（ベース基板またはダイ本体とも称される）を含む（図３を参照）。ベース基板３２は、シリコン、窒化ガリウム（ＧａＮ）、シリコンゲルマニウム（ＳｉＧｅ）、または、これらの組み合わせを含むが、これらに限定されない半導体材料から形成され得る。いくつかの場合において、半導体材料は、絶縁材料上に形成されてもよく、または絶縁材料を含んでもよい（例えば、ベース半導体基板３２は、シリコン・オン・インシュレータ（ＳｏＩ）基板であってもよい）。

本願明細書において相互接続構造３８と称される、ビルド・アップ構造または前部層システムは、ベース基板３２の上面上に形成される。相互接続構造３８は、ベース基板３２の上面３４から相互接続構造３８を通って延在する導電性垂直接続部（すなわち、導電性ビア）と共に、誘電材料層と交互に配置されたパターニングされた導電性材料層を含み得る。ベース基板３２の上面３４と下面３６との間の電気的接続は、導電性基板貫通ビア（ＴＳＶｓ：ｔｈｒｏｕｇｈ ｓｕｂｓｔｒａｔｅ ｖｉａｓ）を使用して行われ得る。例示される構成において、半導体デバイス３０は、複数のソース・ビア４０を含む。ソース・ビア４０は、半導体デバイス３０の上に横たわる相互接続構造３８内へ延在しないことがあり、または相互接続構造３８を完全に貫通して延在しないことがあり、したがって、図２の上面図において見えないので、ソース・ビア４０は、図２では点線の楕円形として、および図３では点線の列として表される。

半導体デバイス３０は、隣接するドレイン領域とソース領域との間に位置する細長いチャネル領域５０と共に、ベース基板３２内に複数の交互に配置された、細長い、ドープされたドレイン半導体領域およびソース半導体領域を含む能動エリア（例えば、トランジスタ）を含む。ゲート構造は、ドープされたドレイン領域とソース領域との間のベース基板３２の上面３４の上方のチャネル領域上に形成される。複数の平行な細長いトランジスタ接点４２は、導電性ゲート・マニホールド５３と導電性ドレイン・マニホールド４７との間に全体的に延在し、これらは、次に、半導体デバイス３０のそれぞれのゲート・ボンド・パッド４４およびドレイン・ボンド・パッド４６に対して電気的に結合される。この例において、ゲート・ボンド・パッド４４およびドレイン・ボンド・パッド４６は、相互接続構造３８の上部外側部分もしくは上面４８（図３を参照）に、または上部外側部分もしくは上面４８上に配置される。これらのゲート・ボンド・パッド４４およびドレイン・ボンド・パッド４６は、ゲート・マニホールド５３およびドレイン・マニホールド４７を通じて接点４２に対して適切に電気的に接続され、これらは、相互接続構造３８のパターニングされた導電性材料（図示せず）において形成される。また、上述したように、半導体デバイス３０は、ゲート構造の下にあるベース基板３２に複数のチャネル領域５０を含み、チャネル領域５０は、隣接するドレイン領域およびソース領域と、接点４２の近隣のものとの間の空間に、ドープされたまたはドープされていない半導体材料を特に含む。半導体デバイス３０において、接点４２は、複数の細長いゲート接点５２と、複数の細長いドレイン接点５４と、複数の細長いソース接点５６とを含む。

細長い導電性ゲート接点５２は、チャネル領域５０の上に横たわるゲート構造に対して電気的に結合される。ゲート接点５２は、１つまたは複数のゲート・ボンド・パッド４４に対して電気的に結合される導電性ゲート・マニホールド５３から、１つまたは複数のドレイン・ボンド・パッド４６に対して電気的に結合される導電性ドレイン・マニホールド４７の方へ延在する（ただし、マニホールド４７までは延在しない）。細長い導電性ドレイン接点５４は、１つまたは複数のドレイン・ボンド・パッド４６に対して電気的に結合されるドレイン・マニホールド４７から、１つまたは複数のゲート・ボンド・パッド４４に対して電気的に結合されるゲート・マニホールド５３の方へ延在する（ただし、ゲート・マニホールド５３までは延在しない）。ゲート接点５２は、チャネル領域５０の上に横たわってもよく、ゲート・マニホールド５３は、複数の細長いゲート接点５２の全てを電気的に相互接続する。他の構成においては、複数のゲート・マニホールドが実装されてもよく、ただし、各ゲート・マニホールドは、ゲート接点のサブセットを１つまたは複数のゲート・ボンド・パッド４４に対して電気的に接続する。細長いドレイン接点５４は、チャネル領域５０の側面に沿ったドープされたドレイン半導体領域上に全体的に延在し、ドレイン・マニホールド４７は、細長いドレイン接点５４の全てをドレイン・ボンド・パッド４６に対して電気的に相互接続する。細長いソース接点５６の各々は、ドープされたソース半導体領域と、ソース・ビア４０のうちの１つまたは複数との間に電気的に結合され、ソース・ビア４０は、ゲート接点５２に隣接して配置される。ソース・ビア４０の各々は、ベース基板３２を通って延在して、それぞれのソース・ビア４０に対して結合されるソース接点５６のうちの１つまたは複数と、半導体デバイス３０の下面３６との間に（例えば、および、接地基準としての役割を果たす半導体デバイス３０の下面３６上の導電層５８に対して、図３を参照）導電性パスを提供する。したがって、（ゲート・ボンド・パッド４４、ゲート・マニホールド５３、およびゲート接点５２を通じた）ゲート構造への、ならびに（ドレイン・ボンド・パッド４６、ドレイン・マニホールド４７、およびドレイン接点５４を通じた）ドレイン領域への電気的接続は、デバイス３０の上面４８において（すなわち、ゲート・ボンド・パッド４４およびドレイン・ボンド・パッド４６を通じて）行われ、（導電層５８、ソース・ビア４０、およびソース接点５６を通じた）ソース領域への電気的接続は、デバイス３０の下面３６において（すなわち、導電層５８を通じて）行われる。

本願明細書において使用される場合、「ソース・ドレイン間ピッチ」は、ソース接点５６およびドレイン接点５４のうちの近隣のものの中心間の（図２において水平方向における）距離を指す。本願明細書において使用される場合、トランジスタ「フィンガー」は、（例えば、ボックス５７によって囲まれるように）隣接するソース領域、チャネル領域、およびドレイン領域の組み合わせを、それらの関連付けられたソース接点、ゲート接点、およびドレイン接点と共に含む。図２において、半導体デバイス３０は、複数のトランジスタ・フィンガーを含む。また、トランジスタ「フィンガー」は、ダイ上のソース接点およびドレイン接点の近隣ペアをグループ化したものであると考慮されることも可能であり、したがって、「ソース・ドレイン間ピッチ」も、所与のトランジスタ・フィンガーのソース接点およびドレイン接点のペアの中心間の（水平方向における）距離を指すことができる。

図３を特に参照すると、所与のシステム内に設置される場合、導電層５８は、導電性接地特徴部（例えば、モジュール基板６６の接地された導電性トレース、ビア、または埋め込まれたコイン６８）に対して結合され、ワイヤボンド６０は、前部ボンド・パッド（例えば、ゲート・ボンド・パッド４４およびドレイン・ボンド・パッド４６）と、二次構造（例えば、モジュール基板６６）の対応する電気ルーティング特徴部６２、６４との間に形成されて、システム内の半導体デバイス３０の電気相互接続を完成させ得る。ワイヤボンド６０は、ダイ３０に対して電気接続を提供するために使用されるので、非フリップ・チップ・ダイ３０は、代わりに「ワイヤボンド・ダイ」と称されてもよい。

高効率電力増幅器（ＰＡ：ｐｏｗｅｒ ａｍｐｌｉｆｉｅｒ）設計は、無線通信システムのますます不可欠な部分になってきている。実際に、セルラー基地局マーケットは、シリコン（Ｓｉ）から、第５世代（５Ｇ）通信に適すると期待される窒化ガリウム（ＧａＮ）ベースの無線周波数（ＲＦ）製品へと、ゆっくり移行しつつある。ドハティＰＡ回路または他のマルチ・パスＰＡ回路を採用する多くの実装において、商用無線インフラストラクチャ・システムに含まれる電力トランジスタ製品は、面積／体積／重さに敏感なだけでなく、ますますコストに敏感になってきているので、物理的なダイ面積は、重要な関心事項である。ＧａＮ技術を用いると、１平方ミリメートル当たりの技術が、シリコンまたは他のＩＩＩ－Ｖベースの半導体の技術よりも著しく高価であるので、これは特に重要である。ＧａＮは、原基板上に製造されないので、格子不整合は、直径およそ１５．２４センチメートル（６インチ）を超えるウェーハサイズを成長させることを防止する。したがって、各ＧａＮウェーハは、Ｓｉウェーハ技術を使用して典型的に達成可能であるよりも少ない電力トランジスタ・ダイを生み出す傾向がある。

残念ながら、ワイヤ・ボンディング・プロセスは時間がかかる、そのため、高価な組立プロセスとなることがある。さらに、半導体デバイス３０へ／から電力を転送するためのワイヤボンド６０を含むトランジスタ全体のサイズは、ＰＡ回路サイズにとって重要である。つまり、ワイヤ・ボンディングされた半導体ダイは、ワイヤボンド６０の存在に起因して、余分な空間を消費する。さらに、ワイヤ・ボンド相互接続（例えば、ワイヤボンド６０）に起因する損失および結合／放射は、ＰＡ、特に、複数の半導体デバイスを含むＰＡのＲＦ性能上の不利益をもたらすことがある。またさらに、ワイヤ・ボンディングされた半導体ダイは、典型的には、後部の金属化されたソース端子（例えば、導電層５８）へ、相互接続構造３８から遠ざかる方向において、ベース基板を通る基板貫通ビア（ＴＳＶ）（例えば、ソース・ビア４０）の存在を必要とする。いくつかの半導体デバイス内にＴＳＶを含むことは、さらなる限定に関連付けられる。ＴＳＶ形成は、かなりのコストおよび期間を製作プロセスに対して追加する。また、ＴＳＶ形成は、電力トランジスタ・ダイのダイ亀裂または他の構造的な妥協の可能性を高める可能性があり、これは歩留まりを潜在的に減少させ、ダイあたりの平均製造コストを増加させることがある。

本願明細書において考察される実施形態は、ワイヤ・ボンディングされた半導体デバイスと比べてＲＦ性能上の不利益をほとんどまたは全く有さずに、ワイヤボンドおよびソースＴＳＶの使用を回避し、ワイヤボンドの欠如に起因して面積消費の低減を可能にし、よりロバストな機械的構造を生み出すフリップ・チップ・トランジスタ・トポロジーを必然的に伴う。また、コスト削減は、ＴＳＶ形成に関連付けられるプロセス工程を除去することによって実現され得、一方で、製造歩留まりは、ＩＣ製作期間中のダイ亀裂の低減された可能性に起因して改善され得る。

図４は、一実施形態による、フリップ・チップ・トポロジーを有する半導体デバイス７０の簡略化された断面側面図を示す。半導体デバイス７０は、例えば、いくつかの実施形態において、電力増幅器（図８～図１５に関連して考察される）において実装され得る無線周波数（ＲＦ）電力トランジスタ・ダイであってもよい。半導体デバイス７０は、前部７４と対向する後部７６とを有するベース半導体基板７２（本願明細書においてダイ本体またはベース基板とも称される）を含む。ベース基板７２は、シリコン、ＧａＮ、ＳｉＧｅ、または、これらの組み合わせを含むが、これらに限定されない半導体材料から形成され得る。いくつかの場合において、半導体材料は、絶縁材料上に形成されてもよく、または絶縁材料を含んでもよい（例えば、ベース半導体基板７２は、シリコン・オン・インシュレータ（ＳｏＩ）基板であってもよい）。一実施形態によれば、ベース基板７２（および、したがって半導体デバイス７０）は、ＴＳＶ（例えば、ソース・ビア４０、図３）を含まない。

ベース基板７２の前部７４および後部７６は、半導体デバイス７０の垂直軸に沿って離間され、垂直軸は、前部７４に対して実質的に直交して延在し、図４の右上角部に現れている座標凡例７８のＺ軸に対応する。相互接続構造８０は、「ビルド・アップ構造」または「前部層システム」と代わりに称され、導電性垂直接続部８３（例えば、金属プラグまたはビア）と共に、誘電材料層と交互に配置されたパターニングされた導電性材料層８１（例えば、メタル層）の複数の層を含有し、前部７４上のビルド・アップによってベース基板７２と一体的に形成される。パターニングされた導電性材料８１および垂直接続部８３は、例示の明確さのために、右斜め上向きのハッチングによって表される。相互接続構造８０は、１より大きい、パターニングされた導電性材料８１の任意の実数の層を含むことができ、垂直軸（ここでも、前部７４に対して直交して延在し、座標凡例７８のＺ軸に平行な軸として本願明細書において定義される）に沿って異なるレベルまたは高さで形成される３～５層のパターニングされた導電性材料を一般に含有し得る。

相対的な配置の用語、例えば、「の上方に」および「の下方に」などは、相互接続構造８０内に形成される様々な特徴を説明するために下記で利用される。そのような用語は、例えば、第２の特徴部が第１の特徴部よりベース基板前部７４の近くに位置する場合に、第１の特徴部または要素が、第２の特徴部または要素「の上方の」レベルに位置するものとして説明され得るように、ベース基板７２の前部７４への相対的な近接性に関して定義される。同様に、「の上に」および「の上に横たわる」という用語は、垂直軸に沿って見たときに、垂直に重複する関係を共有する２つの特徴部または要素間の相対的な配置を説明するために、本文書の全体にわたって利用される。したがって、一例として、相互接続構造８０は、自由空間における半導体デバイス７０の特定の向きにかかわらず、ベース基板７２の前部７４の上に、またはベース基板７２の前部７４の上に横たわって形成されるものとして説明される。

先に示されたように、相互接続構造８０に含まれるパターニングされた導電性材料層の数は、実施形態によって変わるであろう。例示される実施形態において、および非限定的な例として、相互接続構造８０は、５つのパターニングされた導電性材料層を含有するものとして概略的に描かれる。一般的な命名法によって、これらのパターニングされた導電性材料層は、「Ｍ１」から「Ｍ５」のパターニングされた導電性材料層と称され得、記述子「Ｍ１」は、パターニングされた導電性材料８１の最初に形成される層を指し、記述子「Ｍ２」は、Ｍ１のパターニングされた導電性材料８１の後に形成される、パターニングされた導電性材料８１の次の層を指し、記述子「Ｍ３」は、Ｍ２のパターニングされた導電性材料８１の後に形成される、パターニングされた導電性材料８１の層を指すなどである。さらに、前述の説明に合わせて、Ｍ１のパターニングされた導電性材料８１は、本願明細書において、パターニングされた導電性材料８１の「最も内側の」または「内側の」層として称され得、一方で、Ｍ５のパターニングされた導電性材料８１は、パターニングされた導電性材料８１の「最も外側の」または「外側の」層として称され得る。パターニングされた導電性材料８１および垂直接続部８３の層は、誘電材料の層によって囲まれ、これは、図４において参照符号「８２」によって一般に識別される、相互接続構造８０の誘電体を集合的に形成する。誘電体８２は、少なくとも１つの外部端子誘電体層８４も含んでもよく、外部端子誘電体層８４は、半田マスクとして、または不動態化層としての役割を果たす。

前部Ｉ／Ｏインターフェース８６は、相互接続構造８０の外部端子面（半導体デバイス７０の「前部」と一般に称される）に沿ってさらに提供され、複数の接点パッド８８を含み、複数の接点パッド８８は、下記でさらに考察されているように、半導体デバイス７０に一体化されるトランジスタＩＣの異なる端子に対して電気的接続を提供する。半導体デバイス７０は、下記でより詳細に考察されるように、二次構造に対するフリップ・チップ・ボンディングのために構成される接点パッド８８上に形成される導電性接続要素９０（例えば、ピラー、半田ボール、または他のそのような接点拡張部）を付加的に含んでもよい。本願明細書において使用される場合、「接点パッド」という用語は、半導体ダイの表面において露出され、外部回路構成が接続され得る導電性特徴部を意味する。実質的に、「接点」は、トランジスタのゲート、ドレイン、またはソースと接点パッドとの間に電気的に接続される、低抵抗率の導電性特徴部（または一連の低抵抗率の電気的に接続された特徴部）である。

図４に関連して図５を一時的に参照すると、図５は、半導体デバイス７０内に実装され得る、本願明細書においてトランジスタ９２と称される、トランジスタ集積回路（ＩＣ）の簡略化された平面図を示す。トランジスタ９２は、ベース基板７２に形成される能動エリア９４を有し、ベース基板７２においては、外周によって能動エリア９４の境界が示されている。図５において、能動エリア９４の外周は、点線のボックスによって全体的に輪郭を描かれている。図５のさらなる考察は、図４の説明に続いて下記に提供されるであろう。

図４の参照に戻ると、トランジスタ９２の能動エリア９４（図５）は、トランジスタ９２の個別チャネルを構成する、ダイ本体７２内の複数の能動領域９６を含み、能動領域９６は、ダイ本体７２内でも非能動領域１００によって離間されている。図４の例示される例において、能動領域９６は、点線のボックスによって輪郭を描かれており、非能動領域１００は、隣接する能動領域９６間の空間を構成する。

この例において、相互接続構造８０の導電性材料８１の最も内側の（Ｍ１）層は、様々な導電性（例えば、金属）特徴部を形成するようにパターニングされ、様々な導電性特徴部は、半導体デバイス７０に形成されるトランジスタ９２の各能動領域９６に含まれる、能動的な第１のサブ領域１０２、第２のサブ領域１０４、および第３のサブ領域１０６に対して接点を提供する。トランジスタ９２がＦＥＴである場合、能動的なトランジスタ・サブ領域は、一般に、ベース基板７２の前部７４に隣接する位置において、ベース基板７２に形成される、または、おそらく、使用されるインプラントの性質および所望のトランジスタ・トポロジーに依存して、いくらかの量だけ前部７４の下方に埋められる、ドープされたソース・サブ領域１０６およびドープされたドレイン・サブ領域１０４を含むであろう。本願明細書において現れるような、「能動領域９６」という用語は、隣接するソース・サブ領域１０６とドレイン・サブ領域１０４との間に位置する半導体材料の第１のサブ領域１０２も包含し、能動領域９６においては、トランジスタ９２が導通し始めるときに、トランジスタ・チャネルが形成される。そのため、第１のサブ領域１０２は、本願明細書においてチャネル・サブ領域１０２と称されることもあり、第２のサブ領域１０４は、本願明細書においてドレイン・サブ領域１０４と称されることもあり、第３のサブ領域１０６は、本願明細書においてソース・サブ領域１０６と称されることもある。したがって、トランジスタ９２の能動領域９６は、トランジスタ９２の能動エリア９４（図５）内にチャネル・サブ領域１０２、ドレイン・サブ領域１０４、およびソース・サブ領域１０６を含み、非能動領域１００は、チャネル・サブ領域１０２、ドレイン・サブ領域１０４、およびソース・サブ領域１０６を含まない（例えば、「欠く」または「持っていない」）。

代替的な実装において、１つまたは複数のバイポーラ・トランジスタが半導体デバイスに一体化される場合、能動的なトランジスタ領域は、エミッタ領域とコレクタ領域とを含み得る。一般に、トランジスタ集積回路９２または「トランジスタ９２」が半導体デバイス７０内に形成されるということが述べられ得る。「トランジスタＩＣ」という用語は、いくつかの構成において、２つ以上のトランジスタ９２が半導体デバイス７０に一体化され得ること、および／または、付加的な回路要素（例えば、インピーダンス・マッチング、高調波終端、もしくはバイアス回路構成）が半導体デバイス７０内に形成され得ることを示すために利用される。

下記の説明において、単一のＦＥＴ（例えば、トランジスタ９２）を含有するトランジスタＩＣは、解説の目的のために考察される。しかしながら、さらなる実施形態において、他のタイプのトランジスタ（例えば、バイポーラトランジスタ）が、半導体デバイス７０に一体化されてもよく、および／または、より複雑なトランジスタＩＣ、例えば、ＲＦ電力トランジスタ・ダイなどの単一の半導体デバイス上に形成される複数のトランジスタを含有する多段トランジスタＩＣなどが提供されてもよい。さらに、実施形態は、様々な異なるダイ技術、トランジスタ・タイプ、およびトランジスタ・トポロジーを用いて実装されてもよい。例えば、半導体デバイス７０によって搭載される１つまたは複数のトランジスタが、ＦＥＴの形式をとる場合、ＦＥＴは、下記のダイ技術、すなわち、シリコンベースのＦＥＴ（例えば、横方向に拡散された金属酸化物半導体ＦＥＴもしくはＬＤＭＯＳ ＦＥＴ、ＳｉＧｅ ＦＥＴなど）またはＩＩＩ－Ｖ ＦＥＴ（例えば、ＧａＮ ＦＥＴ、ＧａＡｓ ＦＥＴ、リン化ガリウム（ＧａＰ）ＦＥＴ、リン化インジウム（ＩｎＰ）ＦＥＴ、アンチモン化インジウム（ＩｎＳｂ）ＦＥＴ、もしくは別のタイプのＩＩＩ－Ｖトランジスタ）のうちのいずれかを利用して実装されることが可能である。

導電性ルーティング特徴部またはワイヤリング特徴部は、相互接続構造８０内に形成されて、外部に露出される接点パッド８８から、Ｍ１のパターニングされた金属層に含まれる対応するパターニングされた特徴部、およびトランジスタ９２のチャネル・サブ領域１０２、ドレイン・サブ領域１０４、ソース・サブ領域１０６へ、電気的な相互接続を提供する。導電性材料８１および垂直接続部８３から形成される、これらのパターニングされた特徴部は、図４の概略図において非常に簡略化された形式で示されており、半導体デバイス７０に含まれるトランジスタ（または複数のトランジスタ）のレイアウトに最適となるように、必要に応じて、幾何学的な複雑さを変えることができる。相互接続構造８０が、パターニングされた導電性材料８１の３つ以上の層を含有する場合、比較的複雑なワイヤリング・スキームまたはアーキテクチャが採用されることが可能である。そのようなアーキテクチャは、一般に知られており、したがって、説明においては深く考察されないことになる。しかしながら、説明のこの時点では、接点パッド８８に含まれる各タイプの接点パッド（例えば、ゲート接点パッド、ドレイン接点パッド、およびソース接点パッド）は、相互接続構造８０を通って延在する接点または電極構造を通じて、トランジスタ９２の対応する能動チャネル・サブ領域１０２、ドレイン・サブ領域１０４、ソース・サブ領域１０６に対して電気的に結合され得ることが、一般に留意され得る。

具体的には、およびＦＥＴの例を再び参照すると、接点パッド８８に含まれる第１のタイプの入出力（Ｉ／Ｏ）接点パッド（例えば、ゲート接点パッド１１４、図５）は、相互接続構造８０を通って延在する、ゲート電極構造１０８と本願明細書において称される第１の接点を通じて、Ｍ１のパターニングされた金属層内に、またはＭ１のパターニングされた金属層の下に含まれる、対応する金属特徴部（例えば、トランジスタ９２のチャネル・サブ領域１０２の上に横たわる「ゲート端子」）に対して電気的に結合され得る。接点パッド８８に含まれる第２のタイプのＩ／Ｏ接点パッド（例えば、ドレイン接点パッド１１６、図５）は、相互接続構造８０を通って延在する、ドレイン電極構造１１０と本願明細書において称される第２の接点を通じて、Ｍ１のパターニングされた金属層に含まれる金属特徴部（例えば、トランジスタ９２のドープされたドレイン・サブ領域１０４に対してオーム接触を提供する「ドレイン端子」）に対して電気的に結合され得る。最後に、接点パッド８８に含まれる第３のタイプの接地接点パッド（例えば、ソース接点パッド１２８、図５）は、相互接続構造８０を通って延在する、ソース電極構造１１２と本願明細書において称される第３の接点を通じて、Ｍ１のパターニングされた金属層に含まれる対応する金属特徴部（例えば、トランジスタのドープされたソース・サブ領域１０６に対して接点を提供する「ソース端子」または「ソース金属」）に対して電気的に結合され得る。

上述した手法において、半導体デバイス７０が、電力増幅器などの、より大きいデバイスまたはモジュールに一体化される場合、前部Ｉ／Ｏインターフェース８６は、トランジスタ９２に対する電気的接続を可能にするために、相互接続構造８０の外側領域に（すなわち、図４の向きにおける上面に）形成される。一定の場合において、トランジスタ９２の動作に関連付けられた他の電気的接続を支持するために、付加的な例示されていない接点パッド、例えば、１つまたは複数のＦＥＴのゲート・バイアスおよび／またはドレイン・バイアスのために電気的接続を提供する接点パッドなどが、前部Ｉ／Ｏインターフェース８６内に含まれてもよい。いくつかの利点は、そのようなトランジスタ・トポロジーおよび一体化されたワイヤリング・スキームが理由で達成され、これらは共同で、前部Ｉ／Ｏインターフェース８６を通じて全てのトランジスタ端子に対して排他的な接続を提供する。特有の前部ワイヤリング構造またはトポロジーは、特有の補完的なトランジスタ・レイアウトと組み合わされて、少なくとも１つの信号入力または制御接点および接点パッド（例えば、ＦＥＴの場合には、１つまたは複数のゲート接点パッド）、少なくとも１つの信号出力または電流供給接点および接点パッド（例えば、ＦＥＴがＮチャネル・デバイスであるか、またはＰチャネル・デバイスであるかに依存して、ＦＥＴの場合には、ドレイン接点パッドまたはソース接点パッドのいずれか）、ならびに、少なくとも１つの接地または電流還流接点および接点パッド（例えば、ここでも、ＦＥＴがＮチャネル・デバイスであるか、またはＰチャネル・デバイスであるかに依存して、ＦＥＴの場合には、ドレイン接点パッドまたはソース接点パッドのいずれか）を含む、そのような前部Ｉ／Ｏインターフェース８６の提供を可能にする。信号入力接点パッドおよび信号出力接点パッドは、「入出力接点パッド」または「Ｉ／Ｏ接点パッド」と総称的に称されることがある。

半導体デバイス７０が、バルクＳｉウェーハなどのバルク半導体ウェーハの個片化された片を利用して作られる場合、半導体デバイス７０のダイ本体７２は全体的に、単一の半導体材料から構成され得る。例えば、この場合において、ダイ本体７２は、１ｃｍ当たり約５２０Ωを越え、おそらくは、１ｃｍ当たり１メガΩに近いか、または１メガΩを越える電気抵抗率を有する高抵抗率Ｓｉ材料から構成されてもよい。他の実例において、半導体デバイス７０は、比較的高いトランジスタ電力密度を可能にするタイプの層状ダイ技術を利用して製作されてもよい。そのような電力密度が高いダイ技術の例は、ＧａＮ材料（つまり、重量で、その主要な構成要素としてＧａＮを含有する半導体材料）の１つまたは複数の層が、炭化ケイ素（ＳｉＣ）などの別の材料の１つまたは複数の基板層上に形成される層状ＧａＮ構造である。半導体デバイス７０のダイ本体７２を作るのに適した層状ダイ技術の他の例は、ＧａＡｓ構造を含み、ＧａＡｓ構造は、比較的高い電力密度を有するトランジスタＩＣ（例えば、トランジスタ９２）の形成を同様に支持する。ダイ本体７２が、高抵抗率Ｓｉ（または他のバルク半導体）材料で構成される場合と同様に、そのような層状ダイ技術も、典型的には、層状ダイ構造の厚さを通じて、つまり、ダイ本体７２の場合には、中心線または座標凡例７８のＺ軸に平行な垂直軸に沿って、１ｃｍ当たり５２０Ωを越える比較的高い電気抵抗を有する。

高電気抵抗ダイ構造を利用して製作され、バックメタル構造（例えば、ＦＥＴの場合において、ソース端子に対して電気的に接続されるバックメタル構造５３、図３）を通じて電気接地（電流還流）パスを提供する、従来のＲＦ電力トランジスタ・ダイ設計において、ＴＳＶ（例えば、ＴＳＶ４０、図３）は、典型的には、トランジスタの対応するドープされた（例えば、ソース）領域とバックメタル構造との間に電気的接続を提供するために利用される。先に考察されたように、ＴＳＶ形成は、ダイ制作プロセスに対して複雑さおよびコストを追加する傾向があり、いくつかの実例においては、プロセス・パラメータ（例えば、熱暴露）および他の要因に依存して、一定の（例えば、より薄い）ダイ構造の場合における亀裂形成または他の構造的な妥協の可能性の増加に起因して、製造歩留まりを減少させることがある。相互接続構造８０内の特有のトランジスタ・レイアウトおよび一体化されたワイヤリング戦略を活用することによって、半導体デバイス７０のフリップ・チップ・トポロジーは、ＴＳＶ無しの構造を有するように（または、おそらく、低減された数のＴＳＶを含有するように）製作されて、製造効率を改善し、製造コストを低下させ、歩留まりを上昇させ、一方で、下記で考察される他の性能上の利点を提供することができる。

図４～図５を集合的に参照すると、前述したように、図５は、半導体デバイス７０に実装され得るトランジスタ９２の簡略化された平面図を示す。トランジスタ９２は、ダイ本体７２と、上に横たわる相互接続構造８０とを含む。この例示において、相互接続構造８０の誘電体８２は、相互接続構造８０内の様々な特徴部をより良く視覚化するように、図示されていない。

上記で考察されたように、トランジスタ９２の能動エリア９４は、能動領域９６と、非能動領域１００とを含む。一般に参照される接点パッド８８（図４に図示される）のゲート接点パッド１１４およびドレイン接点パッド１１６（図５において「Ｇ」および「Ｄ」と表される）は、半導体デバイス７０の相互接続構造８０の外側部分に形成される前部Ｉ／Ｏインターフェース８６内に含有される。いくつかの実施形態において、複数のゲート接点パッド１１４は、能動エリア９４の幅に延在する１つもしくは複数の細長い接点パッドと置換されてもよく、および／または、複数のドレイン接点パッド１１６は、能動エリア９４の幅に延在する１つもしくは複数の細長い接点パッドと置換されてもよい。複数の平行な細長いトランジスタ接点（ランナーとも称される）は、それぞれのゲート接点パッド１１４とドレイン接点パッド１１６との間に延在する。いくつかの実施形態において、ゲート接点パッド１１４は、細長いゲート・マニホールド１１８を通じて電気的に相互接続されてもよく、ドレイン接点パッド１１６は、細長いドレイン・マニホールド１２０を通じて電気的に相互接続されてもよい。半導体デバイス７０において、細長いトランジスタ接点は、第１の接点１０８、第２の接点１１０、および第３の接点１１２を含み、これらは、トランジスタ９２がＦＥＴである場合、ゲート電極構造１０８、ドレイン電極構造１１０、およびソース電極構造１１２と本願明細書において代替的に称される。そのため、ゲート接点パッド１１４およびドレイン接点パッド１１６は、相互接続構造８０内のそれぞれのゲート電極構造１０８およびドレイン電極構造１１０に対して適切に電気的に接続される。

細長いゲート電極構造１０８（例えば、ランナー）は、１つまたは複数のゲート接点パッド１１４（およびゲート・マニホールド１１８）から、相互接続構造８０を通って、１つまたは複数のドレイン接点パッド１１６（またはドレイン・マニホールド１２０）の方へ延在し（ただし、１つまたは複数のドレイン接点パッド１１６までは延在しない）、細長いドレイン電極構造１１０（例えば、ランナー）は、１つまたは複数のドレイン接点パッド１１６（およびドレイン・マニホールド１２０）から、１つまたは複数のゲート接点パッド１１４（またはゲート・マニホールド１１８）の方へ延在する（ただし、１つまたは複数のゲート接点パッド１１４までは延在しない）。ゲート電極構造１０８に対して結合されるゲート構造は、トランジスタ９２の（例えば、能動領域９６内の）チャネル領域の上に横たわり得、ゲート電極構造１０８は、ゲート接点パッド１１４の下にあるか、またはゲート接点パッド１１４に隣接するゲート・マニホールド構造１１８によって電気的に相互接続され得る。さらに、ゲート電極構造１０８は、トランジスタ９２の能動領域９６内のチャネル・サブ領域１０２（特に図４を参照）に対して電気的に接続される。ドレイン電極構造１１０は、一般に、トランジスタ９２のチャネル領域の側面に沿って延在し得、ドレイン電極構造１１０は、ドレイン接点パッド１１６の下にあるか、ドレイン接点パッド１１６に隣接するドレイン・マニホールド構造１２０によって電気的に相互接続され得る。さらに、ドレイン電極構造１１０は、トランジスタ９２の能動領域９６内のドレイン・サブ領域１０４（特に図４を参照）に対して電気的に接続される。

いくつかの実施形態において、ゲート接点パッド１１４およびドレイン接点パッド１１６は、トランジスタ９２の能動エリア９４の外周の外部の位置に配置される。より具体的には、ゲート電極構造１０８およびドレイン電極構造１１０は、半導体デバイス７０の第１の軸に沿って互いに実質的に平行に延在し、第１の軸は、前部７４に実質的に平行に延在し、図５の右上角部に現れている座標凡例１２２のＹ軸に対応する。ゲート接点パッド１１４は、能動エリア９４の第１の側面１２４に隣接して（またはデバイス７０の能動エリア９２と第１の側面１２５との間に）位置し、ドレイン接点パッド１１６は、能動エリア９２の第２の側面１２６に隣接して（またはデバイス７０の能動エリア９２と第２の対向する側面１２７との間に）位置し、ただし、第１の側面１２４および第２の側面１２６は、互いに対向し、第１の側面１２４および第２の側面１２６は、半導体デバイス７０の第２の軸に沿って向き付けられ、第２の軸は、前部７４に実質的に平行に延在し、第１の軸に対して垂直であり、第２の軸は、座標凡例１２２のＸ軸に対応する。同様に、デバイス７０の第１の側面１２５および第２の側面１２７は、互いに対向し、第１の側面１２５および第２の側面１２７も、半導体デバイス７０の第２の軸に沿って向き付けられ、第２の軸は、前部７４に実質的に平行に延在し、第１の軸に対して垂直であり、第２の軸は、座標凡例１２２のＸ軸に対応する。

相互接続構造８０内の細長いソース電極構造１１２は、トランジスタ９２のトランジスタ・エリア９４内の非能動領域１００の上に横たわる。一般に参照される接点パッド８８のソース接点パッド１２８（図５において「Ｓ」によって例示される）は、ソース電極構造１１２に対して電気的に接続され、先に考察されたように、ソース電極構造１１２は、ソース・サブ領域１０６に対して電気的に結合される。ゲート接点パッド１１４およびドレイン接点パッド１１６のように、ソース接点パッド１２８も、半導体デバイス７０の相互接続構造８０の外側部分に形成される前部Ｉ／Ｏインターフェース８６内に含有される。しかしながら、ソース接点パッド１２８は、トランジスタ９２の能動エリア９４上に横たわる、より具体的には、トランジスタ９２の能動エリア９４の非能動領域１００の上に横たわる、位置に配置される。したがって、ソース接点パッド１２８は、隣接する能動領域９６のゲート電極構造１０８間に配置され、ゲート接点パッド１１４とドレイン接点パッド１１６との間にさらに配置される。ソース接点パッド１２８の位置、およびソース接点パッド１２８上の導電接続要素９０（例えば、ピラー、半田バンプなど）の存在は、接地への低インピーダンス・パスを提供することができる。さらに、ゲート接点パッド１１４およびドレイン接点パッド１１６に対するソース接点パッド１２８の構成は、ゲート接点パッド１１４とドレイン接点パッド１１６との間に効果的な絶縁を提供することができる。一実施形態によれば、半導体デバイス７０のトランジスタ９２は、デバイス７０のソース領域１０６と後部７６との間に接続を提供するためにダイ本体７２を通って延在する従来の基板貫通ビア（ＴＳＶ）を欠く。代わりに、相互接続構造８０内のソース電極構造１１２の適切に構成されたルーティング特徴部は、ソース・サブ領域１０６を前部Ｉ／Ｏインターフェース８６においてソース接点パッド１２８に対して電気的に相互接続する。したがって、（ゲート・ボンド・パッド１１４、ゲート・マニホールド１１８、およびゲート電極構造１０８を通じた）ゲート構造に対する電気的接続、（ドレイン・ボンド・パッド１１６、ドレイン・マニホールド１２０、およびドレイン電極構造１１０を通じた）ドレイン領域に対する電気的接続、ならびに、（ソース・ボンド・パッド１２８およびソース電極構造１１２を通じた）ソース領域に対する電気的接続は、デバイス７０の上面４８において（すなわち、ゲート・ボンド・パッド１１４、ドレイン・ボンド・パッド１１６、ソース・ボンド・パッド１２８を通じて）行われる。

図６は、能動エリア９４の中心の近くの点線のボックスによって、図５において輪郭を描かれたトランジスタ９２の拡大部分の平面図を示す。この拡大図においては、ドレイン電極構造１１０（例えば、ランナー）の一部、ゲート電極構造１０８（例えば、ランナー）の一部、およびソース電極１１２の一部が、トランジスタ９２のタップ位置１３０において見える。トランジスタ９２は、導電性材料、典型的には金属から形成される複数のタップ相互接続部１３２（１つが図示されている）を含み得る。タップ相互接続部１３２は、ゲート電極構造１０８とゲート・タップ１３４との間で、ダイ本体７２内に形成されるチャネル・サブ領域１０２（図４）に対して電気的に接続される。したがって、タップ相互接続部１３２は、チャネル・サブ領域１０２への入力の一部を形成し、タップ位置１３０は、タップ相互接続部１３２がドレイン電極構造１１０（典型的には、ドレイン・サブ領域１０４からの出力の一部を形成するピラー、図４を参照）に接近する場所である。

出力メタライゼーション（例えば、ドレイン電極構造１１０）に対して課される望ましくないフィードバック容量の電位は、入力メタライゼーション（例えば、タップ相互接続部１３２）において最も大きい。つまり、ゲート電極構造１０８からタップされる入力信号は、ドレイン電極構造１１０からの出力信号に対して寄生フィードバック容量を追加することができる。したがって、トランジスタ９２は、相互接続構造８０内に形成され、タップ位置１３０においてゲート電極構造１０８のタップ相互接続部１３２とドレイン電極構造１１０との間に介在されるシールド構造１３６（１つが図示されている）を含み得る。そのようなシールド構造１３６は、ゲート電極構造１０８およびドレイン電極構造１１０から電気的に絶縁されるが、タップ相互接続部１３２とドレイン電極構造１１０のピラーとの間の電界を大きく遮断するように構成される。シールド構造１３６のシールドトレース１３８（１つが図示されている）は、ゲート電極構造１０８に対して戦略的に長手方向にアラインされ得る。相互接続構造８０内のシールドトレース１３８は、パターニングされた導電性材料８１（図３）および垂直接続部８３（図３）を用いて適切に構成されて、接地へのパスを提供するようにシールド構造１３６をソース電極構造１１２と電気的に相互接続し得る。シールドトレース１３８とソース電極構造１１２との間のこの電気的な相互接続は、例示の単純さのために、点線によって表される。

図６の拡大図は、ソース接点パッド１２８を下にあるソース電極構造１１２に対して結合する、ソース接点パッド１２８のうちの１つおよび垂直接続部８３を付加的に示す。多数の垂直接続部８３が、ソース接点パッド１２８の下に示されているが、垂直接続部８３は、代替的な実施形態において異なって配置されてもよい。例えば、垂直接続部８３の行は、ソース接点パッド１２８に隣接し、ソース接点パッド１２８に電気的に相互接続される相互接続構造８０内に形成されてもよい。

図７は、半導体デバイス７０が組み込まれ得る、より大きい電子アセンブリ（部分的に図示される）の図４～図６の半導体デバイス７０の部分等角図を示す。ゲート接点パッド、ドレイン接点パッド、およびソース接点パッド（例えば、パッド１１４、１１６、１２８、図５）の全てが、デバイス７０の同じ表面において露出される、そのフリップ・チップ・トポロジーに起因して、半導体デバイス７０は、反転された向きでの電力増幅器内への設置に良く適合し得、それにより、前部Ｉ／Ｏインターフェース８６は、潜在的には任意の数の付加的なマイクロ電子構成要素と共に、少なくとも１つの半導体デバイス７０が取り付けられる二次構造１４２（例えば、電力増幅器基板）のダイ支持面１４０の方を向く。

前部Ｉ／Ｏインターフェース８６が、ワイヤボンドを使用せずに、二次構造１４２のダイ支持面１４０において、対応する接点パッドまたは電気ルーティング特徴部に物理的におよび電気的に相互接続され得るように、半導体デバイス７０は、反転された向きで二次構造１４２に対して取り付けられることが可能である。具体的には、前部Ｉ／Ｏインターフェース８６に含まれる接点パッド８８（図５に示されるゲート接点パッド１１４、ドレイン接点パッド１１６、およびソース接点パッド１２８を含む図４）は、導電接続要素９０（例えば、半田ボール、導電性ピラーなど）を利用して、二次構造１４２の対応するルーティング特徴部１４４または接地特徴部１４５に電気的におよび機械的に相互接続され得る。より具体的には、ゲート接点パッド１１４およびドレイン接点パッド１１６は、ルーティング特徴部１４４に対して結合され得、ソース接点パッド１２８は、１つまたは複数の接地特徴部１４５に対して結合され得る。

増幅器モジュール内のダイのうちの少なくともいくつかに対してフリップ・チップ・ダイを実装することは、様々な利点を有し得る。例えば、モジュール内のワイヤボンド接続を行うことは、比較的高価であり、時間がかかるプロセスであるので、そのような接続のうちの少なくともいくつかを取り除くことによって、製造効率が改善され得る。さらに、ワイヤボンドを通じて搬送される信号は、著しい電磁波を作り、電磁波は、近くの構成要素と結合し、信号干渉を引き起こし得る。対照的に、フリップ・チップ・ダイを実装することは、実装しない場合に、長いワイヤ・ボンドの存在に起因して、電力増幅器内に含有される、結果として生じる１つの電力トランジスタ・ダイ（または複数の電力トランジスタ・ダイ）の高周波動作期間中に発生するワイヤボンドに関連付けられた寄生損失を低減し得る。さらに、ワイヤボンドは、比較的損失が多い構成要素でもある。したがって、増幅器モジュール設計においてワイヤボンドのうちの少なくともいくつかを取り除くことによって、ＲＦ性能（例えば、利得、雑音等）が改善され得る。

また、ボンド・パッドは、著しい量のダイ空間を消費する傾向があるので、よりコンパクトなモジュール設計が達成され得、ワイヤボンド接続のためのボンド・パッドを欠く電力トランジスタ・ダイは、比較的小さくなるように設計され得る。ワイヤボンドおよびそれらの関連付けられた電磁結合の除去は、十分な性能を依然として達成しつつ、他のモジュール構成要素（例えば、表面取付構成要素）が非フリップ・チップ・ダイよりフリップ・チップ・ダイの近くに配置され得ることを意味するので、モジュール自体も、よりコンパクトに設計され得る。

図８は、別の実施形態によるフリップ・チップ・トポロジーを有する２つの半導体デバイスを含有する電力増幅器モジュール１５０の平面図を示す。「電力増幅器モジュール」という用語は、本願明細書において現れる場合、電力または信号増幅の目的のために利用される少なくとも１つのＲＦ電力トランジスタ・ダイを含有するモジュール式電子アセンブリを指す。そのため、半導体デバイス７０（図５）は、ＲＦ電力トランジスタ・ダイであってもよく、半導体デバイス７０の２つのインスタンス化は、ＲＦ電力トランジスタ・ダイ１６０および１７０として、図８の電力増幅器モジュール１５０に含まれている。一実施形態によれば、ＲＦ電力トランジスタ・ダイ１６０、１７０のいずれも、ＴＳＶ（例えば、ソース・ビア４０、図３）を含まない。より具体的には、電力増幅器モジュール１５０は、２つのＲＦ電力トランジスタ・ダイ１６０、１７０を含み、これらは、プリント回路板（ＰＣＢ）またはセラミック基板などのモジュール基板１５４のダイ支持面１５２に対して取り付けられる。

例示される例において、電力増幅器モジュール１５０は、二次、最終、または「第２の」トランジスタ段１５６（電力トランジスタ・ダイ１７０を含む）に直列に結合される、一次、ドライバ、または「第１の」トランジスタ段１５８（電力トランジスタ・ダイ１６０を含む）を有するデュアル・ステージ電力増幅器である。ダイ１６０、１７０は、互いにおよび／またはダイ７０と、相対的に異なるサイズならびに／または異なる数のトランジスタ・フィンガーおよび／もしくは接点を有し得るが、電力トランジスタ・ダイ１６０、１７０の各々は、ダイ７０（図５）と同様の、または実質的に同一の「フリップ・チップ」構成またはトポロジーを有し得る。また、ダイ１６０、１７０は各々、単一のトランジスタ段、または、並列もしくは直列に結合された複数のトランジスタ段を含み得ることが理解されるべきである。例示される実施形態において、接点パッド（例えば、ゲート接点パッド１１４、ドレイン接点パッド１１６、ソース接点パッド１２８）全てが、モジュール基板１５４のダイ支持面１５２上でまたはダイ支持面１５２において導電性特徴部（例えば、導電性トレースまたは他の特徴部）に対して面し、（導電接続要素９０を通じて）直接接続する、「フリップ・チップ」の向きで、ダイ１６０、１７０の両方が、電力増幅器モジュール基板１５４のダイ支持面１５２に対して取り付けられる。

また、電力増幅器モジュール１５０は、第１のトランジスタ段１５８の電力トランジスタ・ダイ１６０の入力（例えば、ゲート接点パッド１１４、図５）に対して電気的に結合されるモジュール基板１５４の表面１５２において導電性信号入力トレース１８０を含む。電力トランジスタ・ダイ１６０の出力（例えば、ドレイン接点パッド１１６、図５）は、少なくとも１つの付加的な導電性信号トレース１８２（および、おそらく、段間インピーダンス整合回路構成）を通じて、電力トランジスタ・ダイ１７０の入力（例えば、ゲート接点パッド１１４、図５）に対して電気的に結合される。さらに、電力トランジスタ・ダイ１７０の出力（例えば、ドレイン接点パッド１１６、図５）は、モジュール基板１５４の表面１５２において導電性信号出力トレース１８２に対して電気的に結合される。最後に、両方の電力トランジスタ・ダイ１６０、１７０のソース接点（例えば、ソース接点パッド１２８、図５）は、モジュール基板１５４の接地特徴部１８５、１８６（例えば、導電性コイン、トレース、ビア、または他の構造）に対して電気的に結合される。電力増幅器モジュール１５０は、シャントキャパシタおよびバイアス回路構成などの、様々な他の電子構成要素（明確さのために、これらのうちの少数のみが図示される）も含んでもよい。

ここでも、前置増幅器トランジスタ段１５８の電力トランジスタ・ダイ１６０および二次増幅器トランジスタ段１５６の電力トランジスタ・ダイ１７０は、半導体デバイス７０（図４～図７）に関連して上記で詳細に説明されたフリップ・チップ・トポロジーを有し得る。導電性接続要素９０（例えば、半田ボール、またはピラー、これらはダイ１６０、１７０の隠された下面に位置するので、点線の形式で図示される）は、先に考察されたように電力トランジスタ・ダイ１６０、１７０の接点パッド（例えば、ゲート接点パッド１１４、ドレイン接点パッド１１６、およびソース接点パッド１２８、図５）上に配設され得、その結果、電力トランジスタ・ダイ１６０、１７０は、電力トランジスタ・ダイ１６０、１７０の前部Ｉ／Ｏインターフェースがモジュール基板１５４のダイ支持面１５２に面するように、モジュール基板１５４のダイ支持面１５２に対して反転されて取り付けられる（物理的に連結され、電気的に相互接続される）ことが可能である。同様に、様々な他の電子構成要素が、ダイ支持面１５２に対して取り付けられて、電力増幅器１５０を形成してもよく、電力増幅器１５０は、最終的には、より大きい電子システムまたはアセンブリ内に設置され得る。

したがって、電力増幅器を実装するための方法論は、前部を有するダイ本体を含む１つまたは複数の電力トランジスタ・ダイと、ダイ本体に形成される能動エリアを有するトランジスタであって、能動エリアは、外周によって境界が示される、トランジスタと、ダイ本体の前部上に形成される相互接続構造であって、トランジスタの能動エリア内のチャネル・サブ領域、ドレイン・サブ領域、およびソース・サブ領域に対してそれぞれ電気的に結合される、ゲート接点、ドレイン接点、およびソース接点を形成するパターニングされた導電性材料を含有する、相互接続構造と、相互接続構造の外側部分に形成される前部入出力（Ｉ／Ｏ）インターフェースであって、前部Ｉ／Ｏインターフェースは、ゲート接点パッド、ドレイン接点パッド、およびソース接点パッドを含有し、ゲート接点パッドは、ゲート構造に対して電気的に接続され、ドレイン接点パッドは、ドレイン接点に対して電気的に接続され、ソース接点パッドは、ソース接点に電気的に接続される、前部Ｉ／Ｏインターフェースとを提供することを含み、ソース接点パッドは、トランジスタの能動エリアの上に横たわる位置に配置される。方法論は、ゲート接点パッド、ドレイン接点パッド、およびソース接点パッドの各々上に導電性接続要素を形成する工程と、ゲート接点パッド、ドレイン接点パッド、およびソース接点パッドが、モジュール基板のダイ支持面に面した状態で、反転された向きでモジュール基板に対して電力トランジスタ・ダイを結合するために導電接続要素を利用する工程とをさらに含む。いくつかの実施形態において、利用する動作は、ソース接点パッドの各々上の導電性接続要素をモジュール基板の接地要素に対して接続する工程と、電力トランジスタ・ダイのシールド構造とモジュール基板の接地要素との間に接地へのパスを提供する工程とをさらに含む。

したがって、図８の実施形態では、ワイヤボンドの使用が回避され、このことは、特に、ＲＦ電力トランジスタ・ダイ１６０、１７０が、３ギガヘルツに近い、または３ギガヘルツを超える、より高い周波数において動作させられる場合に、電力増幅器１５０の動作期間中の寄生損失を最小限にして、動作効率を改善させ得る。さらに、反転および取付に続いて、銅フランジなどの熱拡張部（図示せず）が、電力トランジスタ・ダイ１６０、１７０の露出された後部７６（図４）に対して、過度な熱生成および蓄積の影響を特に受けやすいそれらの電力トランジスタ・ダイについての熱除去を容易にするために取り付けられ得る。特定のタイプの電力増幅器ＩＣに一体化されるものとして下記に説明されるが、説明されたフリップ・チップ・トポロジーを有する電力トランジスタ・ダイ７０の実施形態は、プッシュ・プル・タイプの増幅器モジュールを含む、様々な異なるタイプのモジュール（マイクロ電子パッケージを含む）に一体化されることが可能であることが強調される。

したがって、本願明細書において開示される実施形態は、半導体デバイス、より具体的には、フリップ・チップ・トポロジーを有するトランジスタ・デバイスを必然的に伴う。トランジスタ・デバイスのレイアウトは、前部入出力（Ｉ／Ｏ）インターフェースを通じて、トランジスタの入力端子、出力端子、およびソース端子の相互接続を可能にする。ダイの前部Ｉ／Ｏインターフェースに含有される接点パッドと、モジュール基板の対応する電気ルーティング特徴部との間の電気相互接続は、半田ボールまたは導電性ピラーなどの導電性接続要素を利用して形成されて、ワイヤボンドの使用を回避し得る。トランジスタ・デバイスのレイアウトは、トランジスタ・フィンガー間の間隙の効果的な利用を可能にして、ソース領域のための接点パッドを作成し、それによって、コンパクトなトランジスタをもたらす。さらに、トポロジーは、パターニングされた導電性材料、およびダイ本体の前部から相互接続構造を通って延在する導電性垂直接続部を通じた、ソース電流の垂直な流れを可能にして、接地への低インピーダンス・パスを提供する。またさらに、半導体デバイスは、ＴＳＶを欠くように作られて、製造コストおよび複雑さを低下させ、構造的なロバスト性の増加を提供する。また、入力接点パッドと出力接点パッドとの間の、典型的には接地されるソース接点の配置は、入力と出力との間に効果的な絶縁を提供し得る。そのようなフリップ・チップ半導体デバイスは、電力または信号増幅の目的のために利用される少なくとも１つの無線周波数（ＲＦ）電力トランジスタ・ダイを含有する電力増幅器、例えば、モジュール式電子アセンブリ、への組み込みにとって良く適合し得る。そのように組み込まれる場合、所与のフリップ・チップ半導体デバイスは、半導体デバイスの前部Ｉ／Ｏインターフェースがモジュール基板のダイ支持面に面するように、プリント回路板（ＰＣＢ）またはセラミック基板などのモジュール基板に対して反転された向きで取り付けられ得る。

図８の電力増幅器モジュール１５０は、第１の段１５８と第２の段１５６との両方が、フリップ・チップ・トポロジーを有する電力トランジスタ・ダイ１６０、１７０を含む、２段電力増幅器である。電力増幅器モジュールの他の実施形態においては、フリップ・チップ電力トランジスタ・ダイと非フリップ・チップ電力トランジスタ・ダイとの組み合わせが望ましいことがあり得る。

例えば、図９は、別の実施形態による、非フリップ・チップ・トポロジーを有する第１の半導体デバイス２１０と、フリップ・チップ・トポロジーを有する第２の半導体デバイス２２０とを含有する電力増幅器モジュール２００の平面図を示す。一実施形態によれば、第２の半導体デバイス２２０は、ＴＳＶ（例えば、ソース・ビア４０、図３）を含まない。より具体的には、電力増幅器２００は、２つのＲＦ電力トランジスタ・ダイ２１０、２２０を含み、これらは、ＰＣＢまたはセラミック基板などのモジュール基板２０４のダイ支持面２０２に対して取り付けられる。ＲＦ電力トランジスタ・ダイ２１０、２２０は、増幅器パスのうちの部分を形成し、増幅器パスの入力（例えば、トレース２３０）と増幅器パスの出力（例えば、トレース２３４）との間に直列に結合される。電力トランジスタ・ダイ２１０は、非フリップ・チップ構成またはトポロジー（すなわち、ダイ３０と同様の、または実質的に同一のトポロジー、図２）を有し、電力トランジスタ・ダイ２２０は、フリップ・チップ構成またはトポロジー（すなわち、ダイ７０と同様の、または実質的に同一のトポロジー、図５）を有する。ダイ２１０、２２０は、ダイ３０、７０と相対的に異なるサイズならびに／または異なる数のトランジスタ・フィンガーおよび／もしくは接点を有してもよく、また、ダイ２１０、２２０は各々、単一のトランジスタ段、または各ダイ２１０、２２０内に一体化され、並列もしくは直列に結合される複数のトランジスタ段を含み得ることが理解されるべきである。例示される例において、電力増幅器モジュール２００は、二次、最終、または「第２の」トランジスタ段２０６（電力トランジスタ・ダイ２２０を含む）に直列に結合される、一次、前置増幅器、または「第１の」トランジスタ段２０８（電力トランジスタ・ダイ２１０を含む）を有するデュアル・ステージ電力増幅器である。電力増幅器モジュール２００は、シャントキャパシタおよびバイアス回路構成などの、様々な他の電子構成要素（明確さのために、これらのうちの少数のみが図示される）も含んでもよい。

電力トランジスタ・ダイ２１０が、ダイ２１０の上面（例えば、表面４８、図２、図３）において、またはダイ２１０の上面上に配置される、入力および出力（またはゲートおよびドレイン）接点パッド２１２、２１６（例えば、ゲート接点パッド４４およびドレイン接点パッド４６、図２、図３）の間に直列または並列に結合される、１つまたは複数のトランジスタ（および／またはトランジスタ・フィンガー）を有する能動エリア２１４を含むという点において、電力トランジスタ・ダイ２１０は、半導体デバイス３０（図２、図３）と同様であり得る。また、電力トランジスタ・ダイ２１０は、トランジスタ・ソース半導体領域と、ソース接点パッドと考慮され得る、ダイ２１０の下面（例えば、表面３６、図３）との間の導電性パスの一部を提供するソース・ビア（例えば、ソース・ビア４０、図２、図３）を含む。これらのソース・ビアは、ダイ２１０の下面上の導電層（例えば、導電層５８、図３）と接触し得る。

例示される実施形態において、ダイ２１０は、ゲート接点パッド２１２およびドレイン接点パッド２１６それぞれが）、ダイ支持面２０２からそれた方を向く、ダイ２１０の表面において露出される、「非フリップ・チップ」の向きで、電力増幅器モジュール基板２０４のダイ支持面２０２に対して取り付けられる。換言すれば、電力トランジスタ２１０の前部Ｉ／Ｏインターフェースは、モジュール基板２０４のダイ支持面２０２からそれた方を向く。一実施形態によれば、ダイ２１０の対向する表面上の上述した導電層（例えば、導電層５８、図３）は、ダイ支持面２０２の方を向き、モジュール基板２０４の（例えば、接地特徴部６８と同様、図３）導電性接地特徴部２０５に対して、（例えば、半田、焼結金属、導電性エポキシ、または他の導電性材料を使用して）直接結合される。例えば、導電性接地特徴部２０５は、他の実施形態において、モジュール基板２０４内に埋め込まれた導電性コインを含んでもよく、または、代替的に、導電性パッド、トレース、および／もしくはビアを含んでもよい。

対照的に、ダイ２２０は、接点（例えば、ゲート接点パッド１１４、ドレイン接点パッド１１６、およびソース接点パッド１２８）全てが、モジュール基板２０４のダイ支持面２０２上の導電性特徴部（例えば、導電性トレースまたは他の特徴）の方を向き、導電性特徴部に対して（導電接続要素９０を通じて）直接接続する、「フリップ・チップ」の向きで、電力増幅器モジュール基板２０４のダイ支持面２０２に対して取り付けられる。換言すれば、ダイ２２０は、半導体デバイス７０（図４～図７）に関連して上記で詳細に説明されたフリップ・チップ・トポロジーを有し得る。導電性接続要素９０（例えば、半田ボール、またはピラー、点線の形式で図示される）は、先に考察されたように、電力トランジスタ・ダイ２２０の接点パッド（例えば、ゲート接点パッド１１４、ドレイン接点パッド１１６、およびソース接点パッド１２８、図５）上に配設され得、その結果、電力トランジスタ・ダイ２２０は、電力トランジスタ・ダイ２２０の前部Ｉ／Ｏインターフェースがモジュール基板２０４のダイ支持面２０２の方を向くように、モジュール基板２０４のダイ支持面２０２に対して反転されて取り付けられる（物理的に連結され、電気的に相互接続される）ことが可能である。

ゲート接点パッド１１４およびドレイン接点パッド１１６は、下記に説明されるように、モジュール基板２０４の表面２０２においてトレースに対して電気的に結合される。電力トランジスタ・ダイ２２０のソース接点パッド１２８（例えば、ソース接点パッド１２８、図５）は、モジュール基板２０４の１つまたは複数の接地特徴部２３６（例えば、導電性コイン、トレース、ビア、または他の構造）に対して電気的に結合される。

図８の実施形態と同様に、電力増幅器モジュール２００は、モジュール基板２０４の表面２０２において導電性信号入力トレース２３０を含む。入力トレース２３０は、ダイ支持面２０２上のボンド・パッド２３１（例えば、ボンド・パッド６２と同様、図３）を通じて、およびワイヤボンド２１１（例えば、ワイヤボンド６０と同様、図３）を通じて、電力トランジスタ・ダイ２１０の外側に面した上面においてゲート接点パッド２１２に対して電気的に結合される。電力トランジスタ・ダイ２１０の外側に面した上面におけるドレイン接点パッド２１６は、付加的なワイヤボンド２１７（例えば、ワイヤボンド６０と同様、図３）を通じて、ダイ支持面２０２上の別のボンド・パッド２３３（例えば、ボンド・パッド６４と同様、図３）に対して電気的に結合される。ボンド・パッド２３３は、少なくとも１つの付加的な導電性信号トレース２３２（および、おそらく、段間インピーダンス整合回路構成）を通じて、第２の電力トランジスタ・ダイ２２０の入力（例えば、ゲート接点パッド１１４、図５）に対して結合される。さらに、第２の電力トランジスタ・ダイ２２０の出力（例えば、ドレイン接点パッド１１６、図５）は、モジュール基板２０４の表面２０２において導電性信号出力トレース２３４に対して電気的に結合される。

図９の実施形態において、電力増幅器モジュール２００は、非フリップ・チップの向きでモジュール基板２０４に対して結合される電力トランジスタ・ダイ２１０を有する第１の増幅器段２０８と、フリップ・チップの向きでモジュール基板２０４に対して結合される電力トランジスタ・ダイ２２０を有する第２の増幅器段２０６とを含む。別の代替の実施形態において、第１および第２の電力トランジスタ・ダイの向きは、反対にされてもよい。

例えば、図１０は、別の実施形態による、フリップ・チップ・トポロジーを有する第１の半導体デバイス２６０と、非フリップ・チップ・トポロジーを有する第２の半導体デバイス２７０とを含有する電力増幅器モジュール２５０の平面図を示す。一実施形態によれば、第１の半導体デバイス２６０は、ＴＳＶ（例えば、ソース・ビア４０、図３）を含まない。より具体的には、電力増幅器２５０は、２つのＲＦ電力トランジスタ・ダイ２６０、２７０を含み、これらは、ＰＣＢまたはセラミック基板などのモジュール基板２５４のダイ支持面２５２に対して取り付けられる。ＲＦ電力トランジスタ・ダイ２６０、２７０は、増幅器パスのうちの部分を形成し、増幅器パスの入力（例えば、トレース２８０）と増幅器パスの出力（例えば、トレース２８４）との間に直列に結合される。電力トランジスタ・ダイ２６０は、フリップ・チップ構成またはトポロジー（すなわち、ダイ７０と同様の、または実質的に同一のトポロジー、図５）を有し、電力トランジスタ・ダイ２７０は、非フリップ・チップ構成またはトポロジー（すなわち、ダイ３０と同様の、または実質的に同一のトポロジー、図２）を有する。ダイ２６０、２７０は、ダイ７０、３０と、相対的に異なるサイズならびに／または異なる数のトランジスタ・フィンガーおよび／もしくは接点を有してもよく、また、ダイ２６０、２７０は各々、単一のトランジスタ段、または、並列もしくは直列に結合される複数のトランジスタ段を含み得る。例示される例において、電力増幅器モジュール２５０は、二次、最終、または「第２の」トランジスタ段２５６（電力トランジスタ・ダイ２７０を含む）に直列に結合される、一次、前置増幅器、または「第１の」トランジスタ段２５８（電力トランジスタ・ダイ２６０を含む）を有する、デュアル・ステージ電力増幅器である。電力増幅器モジュール２５０は、シャントキャパシタおよびバイアス回路構成などの、様々な他の電子構成要素（明確さのために、これらのうちの少数のみが図示される）も含んでもよい。

電力トランジスタ・ダイ２６０は、接点（例えば、ゲート接点パッド１１４、ドレイン接点パッド１１６、およびソース接点パッド１２８）全てが、モジュール基板２５４のダイ支持面２５２上の導電性特徴部（例えば、導電性トレースまたは他の特徴部）の方を向き、導電性特徴部に対して（導電接続要素９０を通じて）直接接続する、「フリップ・チップ」の向きで、電力増幅器モジュール基板２５４のダイ支持面２５２に対して取り付けられる。換言すれば、ダイ２６０は、半導体デバイス７０（図４～図７）に関連して上記に詳細に説明されたフリップ・チップ・トポロジーを有し得る。導電性接続要素９０（例えば、半田ボール、またはピラー、点線の形式で図示される）は、先に考察されたように、電力トランジスタ・ダイ２６０の接点パッド（例えば、ゲート接点パッド１１４、ドレイン接点パッド１１６、およびソース接点パッド１２８、図５）上に配設され得、その結果、電力トランジスタ・ダイ２６０は、電力トランジスタ・ダイ２６０の前部Ｉ／Ｏインターフェースがモジュール基板２５４のダイ支持面２５２の方を向くように、モジュール基板２５４のダイ支持面２５２に対して反転されて取り付けられる（物理的に連結され、電気的に相互接続される）ことが可能である。

ゲート接点パッド１１４およびドレイン接点パッド１１６は、下記に説明されるように、モジュール基板２０４の表面２０２においてトレースに対して電気的に結合される。電力トランジスタ・ダイ２６０のソース接点パッド１２８（例えば、ソース接点パッド１２８、図５）は、モジュール基板２５４の１つまたは複数の接地特徴部２５５（例えば、導電性コイン、トレース、ビア、または他の構造）に対して電気的に結合される。

対照的に、電力トランジスタ・ダイ２１０が、ダイ２７０の上面（例えば、表面４８、図２、図３）において、またはダイ２７０の上面上に配置される、入力および出力（またはゲートおよびドレイン）接点パッド２７２、２７６（例えば、ゲート接点パッド４４およびドレイン接点パッド４６、図２、図３）間に直列または並列に結合される、１つまたは複数のトランジスタ（および／またはトランジスタ・フィンガー）を有する能動エリア２７４を含むという点において、電力トランジスタ・ダイ２７０は、半導体デバイス３０（図２、図３）と同様であり得る。また、電力トランジスタ・ダイ２７０は、トランジスタ・ソース半導体領域とダイ２７０の下面（例えば、表面３６、図３）との間の導電性パスの一部を提供するソース・ビア（例えば、ソース・ビア４０、図２、図３）を含む。これらのソース・ビアは、ダイ２７０の下面上で導電層（例えば、導電層５８、図３）と接触してもよく、導電層はソース接点パッドと考慮され得る。

例示される実施形態において、ダイ２７０は、ゲート・ボンド・パッド２７２およびドレイン・ボンド・パッド２７６それぞれが）、ダイ支持面２５２からそれた方を向くダイ２７０の表面において露出される、「非フリップ・チップ」の向きで、電力増幅器モジュール基板２５４のダイ支持面２５２に対して取り付けられる。言いかえれば、電力トランジスタ２７０の前部Ｉ／Ｏインターフェースは、モジュール基板２５４のダイ支持面２５２からそれた方を向く。一実施形態によれば、ダイ２７０の対向する表面上の上述した導電層（例えば、導電層５８、図３）は、ダイ支持面２５２の方を向き、モジュール基板２５４の導電性接地特徴部２８６（例えば、接地特徴部６８と同様、図３）に対して（例えば、半田、焼結金属、導電性エポキシ、または他の導電性材料を使用して）直接結合される。例えば、他の実施形態において、導電性接地特徴部２８６は、モジュール基板２５４内に埋め込まれた導電性コインを含んでもよく、または、代替的に、導電性パッド、トレース、および／もしくはビアを含んでもよい。

図８および図９の実施形態と同様に、電力増幅器モジュール２５０は、モジュール基板２５４の表面２５２において導電性信号入力トレース２８０を含む。入力トレース２８０は、第１の電力トランジスタ・ダイ２６０の入力（例えば、ゲート接点パッド１１４、図５）に対して電気的に結合される。第１の電力トランジスタ・ダイ２６０の出力（例えば、ドレイン接点パッド１１６、図５）は、少なくとも１つの付加的な導電性信号トレース２８２（および、おそらく、段間インピーダンス整合回路構成）を通じて、ダイ支持面２５２上のボンド・パッド２８１（例えば、ボンド・パッド６２と同様、図３）に対して電気的に結合される。ボンド・パッド２８１は、ワイヤボンド２７１（例えば、ワイヤボンド６０と同様、図３）を通じて、電力トランジスタ・ダイ２７０の外側に面した上面においてゲート接点パッド２７２に対して結合される。電力トランジスタ・ダイ２７０の外側に面した上面におけるドレイン接点パッド２７６は、付加的なワイヤボンド２７７（例えば、ワイヤボンド６０と同様、図３）を通じて、ダイ支持面２５２上の別のボンド・パッド２８３（例えば、ボンド・パッド６４と同様、図３）に対して電気的に結合される。ボンド・パッド２８３は、次に、モジュール基板２５４の表面２５２において導電性信号出力トレース２８４に対して結合される。

図８～図１０と共に説明されるモジュール実施形態は各々、多段単一パス増幅器を支持する。いくつかの他の構成において、図１１～図１５と共に下記に説明されるように、フリップ・チップ電力トランジスタ・ダイおよび非フリップ・チップ電力トランジスタ・ダイは、ドハティ電力増幅器などのマルチ・パス増幅器において利用されてもよく、マルチ・パス増幅器は、キャリア増幅器パスと、モジュール基板のダイ支持面に対して電気的に並列に接続され、取り付けられる少なくとも１つのピーク増幅器パスとを含む。ピーク増幅器ダイおよびキャリア増幅器ダイは各々、単段増幅器または多段増幅器を具現化し得る。

図１１は、一実施形態による、電力増幅器モジュール３００において実装されるドハティ電力増幅器３１０の概略図を示す。電力増幅器モジュール３００は、モジュール基板（例えば、モジュール基板４１０、図１２）上に実装されるドハティ増幅器３１０を実質的に含む。ドハティ増幅器３１０は、一実施形態において、ＲＦ入力端子３１２と、ＲＦ出力端子３１４と、電力スプリッタ３２０と、１つまたは複数のキャリア増幅器ダイ（例えば、ダイ４３３、４３４、６３３、図１２、図１４）を有するキャリア増幅器パス３３０と、１つまたは複数のピークの増幅器ダイ（例えば、ダイ４５３、４５４、６５３ 図１２、図１４）を有するピーク増幅器パス３５０と、位相遅延およびインピーダンス反転要素３７０と、組み合わせノード３７２とを含む。

より大きいＲＦシステムへ組み込まれる場合、ＲＦ入力端子３１２は、ＲＦ信号ソースに対して結合され、ＲＦ出力端子３１４は、負荷３９０（例えば、アンテナまたは他の負荷）に対して結合される。ＲＦ信号ソースは、入力ＲＦ信号を提供し、入力ＲＦ信号は、典型的には１つまたは複数のキャリア周波数を中心としたスペクトル・エネルギーを含むアナログ信号である。基本的に、ドハティ増幅器３１０は、入力ＲＦ信号を増幅し、ＲＦ出力端子３１４において、増幅されたＲＦ信号を作るように構成される。

電力スプリッタ３２０は、一実施形態において、入力３２２と、２つの出力３２４、３２６とを有する。電力スプリッタ入力３２２は、入力ＲＦ信号を受け取るために、ＲＦ入力端子３１２に対して結合される。電力スプリッタ３２０は、入力３２２において受け取られたＲＦ入力信号を、第１のＲＦ信号と第２のＲＦ信号と（またはキャリア信号とピーク信号と）に分割するように構成され、これらは、それぞれ出力３２４、３２６を通じてキャリア増幅器パス３３０およびピーク増幅器パス３５０へ提供される。一実施形態によれば、電力スプリッタ３２０は、ピーク信号が出力３２６に対して提供される前に、ピーク信号に対して第１の位相シフト（例えば、約９０度の位相シフト）を与えるように構成される。代替的に、下記に解説されるように、電力スプリッタ３２０は、キャリア信号が出力３２４に対して提供される前に、キャリア信号に対して第１の位相シフト（例えば、約９０度の位相シフト）を与えるように構成されてもよい。いずれにしても、出力３２４および３２６においては、キャリア信号およびピーク信号は、互いに約９０度位相がずれ得る。

ドハティ増幅器３１０が、対称的な構成（すなわち、キャリア増幅器電力トランジスタおよびピーク増幅器電力トランジスタが、サイズにおいて実質的に同一である構成）を有する場合、電力スプリッタ３２０は、入力３２２において受け取られた入力ＲＦ信号を、非常に類似した２つの信号へ、いくつかの実施形態においては、等しい電力の２つの信号へ、分割またはスプリットし得る。反対に、ドハティ増幅器３１０が、非対称的な構成（すなわち、増幅器電力トランジスタのうちの１つが、典型的には、ピーク増幅器トランジスタが、著しくより大きい構成）を有する場合、電力スプリッタ３２０は、不均等な電力を有するキャリア信号およびピーク信号を出力し得る。

電力スプリッタ３２０の出力３２４、３２６は、それぞれキャリア増幅器パス３３０およびピーク増幅器パス３５０に対して接続される。キャリア増幅器パス３３０は、電力スプリッタ３２０からのキャリア信号を増幅し、電力組み合わせノード３７２に対して、増幅されたキャリア信号を提供するように構成される。同様に、ピーク増幅器パス３５０は、電力スプリッタ３２０からのピーク信号を増幅し、電力組み合わせノード３７２に対して、増幅されたピーク信号を提供するように構成され、ただし、パス３３０、３５０は、増幅されたキャリア信号およびピーク信号が、電力組み合わせノード３７２において互いに同相で到達するように設計される。

一実施形態によれば、キャリア増幅器パス３３０は、入力回路３３１（例えば、インピーダンス整合回路を含む）と、１つまたは複数のキャリア増幅器ダイを使用して実装されるキャリア増幅器３３２（例えば、ダイ４３３、４３４、図１２）と、位相シフトおよびインピーダンス反転要素３７０とを含む。

キャリア増幅器３３２は、様々な実施形態において、ＲＦ入力接点３３４（または、１つもしくは複数の入力接点パッド）と、ＲＦ出力接点３３８（または、１つもしくは複数の出力接点パッド）と、入力端子３３４と出力端子３３８との間に結合される１つまたは複数の増幅段とを含む。ＲＦ入力接点３３４は、入力回路３３１を通じて電力スプリッタ３２０の第１の出力３２４に対して結合され、したがって、ＲＦ入力接点３３４は、電力スプリッタ３２０によって作られたキャリア信号を受け取る。

キャリア増幅器３３２の各増幅段は、電力トランジスタを含む。単段キャリア増幅器３３２においては、単一の電力トランジスタが、単一の電力増幅器ダイ上に実装され得る。多段キャリア増幅器３３２においては、２つ以上の電力トランジスタが、単一の電力増幅器ダイ上に実装されてもよく、または、図１２に描かれる電力増幅器モジュールに例証されるように、各電力増幅器は、別個のダイ（例えば、ダイ４３３、４３４、図１２）上に実装されてもよい。

いずれにしても、各電力トランジスタは、制御端子（例えば、ゲート端子）と、第１の通電端子および第２の通電端子（例えば、ドレイン端子およびソース端子）とを含む。単一の電力トランジスタを含むことになる、単段デバイスにおいて、制御端子は、ＲＦ入力接点３３４に対して電気的に接続され、通電端子のうちの一方（例えば、ドレイン端子）は、ＲＦ出力接点３３８に対して電気的に接続され、他方の通電端子（例えば、ソース端子）は、接地接点３４８（または、１つもしくは複数の接地接点パッド）を通じて、接地基準（または別の電圧基準）に対して電気的に接続される。反対に、２段増幅器は、直列に結合された２つの電力トランジスタを含むことになり、ただし、第１のトランジスタは、比較的低い利得を有するドライバ増幅器トランジスタとして機能し、第２のトランジスタは、比較的高い利得を有する最終段増幅器トランジスタとして機能する。そのような実施形態において、ドライバ増幅器トランジスタの制御端子は、ＲＦ入力接点３３４に対して電気的に接続され、ドライバ増幅器トランジスタの通電端子のうちの一方（例えば、ドレイン端子）は、最終段増幅器トランジスタの制御端子に対して電気的に接続され得、ドライバ増幅器トランジスタの他方の通電端子（例えば、ソース端子）は、接地接点３４８を通じて、接地基準（または別の電圧基準）に対して電気的に接続される。また、最終段増幅器トランジスタの通電端子のうちの一方（例えば、ドレイン端子）は、ＲＦ出力接点３３８に対して電気的に接続され、最終段増幅器トランジスタの他方の通電端子（例えば、ソース端子）は、接地接点３４８を通じて、接地基準（または別の電圧基準）に対して電気的に接続され得る。

電力トランジスタに加えて、入力および出力インピーダンス整合ネットワークならびにバイアス回路構成（図１１に例示せず）のうちの部分も、キャリア増幅器３３２内に含まれてもよく、および／またはキャリア増幅器３３２に対して電気的に結合されてもよい。さらに、キャリア増幅器３３２が２段デバイスである実施形態においては、段間整合ネットワーク（図１１に例示せず）も、ドライバ増幅器トランジスタと最終段増幅器トランジスタとの間のキャリア増幅器３３２内に含まれてもよい。

キャリア増幅器３３２のＲＦ出力接点３３８は、一実施形態において、位相シフトおよびインピーダンス反転要素３７０を通じて、電力組み合わせノード３７２に対して結合される。一実施形態によれば、インピーダンス反転要素は、ラムダ／４（λ／４）送信ライン位相シフト要素（例えば、マイクロストリップ・ラインおよび／または塊状要素、ならびに増幅器３３２、３５２の出力端子に対する接続を含む）であり、λ／４送信ライン位相シフト要素は、キャリア増幅器３３２による増幅の後に、キャリア信号に対して約９０度の相対的な位相シフトを与える。インピーダンス反転要素３７０の第１の端部は、キャリア増幅器３３２のＲＦ出力接点３３８に対して結合され、位相シフト要素３７０の第２の端部は、電力組み合わせノード３７２に対して結合される。

ここで、ピーク増幅器パス３５０が参照され、ピーク増幅器パス３５０は、一実施形態において、ピーク増幅器３５２と、入力回路３５１（例えば、インピーダンス整合回路を含む）とを含む。ピーク増幅器３５２は、様々な実施形態において、ＲＦ入力接点３５４（または、１つもしくは複数の入力接点パッド）と、ＲＦ出力接点３５８（または、１つもしくは複数の出力接点パッド）と、入力端子３５４と出力端子３５８との間に結合される１つまたは複数の増幅段とを含む。ＲＦ入力接点３５４は、電力スプリッタ３２０の第２の出力３２６に対して結合され、したがって、ＲＦ入力接点３５４は、電力スプリッタ３２０によって作られたピーク信号を受け取る。

キャリア増幅器３３２と同様に、ピーク増幅器３５２の各増幅段は、制御端子と第１の通電端子および第２の通電端子とを有する電力トランジスタを含む。ピーク増幅器３５２の電力トランジスタは、キャリア増幅器３３２の説明と共に上述したのと同様の手法で、ＲＦ入力端子３５４と出力端子３５８との間に、および接地接点３４８に対して、電気的に結合される。キャリア増幅器３３２の説明と共に考察された付加的な他の詳細は、ピーク増幅器３５２に対しても適用され、それらの付加的な詳細は、簡潔さのために、ここでは繰り返されない。しかしながら、繰り返すべき１つの重要な点は、キャリア増幅器３３２の説明と共に上述したように、各ピーク増幅器トランジスタの通電端子（例えば、ドライバおよび／または最終段ピーク増幅器トランジスタのソース端子）が、接地接点３４８の一実施形態を通じて、接地基準（または別の電圧基準）に対して電気的に接続され得るという点である。

ピーク増幅器３５２のＲＦ出力接点３５８は、電力組み合わせノード３７２に対して結合される。一実施形態によれば、ピーク増幅器３５２のＲＦ出力接点３５８および組み合わせノード３７２は、共通の物理要素を用いて実装される。より具体的には、一実施形態において、ピーク増幅器３５２のＲＦ出力接点３５８は、組み合わせノード３７２と、ピーク増幅器３５２の出力接点３５８との両方として機能するように構成される。増幅されたキャリア信号およびピーク信号の組み合わせを容易にするために、および上述したように、ＲＦ出力接点３５８（および、したがって、組み合わせノード３７２）は、位相シフトおよびインピーダンス反転要素３７０の第２の端部に対して接続される。他の実施形態において、組み合わせノード３７２は、ＲＦ出力接点３５８とは別個の要素であってもよい。

いずれにしても、増幅されたキャリアＲＦ信号およびピークＲＦ信号は、組み合わせノード３７２において同相で組み合わされる。組み合わせノード３７２は、ＲＦ出力端子３１４に対して、増幅され、組み合わされたＲＦ出力信号を提供するために、ＲＦ出力端子３１４に対して電気的に結合される。一実施形態において、組み合わせノード３７２とＲＦ出力端子３１４との間の出力インピーダンス整合ネットワーク３７４は、キャリア増幅器３３２およびピーク増幅器３５２の各々に対して適当な負荷インピーダンスを提示するように機能する。結果として生じる増幅されたＲＦ出力信号は、ＲＦ出力端子３１４において作られ、ＲＦ出力端子３１４に対しては、出力負荷３９０（例えば、アンテナ）が接続される。

増幅器３１０は、キャリア増幅器パス３３０が比較的低いレベルの入力信号に対する増幅を提供するように構成され、両方の増幅パス３３０、３５０は、比較的高いレベルの入力信号に対する増幅を提供するために共に動作する。これは、例えば、キャリア増幅器３３２がクラスＡＢモードで動作するように、キャリア増幅器３３２にバイアスをかけること、およびピーク増幅器３５２がクラスＣモードで動作するように、ピーク増幅器３５２にバイアスをかけることによって、達成され得る。

図３に例示され、上述した実施形態において、スプリッタ３２０は、増幅に先立って、ピーク信号に対して約９０度の位相シフトを与え、位相シフトおよびインピーダンス反転要素３７０は、増幅されたキャリア信号およびピーク信号が組み合わせノード３７２において同相で組み合わされ得るように、増幅されたキャリア信号に対して約９０度の位相シフトを同様に与える。そのようなアーキテクチャは、非反転ドハティ増幅器アーキテクチャと称される。代替の実施形態において、スプリッタ３２０は、増幅に先立って、ピーク信号に対してではなく、キャリア信号に対して約９０度の位相シフトを与えてもよく、組み合わせノード３７２は、キャリア増幅器の出力において（例えば、出力接点３３８において）代わりに含まれてもよい。そのような代替のアーキテクチャは、反転ドハティ増幅器アーキテクチャと称される。また別の代替の実施形態において、位相シフト要素の他の組み合わせは、増幅に先立ってキャリア信号とピーク信号との間に約９０度の位相差を達成するために、増幅に先立ってキャリア・パス３３０および／またはピーク・パス３５０に実装されてもよく、増幅されたキャリア信号およびピーク信号に対して適用される位相シフトは、信号が組み合わせノード３７２において同相で組み合わされることを保証するために適宜選択され得る。

図８～図１０に描かれた単一パス増幅器の上述した実施形態と同様に、マルチ・パス増幅器を含む電力増幅器モジュールの実施形態は、あらゆるフリップ・チップ電力トランジスタ・ダイ、あらゆる非フリップ・チップ電力トランジスタ・ダイ、または、フリップ・チップ電力トランジスタ・ダイと非フリップ・チップ電力トランジスタ・ダイとの様々な組み合わせを含み得る。下記に説明される図１２～図１５は、フリップ・チップ電力トランジスタ・ダイと非フリップ・チップ電力トランジスタ・ダイとの２つの特定の組み合わせを含む、マルチ・パス増幅器（この場合には、ドハティ電力増幅器）の２つの実施形態を描く。２つの特定の組み合わせが例示され、考察されるが、当業者は、本願明細書の説明に基づいて、フリップ・チップ電力トランジスタ・ダイと非フリップ・チップ電力トランジスタ・ダイとの他の組み合わせも、電力増幅器モジュールの他の実施形態において実装され得ることを理解するであろう。さらに、図１２～図１５は、ドハティ電力増幅器に具体的に関するが、当業者は、本願明細書の説明に基づいて、フリップ・チップ電力トランジスタ・ダイと非フリップ・チップ電力トランジスタ・ダイとの組み合わせが、他のタイプのマルチ・パス増幅器においても使用され得ることを理解するであろう。したがって、発明の主題の範囲は、例示される例示的な実施形態のみに限定されない。

図１２および図１３に例示されるドハティ増幅器モジュール実施形態においては、４つの電力トランジスタ・ダイのうちの１つのみがフリップ・チップ・ダイであり、残りの３つのダイは非フリップ・チップ・ダイである。反対に、図１４および図１５に例示されるドハティ増幅器モジュール実施形態においては、４つのトランジスタ電力トランジスタ・ダイのうちの３つがフリップ・チップ・ダイであり、残りのダイは非フリップ・チップ・ダイである。

ダイの各々が動作期間中に作ると予想される熱は、どのダイをフリップ・チップ・ダイとして実装し、どのダイを非フリップ・チップとして実装するかを決定する際に考慮に入れるべき、１つの重要な考慮事項である。モジュール基板および封止材料によって吸収されることが可能なよりも多くの熱を作る可能性があるダイの場合、過度の熱は、ダイの下にあるモジュール基板における熱伝導性特徴部（例えば、導電性接地特徴部５１６、図１２～図１５）を通じて搬送され得るので、非フリップ・チップ・ダイ構成が望ましいことがあり得る。システム基板における対応する放熱構造が、過度の熱をモジュールから遠くへ搬送するために使用され得る。反対に、モジュール基板および封止材料によって吸収されることが可能なよりも多くの熱を作る可能性がないダイの場合、そのような熱伝導性特徴部は必要ではなく、ダイの下にあるモジュール基板のエリアは、ソース・ビアに対して接続するために使用されてもよい。

図１２および図１３の実施形態においては、ピーク増幅器の、最終段トランジスタ・ダイ（すなわち、ダイ４５４）のみが、このダイはモジュール基板および封止材料によって吸収されることが可能であるよりも多くの熱を作ると予期されないので、フリップ・チップ・ダイとして実装される。その他の３つのダイ（すなわち、キャリア・ドライバ段ダイ４３３および最終段ダイ４３４ならびにピーク・ドライバ段ダイ４５３）によって作られる熱は、ダイの下にある導電性特徴部（すなわち、特徴部５１６）によって吸収される。反対に、図１４および図１５の実施形態においては、ピーク・ドライバ段ダイおよび最終段ダイ（すなわち、ダイ６５３、４５４）ならびにキャリア・ドライバ段ダイ（すなわち、ダイ６３３）が、これらのダイはモジュール基板および封止材料によって吸収されることが可能であるよりも多くの熱を作ると予期されないので、フリップ・チップ・ダイとして実装される。その他のダイ（すなわち、キャリア最終段ダイ４３４）によって作られる熱は、ダイの下にある導電性特徴部（すなわち、特徴部５１６）によって吸収される。

ここで、図１２を参照すると、一実施形態による、図１１のドハティ電力増幅器３１０を具現化し、フリップ・チップ・トポロジーを有する１つの半導体デバイスと、非フリップ・チップ・トポロジーを有する３つの他の半導体デバイスとを含む電力増幅器モジュール４００の平面図が示されている。理解を高めるために、図１２は、線１３－１３に沿った、図１２のドハティの電力増幅器モジュールの側面断面図を示す図１３と同時に見られるべきである。

実質的に、電力増幅器モジュール４００は、多層モジュール基板４１０と、複数の電力トランジスタ・ダイ４３３、４３４、４５３、４５４と、他の電子構成要素とを用いて実装されるドハティ電力増幅器（例えば、電力増幅器３１０、図１１）を含む。下記でより詳細に説明されるように、電力増幅器モジュール４００は、フリップ・チップ・ダイと非フリップ・チップ・ダイとの組み合わせを有する。より具体的には、電力トランジスタ・ダイ４３３、４３４、４５３は、「非フリップ・チップ」ダイ（例えば、ダイ３０、２１０、２７０と同様、図２、図３、図９、図１０）として構成され、電力トランジスタ・ダイ４５４は、「フリップ・チップ」ダイ（例えば、ダイ７０、１６０、１７０、２２０、２６０と同様、図５、図８～図１０）として構成される。したがって、電力トランジスタ・ダイ４３３、４３４、４５３は、ＴＳＶ（例えば、ソース・ビア４０、図３）を含み得るが、電力トランジスタ・ダイ４５４は、ＴＳＶを含まない。また、電力増幅器モジュール４００は、下記で詳細に考察されるように、信号もしくはバイアス電圧を搬送するための、または接地基準に対して接続するための、複数の端子４１２、４１４、４６７－１、４６７－２、４６７－３、４６８－１、４６８－２、４６８－３を含む。

電力増幅器モジュール４００は、多層プリント回路板（ＰＣＢ）または他の適切な基板の形式のモジュール基板４１０を含む。モジュール基板４１０は、上面４０９（「前部」または「取付面」とも称される）と、底面４１１（「裏側」とも称される）とを有する。下記でより詳細に説明されるように、複数の構成要素は、モジュール基板４１０の取付面４０９に対して結合され、非導電性封止材料５８０（例えば、プラスチック封止材）は、モジュール４００の上面５８２を形成するために、取付面４０９上に、ならびに構成要素の上および周りに配設される。図１３に示されるように、封止材料５８０は、封止材料５８０によって覆われる構成要素（例えば、スプリッタ４２０、および電力トランジスタ・ダイ４３３、４３４、４５３、４５４）の最大の高さより大きい厚さ５８４を有する。

例示される実施形態において、および外部システム基板（例示せず）に対するモジュール４００の面取付を容易にするために、様々な導電性入出力端子および電圧基準端子４１２、４１４、４６７－１、４６７－２、４６７－３、４６８－１、４６８－２、４６８－３（これらは図１２では隠されることになるので、図１２の図では点線の輪郭で示される）は、モジュール基板４１０の底面４１１において露出され、モジュール基板４１０を通じて延在する導電性ビア（例えば、ビア５１１、５１２、５１３）を通じて、上面４０９において導電性特徴部（例えば、トレース）に対して電気的に接続される。そのような実施形態において、および図１３において最もよく示されるように、モジュール上面４０９に対して結合される構成要素に対する外部電気的接続は、モジュール基板４１０の底面４１１において露出された端子（例えば、端子４１２）を通じて行われる。

他の実施形態においては、１つまたは複数の端子含有インタポーザ（例示せず）が、モジュール基板４１０の上面４０９において導電性特徴部（例えば、トレースおよび／またはパッド）に対して接続されてもよく、インタポーザは、モジュール基板４１０の上面４０９の上方の（例えば、厚さ５８４にほぼ等しい）高さまで延在してもよい。各インタポーザ端子は、インタポーザの導電性パッド間でインタポーザを通って延在する導電性ビアと共に、インタポーザ底面およびインタポーザ上面において導電性パッドを含んでもよい。そのような実施形態において、封止材料５８０が適用されると、インタポーザの上面におけるパッドは露出されて、外部システム基板（図示せず）に対するモジュール４００の面取付を容易にすることになる。したがって、そのような実施形態においては、モジュール上面４０９に対して結合される構成要素に対する（インタポーザ端子を通じた）電気的接続は、封止材５８０およびモジュール４００の上面５８２における露出された端子を通じて行われることになる。

図１３に描かれるように、モジュール基板４１０は、複数の導電層５０１、５０２、５０３、５０４と交互に配置された、複数の誘電体層５０５、５０６、５０７（例えば、ＦＲ－４、セラミック、または他のＰＣＢ誘電材料から形成される）を含み、ただし、モジュール基板４１０の上面４０９は、パターニングされた導電層５０１によって形成され、モジュール基板４１０の底面５１１は、パターニングされた導電層または端子層５０４によって形成される。モジュール基板４１０は、３つの誘電体層５０５～５０７と、４つの導電層５０１～５０４とを含むように示されているが、モジュール基板の他の実施形態は、より多くのまたはより少ない、誘電体層および／または導電層を含んでもよいことが、留意されるべきである。

様々な導電層５０１～５０４の各々は、主な目的を有し得、他の層間での信号および／または電圧／接地ルーティングを容易にする導電性特徴部も含み得る。例えば、一実施形態において、モジュール基板４１０の取付面４０９におけるパターニングされた導電層５０１は、主に信号伝導層として機能し得る。より具体的には、層５０１は、ダイ４３３、４３４、４５３、４５４および他のディスクリート構成要素のための取付点としての役割を果たし得る、複数の導電性特徴部（例えば、導電性パッドおよびトレース）を含み、ダイ４３３、４３４、４５３、４５４と他のディスクリート構成要素との間の電気的接続も提供する。また、層５０４は、信号端子、バイアス端子、および／または接地端子（例えば、端子４１２、４１４、４６７－１、４６７－２、４６７－３、４６８－１、４６８－２、４６８－３）として具体的に指定される、複数の導電性パッド（例えば、パッド５１２、５６１、５６２、図１３）を含み、または複数の導電性パッドに対して結合され得る。その他の層（例えば、層５０２、５０３）は、ＲＦ接地層、バイアス電圧ルーティング層、および／または信号ルーティング層として機能し得る。

一実施形態によれば、モジュール基板４１０は、１つまたは複数の導電性接地特徴部５１６、５１７（例えば、接地特徴部６８、１８５、１８６、２０５、２３６、２５５、２８６、図３、図８～図１０）も含み、これらも、熱放散構造として機能し得る。これらの接地特徴部５１６、５１７は、モジュール基板４１０の上面４０９と底面４１１との間に延在する。図１２および図１３の実施形態において、「非フリップ・チップ」ダイ４３３、４３４、４５３は各々、導電性最下層５５８（例えば、層５８、図３）を含み、導電性最下層５５８は、モジュール基板４１０の上面４０９において露出される接地特徴部５１６の表面に対して物理的におよび電気的に結合される。図２および図３と共に上記で考察されたように、ゲート接点パッド４５５およびドレイン接点パッド４５７（例えば、ゲート接点パッド４４およびドレイン接点パッド４６、図２、図３）は、非フリップ・チップ・ダイ４３３、４３４、４５３の上面に位置し、内部ゲートおよびドレイン構造に対する電気的接続は、モジュール基板４１０の取付面４０９上のゲート接点パッド４５５およびドレイン接点パッド４５７とボンド・パッドまたはトレース４６６、４６９との間に接続されるワイヤボンド５６０、５６１（例えば、ワイヤボンド６０、図２、図３）を通じて行われる。反対に、ダイ４３３、４３４、４３４のソース領域に対する電気的接続は、ソース・ビア５５９（例えば、ソース・ビア４０、図２、図３）および導電性最下層５５８（すなわち、導電層５８、図３）を通じて行われる。

対照的に、「フリップ・チップ」ダイ４５４は、ダイ４５４の同じ表面において露出されたゲート接点パッド１１４、ドレイン接点パッド１１６、およびソース接点パッド１２８（例えば、ゲート接点パッド１１４、ドレイン接点パッド１１６、およびソース接点パッド１２８、図５）を含む。ソース接点パッド１２８（または接地接点パッド）は、モジュール基板４１０の上面４０９において露出される接地特徴部５１７の表面に対して、物理的におよび電気的に結合される。また、ゲート接点パッド１１４およびドレイン接点パッド１１６（またはＩ／Ｏ接点パッド）は、モジュール基板４１０の取付面４０９上のボンド・パッドまたはトレース４６９、４７０、４７２に対して（例えば、ピラー、半田ボール、または他の接点拡張部などの接続要素９０を使用して、図４）物理的におよび電気的に結合される。

接地特徴部５１６、５１７の底面５１８、５１９は、図１３に示されるように、モジュール基板４１０の底面４１１において露出され得る。いずれにしても、接地特徴部５１６、５１７は、ダイ４３３、４３４、４５３、４５４と接地特徴部５１６、５１７の底面５１８、５１９（および、したがって、モジュール基板４１０の底面４１１）との間の電気経路および熱経路を提供するように構成される。様々な実施形態において、接地特徴部５１６、５１７は、モジュール基板４１０の表面４０９、４１１間に延在する貫通孔に圧入される、および／または貫通孔内に取り付けられる、導電性金属コインを含んでもよい。代替の実施形態において、接地特徴部５１６、５１７の各々は、モジュール基板４１０の表面４０９、４１１間に延在する複数の導電性熱ビア（例えば、円形ビアまたは棒状ビア）（または導電性熱ビアのセット）を含んでもよい。より大きい電気システムに一体化される場合、接地特徴部５１６、５１７の露出された底面５１８、５１９は、システムの別の接地特徴部および／またはヒート・シンクに対して物理的におよび熱的に結合される。

電力増幅器モジュール４００は、ＲＦ信号入力端子４１２（例えば、ＲＦ入力端子３１２、図１１）と、電力スプリッタ４２０（例えば、電力スプリッタ３２０、図１１）と、２段キャリア増幅器４３２（例えば、増幅器３３２、図１１）と、２段ピーク増幅器４５２（例えば、増幅器３５２、図１１）と、様々な位相シフトおよびインピーダンス整合要素と、組み合わせノード４７２（例えば、組み合わせノード３７２、図１１）と、出力インピーダンス整合ネットワーク４７４（例えば、ネットワーク３７４、図１１）と、ＲＦ信号出力端子４１４（例えば、ＲＦ出力端子３１４、図１１）とを含む。

端子４１２は、モジュール４００のＲＦ信号入力端子として機能する。１つまたは複数の導電性構造（例えば、図示されるような、ビア、トレース、および／またはワイヤボンド）を通じて、ＲＦ信号入力端子４１２は、電力スプリッタ４２０に対して入力４２２に対して電気的に結合される。同様に、端子４１４は、モジュール４００のＲＦ信号出力端子として機能する。１つまたは複数の導電性構造（例えば、ビア、トレース、および／またはワイヤボンド）を通じて、ＲＦ信号出力パッドは、（ネットワーク４７４を通じて）組み合わせノード４７２に対して電気的に結合される。

システム基板４１０の取付面４０９に対して結合される電力スプリッタ４２０（例えば、電力スプリッタ３２０、図１１）は、図４では単一の要素として表されているが、１つまたは複数のディスクリート・ダイおよび／または構成要素を含んでもよい。電力スプリッタ４２０は、入力端子４２２と、２つの出力端子（符号は付けられていないが、端子３２４、３２６に対応する、図１１）とを含む。入力端子４２２は、１つまたは複数の導電性構造（例えば、図示されるような、ビア、トレース、および／またはワイヤボンド）を通じて、ＲＦ信号入力端子４１２に対して電気的に結合され、したがって、入力ＲＦ信号を受け取るように構成される。電力スプリッタ４２０の出力端子は、１つまたは複数の導電性構造（例えば、ビア、トレース、および／またはワイヤボンド）ならびに入力回路４３１、４５１（例えば、入力回路３３１、３５１、図１１）を通じて、それぞれキャリア増幅器４３２のための入力接点パッド４３５およびピーク増幅器４５２のための入力接点パッド４５５に対して電気的に結合される。

電力スプリッタ４２０は、ＲＦ入力端子４１２を通じて受け取られる入力ＲＦ信号の電力を、第１のＲＦ信号と第２のＲＦ信号とに分割するように構成され、第１のＲＦ信号および第２のＲＦ信号は、電力スプリッタ４２０の出力端子において作られる。また、電力スプリッタ４２０は、スプリッタの出力端子において提供されるＲＦ信号間に約９０度の位相差を与えるように構成され得る。電力スプリッタ４２０の出力において作られる第１のＲＦ信号および第２のＲＦ信号は、前述したように、等しい電力を有しても、または不均等な電力を有してもよい。

電力スプリッタの第１の出力は、キャリア増幅器パスに対して（すなわち、キャリア増幅器４３２またはキャリア増幅器パス３３０に対して、図１１）電気的に結合され、電力スプリッタの第２の出力は、ピーク増幅器パスに対して（すなわち、ピーク増幅器４５２またはピーク増幅器パス４５０に対して、図１１に）電気的に結合される。電力スプリッタ４２０によって作られた第１のＲＦ信号は、キャリア増幅器パス４３２を通じて増幅され、電力スプリッタ４２０によって作られた第２のＲＦ信号は、ピーク増幅器パス４５２を通じて増幅される。

図１２の特定の実施形態において、キャリア増幅器パスおよびピーク増幅器パスの各々は、２段電力増幅器４３２、４５２を含み、ただし、ドライバ段トランジスタ４３６、４５６は、ドライバ段ダイ４３３、４５３上に実装され、最終段トランジスタ４３９、４５９は、別個の最終段ダイ４３４、４５４上に実装される。

特定の実施形態において、キャリア増幅器４３２は、シリコン・ドライバ段ダイ４３３と、窒化ガリウム（ＧａＮ）最終段ダイ４３４とを含み、ピーク増幅器４５２も、シリコン・ドライバ段ダイ４５３と、ＧａＮ最終段ダイ４５４とを含む。他の実施形態において、キャリア増幅器４３２およびピーク増幅器４５２の各々は、単一のダイ上に実装される２段電力増幅器を含んでもよく、または、キャリア増幅器４３２およびピーク増幅器４５２の各々は、単一のダイ上に実装される単段電力増幅器を含んでもよい。また別の実施形態において、キャリア増幅器およびピーク増幅器の各々は、別個のドライバ・ダイおよび最終段ダイ上に実装される２段電力増幅器を含んでもよいが、ドライバ・ダイおよび最終段ダイは、同じ半導体技術を使用して形成されてもよく（例えば、ドライバ・ダイと最終段ダイとの両方が、シリコン・ダイもしくはＧａＮダイである）、または、ドライバ・ダイおよび／もしくは最終段ダイは、上述した半導体技術と異なる半導体技術を使用して形成されてもよい（例えば、ドライバ・ダイおよび／もしくは最終段ダイは、シリコンゲルマニウム（ＳｉＧｅ）および／もしくはガリウム砒素（ＧａＡｓ）ダイから形成され得る）。

キャリア増幅器パスは、上述したドライバ段ダイ４３３と、最終段ダイ４３４と、位相シフトおよびインピーダンス反転要素４７０（例えば、要素３７０、図１１）とを含む。キャリア増幅器パス４３２のドライバ段ダイ４３３および最終段ダイ４３４は、ドライバ段ダイ４３３の入力接点パッド４３５（キャリア増幅器入力に対応する）と、最終段ダイ４３４の出力接点パッド４４０（キャリア増幅器出力に対応する）との間にカスケード配置で共に電気的に結合される。例示される実施形態によれば、ドライバ段ダイ４３３と最終段ダイ４３４との両方が、非フリップ・チップ電力トランジスタ・ダイである。

ドライバ段ダイ４３３は、複数の集積回路を含む。一実施形態において、ダイ４３３の集積回路構成は、入力接点パッド４３５（例えば、入力接点パッド３３５、図１１）、任意選択の入力インピーダンス整合回路（符号は付けられていない）、シリコン電力トランジスタ４３６（または他の半導体技術トランジスタ）、任意選択の出力インピーダンス整合回路（符号は付けられていない）、および出力接点パッド４３７が直列に結合された構成を一実施形態において含む。より具体的には、トランジスタ４３６のゲートは、任意選択の入力インピーダンス整合回路を通じて、入力接点パッド４３５に対して電気的に結合され、トランジスタ４３６のドレインは、任意選択の出力インピーダンス整合回路を通じて、ダイ４３３の出力接点パッド４３７に対して電気的に結合される。トランジスタ４３６のソースは、ダイ４３３の底面上で導電層（またはソース接点もしくはソース接点パッド）に対して電気的に結合され、底部導電層は、接地特徴部５１６の露出された上面に対して物理的に、電気的におよび熱的に結合される。

ドライバ段ダイ４３３の出力接点パッド４３７は、ワイヤボンド・アレイ５６２または別のタイプの電気的接続を通じて、最終段ダイ４３４の入力接点パッド４３８に対して電気的に結合される。最終段ダイ４３４は、複数の集積回路も含む。一実施形態において、ダイ４３４の集積回路構成は、入力接点パッド４３８、ＧａＮ電力トランジスタ４３７（または他の半導体技術トランジスタ）、および出力接点パッド４４０（例えば、出力接点パッド３３８、図１１）が直列に結合された構成を含む。より具体的には、トランジスタ４３７のゲートは、ダイ４３４の入力接点パッド４３８に対して電気的に結合され、トランジスタ４３７のドレインは、ダイ４３４の出力接点パッド４４０に対して電気的に結合される。トランジスタ４３７のソースは、ダイ４３４の底面上の導電層（またはソース接点もしくはソース接点パッド）に対して電気的に結合され、底部導電層は、接地特徴部５１６の露出された上面に対して物理的に、電気的に、および熱的に結合される。

ピーク増幅器パスは、上述したドライバ段ダイ４５３と、最終段ダイ４５４とを含む。ピーク増幅器パス４５２のドライバ段ダイ４５３および最終段ダイ４５４は、ドライバ段ダイ４５３の入力接点パッド４５５（ピーク増幅器入力に対応する）と、最終段ダイ４５４の出力接点パッド４５８（ピーク増幅器出力に対応する）との間にカスケード配置で共に電気的に結合される。例示される実施形態によれば、および図１３において最もよく分かるように、ドライバ段ダイ４５３は、非フリップ・チップ電力トランジスタ・ダイであり、最終段ダイ４５４は、フリップ・チップ電力トランジスタ・ダイである。

ドライバ段ダイ４５３は、複数の集積回路を含む。一実施形態において、ダイ４５３の集積回路構成は、入力接点パッド４５５（例えば、入力端子３５５、図１１）、任意選択の入力インピーダンス整合回路（符号は付けられていない）、シリコン電力トランジスタ４５６（または他の半導体技術トランジスタ）、任意選択の出力インピーダンス整合回路（符号は付けられていない）、および出力接点パッド４５７が直列に結合された構成を一実施形態において含む。入力接点パッド４５５は、ワイヤボンド・アレイ５６０を通じて、モジュール基板４１０の取付面４０９上の導電性トレースおよび／またはボンド・パッド４６６に対して電気的に結合される。トランジスタ４５６のゲートは、任意選択の入力インピーダンス整合回路を通じて、入力接点パッド４５５に対して電気的に結合され、トランジスタ４５６のドレインは、任意選択の出力インピーダンス整合回路を通じて、ダイ４５３の出力接点パッド４５７に対して電気的に結合される。トランジスタ４５６のソースは、ダイ４５３の底面上の導電層５５８（またはソース接点もしくはソース接点パッド）に対して電気的に結合され、底部導電層５５８は、接地特徴部３１６の露出された上面に対して物理的に、電気的に、および熱的に結合される。

ドライバ段ダイ４５３の出力接点パッド４５７は、モジュール基板４１０の取付面４０９上のワイヤボンド・アレイ５６１ならびに導電性トレースおよび／またはボンド・パッド４６９を通じて、最終段ダイ４５４の１つまたは複数の入力接点パッド１１４に対して電気的に結合される。最終段ダイ４５４は、複数の集積回路も含む。一実施形態において、ダイ４５４の集積回路構成は、１つまたは複数の入力接点パッド１１４、ダイ４５４の能動エリア９４内のＧａＮ電力トランジスタ（または他の半導体技術トランジスタ）、および１つまたは複数の出力接点パッド１１６（例えば、出力接点パッド３５８、図１１）が直列に結合された構成を含む。より具体的には、トランジスタのゲートは、ダイ４５４の入力接点パッド１１４に対して電気的に結合され、トランジスタのドレインは、ダイ４５４の出力接点パッド１１６に対して電気的に結合される。トランジスタのソースは、ダイ４５４の底面上の１つまたは複数のソース接点パッド１２８に対して電気的に結合され、ソース接点パッド１２８は、接地特徴部５１７の露出された上面に対して物理的に、電気的に、および熱的に結合される。

前述したように、適当なドハティ動作のために、キャリア増幅器４３２は、クラスＡＢモードで動作するようにバイアスされ得、ピーク増幅器４５２は、クラスＣモードで動作するようにバイアスされ得る。このバイアスを達成するために、複数のゲート・バイアス電圧およびドレイン・バイアス電圧が、外部バイアス電圧源によって提供され得る。一実施形態によれば、バイアス電圧は、モジュール基板４１０のバイアス端子４６７－１、４６８－１、４６７－２、４６８－２、４６７－３、４６８－３を通じて提供される。より具体的には、ドライバ段トランジスタ４３６、４５６のためのゲート・バイアス電圧は、ドライバ・ゲート・バイアス端子４６７－１および４６８－２を通じて提供され得、ドライバ段トランジスタ４３６、４５６のためのドレイン・バイアス電圧は、ドライバ・ドレイン・バイアス端子４６７－２、４６８－２を通じて提供され得、最終段トランジスタ４３９、４５９のためのゲート・バイアス電圧は、ゲート・バイアス端子４６７－３、４６８－３を通じて提供され得る。例示される実施形態において、図示されるように、ドライバ段トランジスタおよび最終段トランジスタ４３６、４３９、４５６、４５９の両方のためのゲート・バイアス接点パッドおよびドレイン・バイアス接点パッドは、ドライバ段ダイ４３３、４５３上に位置し、最終段ダイ４３４、４５４のためのゲート・バイアス電圧は、ワイヤボンド接続および／または導電性トレースを通じて、ドライバ段ダイ４３３、４５３から最終段ダイ４３４、４５４へ「ホップする」。

増幅されたキャリア信号は、最終段ダイ４３４の出力接点パッド４４０において作られ、増幅されたピーク信号は、最終段ダイ４５４の出力接点パッド１１６において作られ、これは、増幅器のための組み合わせノード４７２（例えば、ノード３７２、図１１）としても機能する。一実施形態によれば、キャリア最終段ダイ４３４の出力接点パッド４４０は、（例えば、ワイヤボンド（符号は付けられていない）または別のタイプの電気的接続を通じて）位相シフトおよびインピーダンス反転要素４７０の第１の端部に対して電気的に結合され、ピークの最終段ダイ４５４の出力接点パッド１１６は、位相シフトおよびインピーダンス反転要素４７０の第２の端部に対して電気的に結合される。

一実施形態によれば、位相シフトおよびインピーダンス反転要素４７０は、導電層５０１の一部から形成される、１／４波長またはラムダ／４（λ／４）またはより短い送信ライン（例えば、約９０度までの電気的長さを有するモジュール基板４１０上の、またはモジュール基板４１０内の、マイクロストリップ送信ライン）を用いて実装され得る。接点パッド１１６を囲む点線によって示されるように、一実施形態において、送信ラインの拡張部は、最終段ドレイン接点パッド１１６の下へ延在し、最終段ドレイン接点パッド１１６に対して電気的に接続され得る。本願明細書において使用される場合、ラムダは、増幅器の動作の基本周波数におけるＲＦ信号の波長（例えば、約６００メガヘルツ（ＭＨｚ）から約１０ギガヘルツ（ＧＨｚ）またはそれ以上までの範囲内の周波数）である。位相シフトおよびインピーダンス反転要素４７０と、ダイ４３４、４５４の出力接点パッド４４０、１１６へのワイヤボンド（または他の）接続との組み合わせは、信号が出力接点パッド４４０から出力接点パッド１１６／組み合わせノード４７２へ進む際に、増幅されたキャリア信号に対して約９０度の相対的な位相シフトを与え得る。キャリア・パスおよびピーク・パスを通じてキャリアＲＦ信号およびピークＲＦ信号に対してそれぞれ別個に与えられた様々な位相シフトが実質的に等しい場合、増幅されたキャリアＲＦ信号およびピークＲＦ信号は、出力接点パッド１１６／組み合わせノード４７２において実質的に同相で組み合わされる。

出力接点パッド１１６／組み合わせノード４７２は、出力インピーダンス整合ネットワーク４７４（例えば、ネットワーク１７４、図１）を通じて、ＲＦ出力端子４１４（例えば、端子１１４、図１）に対して電気的に結合される。出力インピーダンス整合ネットワーク４７４は、キャリア最終段ダイ４３４およびピーク最終段ダイ４５４の各々に対して、適当な負荷インピーダンスを提示するように機能する。図１２では非常に簡略化された形式で示されているが、出力インピーダンス整合ネットワーク４７４は、出力接点パッド１１６／組み合わせノード４７２とＲＦ出力端子４１４との間に、所望のインピーダンス整合を提供する、様々な導電性トレース、付加的なディスクリート構成要素（例えば、キャパシタ、インダクタ、および／または抵抗器）を含んでもよい。

図１２および図１３に例示されるドハティ増幅器モジュール実施形態においては、ピーク最終段ダイ４５４のみがフリップ・チップ・ダイであり、残りの３つのダイ４３３、４３４、４５３は非フリップ・チップ・ダイである。この実施形態において、モジュール基板４１０および封止材料５８０は、ピーク最終段ダイ４５４によって作られた熱を吸収するのに十分なものとするべきである。他の実施形態において、ダイのうちの他のダイは、モジュール基板４１０および封止材料５８０が、それらの他のダイによって作られた熱を吸収するのに十分なものであるように、十分に低い電力とし得る。

例えば、図１４は、さらに別の実施形態による、図１１のドハティ電力増幅器を具現化し、フリップ・チップ・トポロジーを有する３つのダイ６３３、６５３、４５４と、非フリップ・チップ・トポロジーを有する１つのみのダイ４３４とを含む電力増幅器モジュール６００の平面図を示す。理解を高めるために、図１４は、図１５と同時に見られるべきであり、図１５は、線１５－１５に沿った、図１４のドハティ電力増幅器モジュール６００の側面断面図を示す。

図１４および図１５の実施形態は、図１２および図１３の実施形態と実質的に同様または同一の複数の特徴を有する。簡潔さの目的のために、それらの実質的に同様または同一の特徴は、下記で詳細に再度説明されない。図面間の参照符号（例えば、図１２～図１５の各々における参照符号４１２）が同一であるいかなる場合にも、その参照符号に関連付けられた要素の上記説明は、図１４および図１５において同じ参照符号を有する要素に関係するように意図されている。

モジュール４００（図１２および図１３）と同様に、モジュール６００は、多層ＰＣＢまたは他の適切な基板の形式のモジュール基板７１０を含む。複数の構成要素は、モジュール基板７１０の取付面７０９に対して結合され、非導電性封止材料５８０（例えば、プラスチック封止材）は、取付面７０９上に配設される。

さらに、電力増幅器モジュール６００は、ＲＦ信号入力端子４１２（例えば、ＲＦ入力端子３１２、図１１）と、電力スプリッタ４２０（例えば、電力スプリッタ３２０、図１１）と、２段キャリア増幅器７３２（例えば、増幅器３３２、図１１）と、２段ピーク増幅器７５２（例えば、増幅器３５２、図１１）と、様々な位相シフトおよびインピーダンス整合素子と、組み合わせノード４７２（例えば、組み合わせノード３７２、図１１）と、出力インピーダンス整合ネットワーク４７４（例えば、ネットワーク３７４、図１１）と、ＲＦ信号出力端子４１４（例えば、ＲＦ出力端子３１４、図１１）とを含む。

電力スプリッタ４２０は、ＲＦ入力端子４１２を通じて受け取られた入力ＲＦ信号の電力を、第１のＲＦ信号と第２のＲＦ信号とに分割するように構成され、これらは、電力スプリッタ４２０の出力端子において作られる。図１４の特定の実施形態において、キャリア増幅器パスおよびピーク増幅器パスの各々は、２段電力増幅器７３２、７５２を含み、ただし、ドライバ段トランジスタは、ドライバ段ダイ６３３、６５３上に実装され、最終段トランジスタは、別個の最終段ダイ４３４、４５４上に実装される。特定の実施形態において、キャリア増幅器７３２は、シリコン・ドライバ段ダイ６３３とＧａＮ最終段ダイ４３４とを含み、ピーク増幅器７５２も、シリコン・ドライバ段ダイ６５３とＧａＮ最終段ダイ４５４とを含むが、ダイ６３３、４５２、６５３、４５４の各々は、図１２と共に上記で考察されたように、他の半導体材料を使用して形成されてもよい。

キャリア増幅器パス７３２は、ドライバ段ダイ６３３と、最終段ダイ４３４と、位相シフトおよびインピーダンス反転要素４７０（例えば、要素３７０、図１１）とを含む。ドライバ段ダイ６３３および最終段ダイ４３４は、ドライバ段ダイ６３３の１つまたは複数の入力接点パッド６３５／１１４（キャリア増幅器入力に対応する）と、最終段ダイ４５４の出力接点パッド４３８（キャリア増幅器出力に対応する）との間にカスケード配置で共に電気的に結合される。例示される実施形態によれば、ドライバ段ダイ４３３は、フリップ・チップ電力トランジスタ・ダイであり、最終段ダイ４３４は、非フリップ・チップ電力トランジスタ・ダイである。したがって、一実施形態において、最終段ダイ４３４は、ＴＳＶ（例えば、ソース・ビア４０、図３）を含んでもよいが、ドライバ段ダイ４３３は、ＴＳＶを含まない。

ピーク増幅器パス７５２は、ドライバ段ダイ６５３の１つまたは複数の入力接点パッド６５５／１１４（ピーク増幅器入力に対応する）と、最終段ダイ４５４の１つまたは複数の出力接点パッド４５８／１１６（ピーク増幅器出力に対応する）との間にカスケード配置で共に電気的に結合される、ドライバ段ダイ６５３および最終段ダイ４５４を含む。例示される実施形態によれば、ドライバ段ダイ６５３と最終段ダイ４５４との両方が、フリップ・チップ電力トランジスタ・ダイである。したがって、一実施形態において、ドライバ段ダイ６３３も、最終段ダイ４３４も、ＴＳＶ（例えばソース・ビア４０、図３）を含まない。

図１４および図１５のモジュール６００と、図１２および図１３のモジュール４００との間の主な相違点は、上述したように、モジュール４００のドライバ段ダイ４３３、４５３の両方が非フリップ・チップ・ダイであるのに対して、モジュール６００のドライバ段ダイ６３３、６５３の両方がフリップ・チップ・ダイであるという点である。したがって、ドライバ段ダイ６３３、６５３の各々は、入力接点パッド１１４と、各ダイ６３３、６５３の能動エリア９４内のシリコン電力トランジスタ（または他の半導体技術トランジスタ）と、出力接点パッド１１６との直列に結合された構成を含む、複数の集積回路を含む。より具体的には、各ドライバ段トランジスタのゲートは、各ダイ６３３、６５３の入力接点パッド１１４に対して電気的に結合され、各ドライバ段トランジスタのドレインは、各ダイ６３３、６５３の出力接点パッド１１６に対して電気的に結合される。各ドライバ段トランジスタのソースは、それぞれのダイ６３３、６５３の底面上の１つまたは複数のソース接点パッド１２８に対して電気的に結合され、ソース接点パッド１２８は、接地特徴部６１７の露出された上面に対して物理的に、電気的に、および熱的に結合される。

モジュール４００、６００間のいくつかの付加的な相違点は、モジュール基板６００のドライバ段ダイ６３３、６５３と導電性特徴部との間の電気的接続において見出される。より具体的には、前述したモジュール４００において、ドライバ段ダイ４３３、４５３（図１２、図１３）は、ワイヤボンド（例えば、ワイヤボンド５６０、５６１、図１３）を使用して導電性特徴部（例えば、特徴部４６６、４６９、図１２、図１３）に対して電気的に結合される非フリップ・チップ・ダイである。対照的に、モジュール６００において、ドライバ段ダイ６３３、６５３は、フリップ・チップ・ダイであり、そのため、ドライバ段ダイ６３３、６５３（図１４、図１５）の入力接点パッド１１４および出力接点パッド１１６は、モジュール基板７１０の取付面４０９において、導電性ボンド・パッドまたはトレース６３１、６５１、６６９、６７０に対して（例えば、ピラー、半田ボール、または他の接点拡張部などの接続要素９０を使用して、図４）直接接続される。ドライバ段ダイ６３３、６５３のソース接点パッド１２８は、モジュール基板７１０の上面７０９において露出される接地特徴部６１７の表面に対して物理的におよび電気的に結合される。

モジュール４００、６００間の別のより微細な相違点は、外部バイアス電圧源からドライバ段トランジスタに対して／を通じてバイアス電圧が提供される手法である。両方の実施形態において、バイアス電圧は、モジュール基板４１０、７１０のバイアス端子４６７－１、４６８－１、４６７－２、４６８－２、４６７－３、４６８－３を通じて提供される。しかしながら、バイアス端子が、ワイヤボンド接続を使用してドライバ段トランジスタ４３３、４５３に対して結合されるモジュール４００と異なり、モジュール７１０においては、バイアス端子が、ドライバ段ダイ６３３、６５３の、モジュールに面した表面上のバイアス接点パッド６６７－１、６６７－２、６６７－３、６６８－１、６６８－２、６６８－３に対して（例えば、ピラー、半田ボール、または他の接点拡張部などの接続要素９０を使用して、図４）直接接続される。

より具体的には、ドライバ段トランジスタのゲート・バイアス電圧は、ドライバ・ゲート・バイアス端子４６７－１、４６８－２、およびドライバ段ダイ端子６６７－１、６６８－１を通じて提供され得、ドライバ段トランジスタのドレイン・バイアス電圧は、ドライバ・ドレイン・バイアス端子４６７－２、４６８－２、およびドライバ段ダイ接点パッド６６７－２、６６８－２を通じて提供され得、最終段ダイ４３４、４５４における最終段トランジスタのゲート・バイアス電圧は、ゲート・バイアス端子４６７－３、４６８－３、およびドライバ段ダイ接点パッド６６７－３、６６８－３を通じて提供され得る。例示される実施形態において、図示されるように、ドライバ段トランジスタおよび最終段トランジスタ４３６、４３９、４５６、４５９の両方のためのゲート・バイアス・パッドおよびドレイン・バイアス・パッドは、ドライバ段ダイ６３３、６５３上に位置し、最終段ダイ４３４、４５４のゲート・バイアス電圧は、導電性トレースを通じてドライバ段ダイ４３３、４５３から最終段ダイ４３４、４５４へ「ホップする」。

本開示は、本発明の真の、意図された、および公正な範囲および精神を限定するのではなく、本発明による様々な実施形態を作り出し、使用する方法について解説するように意図されている。前述の説明は、網羅的であるように、または開示されている精密な形式に本発明を限定するように意図されていない。変形またはバリエーションが、上記の教示に照らして可能である。実施形態は、本発明の原理およびその実際的な適用例の最良の例示を提供するように、ならびに、様々な実施形態において、および想定される特定の使用に適するような様々な変形を用いて、当業者が本発明を利用することを可能にするように、選択および説明された。あらゆるそのような変形およびバリエーションは、それらに公正に、合法的に、および正当に与えられる広さに従って解釈された場合に、特許に向けて本出願の係属期間中に補正され得るような、添付の特許請求の範囲、およびそのあらゆる均等物によって決定されるような本発明の範囲内にある。

Claims (20)

1. 取付面、および前記取付面における複数の導電性特徴部を有するモジュール基板と、
   前記取付面に対して結合される第１の電力トランジスタ・ダイであって、前記第１の電力トランジスタ・ダイは、第１の入出力（Ｉ／Ｏ）接点パッドおよび第２のＩ／Ｏ接点パッド、ならびに第１の接地接点パッドを有し、前記第１のＩ／Ｏパッドおよび前記第２のＩ／Ｏパッドならびに前記第１の接地接点パッドは全て、前記モジュール基板の前記取付面の方を向く、前記第１の電力トランジスタ・ダイの第１の表面において露出される、第１の電力トランジスタ・ダイと、
   前記取付面に対して結合される第２の電力トランジスタ・ダイであって、前記第２の電力トランジスタ・ダイは、第３のＩ／Ｏ接点パッドおよび第４のＩ／Ｏ接点パッド、ならびに第２の接地接点パッドを有し、前記第３のＩ／Ｏ接点パッドおよび前記第４のＩ／Ｏ接点パッドは、前記モジュール基板の前記取付面からそれた方を向く、前記第２の電力トランジスタ・ダイの第１の表面において露出され、前記第２の接地接点パッドは、前記モジュール基板の前記取付面の方を向く、前記第２の電力トランジスタ・ダイの第２の表面において露出される、第２の電力トランジスタ・ダイと
   を備える、増幅器モジュール。
2. 前記第１のＩ／Ｏ接点パッドおよび前記第２のＩ／Ｏ接点パッドは、前記取付面において第１の導電性特徴部および第２の導電性特徴部に対して電気的に結合され、前記第１の接地接点パッドは、前記取付面において露出される第３の導電性特徴部に対して結合される、請求項１に記載の増幅器モジュール。
3. 前記取付面において第４の導電性特徴部に対して結合される第１の端部、および前記第３のＩ／Ｏ接点パッドに対して結合される第２の端部を有する第１のワイヤボンドと、
   前記取付面において第５の導電性特徴部に対して結合される第１の端部、および前記第４のＩ／Ｏ接点パッドに対して結合される第２の端部を有する第２のワイヤボンドと
   をさらに備える、請求項２に記載の増幅器モジュール。
4. 前記第１の導電性特徴部および前記第２の導電性特徴部は、前記取付面における導電性トレースであり、
   前記第３の導電性特徴部は、前記モジュール基板の底面と前記取付面との間に延在する、
   請求項２に記載の増幅器モジュール。
5. 前記第１の電力トランジスタ・ダイは、第１のゲート構造、第１のドレイン領域、および第１のソース領域を有する、１つまたは複数の電界効果トランジスタを含み、
   前記第１のＩ／Ｏ接点パッドは、前記第１のゲート構造に対して電気的に結合され、
   前記第２のＩ／Ｏ接点パッドは、前記第１のドレイン構造に対して電気的に結合され、
   前記第１の接地接点パッドは、前記第１のソース領域に対して電気的に結合される、
   請求項１に記載の増幅器モジュール。
6. 前記第２の電力トランジスタ・ダイは、第２のゲート構造、第２のドレイン領域、および第２のソース領域を有する、１つまたは複数の付加的な電界効果トランジスタを含み、
   前記第３のＩ／Ｏ接点パッドは、前記第２のゲート構造に対して電気的に結合され、
   前記第４のＩ／Ｏ接点パッドは、前記第２のドレイン構造に対して電気的に結合され、
   前記第２の接地接点パッドは、前記第２のソース領域に対して電気的に結合される、
   請求項５に記載の増幅器モジュール。
7. 前記第１の電力トランジスタ・ダイおよび前記第２の電力トランジスタ・ダイは、入力および出力を有する増幅器パスのうちの部分を形成し、
   前記第２のトランジスタの前記第３のＩ／Ｏ接点パッドは、前記増幅器パスの前記入力に対して電気的に結合され、
   前記第２のトランジスタの前記第４のＩ／Ｏ接点パッドは、前記第１のトランジスタの前記第１のＩ／Ｏ接点パッドに対して電気的に結合され、
   前記第１のトランジスタの前記第２のＩ／Ｏ接点パッドは、前記増幅器パスの前記出力に対して電気的に結合される、
   請求項６に記載の増幅器モジュール。
8. 前記第１の電力トランジスタ・ダイおよび前記第２の電力トランジスタ・ダイは、入力および出力を有する増幅器パスのうちの部分を形成し、
   前記第１のトランジスタの前記第１のＩ／Ｏ接点パッドは、前記増幅器パスの前記入力に対して電気的に結合され、
   前記第１のトランジスタの前記第２のＩ／Ｏ接点パッドは、前記第２のトランジスタの前記第３のＩ／Ｏ接点パッドに対して電気的に結合され、
   前記第２のトランジスタの前記第４のＩ／Ｏ接点パッドは、前記増幅器パスの前記出力に対して電気的に結合される、
   請求項６に記載の増幅器モジュール。
9. 前記第１の電力トランジスタ・ダイは、
   ダイ本体に形成された能動エリアを有するトランジスタであって、前記能動エリアは、外周によって境界を示される、トランジスタと、
   ダイ本体の前部上に形成される相互接続構造であって、前記相互接続構造は、前記トランジスタの前記能動エリア内の第１のサブ領域、第２のサブ領域、および第３のサブ領域に対してそれぞれ電気的に結合される、第１の接点、第２の接点、および第３の接点を形成する、パターニングされた導電性材料を含有する、相互接続構造と、
   前記相互接続構造の外側部分に形成される前部Ｉ／Ｏインターフェースであって、前記前部Ｉ／Ｏインターフェースは、前記第１のＩ／Ｏ接点パッドおよび前記第２のＩ／Ｏ接点パッドならびに前記第１の接地接点パッドを含有し、前記第１のＩ／Ｏ接点パッドは、前記第１の接点に対して電気的に接続され、前記第２のＩ／Ｏ接点パッドは、前記第２の接点に対して電気的に接続され、前記第１の接地接点パッドは、前記第３の接点に対して電気的に接続され、前記第１の接地接点パッドは、前記トランジスタの前記能動エリアの上に横たわる位置に配置される、前部Ｉ／Ｏインターフェースと
   を備える、請求項１に記載の増幅器モジュール。
10. 前記トランジスタは、電界効果トランジスタ（ＦＥＴ）を備え、
    前記第１のサブ領域、前記第２のサブ領域、および前記第３のサブ領域は、前記ＦＥＴの前記能動エリア内にチャネル・サブ領域、ドレイン・サブ領域、およびソース・サブ領域をそれぞれ含み、
    前記第１の接点、前記第２の接点、および前記第３の接点は、ゲート電極構造、ドレイン電極構造、およびソース電極構造をそれぞれ備える、
    請求項９に記載の増幅器モジュール。
11. 前記第１のＩ／Ｏ接点パッドおよび前記第２のＩ／Ｏ接点パッドは、前記トランジスタの前記能動エリアの前記外周の外側の位置に配置される、請求項９に記載の増幅器モジュール。
12. 前記モジュール基板に対するフリップ・チップ・ボンディングのために構成された、前記第１のＩ／Ｏ接点パッドおよび前記第２のＩ／Ｏ接点パッドならびに前記第１の接地パッドの各々上の導電性接続要素をさらに備える、請求項１に記載の増幅器モジュール。
13. 前記第１の電力トランジスタ・ダイは、ソース基板貫通ビアを含まない、請求項１に記載の増幅器モジュール。
14. 取付面、および前記取付面における複数の導電性特徴部を有するモジュール基板と、
    第１の入力、第１の出力、および前記取付面に対して結合される第１の電力トランジスタ・ダイを含む第１の増幅器パスであって、前記第１の電力トランジスタ・ダイは、前記第１の入力に対して結合される第１の入出力（Ｉ／Ｏ）接点パッド、前記第１の出力に対して結合される第２のＩ／Ｏ接点パッド、および第１の接地接点パッドを有し、全てが、前記モジュール基板の前記取付面の方を向く、前記第１の電力トランジスタ・ダイの第１の表面において露出される、第１の増幅器パスと、
    第２の入力、第２の出力、および前記取付面に対して結合される第２の電力トランジスタ・ダイを含む第２の増幅器パスであって、前記第２の電力トランジスタ・ダイは、前記第２の入力に対して結合される第３のＩ／Ｏ接点パッド、前記第２の出力に対して結合される第４のＩ／Ｏ接点パッド、および第２の接地接点パッドを有し、前記第３のＩ／Ｏ接点パッドおよび前記第４のＩ／Ｏ接点パッドは、前記モジュール基板の前記取付面からそれた方を向く、前記第２の電力トランジスタ・ダイの第１の表面において露出され、前記第２の接地接点パッドは、前記モジュール基板の前記取付面の方を向く、前記第２の電力トランジスタ・ダイの第２の表面において露出される、第２の増幅器パスと、
    前記第１の増幅器パスおよび前記第２の増幅器パスの前記第１の出力および前記第２の出力に対して電気的に結合される組み合わせノードと
    を備える、ドハティ増幅器モジュール。
15. 前記第１の増幅器パスは、前記第１の電力トランジスタ・ダイと直列に結合される第３の電力トランジスタ・ダイをさらに含み、前記第３の電力トランジスタ・ダイは、前記第１の入力に対して結合される第５のＩ／Ｏ接点パッド、前記第１の電力トランジスタ・ダイの前記第１のＩ／Ｏ接点パッドに対して結合される第６のＩ／Ｏ接点パッド、および第３の接地接点パッドを含み、前記第５のＩ／Ｏ接点パッドおよび前記第６のＩ／Ｏ接点パッドは、前記モジュール基板の前記取付面からそれた方を向く、前記第３の電力トランジスタ・ダイの第１の表面において露出され、前記第３の接地接点パッドは、前記モジュール基板の前記取付面の方を向く、前記第３の電力トランジスタ・ダイの第２の表面において露出される、
    請求項１４に記載のドハティ増幅器モジュール。
16. 前記第１の増幅器パスは、ピーク増幅器パスであり、
    前記第２の増幅器パスは、キャリア増幅器パスである、
    請求項１５に記載のドハティ増幅器モジュール。
17. 前記第１の増幅器パスは、キャリア増幅器パスであり、
    前記第２の増幅器パスは、ピーク増幅器パスである、
    請求項１５に記載のドハティ増幅器モジュール。
18. 前記第１の増幅器パスは、前記第１の電力トランジスタ・ダイと直列に結合される第３の電力トランジスタ・ダイをさらに含み、前記第３の電力トランジスタ・ダイは、前記第１の入力に対して結合される第５のＩ／Ｏ接点パッド、前記第１の電力トランジスタ・ダイの前記第１のＩ／Ｏ接点パッドに対して結合される第６のＩ／Ｏ接点パッド、および第３の接地接点パッドを含み、前記第５のＩ／Ｏパッドおよび前記第６のＩ／Ｏパッドならびに前記第３の接地接点パッドは全て、前記モジュール基板の前記取付面の方を向く、前記第３の電力トランジスタ・ダイの第１の表面において露出される、
    請求項１４に記載のドハティ増幅器モジュール。
19. 前記第２の増幅器パスは、前記第２の電力トランジスタ・ダイと直列に結合される第４の電力トランジスタ・ダイをさらに含み、前記第４の電力トランジスタ・ダイは、前記第２の入力に対して結合される第７のＩ／Ｏ接点パッド、前記第２の電力トランジスタ・ダイの前記第３のＩ／Ｏ接点パッドに対して結合される第８のＩ／Ｏ接点パッド、および第４の接地接点パッドを含み、前記第６のＩ／Ｏパッドおよび前記第７のＩ／Ｏパッドならびに前記第４の接地接点パッドは全て、前記モジュール基板の前記取付面の方を向く、前記第４の電力トランジスタ・ダイの第１の表面において露出される、
    請求項１８に記載のドハティ増幅器モジュール。
20. 前記第１の増幅器パスおよび前記第２の増幅器パスの前記第１の出力と前記第２の出力との間に電気的に結合される、位相シフトおよびインピーダンス反転要素と、
    入力無線周波数（ＲＦ）信号を受け取るように構成された入力端子、前記第１の増幅器パスの前記第１の入力に対して結合される第１の出力端子、および前記第２の増幅器パスの前記第２の入力に対して結合される第２の出力端子を有する電力スプリッタと
    をさらに備える、請求項１４に記載のドハティ増幅器モジュール。

Images