CN116455373B - 一种数字芯片的复位触发电路、数字芯片以及数字电路 - Google Patents
一种数字芯片的复位触发电路、数字芯片以及数字电路 Download PDFInfo
- Publication number
- CN116455373B CN116455373B CN202310699896.6A CN202310699896A CN116455373B CN 116455373 B CN116455373 B CN 116455373B CN 202310699896 A CN202310699896 A CN 202310699896A CN 116455373 B CN116455373 B CN 116455373B
- Authority
- CN
- China
- Prior art keywords
- voltage
- reset
- circuit
- output
- digital
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000004891 communication Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/22—Modifications for ensuring a predetermined initial state when the supply voltage has been applied
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Electronic Switches (AREA)
Abstract
本发明公开了一种数字芯片的复位触发电路、数字芯片和数字电路。复位触发电路包括：输入单元，包括上拉电阻及第一源跟随器，其中，上拉电阻的第一端连接复位触发电路的输入端口，其第二端经由第一源跟随器连接数字芯片的模拟电压端，第一源跟随器的触发电压大于或等于数字芯片的核心电源电压与第一源跟随器的驱动阈值电压之和，并小于模拟电压端的模拟电压；以及输出单元，包括由核心电源电压供电的至少一个串接的反相器，其输入端连接上拉电阻的第一端，而其输出端连接复位触发电路的输出端口，其中，上拉电阻的第一端在高电平触发信号的驱动下产生高电平电压，在低电平触发信号的驱动下产生低电平电压，并经由输出单元输出对应的输出复位信号。
Description
技术领域
本发明涉及集成电路技术领域，具体涉及了一种数字芯片的复位触发电路、一种数字芯片，以及一种数字电路。
背景技术
上电复位为芯片上电后开始工作提供指示。现有技术中，常用的上电方式由通过电源键（Power Key）按下实现上电复位，或直接用另一个芯片的某个输出信号来控制芯片实现上电复位。
如图1A所示，图1A示出了现有技术中的一种数字芯片的复位触发电路。在图1A中，电源键（Power Key）K1通常可以用来实现数字芯片100的重启触发信号。当电源键K1没有按下时，电源开关断开，开关阻抗远远大于上拉电阻Rup的阻抗，此时，A点的电压被拉高至输入端的模拟电压VDDA_IO为3.3V，B点的电压为3.3V，输出端（Resetn）等于核心电源电压VDD_CORE的电压，逻辑上等于“1”，数字芯片100不输出复位信号。当电源键K1按下时，电源开关导通，开关阻抗远远小于上拉电阻Rup的阻抗，此时，A点电压被下拉到接地电压，接近于0V，B点的电压也为0V，输出端（Resetn）的电压值也为0V，逻辑上等于“0”，数字芯片100输出复位信号进行重启。
在另一些应用场景中，如图1B所示，图1B示出了现有技术中的另一种数字芯片的复位触发电路，也可以通过前级芯片110的某个输出信号来控制数字芯片100输出重启触发信号。如图1B所示，在数字芯片100和前级芯片110之间，使用一个三极管120来充当上述电源键K1的功能。
然而，现有技术中的上述两种复位电路结构，有其特定的应用场景，不能兼容地应用于多种场景，而且都对于应用的产品的面积有一定要求。对于图1A中的结构来说，数字芯片100内部需要容纳占有较大面积的上拉电阻。对于图1B中的结构来说，PCB板上必须增加三极管120，以避免前级芯片110和数字芯片100之间输出输入接口电压不一致导致的漏电问题。
为了解决现有技术中存在的上述问题，本领域亟需一种数字芯片的复位触发技术，不仅能够兼容多种场景应用，而且还能在保证复位触发电路的现有功能和性能的同时，减小芯片的面积、成本和功耗。
发明内容
以下给出一个或多个方面的简要概述以提供对这些方面的基本理解。此概述不是所有构想到的方面的详尽综览，并且既非旨在指认出所有方面的关键性或决定性要素亦非试图界定任何或所有方面的范围。其唯一的目的是要以简化形式给出一个或多个方面的一些概念以为稍后给出的更加详细的描述之前序。
为了克服现有技术存在的上述缺陷，本发明提供了一种数字芯片的复位触发电路、一种数字芯片，以及一种数字电路，不仅能够兼容多种场景应用，而且还能在保证复位触发电路的现有功能和性能的同时，减小芯片的面积、成本和功耗。
具体来说，根据本发明的第一方面提供的上述数字芯片的复位触发电路包括：输入单元，包括上拉电阻及第一源跟随器，其中，该上拉电阻的第一端连接该复位触发电路的输入端口，而其第二端经由该第一源跟随器连接该数字芯片的模拟电压端，该第一源跟随器的触发电压大于或等于该数字芯片的核心电源电压与该第一源跟随器的驱动阈值电压之和，并小于该模拟电压端的模拟电压；以及输出单元，包括由该核心电源电压供电的至少一个串接的反相器，其输入端连接该上拉电阻的第一端，而其输出端连接该复位触发电路的输出端口，其中，该上拉电阻的第一端在高电平触发信号的驱动下产生高电平电压，在低电平触发信号的驱动下产生低电平电压，并经由该输出单元输出对应的输出复位信号。
可选地，在本发明的一些实施例中，该输出单元还包括第二源跟随器，其中，该至少一个串接的反相器的供电端经由该第二源跟随器连接该数字芯片的模拟电压端，该第二源跟随器的触发电压等于该数字芯片的核心电源电压与该第一源跟随器的驱动阈值电压之和，以在该至少一个串接的反相器的供电端产生该核心电源电压。
可选地，在本发明的一些实施例中，该第一源跟随器及该第二源跟随器由同一触发电压端同源驱动，以使该上拉电阻的第一端的高电平电压等于该反相器的供电电压。
可选地，在本发明的一些实施例中，该核心电源电压为0.8V~0.9V，该模拟电压为3.3V。
可选地，在本发明的一些实施例中，该复位触发电路的输入端口连接物理开关，其中，该物理开关断开以产生该高电平触发信号，该物理开关闭合以产生该低电平触发信号。
可选地，在本发明的一些实施例中，该复位触发电路的输入端口直接连接前级芯片的输出端，其中，该模拟电压为3.3V，该前级芯片输出的高电平触发信号的电压为1.8V~5V。
可选地，在本发明的一些实施例中，该输出单元包括偶数个反相器，在低电平触发信号的驱动下输出逻辑0的输出复位信号，或者该输出单元包括奇数个反相器，在高电平触发信号的驱动下输出逻辑0的输出复位信号。
可选地，在本发明的一些实施例中，该上拉电阻的第一端还经由正向偏置的第一二极管连接该模拟电压端，并经由正向偏置的第二二极管接地，以将其电压限制在该模拟电压及接地电压之间。
此外，根据本发明的第二方面提供的上述数字芯片，包括：上述第一方面提供的复位触发电路；以及数字电路，其中，该数字电路的复位端连接该复位触发电路的输出端口，并根据其提供的输出复位信号进行重启。
此外，根据本发明的第三方面还提供了一种数字电路，包括：上述第二方面提供的数字芯片；以及驱动模块，其输出端直接连接该数字芯片的复位触发电路的输入端口。
附图说明
在结合以下附图阅读本公开的实施例的详细描述之后，能够更好地理解本发明的上述特征和优点。在附图中，各组件不一定是按比例绘制，并且具有类似的相关特性或特征的组件可能具有相同或相近的附图标记。
图1A示出了现有技术中的一种数字芯片的复位触发电路；
图1B示出了现有技术中的另一种数字芯片的复位触发电路；
图2示出了根据本发明的一些实施例所提供的一种数字芯片的复位触发电路的电路图；以及
图3示出了根据本发明的另一些实施例所提供的一种数字芯片的复位触发电路的电路图。
附图标记：
100、200、300 数字芯片；
110、310 前级芯片
K1 电源键；
120 三极管；
210 第一源跟随器；
220 第二源跟随器；
231 第一二极管；
232 第二二极管。
具体实施方式
以下由特定的具体实施例说明本发明的实施方式，本领域技术人员可由本说明书所揭示的内容轻易地了解本发明的其他优点及功效。虽然本发明的描述将结合优选实施例一起介绍，但这并不代表此发明的特征仅限于该实施方式。恰恰相反，结合实施方式作发明介绍的目的是为了覆盖基于本发明的权利要求而有可能延伸出的其它选择或改造。为了提供对本发明的深度了解，以下描述中将包含许多具体的细节。本发明也可以不使用这些细节实施。此外，为了避免混乱或模糊本发明的重点，有些具体细节将在描述中被省略。
在本发明的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。
另外，在以下的说明中所使用的“上”、“下”、“左”、“右”、“顶”、“底”、“水平”、“垂直”应被理解为该段以及相关附图中所绘示的方位。此相对性的用语仅是为了方便说明之用，其并不代表其所叙述的装置需以特定方位来制造或运作，因此不应理解为对本发明的限制。
能理解的是，虽然在此可使用用语“第一”、“第二”、“第三”等来叙述各种组件、区域、层和/或部分，这些组件、区域、层和/或部分不应被这些用语限定，且这些用语仅是用来区别不同的组件、区域、层和/或部分。因此，以下讨论的第一组件、区域、层和/或部分可在不偏离本发明一些实施例的情况下被称为第二组件、区域、层和/或部分。
如上所述，现有技术中的上述两种复位电路结构，有其特定的应用场景，不能兼容地应用于多种场景，而且都对于产品的面积有一定要求。对于图1A中的结构来说，数字芯片100内部需要容纳占有较大定面积的上拉电阻Rup。对于图1B中的结构来说，PCB板上必须增加三极管120，以避免前级芯片110和数字芯片100之间输出输入接口电压不一致导致的漏电问题。
为了解决现有技术中存在的上述问题，本发明提供了一种数字芯片的复位触发电路、一种数字芯片，以及一种数字电路，不仅能够兼容多种场景应用，而且还能在保证复位触发电路的现有功能和性能的同时，减小芯片的面积、成本和功耗。
在一些非限制性的实施例中，本发明的第一方面提供的上述数字芯片的复位触发电路可以配置于本发明的第二方面提供的上述数字芯片中，本发明的第二方面提供的上述数字芯片可以进一步配置于本发明的第三方面提供的上述数字电路中。
具体来说，请参看图2，图2示出了根据本发明的一些实施例所提供的一种数字芯片的复位触发电路的电路图。
如图2所示，在本发明的一些实施例中，数字芯片200的复位触发电路中主要包括：输入单元和输出单元。具体来说，输入单元可以包括上拉电阻Rup及第一源跟随器210，其中，上拉电阻Rup的第一端（图2中的A点处）连接复位触发电路的输入端口，而其第二端（图2中的C点处）经由第一源跟随器210连接数字芯片200的模拟电压端，第一源跟随器210的触发电压Vb大于或等于数字芯片200的核心电源电压VDD_CORE与该第一源跟随器210的驱动阈值电压Vgs之和，并小于模拟电压端的模拟电压VDDA_IO。
进一步地，在一些可选的实施例中，数字芯片200的核心电源电压VDD_CORE通常在0.8V~0.9V范围内，模拟电压端的模拟电压VDDA_IO可以为3.3V。第一源跟随器210的驱动阈值电压Vgs可以选为0.5V~0.7V范围。
复位触发电路中的输出单元可以包括由核心电源电压VDD_CORE供电的至少一个串接的反相器，其输入端连接上拉电阻Rup的第一端，而其输出端连接复位触发电路的输出端口。上拉电阻Rup的第一端(A点处)在高电平触发信号的驱动下产生高电平电压，在低电平触发信号的驱动下产生低电平电压，并经由输出单元输出对应的输出复位信号。
进一步地，在一些可选的实施例中，如图2所示，输出单元可以包括偶数个反相器，以使输出单元在低电平触发信号的驱动下，可以输出逻辑0的输出复位信号。在另一些可选的实施例中，输出单元还可以包括奇数个反相器（附图中未绘示出），以使输出单元在高电平触发信号的驱动下，可以输出逻辑0的输出复位信号。
继续回到图2，在一些优选的实施例中，在输出单元中还可以包括第二源跟随器220。输出单元中的至少一个串接的反相器（例如，第一反相器221和/或第二反相器222）的供电端经由第二源跟随器220连接数字芯片200的模拟电压端。第二源跟随器220的触发电压Vb可以等于数字芯片200的核心电源电压VDD_CORE与第一源跟随器210的驱动阈值电压Vgs之和，以在至少一个串接的反相器的供电端产生核心电源电压VDD_CORE。
第一源跟随器210和第二源跟随器220由同一触发电压端同源驱动，即触电压都为Vb=VDD_CORE+Vgs，以使上拉电阻Rup的第一端（A点处）的高电平电压可以等于反相器的供电电压，即VDD_CORE。
在一些实施例中，上拉电阻Rup的第一端可以连接寄生电阻Resd，并经由正向偏置的第一二极管231连接模拟电压端，并经由正向偏置的第二二极管232接地，以将其电压限制在模拟电压及接地电压之间。
如图2所示，在一些实施例中，数字芯片200的复位触发电路的输入端口可以连接物理开关，例如，电源键（Power Key）K1。物理开关的电源键K1断开，产生高电平触发信号。物理开关的电源键K1闭合，产生低电平触发信号。
可选地，请参看图3，图3示出了根据本发明的另一些实施例所提供的一种数字芯片的复位触发电路的电路图。
如图3所示，在另一些实施例中，在数字芯片300中，其复位触发电路的输入端口可以直接连接前级芯片310的输出端，也就是说，去掉了现有技术中的外接的用于调整前级芯片和数字芯片之间输出输入接口电压的三极管，而将数字芯片的触发控制信号直接与数字芯片的输入相连。可选地，前级芯片310输出端输出的高电平触发信号的电压可以为1.8V~5V，例如VDDB_IO可以为3.3V或1.8V，数字芯片300的输入端的模拟电压VDDA_IO可以为3.3V。数字芯片300中的复位触发电路的其他结构和上述图2所示的实施例相同，此处就不再赘述。
为了更清楚地介绍本发明第一方面提供的一种数字芯片的复位触发电路，接下来将分别根据图2和图3所示的实施例中的复位触发电路的工作原理。
如图2所示，当电源键K1没有按下时，上拉电阻Rup的第一端在高电平触发信号的驱动下产生高电平电压，即A点悬空，A点的电压被上拉到C点的电压，正好等于核心电源电压VDD_CORE，复位触发电路的输出端（Resetn）没有产生复位信号。而当电源键K1被按下时，A点的电压被拉到地，即在低电平触发信号的驱动下，经过两个串联的反相器后，输出端（Resetn）的电压值也为0V，可以输出逻辑0的复位触发信号，实现重启触发功能。
本实施例中，由于上拉电阻Rup的电压被上拉到核心电源电压VDD_CORE，而非图1中现有技术中的模拟电压VDDA_IO，此时，流过上拉电阻Rup的电流为VDD_CORE/Rup，而非原来的电流值VDDA_IO/Rup。通常来说，核心电源电压VDD_CORE的电压值为0.8V~0.9V，而模拟电压VDDA_IO的电压值为3.3V。因此，本实施例中所需的上拉电阻Rup的电流值大约可以减小为原有的25%。也就是说，在本实施例中，如果保持与图1中的现有技术中的上拉电阻Rup相同的电流，该上拉电阻Rup的阻值大约可以减小到25%，从而大大缩小数字芯片内部电阻所占的面积（通常次电阻是MOhm级别），在保证了复位触发电路的现有功能和性能的同时，减小了芯片的面积、成本和功耗。
如图3所示，在另外一种应用场景中，在前级芯片310和数字芯片300之间去掉了外接三极管后，前级芯片310的控制触发信号可以直接与数字芯片300的输入相连。当前级芯片310的输出端输出高电平触发信号时，例如VDDB_IO可以为3.3V或1.8V时，数字芯片300中的复位触发电路的输入端口A点和C点被置于同样的高电平3.3V或1.8V。此时，C点处的电压高于核心电源电压VDD_CORE（通常为0.8V~0.9V），第一源跟随器210处于截止状态，不被触发，因而不会有漏电流产生，这样就解决了图2所示的现有技术中直接连接前级芯片110和数字芯片100会由于输出输入接口电压不一致导致的漏电问题。并且，由于复位触发电路的输出端（Resetn）的电压值为VDD_CORE，其逻辑上等于“1”，数字芯片300的输出端不产生复位信号。而当前级芯片310的输出端输出低电平触发信号时，如同电源键K1被按下的效果一样，A点的电压被下拉到地，输出端（Resetn）的电压值也为0V，可以输出逻辑0的复位触发信号，实现重启触发功能。
本实施例中，不仅减小了流经上拉电阻Rup的电流，并取消了复位重启电路对于外接三极管的需求，即可以减小上拉电阻在数字芯片内的面积、成本和功耗，而且，在实现相同功能的前提下，能兼容外部控制前级芯片的不同输出电压，比如3.3V或1.8V都可以兼容，大大提升了其应用场景的兼容性。
至此，已介绍了本发明第一方面提供的一种数字芯片的复位触发电路。本发明另一方面提供了一种数字芯片。如图2或图3所示，数字芯片200、300主要包括上述的复位触发电路，以及数字电路，其中，数字电路的复位端可以连接到复位触发电路的输出端口（Resetn），并根据其提供的输出复位信号进行重启。由于上述已介绍了数字芯片的复位触发电路，并且数字电路不涉及本发明的改进点，因此就不再赘述。
此外，本发明还提供了一种数字电路。该数字电路可以包括上述的数字芯片；以及驱动模块。驱动模块的输出端可以直接连接数字芯片的复位触发电路的输入端口。由于驱动模块不涉及本发明的改进点，因此不再赘述。
本领域的技术人员可以理解，上述数字芯片的复位触发电路的实施例只是本发明提供的一些非限制性的实施方式，旨在清楚地展示本发明的主要构思，并提供一些便于公众实施的具体方案，而非用于限制数字芯片和/或数字电路的全部工作方式或全部功能。同样地，数字芯片和/或数字电路也只是本发明提供的一种非限制性的实施方式，不对这些复位触发电路的实施主体构成限制。
综上所述，本发明提供了一种数字芯片的复位触发电路、一种数字芯片，以及一种数字电路，不仅能够兼容多种场景应用，而且还能在保证复位触发电路的现有功能和性能的同时，减小芯片的面积、成本和功耗。
提供对本公开的先前描述是为使得本领域任何技术人员皆能够制作或使用本公开。对本公开的各种修改对本领域技术人员来说都将是显而易见的，且本文中所定义的普适原理可被应用到其他变体而不会脱离本公开的精神或范围。由此，本公开并非旨在被限定于本文中所描述的示例和设计，而是应被授予与本文中所公开的原理和新颖性特征相一致的最广范围。
Claims (10)
1.一种数字芯片的复位触发电路，其特征在于，包括：
输入单元，包括上拉电阻及第一源跟随器，其中，所述上拉电阻的第一端连接所述复位触发电路的输入端口，而其第二端经由所述第一源跟随器连接所述数字芯片的模拟电压端，所述第一源跟随器的触发电压大于或等于所述数字芯片的核心电源电压与所述第一源跟随器的驱动阈值电压之和，并小于所述模拟电压端的模拟电压；以及
输出单元，包括由所述核心电源电压供电的至少一个串接的反相器，其输入端连接所述上拉电阻的第一端，而其输出端连接所述复位触发电路的输出端口，其中，
所述上拉电阻的第一端在高电平触发信号的驱动下产生高电平电压，在低电平触发信号的驱动下产生低电平电压，并经由所述输出单元输出对应的输出复位信号。
2.如权利要求1所述的复位触发电路，其特征在于，所述输出单元还包括第二源跟随器，其中，所述至少一个串接的反相器的供电端经由所述第二源跟随器连接所述数字芯片的模拟电压端，所述第二源跟随器的触发电压等于所述数字芯片的核心电源电压与所述第一源跟随器的驱动阈值电压之和，以在所述至少一个串接的反相器的供电端产生所述核心电源电压。
3.如权利要求2所述的复位触发电路，其特征在于，所述第一源跟随器及所述第二源跟随器由同一触发电压端同源驱动，以使所述上拉电阻的第一端的高电平电压大于或等于所述反相器的供电电压。
4.如权利要求2所述的复位触发电路，其特征在于，所述核心电源电压为0.8V~0.9V，所述模拟电压为3.3V。
5.如权利要求1所述的复位触发电路，其特征在于，所述复位触发电路的输入端口连接物理开关，其中，所述物理开关断开以产生所述高电平触发信号，所述物理开关闭合以产生所述低电平触发信号。
6. 如权利要求1所述的复位触发电路，其特征在于，所述复位触发电路的输入端口直接连接前级芯片的输出端，其中，所述模拟电压为3.3V，所述前级芯片输出的高电平触发信号的电压为1.8V~5V。
7.如权利要求1所述的复位触发电路，其特征在于，所述输出单元包括偶数个反相器，在低电平触发信号的驱动下输出逻辑0的输出复位信号，或者
所述输出单元包括奇数个反相器，在高电平触发信号的驱动下输出逻辑0的输出复位信号。
8.如权利要求1所述的复位触发电路，其特征在于，所述上拉电阻的第一端还经由正向偏置的第一二极管连接所述模拟电压端，并经由正向偏置的第二二极管接地，以将其电压限制在所述模拟电压及接地电压之间。
9. 一种数字芯片，其特征在于，包括：
如权利要求1~8中任一项所述的复位触发电路；以及
数字电路，其中，所述数字电路的复位端连接所述复位触发电路的输出端口，并根据其提供的输出复位信号进行重启。
10. 一种数字电路，其特征在于，包括：
如权利要求9所述的数字芯片；以及
驱动模块，其输出端直接连接所述数字芯片的复位触发电路的输入端口。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310699896.6A CN116455373B (zh) | 2023-06-14 | 2023-06-14 | 一种数字芯片的复位触发电路、数字芯片以及数字电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310699896.6A CN116455373B (zh) | 2023-06-14 | 2023-06-14 | 一种数字芯片的复位触发电路、数字芯片以及数字电路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN116455373A CN116455373A (zh) | 2023-07-18 |
| CN116455373B true CN116455373B (zh) | 2023-09-05 |
Family
ID=87134140
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310699896.6A Active CN116455373B (zh) | 2023-06-14 | 2023-06-14 | 一种数字芯片的复位触发电路、数字芯片以及数字电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116455373B (zh) |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002009597A (ja) * | 2000-06-21 | 2002-01-11 | Matsushita Electric Ind Co Ltd | キー入力回路 |
| EP1193872A1 (en) * | 2000-09-28 | 2002-04-03 | Sharp Kabushiki Kaisha | Reset circuit comprising a ferroelectric capacitor |
| JP2009081639A (ja) * | 2007-09-26 | 2009-04-16 | Denso Corp | 論理レベル出力集積回路 |
| CN101656531A (zh) * | 2008-07-02 | 2010-02-24 | 技领半导体(上海)有限公司 | 集成电路的多功能输入端子 |
| CN103746682A (zh) * | 2013-12-14 | 2014-04-23 | 青岛歌尔声学科技有限公司 | 多控开关电路及安装有该电路的多控开关 |
| CN104218536A (zh) * | 2013-05-29 | 2014-12-17 | 株式会社理光 | 可充电电池保护器 |
| CN107066021A (zh) * | 2017-05-15 | 2017-08-18 | 歌尔科技有限公司 | 一种按键复用电路及电子设备 |
| CN109686340A (zh) * | 2019-03-19 | 2019-04-26 | 南京中电熊猫平板显示科技有限公司 | 一种液晶显示面板 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI244261B (en) * | 2004-11-25 | 2005-11-21 | Sunplus Technology Co Ltd | Power on reset circuit |
| CN106325448B (zh) * | 2016-08-17 | 2019-04-12 | 联发科技（新加坡）私人有限公司 | 一种复位电路及电子设备 |
| US10686437B2 (en) * | 2018-07-12 | 2020-06-16 | Texas Instruments Incorporated | Scheme to guarantee clean reset output at supply power-up |
-
2023
- 2023-06-14 CN CN202310699896.6A patent/CN116455373B/zh active Active
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002009597A (ja) * | 2000-06-21 | 2002-01-11 | Matsushita Electric Ind Co Ltd | キー入力回路 |
| EP1193872A1 (en) * | 2000-09-28 | 2002-04-03 | Sharp Kabushiki Kaisha | Reset circuit comprising a ferroelectric capacitor |
| JP2009081639A (ja) * | 2007-09-26 | 2009-04-16 | Denso Corp | 論理レベル出力集積回路 |
| CN101656531A (zh) * | 2008-07-02 | 2010-02-24 | 技领半导体(上海)有限公司 | 集成电路的多功能输入端子 |
| CN104218536A (zh) * | 2013-05-29 | 2014-12-17 | 株式会社理光 | 可充电电池保护器 |
| CN103746682A (zh) * | 2013-12-14 | 2014-04-23 | 青岛歌尔声学科技有限公司 | 多控开关电路及安装有该电路的多控开关 |
| CN107066021A (zh) * | 2017-05-15 | 2017-08-18 | 歌尔科技有限公司 | 一种按键复用电路及电子设备 |
| CN109686340A (zh) * | 2019-03-19 | 2019-04-26 | 南京中电熊猫平板显示科技有限公司 | 一种液晶显示面板 |
Non-Patent Citations (1)
| Title |
|---|
| 一种红外遥控编码专用芯片的设计与实现;李新;《中国集成电路》;全文 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN116455373A (zh) | 2023-07-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN110544495B (zh) | 电压控制装置及存储器系统 | |
| JP3109641B2 (ja) | 多重電源分離を備えたフルスイングパワーダウンバッファ回路 | |
| US7315183B2 (en) | Single-supply voltage translator input having low supply current | |
| US7619440B2 (en) | Circuit having logic state retention during power-down and method therefor | |
| JP5988062B2 (ja) | 半導体集積回路 | |
| CN103297034B (zh) | 电压电平移位器 | |
| JP2922424B2 (ja) | 出力回路 | |
| US7466187B2 (en) | Booster circuit | |
| US4698530A (en) | Power switch for dual power supply circuit | |
| CN113468089B (zh) | 输出驱动电路、gpio电路 | |
| US6577153B2 (en) | Semiconductor integrated circuit | |
| US11374567B2 (en) | Circuit for low power, radiation hard logic cell | |
| US6335648B1 (en) | Circuit using internal pull-up/pull-down resistor during reset | |
| CN116455373B (zh) | 一种数字芯片的复位触发电路、数字芯片以及数字电路 | |
| CN106019999A (zh) | 一种电源控制芯片及设置有该芯片的电子设备 | |
| US5764082A (en) | Circuits, systems and methods for transferring data across a conductive line | |
| US9209808B2 (en) | Asymmetrical bus keeper | |
| JPWO2004107578A1 (ja) | 半導体装置 | |
| JP4077524B2 (ja) | パッド・ドライバ回路及びパッド・ドライバ回路を備えた電子回路 | |
| US7598791B2 (en) | Semiconductor integrated apparatus using two or more types of power supplies | |
| CN112615419B (zh) | 双电源自动切换电路 | |
| US20130147541A1 (en) | Circuit for clearing data stored in complementary metal-oxide-semiconductor | |
| US20060044011A1 (en) | Bi-directional voltage translator | |
| US20040130387A1 (en) | Logic circuitry with reduced standby leakage using charge pumped switches | |
| JP2009105586A (ja) | ラッチ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |