CN116454104A - 一种图像传感器及其制造方法 - Google Patents

一种图像传感器及其制造方法 Download PDF

Info

Publication number
CN116454104A
CN116454104A CN202310524893.9A CN202310524893A CN116454104A CN 116454104 A CN116454104 A CN 116454104A CN 202310524893 A CN202310524893 A CN 202310524893A CN 116454104 A CN116454104 A CN 116454104A
Authority
CN
China
Prior art keywords
layer
gate
transfer tube
light blocking
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310524893.9A
Other languages
English (en)
Inventor
李岩
范春晖
夏小峰
赵庆贺
刘正
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hefei Haitu Microelectronics Co ltd
Original Assignee
Hefei Haitu Microelectronics Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hefei Haitu Microelectronics Co ltd filed Critical Hefei Haitu Microelectronics Co ltd
Priority to CN202310524893.9A priority Critical patent/CN116454104A/zh
Publication of CN116454104A publication Critical patent/CN116454104A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H01L27/14614—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor having a special gate structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H01L27/14605—Structural or functional details relating to the position of the pixel elements, e.g. smaller pixel elements in the center of the imager compared to pixel elements at the periphery
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14623—Optical shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14685—Process for coatings or optical elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689—MOS based technologies

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

本发明提供一种图像传感器及其制造方法，所述图像传感器包括衬底，所述衬底上设置有多个晶体管，所述晶体管包括传输管和转移管；存储节点，位于所述传输管的部分栅极和所述转移管的部分栅极覆盖的衬底中，以及所述传输管和所述转移管之间的衬底中；挡光层，覆盖所述存储节点、所述传输管的栅极和所述转移管的栅极、所述传输管栅极的侧墙和所述转移管栅极的侧墙；以及挡光间隙，设置在所述晶体管的栅极的侧墙中。通过本发明提供的一种图像传感器，可改善全局曝光模式下图像传感器的寄生光响应。

Description

一种图像传感器及其制造方法
技术领域
本发明属于半导体器件技术领域，特别涉及一种图像传感器及其制造方法。
背景技术
互补金属氧化物半导体(Complementary Metal Oxide Semiconductor，CMOS)图像传感器的曝光模式包括卷帘曝光模式和全局曝光模式。在全局曝光模式下，整幅图像的每一行都在同一时间曝光，然后将电荷信号同时传输并存储在像素单元的存储节点，最后将存储节点的信号逐行读出。但在进行全局曝光模式下，由于需要长时间存储电荷(通常存储时间达到毫秒级)，存储节点容易对入射光信号产生响应，造成寄生光响应。
发明内容
本发明的目的在于提供一种图像传感器及其制造方法，可改善全局曝光模式下图像传感器的寄生光响应。
为实现上述目的，本发明提供了一种图像传感器，至少包括：
衬底，所述衬底上设置有多个晶体管，所述晶体管包括传输管和转移管；
存储节点，位于所述传输管的部分栅极和所述转移管的部分栅极覆盖的衬底中，以及所述传输管和所述转移管之间的衬底中；
挡光层，覆盖所述存储节点、所述传输管的栅极和所述转移管的栅极、所述传输管栅极的侧墙和所述转移管栅极的侧墙；以及
挡光间隙，设置在所述晶体管的栅极的侧墙中。
在本发明一实施例中，所述侧墙包括：
第一子层，覆盖所述衬底和所述晶体管的栅极；以及
第二子层，位于所述第一子层远离栅极的一侧，且所述第二子层与所述第一子层之间设置有所述挡光间隙或间隔层。
在本发明一实施例中，所述图像传感器包括层间介质层，所述层间介质层位于所述衬底和所述晶体管上，且所述挡光层位于所述层间介质层中。
在本发明一实施例中，所述挡光间隙位于所有所述晶体管的栅极的侧墙中。
在本发明一实施例中，所述挡光层位于所述存储节点上的所述衬底上，以及所述存储节点两侧的所述传输管的栅极和所述转移管的栅极上。
在本发明一实施例中，所述挡光间隙位于所述传输管的栅极远离所述存储节点一侧的侧墙中，以及所述转移管的栅极远离所述存储节点一侧的侧墙中。
在本发明一实施例中，所述挡光间隙的宽度为5nm～15nm。
在本发明一实施例中，所述挡光层的边缘的一侧与所述传输管栅极的侧墙的边缘对齐，或所述挡光层的边缘的一侧超出所述传输管栅极的侧墙的边缘。
在本发明一实施例中，所述挡光层的边缘的另一侧与所述转移管栅极的侧墙的边缘对齐，或所述挡光层的边缘的另一侧超出所述转移管栅极的侧墙的边缘。
在本发明一实施例中，所述图像传感器包括光电二极管，所述光电二极管设置在所述传输管远离所述存储节点一侧的衬底中。
在本发明一实施例中，所述图像传感器包括浮置扩散区，所述浮置扩散区设置在所述转移管远离所述存储节点一侧的衬底中。
本发明还提供一种图像传感器的制造方法，至少包括以下步骤：
在衬底上形成多个晶体管，所述晶体管包括传输管和转移管；
在所述衬底中形成存储节点，且所述存储节点位于所述传输管的部分栅极和所述转移管的部分栅极覆盖的衬底中，以及所述传输管和所述转移管之间的衬底中；
蚀刻所述晶体管的栅极的侧墙，形成挡光间隙；
在所述衬底和所述晶体管上形成挡光层，且所述挡光层覆盖所述存储节点、所述传输管的栅极和所述转移管的栅极、所述传输管栅极的侧墙和所述转移管栅极的侧墙。
综上所述，本发明提供的一种图像传感器及其制造方法，在侧墙之间形成挡光间隙，入射光在存储节点空气介质处实现全反射，挡光间隙与挡光层共同构成的挡光结构实现对电荷域全局CMOS图像传感器电荷存储节点进行保护，减小了寄生光对存储节点的影响。且本申请提供的挡光结构不占用感光区域面积，增加了灵敏度。同时对浮置扩散区一侧的入射光有更好的保护，进一步改善寄生光响应，也没有增加浮置扩散区的寄生电容，避免了灵敏度降低。
附图说明
为了更清楚地说明本发明实施例的技术方案，下面将对实施例描述所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明中一种6T电荷域全局图像传感器原理图。
图2是本发明中一种6T电荷域全局图像传感器元件分布图。
图3是本发明中一种在衬底中形成光电二极管、存储节点及部分阱区的结构示意图。
图4是本发明中形成第一子层的结构示意图。
图5是本发明中形成间隔层的结构示意图。
图6是本发明中形成第二子层的结构示意图。
图7是本发明一实施例中形成阻挡间隙的结构示意图。
图8是本发明一实施例中形成金属硅化物阻挡层和接触孔蚀刻阻挡层的结构示意图。
图9是本发明一实施例中形成层间介质层的结构示意图。
图10是本发明一实施例中形成挡光开口的结构示意图。
图11是本发明一实施例中形成挡光层的结构示意图。
图12是本发明一实施例中加厚层间介质层的结构示意图。
图13是本发明另一实施例中形成阻挡间隙的结构示意图。
图14是本发明另一实施例中形成挡光层的结构示意图。
图15是本发明另一实施例中形成金属硅化物阻挡层、接触孔蚀刻阻挡层和层间介质层的结构示意图。
具体实施方式
为了便于理解本申请，下面将参照相关附图对本申请进行更全面的描述。附图中给出了本申请的较佳实施方式。但是，本申请可以以许多不同的形式来实现，并不限于本文所描述的实施方式。相反地，提供这些实施方式的目的是使对本申请的公开内容理解的更加透彻全面。
除非另有定义，本文所使用的所有的技术和科学术语与属于本申请的技术领域的技术人员通常理解的含义相同。本文中在本申请的说明书中所使用的术语只是为了描述具体的实施方式的目的，不是旨在于限制本申请。
在本发明的描述中，需要理解的是，术语中“中心”、“上”、“下”、“前”、“后”、“左”、“右”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或组件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性。
图像传感器按照曝光模式可以分为两种，一种是卷帘曝光模式(rollingshutter)，一种是全局曝光模式(global shutter)。卷帘曝光模式图像传感器一般应用在手机摄像头，数码相机和家用的安防设备等设备上。卷帘曝光模式图像传感器的特点是一帧图像各行的曝光时刻不同，上一行曝光时刻早于下一行，得到的图像并不是被拍摄物体在某一时刻的真实反映。因此在拍摄高速运动的物体时，图像容易发生拖影现象。全局曝光模式图像传感器在工业、车载、道路监控和高速相机等领域得到广泛应用。全局曝光模式下整幅图像的每一行都在同一时间曝光，然后将电荷信号同时传输并存储在像素单元的存储节点，最后将存储节点的信号逐行读出。由于全局曝光模式整幅图像所有行在同一时间进行曝光，所以不会造成拖影现象。
请参阅图1、图2和图12所示，本申请提供一种全局曝光模式图像传感器。在全局曝光模式图像传感器中，设置有像素阵列。像素阵列是图像传感器的像素区域，图像传感器中还设置有除像素区域以外的逻辑区域，逻辑区域可对像素阵列输出的电信号进行处理。其中，像素阵列包括多个像素单元，且每个像素单元中包括光电二极管102(Photo-Diode，PD)和多个晶体管。每个光电二极管102形成一个像素点，景物通过成像透镜聚焦到图像传感器的像素阵列上，光电二极管102可将入射光信号转换为电信号，并将电信号在存储节点103中存储起来。通过多个晶体管配合，控制光电二极管102的光转换，并控制电信号的存储与输出。在本申请中，在存储节点103上设置有挡光层117，在侧墙上设置有挡光间隙111，并使用挡光层117和挡光间隙111配合，避免光对存储节点103产生影响。
请参阅图1所示，本申请以一种6T电荷域全局图像传感器为例，即每个像素单元中包括6个晶体管。在其他实施例中，像素单元可以是4T、5T或8T结构。
请参阅图1和图12所示，在本发明一实施例中，像素单元中包括6个晶体管。具体的，如图1所示的6T电荷域全局图像传感器原理图。每个像素单元中包括全局复位管GR、传输管SG、转移管TX、复位管RST、源极跟随器SF和行选择管SEL。其中，全局复位管GR、传输管SG、转移管TX、复位管RST、源极跟随器SF和行选择管SEL的连接关系如图1所示。全局复位管GR为全局快门，用于光电二极管102的全局复位。传输管SG控制光电二极管102中电荷的转移。转移管TX控制存储节点103的复位和电荷转移。复位管RST控制对浮置扩散区112和存储节点103的复位。源极跟随器SF将信号放大，而行选择管SEL可控制电信号的输出。其中，6T电荷域全局图像传感器中多个晶体管的排布如图2所示。且图3至图15是沿A-A的截面图。
请参阅图3所示，在本申请中，衬底100可以为任意适用的半导体材料。在本发明一实施例中，衬底100为例如硅衬底。在其他实施例中，衬底100可以为绝硅锗、绝缘体上硅，绝缘体上层叠硅、绝缘体上层叠锗化硅、绝缘体上锗化硅以及绝缘体上锗，或这些半导体构成的叠层结构等。
请参阅图3所示，在本发明一实施例中，在衬底100上，设置有氧化层101。氧化层101可以作为栅极氧化层，也可以作为离子注入时的缓冲层。在本申请中，可通过热氧化法或原位水汽生长法等方法在衬底100上形成氧化层101。
请参阅图3所示，在本发明一实施例中，在衬底100中，设置有光电二极管102和存储节点103。其中，光电二极管102和存储节点103为第一类型掺杂区，第一类型掺杂区为N型掺杂区，且为N型轻掺杂区。在本申请中，可在形成氧化层101后，以氧化层101为离子注入缓冲层，向衬底100中注入磷(P)或砷(As)等N型杂质，形成光电二极管102和存储节点103。在本实施例中，光电二极管102和存储节点103并排设置，且光电二极管102和存储节点103之间具有预设间距。
请参阅图2和图3所示，在本发明一实施例中，在衬底100上，还设置有多个栅极，包括全局复位管的第一栅极1041、传输管的第二栅极1042和转移管的第三栅极1043。其中，复位管、源极跟随器和行选择管的栅极也可以同步形成。在本申请中，可在氧化层101上形成栅极材料层(图中未显示)，栅极材料层可以为多晶硅或金属材料等材料。多晶硅可以为重掺杂多晶硅层，金属材料可以为镁、铝、镍、铜、金、银、TiAl基合金、碳化钛、碳化钽或硅化钨等，也可以是几种材料的合金。在形成栅极材料层后，在栅极材料层上形成图案化的光阻层(图中未显示)，以图案化的光阻层为掩膜，例如采用干法刻蚀刻蚀栅极材料层，形成多个栅极。
请参阅图3所示，在本发明一实施例中，全局复位管的第一栅极1041、传输管的第二栅极1042和转移管的第三栅极1043沿A-A方向并排设置。在本申请中，第一栅极1041位于光电二极管102的一侧，且第一栅在衬底100上的正投影覆盖部分光电二极管102。第二栅极1042位于光电二极管102和存储节点103之间，且第二栅极1042在衬底100上的正投影覆盖部分光电二极管102和部分存储节点103。第三栅极1043设置在存储节点103的远离第二栅极1042的一侧，第三栅极1043在衬底100上的正投影与存储节点103相交或边缘接触。复位管、源极跟随器和行选择管的栅极在转移管的一侧成排设置。
请参阅图3所示，在本发明一实施例中，在衬底100中，还设置有阱区。在本申请中，阱区包括位于光电二极管102表面的第一阱区105，位于存储节点103表面的第二阱区106，位于光电二极管102一侧的第一隔离阱区107，以及位于光电二极管102另一侧的第二隔离阱区108。其中，阱区为第二类型掺杂区，第二类型掺杂区为P型掺杂区。在本申请中，向衬底100中注入硼(B)等P型杂质，形成阱区。在进行P型杂质的离子注入时，可通过控制注入能量的大小，控制阱区的深度。
请参阅图3所示，在本发明一实施例中，第一阱区105位于光电二极管102表面，第一阱区105的深度远小于光电二极管102的深度，第一阱区105的宽度小于或等于光电二极管102的宽度。其中，第一阱区105为P型掺杂区，且第一阱区105的杂质浓度大于光电二极管102中的杂质浓度。通过设置高掺杂浓度的第一阱区105，避免光电二极管102向衬底100表面扩展，进而降低衬底100表面悬挂键导致的暗电流。
请参阅图3所示，在本发明一实施例中，第二阱区106位于存储节点103中，且第二阱区106的深度远小于存储节点103的深度，第二阱区106的宽度大于存储节点103的宽度。其中，第二阱区106中掺杂有P型杂质，且杂质浓度略高于存储节点103中的杂质浓度。设置在存储节点103上的不同类型的掺杂区，在减小暗电流的同时，不影响电子转移。
请参阅图3所示，在本发明一实施例中，第一隔离阱区107设置在第一栅极1041远离光电二极管102的一侧，第二隔离阱区108设置在第二栅极1042远离光电二极管102的一侧。其中，第二隔离阱区108包裹第二阱区106和存储节点103。第二隔离阱区108可防止存储节点103与其他掺杂区发生干扰，第一隔离阱区107和第二隔离阱区108配合可防止光电二极管102与其他掺杂区发生干扰。在本实施例中，可同时向衬底100中进行离子注入，形成第一隔离阱区107和第二隔离阱区108。
请参阅图7和图13所示，在本申请中，在栅极两侧，设置有侧墙。在本发明一实施例中，侧墙至少包括第一子层109和第二子层110。在第一子层109和第二子层110之间，还设置有挡光间隙111。在本发明另一实施例中，侧墙至少包括第一子层109和第二子层110。在部分侧墙的第一子层109和第二子层110之间，设置有挡光间隙111。在另一部分侧墙的第一子层109和第二子层110之间，设置有挡间隔层1110。
请参阅图4所示，在本申请中，先在衬底100和栅极上沉积一层氧化物，形成第一子层109。第一子层109覆盖衬底100和栅极。第一子层109为例如氧化硅。第一子层109的厚度为例如具体为例如/>第一子层109的材料可以为氧化硅。
请参阅图5所示，在本发明一实施例中，在形成第一子层109后，在第一子层109上沉积一氮化物，形成氮化层。并蚀刻氮化层，保留栅极侧壁上的氮化层，形成间隔层1110。具体的，氮化层的厚度为例如具体为例如/>氮化层的材料可以为氮化硅。在形成间隔层1110时，先不增加光罩，直接蚀刻氮化层，由于第一子层109的阻挡，水平面上的氮化层被蚀刻完，仅保留栅极侧壁上的氮化层，形成间隔层1110。再形成一层光罩(图中未显示)，覆盖像素区域，蚀刻逻辑区域中的第一子层109，保留像素区域中的第一子层109。进而保证蚀刻损伤光电二极管102表面，造成暗电流增大。
请参阅图6所示，在本发明一实施例中，在蚀刻完第一子层109后，在第一子层109和间隔层1110上沉积一层氧化层，并蚀刻氧化层，形成第二子层110。第二子层110覆盖间隔层1110。在本申请中，氧化层的厚度为例如具体为例如/>氧化层的材料可以为氧化硅。可在第一子层109和间隔层1110上沉积一层氧化层后，蚀刻掉水平面上的氧化层，保留覆盖间隔层1110的氧化层，形成第二子层110。
请参阅图6所示，在本发明一实施例中，在衬底100中还设置有浮置扩散区112和第三阱区113。其中，浮置扩散区112和第三阱区113的掺杂类型与光电二极管102的掺杂区类型相同，为第一类型掺杂区，浮置扩散区112和第三阱区113均为N型重掺杂区。在本申请中，可在形成第二子层110后，向衬底100中注入磷(P)或砷(As)等N型杂质，形成浮置扩散区112和第三阱区113。在本实施例中，浮置扩散区112位于第三栅极1043远离存储节点103的一侧，且靠近第三栅极1043设置。浮置扩散区112位于第二隔离阱区108表面，浮置扩散区112的深度大于第二阱区106，且远小于第二隔离阱区108的深度。第三阱区113位于第一栅极1041远离光电二极管102的一侧，且靠近第一栅极1041设置。第三阱区113位于第一隔离阱区107表面，第三阱区113的深度大于第一阱区105，且远小于第一隔离阱区107的深度。
请参阅图7和图13所示，在本发明一实施例中，在形成浮置扩散区112和第三阱区113后，移除部分或全部间隔层1110，在第一子层109和第二子层110之间形成挡光间隙111。具体的，可使用湿法蚀刻掉第一子层109和第二子层110之间的间隔层1110，形成挡光间隙111。湿法蚀刻间隔层1110的材料可以为热磷酸。在本申请中，挡光间隙111的宽度为例如5nm～15nm，具体为例如10nm。
请参阅图12和图15所示，在本申请中，在存储节点103上，还设置有挡光结构。其中，挡光结构包括覆盖存储节点103的挡光层117，以及设置在侧墙的第一子层109和第二子层110之间的挡光间隙111。如图12所示，在一些实施例中，挡光层117设置在介质层中，挡光间隙111设置在第一栅极1041、第二栅极1042以及第三栅极1043的侧墙中。如图15所示，在另一些实施例中，挡光层117覆盖存储节点103上的衬底100，以及存储节点103两侧的栅极，挡光间隙111设置在存储节点103两侧的侧墙中。
请参阅图8和图9所示，在本发明一实施例中，在栅极和衬底100上，依次设置有金属硅化物阻挡层114、接触孔蚀刻阻挡层115和层间介质层116。金属硅化物阻挡层114覆盖衬底100、栅极和侧墙，接触孔蚀刻阻挡层115设置在金属硅化物阻挡层114上，层间介质层116设置在接触孔蚀刻阻挡层115上，且层间介质层116填满由于栅极带来的起伏。挡光层117设置在介质层中，挡光间隙111设置在第一栅极1041、第二栅极1042以及第三栅极1043的侧墙中。
请参阅图7所示，在本发明一实施例中，在移除间隔层1110时，移除第一栅极1041、第二栅极1042以及第三栅极1043两侧侧墙中的间隔层1110，在第一栅极1041、第二栅极1042以及第三栅极1043两侧的第一子层109和第二子层110之间形成挡光间隙111。
请参阅图8和图9所示，在本发明一实施例中，可在形成挡光间隙111后，在衬底100和栅极上形成金属硅化物阻挡层114，金属硅化物阻挡层114覆盖衬底100、栅极和侧墙。其中金属硅化物阻挡层114为例如氧化硅，且金属硅化物阻挡层114例如通过化学气相沉积等方法形成，金属硅化物阻挡层114的厚度为例如具体为例如/>避免形成金属硅化物，对光电二极管102、栅极以及浮置扩散区112等进行保护。形成金属硅化物阻挡层114后，在金属硅化物阻挡层114上形成接触孔蚀刻阻挡层115(Contact etch stoplayer，CESL)，接触孔蚀刻阻挡层115覆盖金属硅化物阻挡层114。其中，接触孔蚀刻阻挡层115为例如氮化硅层，且接触孔蚀刻阻挡层115例如通过化学气相沉积等方法形成，接触孔蚀刻阻挡层115的厚度为例如/>具体为例如/>在形成接触孔蚀刻阻挡层115后，在接触孔蚀刻阻挡层115上形成层间介质层116(Inter layer dielectric，ILD)，层间介质层116为例如氧化硅层，且层间介质层116例如通过化学气相沉积或高密度等离子体化学气相沉积法等形成。可先沉积/>的氧化硅层，之后使用化学机械研磨(ChemicalMechanical Polish，CMP)的方法研磨氧化硅层，对氧化硅层进行平坦化处理，形成层间介质层116。层间介质层116的厚度为例如/>
请参阅图10和图11所示，在本发明一实施例中，在形成层间介质层116后，蚀刻层间介质层116，形成挡光开口1161。挡光开口1161位于层间介质层116中，挡光开口1161的底部与接触孔蚀刻阻挡层115接触。挡光开口1161覆盖存储节点103，且覆盖存储节点103两侧的第二栅极1042和第三栅极1043。在形成挡光开口1161后，在挡光开口1161中沉积挡光介质，并使用化学机械研磨移除挡光开口1161外的挡光介质，形成挡光层117。其中，挡光介质为例如金属钨。挡光层117位于层间介质层116中，挡光层117与接触孔蚀刻阻挡层115接触。且挡光层117覆盖存储节点103，以及存储节点103两侧的第二栅极1042和第三栅极1043。在一些实施例中，挡光层117的边缘与第二栅极1042和第三栅极1043两侧的侧墙边缘对齐。在其他实施例中，挡光层117的边缘与超出第二栅极1042和第三栅极1043两侧的侧墙边缘。
请参阅图11所示，在本发明一实施例中，设置在介质层中的挡光层117和挡光间隙111配合，完全避免光会照射到存储节点103上，减小了寄生光对存储节点103的影响。同时，本申请中的挡光结构不会与光电二极管102发生干涉，不占用感光面积，增加了灵敏度。同时对浮置扩散区112一侧的入射光有更好的保护，进一步改善寄生光响应，也没有增加对浮置扩散区112的寄生电容，避免了灵敏度降低。
请参阅图12所示，在本发明一实施例中，形成挡光层117后，可在层间介质层116和挡光层117上沉积的氧化硅层，以加厚层间介质层116。使得挡光层117被层间介质层116包覆，对挡光层117进行保护。
请参阅图15所示，在本发明另一实施例中，挡光层117设置在存储节点103上的衬底100，以及存储节点103两侧的栅极上，挡光间隙111设置在存储节点103两侧的侧墙中。在挡光层117上依次设置有金属硅化物阻挡层114、接触孔蚀刻阻挡层115和层间介质层116。金属硅化物阻挡层114覆盖衬底100、栅极和侧墙，接触孔蚀刻阻挡层115设置在金属硅化物阻挡层114上，层间介质层116设置在接触孔蚀刻阻挡层115上，且层间介质层116填满由于栅极带来的起伏。
请参阅图13所示，在本发明另一实施例中，在移除间隔层1110时，移除存储节点103两侧的侧墙中的间隔层1110。即移除第二栅极1042远离存储节点103一侧的侧墙中的间隔层1110，以及第三栅极1043远离存储节点103一侧的侧墙中的间隔层1110。在储存节点两侧的侧墙中形成挡光间隙111。具体的，可先在衬底100上栅极上形成光阻层118，在光阻层118上设置有两个开口，一个开口暴露第二栅极1042靠近光电二极管102一侧的侧墙，另一个开口暴露第三栅极1043靠近浮置扩散区112的一侧的侧墙。之后使用湿法蚀刻掉两个开口处暴露出侧墙上的间隔层1110，形成挡光间隙111。在形成挡光间隙111后，移除光阻层118。故在本实施例中，形成的挡光间隙111位于第二栅极1042远离存储节点103一侧的侧墙中，以及第三栅极1043远离存储节点103一侧的侧墙中。
请参阅图14所示，在本发明另一实施例中，在形成挡光间隙111后，在存储节点103所在的衬底100上以及第二栅极1042和第三栅极1043上形成挡光层117。具体先在衬底100和栅极表面沉积挡光介质。之后在挡光介质上形成光阻层119，光阻层119覆盖存储节点103、第二栅极1042和第三栅极1043上的挡光介质，之后蚀刻掉未被光阻层119覆盖的挡光介质，被光阻层119覆盖的挡光介质形成挡光层117。在形成挡光层117后，移除挡光层117上的光阻。其中，挡光介质为例如金属钨。在本申请中，形成的挡光层117位于存储节点103所在的衬底100、第二栅极1042和第三栅极1043上。且挡光层117覆盖存储节点103，以及存储节点103两侧的第二栅极1042和第三栅极1043。在一些实施例中，挡光层117的边缘与第二栅极1042和第三栅极1043两侧的侧墙边缘对齐。在其他实施例中，挡光层117的边缘超出第二栅极1042和第三栅极1043两侧的侧墙边缘。在本申请中，挡光层117覆盖挡光间隙111。
请参阅图14所示，在本发明一实施例中，设置在衬底100、第二栅极1042和第三栅极1043上的挡光层117和被挡光层117覆盖的挡光间隙111配合，完全避免光会照射到存储节点103上，减小了寄生光对存储节点103的影响。同时，本申请中的挡光结构不会与光电二极管102发生干涉，不占用感光面积，增加了灵敏度。同时对浮置扩散区112一侧的入射光有更好的保护，进一步改善寄生光响应，也没有增加对浮置扩散区112的寄生电容，避免了灵敏度降低。
请参阅图15所示，在本发明一实施例中，在挡光层117、衬底100和部分栅极上，依次设置有金属硅化物阻挡层114、接触孔蚀刻阻挡层115和介质层。在挡光层117、衬底100和栅极上形成金属硅化物阻挡层114，金属硅化物阻挡层114覆盖挡光层117、未被阻挡层覆盖的衬底100、栅极和侧墙。其中金属硅化物阻挡层114为例如氧化硅，且金属硅化物阻挡层114例如通过化学气相沉积等方法形成，金属硅化物阻挡层114的厚度为例如具体为例如/>避免形成金属硅化物，对光电二极管102、栅极以及浮置扩散区112等进行保护。形成金属硅化物阻挡层114后，在金属硅化物阻挡层114上形成接触孔蚀刻阻挡层115(Contact etch stop layer，CESL)，接触孔蚀刻阻挡层115覆盖金属硅化物阻挡层114。其中，接触孔蚀刻阻挡层115为例如氮化硅层，且接触孔蚀刻阻挡层115例如通过化学气相沉积等方法形成，接触孔蚀刻阻挡层115的厚度为例如/>具体为例如/>在形成接触孔蚀刻阻挡层115后，在接触孔蚀刻阻挡层115上形成层间介质层116(Inter layer dielectric，ILD)，层间介质层116为例如氧化硅层，且层间介质层116例如通过化学气相沉积或高密度等离子体化学气相沉积法等形成。可先沉积为例如具体为例如/>的氧化硅层，之后使用化学机械研磨(ChemicalMechanical Polish，CMP)的方法研磨氧化硅层，对氧化硅层进行平坦化处理，形成层间介质层116。层间介质层116的厚度为例如/>具体为例如/>
综上所述，本发明提供的一种图像传感器及其制造方法，该图像传感器包括衬底，设置在衬底上的多个晶体管，且每个晶体管设置有栅极，在栅极两侧设置有侧墙。在衬底中还设置有存储节点，存储节点位于传输管的部分栅极和转移管的部分栅极覆盖的衬底中，以及传输管和转移管之间的衬底中。图像传感器中还设置有挡光结构，挡光结构包括挡光层和挡光间隙。挡光层覆盖存储节点、传输管的栅极和转移管的栅极、传输管栅极的侧墙和转移管栅极的侧墙。挡光间隙，设置在所述晶体管的栅极的侧墙中。通过本发明提供的图像传感器，入射光在存储节点空气介质处实现全反射，挡光结构可实现对电荷域全局CMOS图像传感器电荷存储节点进行保护，减小了寄生光对存储节点的影响。
以上公开的本发明实施例只是用于帮助阐述本发明。实施例并没有详尽叙述所有的细节，也不限制该发明仅为所述的具体实施方式。显然，根据本说明书的内容，可作很多的修改和变化。本说明书选取并具体描述这些实施例，是为了更好地解释本发明的原理和实际应用，从而使所属技术领域技术人员能很好地理解和利用本发明。本发明仅受权利要求书及其全部范围和等效物的限制。

Claims (12)

1.一种图像传感器，其特征在于，至少包括：
衬底，所述衬底上设置有多个晶体管，所述晶体管包括传输管和转移管；
存储节点，位于所述传输管的部分栅极和所述转移管的部分栅极覆盖的衬底中，以及所述传输管和所述转移管之间的衬底中；
挡光层，覆盖所述存储节点、所述传输管的栅极和所述转移管的栅极、所述传输管栅极的侧墙和所述转移管栅极的侧墙；以及
挡光间隙，设置在所述晶体管的栅极的侧墙中。
2.根据权利要求1所述的一种图像传感器，其特征在于，所述侧墙包括：
第一子层，覆盖所述衬底和所述晶体管的栅极；以及
第二子层，位于所述第一子层远离栅极的一侧，且所述第二子层与所述第一子层之间设置有所述挡光间隙或间隔层。
3.根据权利要求1所述的一种图像传感器，其特征在于，所述图像传感器包括层间介质层，所述层间介质层位于所述衬底和所述晶体管上，且所述挡光层位于所述层间介质层中。
4.根据权利要求3所述的一种图像传感器，其特征在于，所述挡光间隙位于所有所述晶体管的栅极的侧墙中。
5.根据权利要求1所述的一种图像传感器，其特征在于，所述挡光层位于所述存储节点上的所述衬底上，以及所述存储节点两侧的所述传输管的栅极和所述转移管的栅极上。
6.根据权利要求5所述的一种图像传感器，其特征在于，所述挡光间隙位于所述传输管的栅极远离所述存储节点一侧的侧墙中，以及所述转移管的栅极远离所述存储节点一侧的侧墙中。
7.根据权利要求1所述的一种图像传感器，其特征在于，所述挡光间隙的宽度为5nm～15nm。
8.根据权利要求1所述的一种图像传感器，其特征在于，所述挡光层的边缘的一侧与所述传输管栅极的侧墙的边缘对齐，或所述挡光层的边缘的一侧超出所述传输管栅极的侧墙的边缘。
9.根据权利要求1所述的一种图像传感器，其特征在于，所述挡光层的边缘的另一侧与所述转移管栅极的侧墙的边缘对齐，或所述挡光层的边缘的另一侧超出所述转移管栅极的侧墙的边缘。
10.根据权利要求1所述的一种图像传感器，其特征在于，所述图像传感器包括光电二极管，所述光电二极管设置在所述传输管远离所述存储节点一侧的衬底中。
11.根据权利要求1所述的一种图像传感器，其特征在于，所述图像传感器包括浮置扩散区，所述浮置扩散区设置在所述转移管远离所述存储节点一侧的衬底中。
12.一种图像传感器的制造方法，其特征在于，至少包括以下步骤：
在衬底上形成多个晶体管，所述晶体管包括传输管和转移管；
在所述衬底中形成存储节点，且所述存储节点位于所述传输管的部分栅极和所述转移管的部分栅极覆盖的衬底中，以及所述传输管和所述转移管之间的衬底中；
蚀刻所述晶体管的栅极的侧墙，形成挡光间隙；
在所述衬底和所述晶体管上形成挡光层，且所述挡光层覆盖所述存储节点、所述传输管的栅极和所述转移管的栅极、所述传输管栅极的侧墙和所述转移管栅极的侧墙。
CN202310524893.9A 2023-05-09 2023-05-09 一种图像传感器及其制造方法 Pending CN116454104A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310524893.9A CN116454104A (zh) 2023-05-09 2023-05-09 一种图像传感器及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310524893.9A CN116454104A (zh) 2023-05-09 2023-05-09 一种图像传感器及其制造方法

Publications (1)

Publication Number Publication Date
CN116454104A true CN116454104A (zh) 2023-07-18

Family

ID=87127438

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310524893.9A Pending CN116454104A (zh) 2023-05-09 2023-05-09 一种图像传感器及其制造方法

Country Status (1)

Country Link
CN (1) CN116454104A (zh)

Similar Documents

Publication Publication Date Title
US7585707B2 (en) Low dark current image sensors with epitaxial SiC and/or carbonated channels for array transistors
US6974715B2 (en) Method for manufacturing CMOS image sensor using spacer etching barrier film
US7205591B2 (en) Pixel sensor cell having reduced pinning layer barrier potential and method thereof
US7736992B2 (en) Isolation trench geometry for image sensors
JP3723124B2 (ja) 固体撮像装置
US7005315B2 (en) Method and fabricating complementary metal-oxide semiconductor image sensor with reduced etch damage
US7732845B2 (en) Pixel sensor with reduced image lag
CN108630713B (zh) 半导体结构及其形成方法
US20120077301A1 (en) Image sensor and method of fabricating the same
JP4843951B2 (ja) 固体撮像装置の製造方法、固体撮像装置およびカメラ
TW202224167A (zh) 形成用於hdr影像感測器之led閃爍降低（lfr）膜之方法及具有其之影像感測器
CN115863372A (zh) 一种全局快门图像传感器及其制备方法
TW201106476A (en) Solid-state image capturing device, method of manufacturing solid-state image capturing device, and image capturing apparatus
CN106169489A (zh) 固态成像设备、固态成像设备的制造方法以及成像系统
JPH10189936A (ja) 固体撮像素子及びその製造方法
US9431456B2 (en) Image sensor with doped transfer gate
CN116454104A (zh) 一种图像传感器及其制造方法
JP2003037262A (ja) 固体撮像装置並びにその製造方法および駆動方法
US20230246043A1 (en) Semiconductor device and imaging apparatus
JP2006344914A (ja) 固体撮像装置およびその製造方法、並びにカメラ
CN116845075A (zh) 一种图像传感器及其制造方法
CN115513240A (zh) 图像传感器及其形成方法
JP2005159062A (ja) 固体撮像装置の製造方法およびイオン注入角度算出プログラム
CN113889492A (zh) 具有抬高式浮动扩散部的图像传感器
KR19990054303A (ko) 고체촬상소자 및 그 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination