CN115863372A - 一种全局快门图像传感器及其制备方法 - Google Patents

Abstract

本发明公开了一种全局快门图像传感器及其制备方法，属于图像传感器领域。所述全局快门图像传感器至少包括：衬底；光电感应区，设置在所述衬底上；电子储存区，设置在所述衬底上，且与所述光电感应区并列设置；垂直栅极，设置在所述光电感应区和所述电子储存区之间，且所述垂直栅极延伸至所述电子储存区上；以及遮光结构，设置在所述垂直栅极内，并延伸覆盖所述电子储存区。通过本发明提供的一种全局快门图像传感器及其制备方法，可以提高图像传感器的成像质量。

Description

一种全局快门图像传感器及其制备方法

技术领域

本发明属于图像传感器领域，特别涉及一种全局快门图像传感器及其制备方法。

背景技术

互补金属氧化物图像传感器(Complementary Metal Oxide SemiconductorImage Sensor，CMOS图像传感器)按照电子快门不同，可以分为卷帘曝光和全局曝光两种。全局曝光的图像传感器采集图像时，像素阵列中的每个像素都同时曝光，曝光结束后，将电荷信号存储在设计的存储节点，再逐个读取像素采集到的图像信号。由于像素阵列中的每个像素同步曝光采集图像信号，所以在拍摄高速的物体时候不会造成拖影现象，适合采集运动物体的图像。

全局快门图像传感器由于储存节点的存在，使全局快门图像传感器容易受到入射光的寄生光响应，降低图像传感器的成像质量。且储存单元压缩光电反应区，使得填充因子偏小，降低了满阱电荷和动态范围。

发明内容

本发明的目的在于提供一种全局快门图像传感器及其制备方法，通过本发明提供的全局快门图像传感器的制作方法，可以降低电子储存区寄生光响应的效果和提高全局快门图像传感器的满阱容量。

为解决上述技术问题，本发明是通过以下技术方案实现的：

本发明提供一种全局快门图像传感器，其至少包括：

衬底；

光电感应区，设置在所述衬底上；

电子储存区，设置在所述衬底上，且与所述光电感应区并列设置；

垂直栅极，设置在所述光电感应区和所述电子储存区之间，且所述垂直栅极延伸至所述电子储存区上；以及

遮光结构，设置在所述垂直栅极内，并延伸覆盖所述电子储存区。

在本发明一实施例中，所述光电感应区和所述电子储存区上设置有钉扎层。

在本发明一实施例中，所述光电感应区的掺杂宽度大于或等于所述电子储存区的掺杂宽度。

在本发明一实施例中，所述遮光结构和所述垂直栅极之间设置有绝缘层，所述绝缘层的厚度为

在本发明一实施例中，所述遮光结构靠近所述光电感应区的一侧的边界，与所述绝缘层和所述垂直栅极的界面对齐。

在本发明一实施例中，所述垂直栅极的深度为所述电子储存区掺杂深度的30％～70％。

在本发明一实施例中，所述遮光结构在所述垂直栅极内的深度为所述垂直栅极深度的70％～90％。

本发明还提供一种制备上述的全局快门图像传感器的方法，至少包括以下步骤：

提供一衬底；

在所述衬底内形成光电感应区；

在所述衬底内形成电子储存区，所述电子储存区与所述光电感应区并列设置在所述衬底内；

在所述衬底内形成垂直栅极，所述垂直栅极设置在所述光电感应区和所述电子储存区之间，且所述垂直栅极延伸至所述电子储存区；以及

在所述垂直栅极内形成遮光结构，且所述遮光结构延伸覆盖所述电子储存区。

在本发明一实施例中，所述遮光结构的形成步骤包括：

在所述衬底内形成所述垂直栅极；

刻蚀所述垂直栅极，在所述垂直栅极内形成凹槽；

在所述凹槽内沉积绝缘层，直至所述绝缘层覆盖所述垂直栅极；

平坦化所述绝缘层，所述绝缘层与所述垂直栅极齐平；

在所述绝缘层与所述垂直栅极上进行栅极侧墙和介质层沉积平坦化工艺；

刻蚀部分所述介质层和部分所述绝缘层，形成第一开口；以及

在所述第一开口内和所述垂直栅极上沉积遮光材料，形成所述遮光结构。

在本发明一实施例中，所述遮光结构的形成步骤还包括：

在所述衬底内形成所述垂直栅极；

刻蚀所述垂直栅极，在所述垂直栅极内形成凹槽；

在所述凹槽的底部和侧壁沉积一层绝缘层；

在所述绝缘层上沉积遮光材料，形成侧壁遮光层；

在所述垂直栅极、所述述绝缘层和所述侧壁遮光层上进行栅极侧墙和介质层沉积平坦化工艺；

刻蚀所述侧壁遮光层上的所述介质层，形成开孔；以及

在所述开孔内和所述绝缘层上沉积遮光材料，形成顶层遮光层，所述遮光结构包括所述侧壁遮光层和所述顶层遮光层。

综上所述，本发明提供的一种全局快门图像传感器及其制备方法，避免入射光对于存储节点的光电信号影响，即消除电子储存区寄生光响应的效果，提高成像质量。同时，增加了光电感应区的光生电子转移效率，提高满阱容量，进一步提高成像质量。

当然，实施本发明的任一产品并不一定需要同时达到以上所述的所有优点。

附图说明

为了更清楚地说明本发明实施例的技术方案，下面将对实施例描述所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为一实施例中衬底和隔离结构示意图。

图2为一实施例中第一掺杂区示意图。

图3为一实施例中第一钉扎层和光电感应区示意图。

图4为一实施例中第二掺杂区、第二钉扎层和电子储存区示意图。

图5为一实施例中垂直栅极位置示意图。

图6为一实施例中栅极氧化层和栅极材料层示意图。

图7为一实施例中凹槽示意图。

图8为一实施例中绝缘层示意图。

图9为一实施例中绝缘层平坦后示意图。

图10为一实施例中垂直栅极示意图。

图11为一实施例中栅极侧墙示意图。

图12为一实施例中第一介质层示意图。

图13为一实施例中第一开口和第一光阻层示意图。

图14为一实施例中遮光层和第二光阻层示意图。

图15为一实施例中遮光结构示意图。

图16为另一实施例中绝缘层示意图。

图17为另一实施例中侧壁遮光层示意图。

图18为另一实施例中侧壁遮光层平坦后示意图。

图19为另一实施例中垂直栅极示意图。

图20为另一实施例中栅极侧墙示意图。

图21为另一实施例中第一介质层示意图。

图22为另一实施例中第三光阻层和开孔示意图。

图23为另一实施例中顶层遮光层示意图。

图24为另一实施例中第四光阻层示意图。

图25为另一实施例中遮光结构示意图。

标号说明：

10衬底；20隔离阱区；30光电感应区；31第一掺杂区；32第一钉扎层；40电子储存区；41第二掺杂区；42第二钉扎层；50垂直栅极；51栅极氧化层；52栅极材料层；53凹槽；61第一光阻层；62第二光阻层；63第三光阻层；64第四光阻层；71绝缘层；72第一开口；80栅极侧墙；81第一介质层；82开孔；90遮光结构；91遮光层；92侧壁遮光层；93顶层遮光层。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。

请参阅图15所示，在本发明一实施例中，全局快门图像传感器包括衬底10、光电感应区30、电子储存区40、垂直栅极50和遮光结构90等。其中，光电感应区30和电子储存区40并列设置在衬底10内，垂直栅极50延伸至电子储存区40，即垂直栅极50包裹电子储存区40。且遮光结构90设置在垂直栅极50内，并延伸覆盖电子储存区40，即遮光结构90包裹电子储存区40。遮光结构90能够遮挡入射光，消除在电子储存区40域产生寄生光响应的效果。垂直栅极50增加了光电感应区30中的光生电子转移速度，进一步提高成像质量，可广泛应用于不同型号的全局快门图像传感器。

请参阅图1至图15所示，在本发明一实施例中，在全局快门图像传感器中包括多个光电感应区30和其他电子元件，在本实施例中，以同时显示光电感应区30和电子储存区40的剖面为例，对全局快门图像传感器的制备过程进行说明。首先提供衬底10，且衬底10可以为任意适于形成半导体器件的材料，例如为碳化硅(SiC)、氮化镓(GaN)、氮化铝(AlN)、氮化铟(InN)、磷化铟(InP)、砷化镓(GaAs)、硅锗(GeSi)、蓝宝石、硅片或者其它III/V化合物形成的半导体材料等，还包括这些半导体材料构成的叠层结构，或者为绝缘体上硅、绝缘体上层叠硅、绝缘体上锗化硅以及绝缘体上锗等。在本实施例中，衬底10根据全局快门图像传感器的具体制备要求进行选择，具体例如选择硅片衬底。

请参阅图1所示，在本发明一实施例中，在衬底10上形成光刻胶层(图中未显示)。通过曝光和显影等工艺，在光刻胶层上形成多个凹部，凹部用于定位隔离阱区20的位置。向衬底10内注入杂质离子，形成隔离阱区20，在本实施例中，隔离阱区20的杂质离子例如为硼(B)或镓(Ga)等P型杂质离子。隔离阱区20用于作为相邻光电感应区30之间的隔离，减少光电感应区30之间的相互干扰，提高全局快门图像传感器的性能。

请参阅图1至图3所示，在本发明一实施例中，形成隔离阱区20后，在每个隔离阱区20的同一侧通过离子注入形成第一掺杂区31，且第一掺杂区31一侧与隔离阱区20接触，另一侧与相邻的隔离阱区20具有预设距离。在本实施例中，第一掺杂区31注入的杂质离子例如为例如磷(P)或砷(As)等N型杂质离子。第一掺杂区31的掺杂深度例如小于隔离阱区20的深度，避免相邻光电感应区30之间相互干扰，且第一掺杂区31的掺杂浓度和掺杂宽度例如根据实际生产设定。

请参阅图2、图3和图15所示，在本发明一实施例中，在形成第一掺杂区31后，再在第一掺杂区31上注入和第一掺杂区31不同类型的杂质离子，在本实施例中，例如注入硼(B)或镓(Ga)等P型杂质离子，形成第一钉扎层32。通过设置第一钉扎层32可以防止衬底10表面的电子向光电感应区30和电子储存区40串扰，形成暗电流。第一钉扎层32的掺杂浓度、宽度和深度例如根据实际生产情况设定，在本实施例中，第一钉扎层32的掺杂深度例如为第一掺杂区31深度的十分之一至五分之一，第一钉扎层32的掺杂宽度例如和第一掺杂区31的掺杂宽度相同。将第一掺杂区31和第一钉扎层32定义为光电感应区30，光电感应区30能够将全局快门图像传感器接收的光信号转换为电信号。

请参阅图3至图4所示，在本发明一实施例中，在相邻隔离阱区20之间，在光电感应区30远离隔离阱区20的一侧通过离子注入形成电子储存区40。例如在光电感应区30一侧的衬底10内注入杂质离子形成第二掺杂区41，且注入的杂质离子例如和第一掺杂区31相同类型的N型杂质离子。在本实施例中，第二掺杂区41的掺杂深度小于隔离阱区20的深度，第二掺杂区41的掺杂深度和第一掺杂区31的掺杂深度例如相同或不同。第二掺杂区41的掺杂宽度根据实际生产情况设定，在本实施例中，第二掺杂区41的掺杂宽度例如小于第一掺杂区31的掺杂宽度。

请参阅图4所示，在本发明一实施例中，在第二掺杂区41上注入例如和第二掺杂区41不同类型的杂质离子，例如注入硼(B)或镓(Ga)等P型杂质离子，形成第二钉扎层42。第二钉扎层42的掺杂浓度、深度和宽度例如根据实际生产情况设定，在本实施例中，第二钉扎层42的掺杂深度小于第一钉扎层32的掺杂深度，第二钉扎层42的掺杂宽度例如和第二掺杂区41的掺杂宽度相等。将第二掺杂区41和第二钉扎层42定义为电子储存区40，以便光生电子可以储存在储存区，且相邻的电子储存区40和光电感应区30之间不接触，即相邻的电子储存区40和光电感应区30存在预设距离。

请参阅图4至图6所示，在本发明一实施例中，在隔离阱区20、光电感应区30、电子储存区40和衬底10上形成光刻胶层(图中未显示)。通过曝光和显影等工艺，在光刻胶层上形成多个开口，开口暴露出隔离阱区20、靠近电子储存区40的部分光电感应区30、以及光电感应区30和电子储存区40之间的衬底10，以定位垂直栅极50的位置。以光刻胶层为掩膜，利用干法刻蚀或干法刻蚀和湿法刻蚀相结合等刻蚀方式定量地去除光刻胶层暴露的衬底10，刻蚀设定的垂直栅极50的深度，垂直栅极50的深度例如根据像素大小、入射光角度以及电子储存区40的掺杂深度设定。在本实施例中，垂直栅极50的深度例如为电子储存区40掺杂深度的30％～70％，且刻蚀的深度例如大于第一钉扎层32的掺杂深度。在本实施例中，例如采用干法刻蚀进行刻蚀，且刻蚀的气体例如为四氟化碳、三氟甲烷、二氟甲烷或三氟化氮等中的一种或几种的组合。

请参阅图5至图6所示，在本发明一实施例中，去除光刻胶层后，在衬底10上形成栅极氧化层51。本发明不限制栅极氧化层51的形成方法。在本实施例中，栅极氧化层51例如通过热氧化法生成，且栅极氧化层51例如为氧化硅材料，厚度例如为5nm～15nm。在其他实施例中，栅极氧化层51的材料以及厚度也可以根据实际需要进行设定。在栅极氧化层51上沉积一层栅极材料层52，栅极材料层52覆盖衬底10以及隔离阱区20。在本实施例中，栅极材料层52例如为多晶硅层。

请参阅图6至图7所示，在本发明一实施例中，在形成栅极材料层52后，在栅极材料层52上形成光刻胶层(图中未显示)，然后对光刻胶层进行曝光以及显影，形成图案化的光刻胶层，光刻胶层暴露部分隔离阱区20上以及相邻的光电感应区30和电子储存区40之间的部分栅极材料层52。然后通过例如干法刻蚀工艺或干法刻蚀工艺与湿法刻蚀工艺相结合来刻蚀光刻胶层暴露的栅极材料层52，在隔离阱区20上的栅极材料层52以及光电感应区30和电子储存区40之间的栅极材料层52内形成凹槽53，凹槽53的深度例如大于第二钉扎层42的掺杂深度。

请参阅图7至图9所示，在本发明一实施例中，在形成凹槽53后，在凹槽53内沉积绝缘层71，沉积的绝缘层71完全填充凹槽53，直至覆盖凹槽53两侧的栅极材料层52。绝缘层71例如为氧化硅、氮化硅或其他绝缘材料，且绝缘层71例如通过高密度等离子体化学气相淀积(High Density Plasma CVD，HDP-CVD)或高深宽比化学气相淀积(High Aspect RatioProcess CVD，HARP-CVD)等方式沉积绝缘物质。在绝缘材料沉积完成后，绝缘材料例如通过化学机械抛光(Chemical Mechanical Polishing，CMP)等平坦化工艺进行处理，将凸出栅极材料层52的顶部的绝缘材料去除，在凹槽53内形成以栅极材料层52齐平的绝缘层71。

请参阅图9至图10所示，在本发明一实施例中，在绝缘层71和栅极材料层52上形成光刻胶层(图中未显示)，光刻胶层暴露部分光电感应区30上的栅极材料层52。以光刻胶层为掩膜，以栅极氧化层51为刻蚀停止层，刻蚀暴露的栅极材料层52。在本实施例中，例如采用干法刻蚀对栅极材料层52和部分栅极氧化层51进行刻蚀，刻蚀至光电感应区30上的栅极氧化层51和部分栅极氧化层51后，停止刻蚀，并去除光刻胶层。刻蚀后，电子储存区40和隔离阱区20上保留栅极材料层52和完整的栅极氧化层51，将电子储存区40和隔离阱区20上保留的栅极材料层52和栅极氧化层51定义为垂直栅极50。垂直栅极50包裹电子储存区40，且垂直栅极50靠近光电感应区30的一侧与光电感应区30存在部分交叠，通过设置垂直栅极50，光电感应区30产生的光生电子通过垂直栅极50快速高效的转移至电子储存区40储存，减少图像滞后现象的产生。

请参阅图10至图11所示，在本发明一实施例中，在形成垂直栅极50后，在垂直栅极50的侧壁上栅极侧墙80。具体的，在衬底10上形成栅极侧墙介质层(图中未显示)，且栅极侧墙介质层例如包括氧化硅层。其中，栅极侧墙介质层例如通过化学气相沉积或原子层沉积等方法形成。在形成栅极侧墙介质层后，对栅极侧墙介质层进行刻蚀。例如可以通过干法刻蚀等刻蚀方法对部分栅极侧墙介质层进行刻蚀，保留位于垂直栅极50两侧的栅极侧墙介质层，以及栅极材料层52上的部分栅极侧墙介质层，在垂直栅极50两侧形成栅极侧墙80，且栅极侧墙80的高度与垂直栅极50的高度相等。在本实施例中，栅极侧墙80的形状例如为圆弧状，在其他实施例中，栅极侧墙80的形状还可以为其他形状，可根据制作要求进行选择。设置绝缘性的栅极侧墙80，进一步防止漏电现象的产生，保护垂直栅极50，同时定义后续离子注入与多晶硅之间的距离，减小热载流子现象的发生。

请参阅图12至图13所示，在本发明一实施例中，在栅极侧墙80形成后，在绝缘层71、垂直栅极50和栅极氧化层51上形成第一介质层81。在本实施例中，第一介质层81例如为氧化硅层，且第一介质层81例如通过化学气相沉积等方式制备。然后平坦化第一介质层81，并在第一介质层81上形成第一光阻层61，第一光阻层61暴露部分绝缘层71上的第一介质层81，以第一光阻层61为掩膜，通过刻蚀去除位于绝缘层71上的部分第一介质层81和部分绝缘层71，在垂直栅极50内形成第一开口72，第一开口72的深度例如小于绝缘层71的深度，即刻蚀后，绝缘层71的厚度例如为

，然后去除第一光阻层61。

请参阅图12至图14所示，在本发明一实施例中，在形成第一开口72后，在第一开口72内沉积遮光材料，然后平坦化遮光材料，形成遮光层91。其中，遮光层91例如射频溅射物理气相沉积法(Radio Frequency Chemical Vapor Deposition，RFPVD)等方法沉积。遮光材料例如为钨(W)或铝(Al)等不透明金属材料，沉积的遮光层91的材料根据实际生产情况设定。在本实施例中，遮光层91沉积在垂直栅极50内的深度例如为垂直栅极50深度的70％～90％，遮光材料填充第一开口72，并覆盖在第一介质层81上。

请参阅图14至15所示，在本发明一实施例中，在遮光层91形成后，在遮光层91上形成第二光阻层62，通过第二光阻层62的曝光以及显影，第二光阻层62覆盖电子储存区40上以及电子储存区40两侧的遮光层91，第二光阻层62的边缘与绝缘层71和栅极材料层52的界面处对齐。以第二光阻层62为掩膜，对第一介质层81上其他的遮光材料进行刻蚀去除，例如通过干法刻蚀去除第二光阻层62暴露的遮光层91，形成遮光结构90，遮光结构90包裹电子储存区40，且遮光结构90靠近光电感应区30的一侧的边界，与绝缘层71和垂直栅极50的界面对齐。遮光结构90能够遮挡照射电子储存区40的反射光，消除电子储存区40寄生光响应的效果，提高光电感应区30和电子储存区40之间的电子转移效率，提高全局快门图像传感器的成像质量。

请参阅图15所示，在本发明一实施例中，在形成遮光结构90后，可以进行介质层沉积以及平坦化、后段金属互连层、滤波和微透镜等制程工艺，在此不多做阐述。

请参阅图7和图16所示，在本发明另一实施例中，在栅极材料层52内形成凹槽53后，在凹槽53内通过例如化学气相淀积等方式沉积绝缘物质，形成绝缘层71。绝缘层71例如为氧化硅、氮化硅或其他绝缘材料，绝缘层71覆盖在光电感应区30和电子储存区40上的栅极材料层52，以及凹槽53的底部和侧壁上，且绝缘层71的厚度例如为

请参阅图7、图16至18所示，在本发明另一实施例中，在形成绝缘层71后，例如采用射频溅射物理气相沉积法等方法，在绝缘层71上沉积遮光材料，直至遮光材料填充完凹槽53，并覆盖栅极材料层52。其中，遮光材料例如选择钨或铝等不透明金属材料。通过形成绝缘层71，防止遮光材料和栅极接触，避免因漏电影响光电感应区30向电子储存区40转移电子。在遮光材料沉积完成后，例如通过化学机械抛光(Chemical Mechanical Polishing，CMP)等平坦化工艺，平坦化遮光材料以及栅极材料层52顶部的绝缘层71，确保凹槽53内的遮光材料和栅极材料的顶部位于同一平面。在电子储存区40的两侧形成侧壁遮光层92，在本实施例中，侧壁遮光层92沉积在垂直栅极50内的深度例如为垂直栅极50深度的70％～90％，以遮挡电子储存区40侧面的反射光。

请参阅图18至图20所示，在本发明另一实施例中，形成侧壁遮光层92后，在部分光电感应区30、电子储存区40上、隔离阱区20和侧壁遮光层92上覆盖形成光刻胶层(图中未显示)，光刻胶层暴露光电感应区30上的栅极材料层52。以光刻胶层为掩膜，以栅极氧化层51为刻蚀停止层，刻蚀光电感应区30上暴露的栅极材料层52。在本实施例中，例如采用干法刻蚀对光电感应区30上的栅极材料层52和部分栅极氧化层51进行刻蚀，定义垂直栅极50的位置。去除光刻胶层，在光电感应区30上的衬底10和垂直栅极50上形成栅极侧墙介质层，且栅极侧墙介质层例如包括氧化硅层，并对栅极侧墙介质层进行刻蚀，保留位于垂直栅极50两侧的栅极侧墙介质层和栅极材料层52上部分栅极侧墙介质层，在垂直栅极50的侧壁形成栅极侧墙80。

请参阅图21至图22所示，在本发明另一实施例中，在形成栅极侧墙80后，在栅极侧墙80、垂直栅极50和光电感应区30上沉积第一介质层81。第一介质层81例如为氧化硅层，且第一介质层81例如通过化学气相沉积等方式制备。然后平坦化第一介质层81，并在第一介质层81上形成第三光阻层63，第三光阻层63暴露侧壁遮光层92上的第一介质层81，以第三光阻层63为掩膜，通过刻蚀去除位于侧壁遮光层92上的第一介质层81，暴露出第一介质层81下的侧壁遮光层92，以形成开孔82。通过设置第一介质层81，避免刻蚀开孔82时，对垂直栅极50和光电感应区30造成破坏，影响全局快门图像传感器的信号储存。

请参阅图22至图23所示，在本发明另一实施例中，在形成开孔82后，去除第三光阻层63，在开孔82内和第一介质层81上沉积遮光材料，形成顶层遮光层93，顶层遮光层93和通过开孔82和侧壁遮光层92连接，避免遮光层91遮光不完全而引发的电子储存区40的寄生光响应现象。顶层遮光层93例如采用射频溅射物理气相沉积法等方法沉积。顶层遮光材料例如为钨或铝等不透明金属材料，且在本实施例中，顶层遮光层93的材料例如和侧壁遮光层92的材料选择相同。顶层遮光层93的厚度根据实际生产情况设定，顶层遮光材料填充开孔82，并覆盖在第一介质层81上。

请参阅图24和图25所示，在本发明一实施例中，在顶层遮光层93上形成第四光阻层64，第四光阻层64覆盖电子储存区40上的顶层遮光层93，以及电子储存区40两侧侧壁遮光层92，第四光阻层64的边缘与绝缘层71和栅极材料层52的界面处对齐。以第四光阻层64为掩膜，对第一介质层81上其他区域的遮光材料进行刻蚀去除，例如通过干法刻蚀等方法去除遮光材料，侧壁遮光层92和电子储存区40上保留的顶层遮光层93定义为遮光结构90，遮光结构90包裹电子储存区40，且遮光结构90靠近光电感应区30的一侧的边界，与绝缘层71和垂直栅极50的界面对齐。遮光结构90能够起到遮挡反射光，消除电子储存区40寄生光响应，提高全局快门图像传感器的成像质量的作用。在形成遮光结构90后，进行介质层、后段金属互连层、滤波和微透镜等制作工艺，制备完整的全局快门图像传感器。

综上所述，本发明提供一种全局快门图像传感器及其制备方法，通过在垂直栅极内形成遮光结构，遮光结构包裹电子储存区，消除了电子储存区寄生光响应效果，提高了成像质量。通过设置垂直栅极包裹电子储存区，提高光电感应区中光生电子的转移速率，提高了全局快门图像传感器的满阱电荷和动态范围。

以上公开的本发明实施例只是用于帮助阐述本发明。实施例并没有详尽叙述所有的细节，也不限制该发明仅为所述的具体实施方式。显然，根据本说明书的内容，可作很多的修改和变化。本说明书选取并具体描述这些实施例，是为了更好地解释本发明的原理和实际应用，从而使所属技术领域技术人员能很好地理解和利用本发明。本发明仅受权利要求书及其全部范围和等效物的限制。

Claims (10)

1.一种全局快门图像传感器，其特征在于，至少包括：

衬底；

光电感应区，设置在所述衬底上；

电子储存区，设置在所述衬底上，且与所述光电感应区并列设置；

垂直栅极，设置在所述光电感应区和所述电子储存区之间，且所述垂直栅极延伸至所述电子储存区上；以及

遮光结构，设置在所述垂直栅极内，并延伸覆盖所述电子储存区。

2.根据权利要求1所述的全局快门图像传感器，其特征在于，所述光电感应区和所述电子储存区上设置有钉扎层。

3.根据权利要求1所述的全局快门图像传感器，其特征在于，所述光电感应区的掺杂宽度大于或等于所述电子储存区的掺杂宽度。

4.根据权利要求1所述的全局快门图像传感器，其特征在于，所述遮光结构和所述垂直栅极之间设置有绝缘层，所述绝缘层的厚度为

5.根据权利要求4所述的全局快门图像传感器，其特征在于，所述遮光结构靠近所述光电感应区的一侧的边界，与所述绝缘层和所述垂直栅极的界面对齐。

6.根据权利要求1所述的全局快门图像传感器，其特征在于，所述垂直栅极的深度为所述电子储存区掺杂深度的30％～70％。

7.根据权利要求1所述的全局快门图像传感器，其特征在于，所述遮光结构在所述垂直栅极内的深度为所述垂直栅极深度的70％～90％。

8.一种制作如权利要求1所述的全局快门图像传感器的方法，其特征在于，至少包括以下步骤：

提供一衬底；

在所述衬底内形成光电感应区；

在所述衬底内形成电子储存区，所述电子储存区与所述光电感应区并列设置在所述衬底内；

在所述衬底内形成垂直栅极，所述垂直栅极设置在所述光电感应区和所述电子储存区之间，且所述垂直栅极延伸至所述电子储存区；以及

在所述垂直栅极内形成遮光结构，且所述遮光结构延伸覆盖所述电子储存区。

9.根据权利要求8所述的全局快门图像传感器的制作方法，其特征在于，所述遮光结构的形成步骤包括：

在所述衬底内形成所述垂直栅极；

刻蚀所述垂直栅极，在所述垂直栅极内形成凹槽；

在所述凹槽内沉积绝缘层，直至所述绝缘层覆盖所述垂直栅极；

平坦化所述绝缘层，所述绝缘层与所述垂直栅极齐平；

在所述绝缘层与所述垂直栅极上进行栅极侧墙和介质层沉积平坦化工艺；

刻蚀部分所述介质层和部分所述绝缘层，形成第一开口；以及

在所述第一开口内和所述垂直栅极上沉积遮光材料，形成所述遮光结构。

10.根据权利要求8所述的全局快门图像传感器的制作方法，其特征在于，所述遮光结构的形成步骤还包括：

在所述衬底内形成所述垂直栅极；

刻蚀所述垂直栅极，在所述垂直栅极内形成凹槽；

在所述凹槽的底部和侧壁沉积一层绝缘层；

在所述绝缘层上沉积遮光材料，形成侧壁遮光层；

在所述垂直栅极、所述述绝缘层和所述侧壁遮光层上进行栅极侧墙和介质层沉积平坦化工艺；

刻蚀所述侧壁遮光层上的所述介质层，形成开孔；以及

在所述开孔内和所述绝缘层上沉积遮光材料，形成顶层遮光层，所述遮光结构包括所述侧壁遮光层和所述顶层遮光层。

Images