CN116453569B - 一种在系统可编程pd芯片及其编程方法 - Google Patents
一种在系统可编程pd芯片及其编程方法 Download PDFInfo
- Publication number
- CN116453569B CN116453569B CN202310678451.XA CN202310678451A CN116453569B CN 116453569 B CN116453569 B CN 116453569B CN 202310678451 A CN202310678451 A CN 202310678451A CN 116453569 B CN116453569 B CN 116453569B
- Authority
- CN
- China
- Prior art keywords
- programming
- chip
- voltage
- power supply
- programmable
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 23
- 230000009467 reduction Effects 0.000 claims abstract description 6
- 230000005540 biological transmission Effects 0.000 claims description 5
- 230000003993 interaction Effects 0.000 claims description 3
- 238000004519 manufacturing process Methods 0.000 abstract description 10
- 230000000694 effects Effects 0.000 abstract description 5
- 238000001259 photo etching Methods 0.000 abstract description 3
- 238000007726 management method Methods 0.000 description 28
- 238000005516 engineering process Methods 0.000 description 9
- 230000008569 process Effects 0.000 description 9
- 238000004891 communication Methods 0.000 description 5
- 238000012790 confirmation Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000001276 controlling effect Effects 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 150000003071 polychlorinated biphenyls Chemical class 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000010485 coping Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 230000008672 reprogramming Effects 0.000 description 1
- 239000000725 suspension Substances 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/34—Circuit design for reconfigurable circuits, e.g. field programmable gate arrays [FPGA] or programmable logic devices [PLD]
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Read Only Memory (AREA)
Abstract
本发明公开了一种在系统可编程PD芯片及其编程方法,当需要编程时,PD芯片与供电端交互信息,供电端提供特定高压,编程管理模块开启编程高压控制电路为存储单元阵列提供编程高压,高压供电期间由降压电路为芯片各模块提供正常工作电压,省去了结构复杂、面积较大的升压电荷泵,能够用OTP存储单元实现多次编程效果。本发明电路简单、MASK模具层数少、晶圆制造光刻次数少、芯片面积小、成本低。
Description
技术领域
本发明涉及集成电路设计领域,尤其涉及一种在应用系统中可编程的USB PD芯片及其编程方法。
背景技术
根据USB PD(Power Delivery)规范,USB3.x或USB4等超速信号线应使用eMarker线缆(Electronically Marked Cable),eMarker线缆不仅包含线材,还包含了一个焊接了USB PD芯片的PCB板。另外,USB PD芯片也可以用于与电力传输有关的其它应用。
以eMarker线缆为例,其中的PD芯片需要提供此线缆的多个参数信息,例如信号速率、线长/延时、线缆特性、供电电压、供电电流、厂商识别信息等。线缆工厂如果采购多种不同参数的PD芯片贴片加工成多种PCB板,那么会因为种类多而带来管理上的不便和库存压力。另一种做法是将默认参数或空白数据的可编程PD芯片提前贴片加工成有待编程的通用PCB板,当有各种市场需求时,再焊上不同的线材,并向可编程PD芯片置入对应的参数和应用信息,作为成品eMarker线缆出厂。进一步,已售出到终端的eMarker线缆,还可以允许后期在应用系统中再编程以支持线缆参数调整和更新。
如果不考虑在系统可编程,PD芯片可以用以OTP一次性可编程存储器为程序存储器的MCU架构,不但硬件成本很低,且OTP兼容PD芯片设计时所用的各类BCD高压工艺,不增加光刻次数和制造成本。
如果PD芯片需要支持后期在系统可编程,如图1所示,常规的方案是用FLASH闪存(或者EEPROM,下同)作为存储器,技术复杂,一般采用第三方专业存储器IP厂家或者晶圆制造厂的FLASH IP模块,其结构中都自带一个包含多个电容在内的全内置的升压电荷泵以实现存储器编程,结构复杂,面积大。而PD芯片所需的存储容量通常很小,以8K或更低容量的FLASH为例,升压电荷泵的面积甚至超过存储单元阵列的面积。为简化表述,图1中省略了地址译码等业界公知的必要基本电路。
另一方面,由于PD芯片一般需要支持高压,通常采用BCD高压工艺,而高压工艺和存储工艺在晶圆制造厂都属于专用或特色工艺,需要分别加上多层额外光刻,例如FLASH加8层MASK、BCD高压加5层MASK,相比原十几层MASK的普通工艺,技术和制造及测试都较为复杂,层数多,单位面积的成本高。高压工艺通常会按电压级别分段,例如40V以下、80V以下、200V以下等几个档位,但同时支持FLASH存储和高压的制造工艺却相对较少,例如,晶圆制造厂开发了40V耐压的BCD+FLASH工艺,很可能不同时开发60V级别耐压的BCD+FLASH工艺,所以,高压与FLASH存储的组合工艺较有限,不利于应对各类细分需求。
发明内容
发明目的:为了解决现有技术中在系统可编程PD芯片结构复杂、成本高的问题,本发明提供一种在系统可编程PD芯片及其编程方法。
技术方案:一种在系统可编程PD芯片,包括编程管理模块、编程高压控制电路、存储单元阵列、存储器读写接口电路、PD收发器、PD控制器及降压电路,所述编程管理模块与编程高压控制电路、存储器读写接口电路、PD控制器连接,所述编程高压控制电路的高压输入端及降压电路的输入端均连接外部电源引脚,编程高压控制电路的高压输出端连接存储单元阵列的编程电压端,PD控制器连接PD收发器,所述存储器读写接口电路连接存储单元阵列,所述降压电路的输出端连接编程管理模块、存储器读写接口电路、PD控制器及PD收发器的工作电源端,所述编程管理模块用于与外部PD供电端交互信息以及控制编程高压控制电路开启编程高压传输。
进一步地,所述编程管理模块包括MCU、微处理器或数字逻辑电路中的一种或多种。
进一步地,所述存储单元阵列中的存储单元是OTP一次性可编程存储单元,所述OTP一次性可编程存储单元包括支持在系统编程区域,所述支持在系统编程区域包括参数编程区。
进一步地,所述OTP一次性可编程存储单元还包括禁止在系统编程区域,所述禁止在系统编程区域用于存储程序代码。
进一步地,所述存储单元阵列中的存储单元是MTP多次可编程存储单元。
进一步地,所述降压电路为低压差电压稳压模块。
进一步地,还包括时钟模块,所述时钟模块连接编程管理模块、PD控制器,所述时钟模块的频率校准值存储于存储单元阵列中。
一种如上所述的在系统可编程PD芯片的编程方法,包括以下步骤:
步骤一、PD芯片在PD供电端提供的正常电压下工作;
步骤二、当需要对PD芯片进行在系统编程时,PD芯片与PD供电端交互信息;
步骤三、PD芯片接收PD供电端提供的高电压,PD芯片内部开启编程高压控制电路,使高电压传输至存储单元阵列,PD芯片编程管理模块对存储单元阵列进行编程操作;降压电路在高电压供电期间为编程管理模块、PD控制器提供正常电压;
步骤四、编程操作完成后,PD芯片接收PD供电端提供的正常电压。
进一步地,步骤二中,PD芯片与PD供电端交互信息包括以下两种方式中的一种:
(a1)PD芯片向PD供电端发起调整到高电压的请求,PD供电端确认;
(a2)PD芯片接收PD供电端发起的调压请求、编程请求中的至少一种,PD芯片进行确认。
进一步地,步骤三中,编程步骤包括:
(b1)设置待编程的地址和数据;
(b2)启动编程操作;编程定时器开启定时;MCU暂停运行;
(b3)编程定时器结束定时,编程结束,MCU恢复运行。
本发明提供的一种在系统可编程PD芯片及其编程方法,能够以成本较低、鲁棒性较高的OTP或MTP存储单元实现在系统可编程的效果,相比较现有技术,本发明存在以下有益效果:
1、电路结构简单,可靠性高。在系统可编程PD芯片采用OTP存储器,结构简单,可靠性高,支持更高温度范围。用结构简单的OTP或MTP存储单元实现了与FLASH或EEPROM存储单元相媲美的在系统可编程效果,还省去了结构复杂的升压电荷泵。
2、用OTP存储单元代替FLASH存储单元,减少了MASK层数和光刻次数,故MASK模具成本低、晶圆的直接制造成本也低。
3、可选的制造工艺多、良率高、成本低。本发明仅需根据需求选用各级别的高压工艺,无需既支持高压,又支持FLASH或EEPROM,技术比FLASH+BCD简单,故生产和测试良率相对高;且高压工艺选择较多,市场上晶圆价格低。
4、芯片面积小,成本低。现有技术中,FLASH IP和EEPROM IP模块自带升压电荷泵及相对精密的参考电压或电流,面积大,而芯片所需的存储容量很小,以8K或更低容量的FLASH或EEPROM为例,升压电荷泵的面积甚至超过了存储单元阵列的面积。本专利的在系统可编程PD芯片无需升压电荷泵及精密参考,芯片面积大幅减小,成本低。
附图说明
图1为现有技术的在系统可编程PD芯片的结构示意图;
图2为实施例一的在系统可编程PD芯片的结构示意图;
图3为实施例二的在系统可编程PD芯片的结构示意图;
图4为实施例一的在系统可编程PD芯片的编程方法流程图。
实施方式
下面结合附图和具体实施例对本发明做进一步解释说明。
实施例一
如图2所示,一种在系统可编程PD芯片,包括编程管理模块、编程高压控制电路、存储单元阵列、存储器读写接口电路、PD控制器、PD收发器及降压电路,所述编程管理模块与编程高压控制电路、存储器读写接口电路、PD控制器连接。所述编程高压控制电路的高压输入端及降压电路的输入端均连接外部电源引脚,编程高压控制电路的高压输出端连接存储单元阵列的编程电压端,PD控制器连接PD收发器。编程高压控制电路相当于控制编程高压的开关,当需要编程时开启高压传输,为存储单元阵列提供编程高压。外部电源引脚在正常工作时接收来自PD供电端的正常电压,在芯片需要编程时接收来自PD供电端的高电压。所述降压电路的输出端连接编程管理模块、存储器读写接口电路、PD控制器及PD收发器,用于在芯片处于高电压状态时为各模块提供正常的工作电压。所述编程管理模块用于与外部PD供电端交互信息以及控制编程高压控制电路开启编程高压传输,此处的交互信息包括调压信息的请求与确认、编程信息的请求与确认中至少一种。图2中仅示出了与本实施例相关的内容,省略了存储器地址译码等业界公知的基本电路以及各模块之间的一些常规连接。
本实施例的编程管理模块包括微控制器MCU或微处理器或其内核(下面均以MCU代指),还包括存储器SRAM和定时器,SRAM用于中转待编程数据,也可由触发器等其它等效存储单元实现,定时器用于MCU暂停运行期间为编程过程定时。以MCU为例,其MCU和SRAM及定时器可以同时复用MCU架构的PD芯片原有的MCU和SRAM及定时器,无需增加额外硬件。编程管理可以由MCU执行一段软件程序协助实现,该程序步骤很少,远比PD通讯协议所需的软件简单。
如果PD通讯协议已经成熟稳定,那么PD芯片也可以不采用软件实现协议的MCU架构,而完全由数字逻辑等硬件实现PD通讯协议。这种情况下,编程管理模块也可以不采用MCU及其程序软件实现,完全由数字逻辑等硬件实现。
所述编程管理模块与外部PD供电端交互信息,包括两种方式,一是PD供电端发起调压请求、编程请求中至少一种,PD芯片的编程管理模块确认;二是PD芯片的编程管理模块向PD供电端发起调压请求,PD供电端确认。
PD芯片与PD供电端通过PD信号线连接,其交互信息的过程可以基于PD通讯协议实现。
所述存储器读写接口电路,包括模拟信号处理,用于读取存储单元阵列中的数据,及写入编程时驱动存储单元阵列,具体实现属于存储器IP领域的常规技术。所述存储器读写接口电路连接存储单元阵列和编程管理模块,所述存储器读写接口电路的工作电源端连接所述降压电路的输出端。
在本实施例中,存储单元阵列中的存储单元采用OTP一次性可编程存储单元。所述存储单元阵列包括支持在系统编程区域,用于存储参数。所述支持在系统编程区域又可以包括多个参数编程区和一个标志区,从而等效实现采用OTP进行多次编程的效果。所述存储单元也可以直接采用MTP多次可编程存储单元。
对于MCU架构的在系统可编程PD芯片,除了需要存储参数,还需要存储程序代码。在大部分应用中,参数存储区域很小,远小于1Kbytes容量,而代码存储通常超过1Kbytes容量。优选的,程序代码和参数可以合用一个存储单元阵列及相关控制电路,从而进一步降低成本。因此,存储单元阵列还包括禁止在系统编程区域,所述禁止在系统编程区域用于存储程序代码。程序代码通常在出厂前通过专用编程器写入,不支持在系统编程,以防止意外改写程序代码。
在系统可编程PD芯片还包含时钟模块,所述时钟模块连接编程管理模块、PD控制器,用于为MCU和PD通讯及定时器提供参考时钟,为保证时钟精度,PD芯片出厂前需要校准时钟频率,所述时钟模块的频率校准值存储于存储单元阵列中。
所述降压电路采用低压差电压稳压模块LDO,所述降压电路的输出端为电源端口VDD,额定电压为1.2V~5V,VDD连接到PD收发器、PD控制器、存储器读写接口电路、编程管理模块的工作电源端,用于在编程等高压供电期间产生适合芯片工作的电源电压,提供给各模块,比如本实施例中VDD为3.3V。
对于降压电路的个数不做限制,必要时可以有两组降压电路,一路产生IO电压VDDIO,例如3.3V~5V,提供给PD收发器、I/O引脚等模块,另一路产生内核电压VDDCORE,例如1.0V~3.3V,提供给MCU/微处理器、SRAM等内核模块。在系统可编程PD芯片中还包含上电复位模块等基本模块。
应用时,在系统可编程PD芯片与PD供电端之间连接有电源线和PD信号线,在系统编程时无需增加额外连接或设备。
在系统可编程PD芯片的编程方法,如图4所示,包括以下步骤:
步骤一、无需编程时,PD芯片工作于正常电压状态;
步骤二、当需要对存储单元阵列进行编程操作时,PD芯片与PD供电端交互信息;
交互调压信息的方式,具体包括以下两种:
(a1)PD芯片中的编程管理模块先向PD供电端发起调整到高电压的请求,PD供电端确认;
(a2)PD供电端向PD芯片发起调压请求、编程请求中至少一种,PD芯片中的编程管理模块确认,若PD供电端发起调压请求和编程请求,PD芯片会分别予以确认,既:PD供电端发起调压请求--PD芯片确认--PD供电端发起编程请求--PD芯片确认。
步骤三、PD芯片接收PD供电端提供的高电压,所述高电压为用于编程的特定高压。PD芯片内部通过编程管理模块开启编程高压控制电路,使高电压传输至存储单元阵列,PD供电端提供的高压经由所述外部电源引脚和编程高压控制电路提供给存储单元阵列,为存储单元阵列提供编程电压。PD芯片编程管理模块对存储单元阵列进行编程操作,包括写入编程、擦除等。降压电路在高电压供电期间为编程管理模块、PD控制器、PD收发器、存储器读写接口电路提供正常工作电压。
若PD芯片是采用MCU实现的编程管理模块功能,且存储单元阵列中部分区域用于存储程序代码,那么在编程期间,MCU需暂停运行,由定时器定时,待存储单元编程结束后,MCU再恢复运行。因此,该步骤中的编程操作具体包括以下步骤:
(b1)设置待编程的地址和数据,可选地,还可以设置编程定时器,是否需要设置编程定时器根据实际情况而定,如若采用的是专用定时器,则此步骤无需设置编程定时器,若采用复用定时器,则需要设置编程定时器的定时时长;
(b2)启动编程操作;编程定时器开启定时;MCU暂停运行;该步骤三个动作无顺序之分。
其中,启动编程操作可以通过设置某特定编程控制寄存器的控制位实现,也可以通过执行特定的编程指令实现。
(b3)编程定时器结束定时,编程结束,MCU恢复运行。
由于PD芯片在系统可编程通常只需要支持有限编程次数,基于这一特点,存储单元可以直接采用可多次擦除和编程的MTP,也可以采用一次性可编程的OTP分多块等效实现多次编程效果。本实施例中,基于OTP的存储单元阵列包括多个参数编程区和一个标志区,在编程操作时,通过标志区的内容选择相应的参数编程区进行编程,一个参数编程区最多编程一次,一个参数编程区完成编程时标志区内容进行更新。例如,以默认空白时为0、可单向编程为1的OTP为例,每一版参数编程块用50bytes,共提供8个参数编程块和一个标志区,第一版参数通过编程写入第一个参数编程块,标志区内容从00单向变为01;如需在系统编程,第二版参数通过编程写入第二个参数编程块,标志区内容从01单向变为03,以此类推,等效于基于OTP存储单元的PD芯片支持8次在系统编程。
步骤四、所有编写或擦除操作完成后,PD供电端调整到正常电压,PD芯片接收PD供电端提供的正常电压。该步骤通常是PD芯片与PD供电端双方确认后调压,但在PD供电端发起编程的事务中,PD供电端也可以主动结束编程并直接调压到正常电压。
实施例二
实施例二相比实施例一而言,区别在于,实施例二的存储单元阵列的存储单元仍然采用FLASH,但相比较现有技术省去了FLASH IP内置的升压电荷泵。如图3所示,本实施例采用两组降压电路,其中VDDCORE为1.8V,VDDIO为5V。
Claims (10)
1.一种在系统可编程PD芯片,其特征在于,包括编程管理模块、编程高压控制电路、存储单元阵列、存储器读写接口电路、PD收发器、PD控制器及降压电路,所述编程管理模块与编程高压控制电路、存储器读写接口电路、PD控制器连接,所述编程高压控制电路的高压输入端及降压电路的输入端均连接外部电源引脚,编程高压控制电路的高压输出端连接存储单元阵列的编程电压端,外部电源引脚用于在正常工作时接收来自PD供电端的正常电压,在芯片需要编程时接收来自PD供电端的高电压,编程高压控制电路为控制编程高压的开关,当需要编程时开启高压传输,为存储单元阵列提供编程高压,PD控制器连接PD收发器,所述存储器读写接口电路连接存储单元阵列,所述降压电路的输出端连接编程管理模块、存储器读写接口电路、PD控制器及PD收发器的工作电源端,所述编程管理模块用于与外部PD供电端交互信息以及控制编程高压控制电路开启编程高压传输,存储单元阵列中的存储单元为OTP一次性可编程存储单元、MTP多次可编程存储单元、不包含升压电荷泵的FLASH中的一种。
2.根据权利要求1所述的在系统可编程PD芯片,其特征在于,所述编程管理模块包括MCU、微处理器或数字逻辑电路中的一种或多种。
3.根据权利要求1或2所述的在系统可编程PD芯片,其特征在于,所述存储单元阵列中的存储单元是OTP一次性可编程存储单元,所述OTP一次性可编程存储单元包括支持在系统编程区域,所述支持在系统编程区域包括参数编程区。
4.根据权利要求3所述的在系统可编程PD芯片,其特征在于,所述OTP一次性可编程存储单元还包括禁止在系统编程区域,所述禁止在系统编程区域用于存储程序代码。
5.根据权利要求1或2所述的在系统可编程PD芯片,其特征在于,所述存储单元阵列中的存储单元是MTP多次可编程存储单元。
6.根据权利要求1或2所述的在系统可编程PD芯片,其特征在于,所述降压电路为低压差电压稳压模块。
7.根据权利要求1或2所述的在系统可编程PD芯片,其特征在于,还包括时钟模块,所述时钟模块连接编程管理模块、PD控制器,所述时钟模块的频率校准值存储于存储单元阵列中。
8.一种如权利要求1-7任一所述的在系统可编程PD芯片的编程方法,其特征在于,包括以下步骤:
步骤一、PD芯片在PD供电端提供的正常电压下工作;
步骤二、当需要对PD芯片进行在系统编程时,PD芯片与PD供电端交互信息;
步骤三、PD芯片接收PD供电端提供的高电压,PD芯片内部开启编程高压控制电路,使高电压传输至存储单元阵列,PD芯片编程管理模块对存储单元阵列进行编程操作;降压电路在高电压供电期间为编程管理模块、PD控制器提供正常电压;
步骤四、编程操作完成后,PD芯片接收PD供电端提供的正常电压。
9.根据权利要求8所述的在系统可编程PD芯片的编程方法,其特征在于,步骤二中,PD芯片与PD供电端交互信息包括以下两种方式中的一种:
(a1)PD芯片向PD供电端发起调整到高电压的请求,PD供电端确认;
(a2)PD芯片接收PD供电端发起的调压请求、编程请求中的至少一种,PD芯片进行确认。
10.根据权利要求8或9所述的在系统可编程PD芯片的编程方法,其特征在于,步骤三中,编程步骤包括:
(b1)设置待编程的地址和数据;
(b2)启动编程操作;编程定时器开启定时;MCU暂停运行;
(b3)编程定时器结束定时,编程结束,MCU恢复运行。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202310678451.XA CN116453569B (zh) | 2023-06-09 | 2023-06-09 | 一种在系统可编程pd芯片及其编程方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202310678451.XA CN116453569B (zh) | 2023-06-09 | 2023-06-09 | 一种在系统可编程pd芯片及其编程方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN116453569A CN116453569A (zh) | 2023-07-18 |
CN116453569B true CN116453569B (zh) | 2023-09-15 |
Family
ID=87130485
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202310678451.XA Active CN116453569B (zh) | 2023-06-09 | 2023-06-09 | 一种在系统可编程pd芯片及其编程方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN116453569B (zh) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101461009A (zh) * | 2005-11-21 | 2009-06-17 | 爱特梅尔公司 | 用于编程闪速或ee阵列的阵列源极线(avss)控制的高电压调整 |
CN101916588A (zh) * | 2010-08-23 | 2010-12-15 | 中国航天科技集团公司第九研究院第七七一研究所 | 一种在系统编程isp编程模块及其用于fpaa在系统编程的方法 |
CN111052246A (zh) * | 2017-08-31 | 2020-04-21 | 美光科技公司 | 用于对存储器进行编程的方法和设备 |
CN111899780A (zh) * | 2015-09-14 | 2020-11-06 | 爱思开海力士有限公司 | 半导体存储器件及其操作方法 |
CN114999539A (zh) * | 2022-06-20 | 2022-09-02 | 华南理工大学 | 过流保护电路及存储器 |
-
2023
- 2023-06-09 CN CN202310678451.XA patent/CN116453569B/zh active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101461009A (zh) * | 2005-11-21 | 2009-06-17 | 爱特梅尔公司 | 用于编程闪速或ee阵列的阵列源极线(avss)控制的高电压调整 |
CN101916588A (zh) * | 2010-08-23 | 2010-12-15 | 中国航天科技集团公司第九研究院第七七一研究所 | 一种在系统编程isp编程模块及其用于fpaa在系统编程的方法 |
CN111899780A (zh) * | 2015-09-14 | 2020-11-06 | 爱思开海力士有限公司 | 半导体存储器件及其操作方法 |
CN111052246A (zh) * | 2017-08-31 | 2020-04-21 | 美光科技公司 | 用于对存储器进行编程的方法和设备 |
CN114999539A (zh) * | 2022-06-20 | 2022-09-02 | 华南理工大学 | 过流保护电路及存储器 |
Also Published As
Publication number | Publication date |
---|---|
CN116453569A (zh) | 2023-07-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101657971B (zh) | 用于具有非易失性存储器的数字模拟信号转换器的读取及写入接口通信协议 | |
US5440520A (en) | Integrated circuit device that selects its own supply voltage by controlling a power supply | |
US7278038B2 (en) | Operational voltage control circuit and method | |
CN101354923B (zh) | 电压转换器电路和具有该电路的快闪存储器件 | |
CN1085683A (zh) | 外部不可推测数据的rom(eurom) | |
US10916274B2 (en) | Power management integrated circuits and semiconductor memory modules including power management integrated circuits | |
KR100385228B1 (ko) | 불휘발성 메모리를 프로그램하는 방법 및 장치 | |
CN108205393A (zh) | 用于半导体设备中的通信的系统和方法 | |
CN104868729A (zh) | 包含系统电源单元的电子设备和供应电源电压的方法 | |
CN116453569B (zh) | 一种在系统可编程pd芯片及其编程方法 | |
JP2005122832A (ja) | 半導体集積回路装置 | |
KR100971406B1 (ko) | 플래시 메모리 컨트롤러를 구성하기 위한 디바이스 및 방법 | |
CN213691455U (zh) | 存储器和其电子装置及其测试系统 | |
CN102426825B (zh) | 一种pwm电压调节电路及其调节方法、液晶显示装置 | |
CN103150184A (zh) | 一种对闪存进行操作的方法和系统芯片 | |
JP2008293096A (ja) | メモリインタフェースおよびメモリシステム | |
CN102237138B (zh) | 电压供应电路 | |
US7619924B2 (en) | Device and method for reading out memory information | |
WO2016155322A1 (zh) | 一种rram电压产生系统 | |
US20020101762A1 (en) | Nonvolatile semiconductor memory device | |
CN103092300A (zh) | 内存储器电源控制电路 | |
CN109558336A (zh) | 用于闪存主控硬件自动快速产生闪存接口讯号序列的方法 | |
CN111402943A (zh) | 减少非型闪存读操作泵面积方法、系统、储存介质和终端 | |
CN110993008A (zh) | 一种可选电压产生电路 | |
CN111710357A (zh) | Mcu的mtp单元读写控制电路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |