CN116434798A - 存储器装置及其操作方法和存储器系统 - Google Patents

存储器装置及其操作方法和存储器系统 Download PDF

Info

Publication number
CN116434798A
CN116434798A CN202211562287.8A CN202211562287A CN116434798A CN 116434798 A CN116434798 A CN 116434798A CN 202211562287 A CN202211562287 A CN 202211562287A CN 116434798 A CN116434798 A CN 116434798A
Authority
CN
China
Prior art keywords
memory
memory cell
monitor
row
victim
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211562287.8A
Other languages
English (en)
Inventor
赵诚珍
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020220047061A external-priority patent/KR20230108676A/ko
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN116434798A publication Critical patent/CN116434798A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0619—Improving the reliability of storage systems in relation to data integrity, e.g. data losses, bit errors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40615—Internal triggering or timing of refresh, e.g. hidden refresh, self refresh, pseudo-SRAMs
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0653—Monitoring storage devices or systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40603—Arbitration, priority and concurrent access to memory cells for read/write or refresh operations
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G11C11/4085—Word line control circuits, e.g. word line drivers, - boosters, - pull-up, - pull-down, - precharge

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Security & Cryptography (AREA)
  • Dram (AREA)

Abstract

提供一种存储器装置及其操作方法和存储器系统。所述存储器装置包括：存储器单元阵列，包括多个存储器单元行；监测单元阵列，被配置为检测所述多个存储器单元行中的牺牲存储器单元行，并且生成位数据；位数据解码器，被配置为：接收位数据，并且基于位数据，生成包括关于牺牲存储器单元行的地址信息的牺牲存储器地址；以及刷新管理器，被配置为基于牺牲存储器地址对牺牲存储器单元行执行刷新操作。

Description

存储器装置及其操作方法和存储器系统
本申请基于并要求于2022年1月11日在韩国知识产权局提交的10-2022-0004055号韩国专利申请和于2022年4月15日在韩国知识产权局提交的10-2022-0047061号韩国专利申请的优先权，所述韩国专利申请的公开通过引用全部包含于此。
技术领域
本公开涉及一种存储器装置及其操作方法，并且更具体地，涉及一种被配置为执行行锤击(row hammering)操作的存储器装置及其操作方法。
背景技术
半导体存储器装置可被分类为易失性存储器装置(例如，静态随机存取存储器(SRAM)或动态随机存取存储器(DRAM))或非易失性存储器装置(例如，闪存装置、相变RAM(PRAM)、磁性RAM(MRAM)、电阻式RAM(RRAM)或铁电RAM(FRAM))，在易失性存储器装置中，当电源被断开时存储的数据消失，在非易失性存储器装置中，即使当电源被断开时存储的数据也被保留。
易失性存储器装置(诸如，动态随机存取存储器(DRAM))可基于存储在电容器中的电荷来确定数据。因为存储在电容器中的电荷随时间以各种方式被泄漏，所以易失性存储器装置可周期性地执行刷新操作。随着制造存储器装置的工艺缩小，字线之间的空间变小。在这种情况下，与一条字线连接的存储器单元的电荷可受到邻近字线的电压分布的影响的程度增加。换言之，在一条字线被密集地访问的情况下，行锤击可发生，在行锤击中存储在与邻近字线连接的存储器单元中的数据由于被激活的所述一条字线的电压而丢失。
发明内容
提供一种使电特性得到改善的执行行锤击操作的存储器装置。
还提供一种使电特性得到改善的执行行锤击操作的存储器装置的操作方法。
附加的方面将在下面的描述中部分地阐述，并且部分地根据该描述将是清楚的，或者可通过呈现的实施例的实践而得知。
根据本公开的一个方面，一种存储器装置，包括：存储器单元阵列，包括多个存储器单元行；监测单元阵列，被配置为检测所述多个存储器单元行中的牺牲存储器单元行，并且生成位数据；位数据解码器，被配置为：接收位数据，并且基于位数据，生成包括关于牺牲存储器单元行的地址信息的牺牲存储器地址；以及刷新管理器，被配置为基于牺牲存储器地址对牺牲存储器单元行执行刷新操作。
根据本公开的一个方面，一种存储器装置的操作方法，所述存储器装置包括多个存储器单元行，所述操作方法包括：对与所述多个存储器单元行共享字线的多个监测单元的电容器进行预充电，以便将初始电压施加到所述电容器；将施加到所述电容器中的每个电容器的电压与阈值电压进行比较，以便生成位数据；基于位数据生成牺牲存储器地址；以及对与牺牲存储器地址对应的牺牲存储器单元行执行刷新操作。
根据本公开的一个方面，一种存储器系统，包括：存储器装置，包括多个存储器单元行；以及存储器控制器，被配置为将命令/地址信号提供给存储器装置，以便访问所述多个存储器单元行的数据，其中，命令/地址信号包括刷新命令和行地址，其中，存储器装置包括：控制逻辑，被配置为接收刷新命令，并且生成刷新使能信号；存储器单元阵列，包括所述多个存储器单元行；监测单元阵列，被配置为检测所述多个存储器单元行中的牺牲存储器单元行，并且生成位数据；位数据解码器，被配置为接收位数据，并且生成包括关于牺牲存储器单元行的地址信息的牺牲存储器地址；以及刷新管理器，被配置为基于牺牲存储器地址对牺牲存储器单元行执行刷新操作，其中，基于刷新使能信号被接收到，刷新管理器被配置为执行刷新操作，并且其中，刷新使能信号被周期性地生成。
根据本公开的一个方面，一种存储器装置，包括：存储器单元阵列，包括多个存储器单元行；监测单元，被配置为：监测所述多个存储器单元行之中的存储器单元行，确定存储器单元行被对所述多个存储器单元行之中的邻近存储器单元行执行的行锤击操作影响，并且基于所述确定，生成表示存储器单元行是牺牲存储器单元行的位数据；位数据解码器，被配置为基于位数据，生成包括关于牺牲存储器单元行的地址信息的牺牲存储器地址；以及刷新管理器，被配置为基于牺牲存储器地址对牺牲存储器单元行执行刷新操作。
附图说明
根据下面结合附图的描述，本公开的特定实施例的以上和其他方面、特征和优点将更加明显，其中：
图1是示出根据实施例的存储器系统的框图。
图2是示出根据实施例的存储器装置的框图。
图3是示出根据实施例的图2的存储器装置的存储器单元阵列的实施例的示图。
图4是示出根据实施例的图3的第一子阵列、第一子监测单元阵列和第一子位数据解码器的示图。
图5是示出根据实施例的图4的每个监测单元确定牺牲存储器单元行的操作的流程图。
图6是根据实施例的用于描述第二监测单元根据图5的流程图确定牺牲存储器单元行的操作的示图。
图7是示出根据实施例的图2的存储器装置的存储器单元阵列的实施例的示图。
图8是示出根据实施例的图7的第一子阵列、第一子监测单元阵列和第一子位数据解码器的示图。
具体实施方式
以下，将以使本领域技术人员容易实施本公开的程度详细并清楚地描述本公开的实施例。
如领域中的传统那样，可根据执行描述的一个或多个功能的块来描述和示出实施例。这些块(如附图中所示，在此可被称为单元或模块等，或者被命名为诸如管理器、解码器、阵列、寄存器、缓冲器、电路、逻辑等)可通过模拟电路和/或数字电路(诸如，逻辑门、集成电路、微处理器、微控制器、存储器电路、无源电子组件、有源电子组件、光学组件、硬连线电路等)物理地实现，并且可通过固件和/或软件来驱动。例如，电路可被实现在一个或多个半导体芯片中，或者被实现在基底支撑件(诸如，印刷电路板等)上。包括在块中的电路可通过专用硬件来实现，或通过处理器(例如，一个或多个编程的微处理器和相关联的电路系统)来实现，或者通过用于执行块的一些功能的专用硬件和用于执行块的其他功能的处理器的组合来实现。实施例的每个块可被物理地分为两个或更多个交互和分立的块。同样地，实施例的块可被物理地组合为更复杂的块。
图1是示出根据本公开的实施例的存储器系统的框图。
参照图1，根据本公开的存储器系统10可包括存储器装置100和存储器控制器200。
存储器控制器200可被配置为通过经由存储器接口将各种种类的信号提供给存储器装置100来控制存储器操作(例如，写入操作或读取操作)。例如，存储器控制器200可通过将命令/地址CA提供给存储器装置100而访问存储器单元阵列130的数据DATA。
命令/地址CA可包括命令。例如，命令可包括针对正常存储器操作(诸如，数据写入操作或数据读取操作)的激活命令、预充电命令和针对刷新操作的刷新命令。
激活命令可表示：用于出于将数据写入存储器单元阵列130中或从存储器单元阵列130读取数据的目的而将存储器单元阵列130的状态切换到激活状态的命令。包括在存储器单元阵列130中的存储器单元可基于激活命令被驱动。在实施例中，访问可表示包括在存储器单元阵列130中的存储器单元行根据来自存储器控制器200的激活命令和地址而被驱动。
在一个实施例中，预充电命令可表示用于在刷新操作被执行之前将初始电压施加到监测单元的电容器的命令，预充电命令的示例在下面被描述。然而，实施例不限于此。例如，预充电命令可表示用于在数据被完全写入或读取之后将存储器单元阵列130的状态从激活状态切换到待机状态的命令。
刷新命令可表示用于对存储器单元阵列130执行刷新操作的命令。刷新操作可包括行锤击刷新操作和正常刷新操作。
存储器控制器200可根据来自布置在存储器系统10外部的主机的请求而访问存储器装置100。存储器控制器200可被配置为通过使用各种协议与主机通信。
存储器装置100可以是基于半导体装置的存储装置。在一个实施例中，存储器装置100可包括随机存取存储器(RAM)(诸如，动态随机存取存储器(DRAM)、同步DRAM(SDRAM)、静态随机存取存储器(SRAM)、双数据速率(DDR)SDRAM、DDR2 SDRAM、DDR3 SDRAM、相变RAM(PRAM)、磁性RAM(MRAM)或电阻式RAM(RRAM))。
存储器装置100可包括需要或以其他方式使用刷新操作的任意存储器装置。例如，在作为非易失性存储器的电阻式存储器装置执行刷新操作的情况下，存储器装置100可以是非易失性存储器装置。
响应于从存储器控制器200接收的命令/地址CA，存储器装置100可通过数据线接收或输出数据“DATA”，或者可执行刷新操作。存储器装置100可包括刷新管理器110、监测单元阵列120和存储器单元阵列130。
刷新管理器110可被配置为基于在存储器控制器200的命令/地址CA中的刷新命令而执行存储器单元阵列130的刷新操作。刷新管理器110可执行与存储器控制器200的刷新命令对应的行锤击刷新操作和正常刷新操作之中的一个。
在实施例中，行锤击刷新操作可表示通过基于牺牲存储器地址刷新存储器单元阵列的存储器单元行中的牺牲存储器单元行来缓解行锤击现象的操作。在实施例中，正常刷新操作可表示顺序地刷新存储器单元阵列的存储器单元行的操作。
在实施例中，访问集中于其上的存储器单元行可被称为“攻击(aggressor)存储器单元行”，并且与攻击存储器单元行邻近的存储器单元行(即，例如，可被行锤击损坏或以其他方式影响的存储器单元行)可被视为作为牺牲者被作为攻击目标，并且可因此被称为“牺牲(victim)存储器单元行”。在一个实施例中，未作为牺牲者被作为攻击目标的存储器单元行可被称为“正常存储器单元行”。
当接收到牺牲存储器地址时，刷新管理器110可执行行锤击刷新操作。当刷新管理器110执行行锤击刷新操作时，刷新管理器110可基于牺牲存储器地址来刷新牺牲存储器单元行。
当未接收到牺牲存储器地址时，刷新管理器110可被配置为执行正常刷新操作。当刷新管理器110执行正常刷新操作时，刷新管理器110可顺序地刷新存储器单元阵列130的多个存储器单元行。
在图1中示出刷新管理器110响应于存储器控制器200的刷新命令而执行行锤击刷新操作和正常刷新操作的实施例。然而，这仅是一个实施例。在一个实施例中，自刷新操作可被执行，自刷新操作可以是例如在存储器装置100内周期性地被执行的刷新操作。
监测单元阵列120可监测存储器单元行以检测存储器单元行中是否存在牺牲存储器单元行。监测单元阵列120可检测存储器单元行中的牺牲存储器单元行，并且可生成位数据。
监测单元阵列120可包括多个监测单元，并且多个监测单元可分别与多个存储器单元行连接。每个监测单元可生成位数据。
在一个实施例中，存储器装置100还可包括位数据解码器，并且从监测单元阵列120的多个监测单元生成的多个位数据(或例如多条位数据)可被输出到位数据解码器。位数据解码器可被配置为基于来自监测单元阵列120的位数据来生成并输出牺牲存储器地址。牺牲存储器地址可包括与存储器单元行之中的牺牲存储器单元行对应的存储器单元行的地址信息。从位数据解码器输出的牺牲存储器地址可被提供给刷新管理器110。
存储器单元阵列130可包括多个存储器单元行。存储器单元行中的每个可包括多个存储器单元。多个存储器单元可分别位于多条字线和多条位线的交叉点。多个存储器单元可与多条字线和多条位线连接。多个存储器单元可以以矩阵的形式提供。
在实施例中，存储器单元行可表示包括在多个存储器单元之中的一行中的存储器单元。多条字线可分别与多个存储器单元行连接。
图2是示出根据本公开的实施例的存储器装置100的框图。以下，参照图1给出的描述可被省略以避免冗余。
参照图2，存储器装置100可包括刷新管理器110、刷新锁存器111、预充电位线解码器112(作为PBL解码器示出)、监测单元阵列120、位数据解码器121、存储器单元阵列130、控制逻辑140、地址缓冲器150、行解码器151、列解码器152和输入/输出(I/O)电路(例如，I/O门)160。
存储器装置100可包括动态随机存取存储器(DRAM)(诸如，DDR SDRAM、低功率DDR(LPDDR)SDRAM、图形DDR(GDDR)SDRAM或Rambus DRAM(RDRAM))。
控制逻辑140可控制存储器装置100的整体操作。控制逻辑140可包括命令解码器141和模式寄存器143。根据来自存储器控制器200(其示例在图1中示出)的命令/地址CA，控制逻辑140可生成控制信号，使得正常存储器操作(诸如，写入操作或读取操作)和刷新操作被执行。
控制逻辑140可根据来自存储器控制器200(其示例在图1中示出)的刷新命令而生成用于存储器单元阵列130的刷新操作的控制信号。此外，控制逻辑140可在自刷新模式中生成用于存储器单元阵列130的刷新操作的控制信号。
命令解码器141可被配置为基于命令/地址CA的命令而生成控制信号。在一个实施例中，命令解码器141可被配置为基于命令/地址CA的刷新命令将刷新使能信号EN_REF输出到刷新管理器110。在一个实施例中，当命令是刷新命令时，命令解码器141可将刷新使能信号EN_REF输出到刷新管理器110。
在一个实施例中，命令解码器141可被配置为基于命令/地址CA的激活命令或访问命令将用于执行对存储器单元行的访问的信号输出到刷新管理器110。在一个实施例中，当命令是激活命令时，命令解码器141可将访问信号输出到刷新管理器110。
模式寄存器143可包括存储用于配置存储器装置100的操作环境的信息的多个寄存器。
控制逻辑140可被配置为生成用于执行行锤击刷新操作的刷新使能信号EN_REF。从控制逻辑140生成的刷新使能信号EN_REF可被输出到刷新管理器110。刷新使能信号EN_REF可周期性地生成，并且刷新管理器110可基于周期性地生成的刷新使能信号EN_REF执行行锤击刷新操作或正常刷新操作。
刷新管理器110可从控制逻辑140接收刷新使能信号EN_REF。当接收到刷新使能信号EN_REF时，刷新管理器110可生成用于选择存储器单元阵列130的待执行刷新操作的存储器单元行的刷新地址REF_ADDR。当接收到刷新使能信号EN_REF时，刷新管理器110可生成预充电信号PCH_REF，并且可将预充电信号PCH_REF输出到预充电位线解码器112。
在实施例中，刷新锁存器111可接收并存储从位数据解码器121生成的牺牲存储器地址VT_ADDR，其示例在下面描述。在一个实施例中，在牺牲存储器地址VT_ADDR被存储在刷新锁存器111中的情况下，刷新锁存器111可将存储的牺牲存储器地址VT_ADDR输出到刷新管理器110。在一个实施例中，在牺牲存储器地址VT_ADDR未被存储在刷新锁存器111中的情况下，刷新锁存器111可不将牺牲存储器地址VT_ADDR输出到刷新管理器110。
刷新管理器110可从刷新锁存器111接收牺牲存储器地址VT_ADDR。当从刷新锁存器111接收到牺牲存储器地址VT_ADDR时，刷新管理器110可执行行锤击刷新操作。当未从刷新锁存器111接收到牺牲存储器地址VT_ADDR时，刷新管理器110可执行正常刷新操作。
在一个实施例中，刷新管理器110可根据接收的刷新使能信号EN_REF来执行行锤击刷新操作。当牺牲存储器地址VT_ADDR被刷新管理器110接收到时，行锤击刷新操作可被执行。当行锤击刷新操作被执行时，从刷新管理器110输出的刷新地址REF_ADDR可包括牺牲存储器地址VT_ADDR。
在另一示例中，刷新管理器110可根据接收的刷新使能信号EN_REF来执行正常刷新操作。当牺牲存储器地址VT_ADDR未被刷新管理器110接收到时，正常刷新操作可被执行。当正常刷新操作被执行时，刷新管理器110可顺序地生成刷新地址REF_ADDR，刷新地址REF_ADDR的值根据包括在刷新管理器110中的计数器CNT的计数操作而增加。
预充电位线解码器112可被配置为从刷新管理器110接收预充电信号PCH_REF。预充电位线解码器112可将使能电压施加到监测单元阵列120的预充电位线。
在图2的实施例中，表示作为刷新操作的目标的行的刷新地址REF_ADDR被描述为在存储器装置100中生成。然而，在另一实施例中，刷新管理器110可被包括在存储器控制器200(其示例在图1中示出)中，并且刷新地址REF_ADDR可直接从存储器控制器200提供。
监测单元阵列120可被配置为检测存储器单元行中的牺牲存储器单元行以生成位数据，并且将生成的位数据输出到位数据解码器121。监测单元阵列120可包括多个监测单元。多个监测单元可分别与存储器单元阵列130的多个存储器单元行对应。
在一个实施例中，监测单元阵列120可共享存储器单元阵列130的多条字线(WL)，并且可与存储器单元阵列130邻近地布置。换言之，监测单元阵列120的监测单元可用存在于存储器单元阵列130的外围的虚设(dummy)存储器单元来实现。每个监测单元可与相应的存储器单元行共享相同的字线。
在另一实施例中，监测单元阵列120可布置为与存储器单元阵列130间隔开。换言之，监测单元阵列120的监测单元可单独地设置，并且可布置为与存储器单元阵列130间隔开。每个监测单元可与相应的存储器单元行共享相同的字线，但是实施例不限于此。例如，监测单元可通过单独的子字线与存储器单元行连接。
监测单元中的每个可被配置为确定与其连接的存储器单元行是否是牺牲存储器单元行。监测单元可检测牺牲存储器单元行，并且可生成位数据。位数据可包括高位(highbit)和低位(low bit)。在一个实施例中，当确定与监测单元连接的存储器单元行是牺牲存储器单元行时，监测单元可生成高位。在一个实施例中，当确定与监测单元连接的存储器单元行不是牺牲存储器单元行时，监测单元可生成低位。然而，本公开不限于此，在另一实施例中，高位可表示与监测单元连接的存储器单元行不是牺牲存储器单元行，低位可表示与监测单元连接的存储器单元行是牺牲存储器单元行。
在实施例中，高位被生成可表示信号“1”被生成。在实施例中，低位被生成可表示信号“0”被生成，然而实施例不限于此。例如，低位被生成可表示信号未被生成。
位数据解码器121可被配置为基于从监测单元阵列120接收的位数据来输出牺牲存储器地址VT_ADDR。牺牲存储器地址VT_ADDR可包括关于牺牲存储器单元行的地址的信息。位数据解码器121可输出包括关于被确定为牺牲存储器单元行的存储器单元行的地址信息的牺牲存储器地址VT_ADDR。
在一个实施例中，当从与特定存储器单元行连接的监测单元接收到高位时，位数据解码器121可输出特定存储器单元行的地址作为牺牲存储器地址VT_ADDR。在一个实施例中，当从与所有存储器单元行连接的监测单元接收到低位时，位数据解码器121可不输出牺牲存储器地址VT_ADDR。
存储器单元阵列130可包括多个存储器单元行。包括在每个存储器单元行中的存储器单元可共享相同的字线。多个存储器单元行可分别与监测单元连接。因此，每个监测单元可确定相应的存储器单元行是否是牺牲存储器单元行，并且可生成位数据。
地址缓冲器150可接收从存储器控制器200提供的命令/地址CA的地址。被地址缓冲器150接收的地址可包括表示存储器单元阵列130的行的行地址ROW_ADDR和表示存储器单元阵列130的列的列地址COLUMN_ADDR。行地址ROW_ADDR可被提供给行解码器151，并且列地址COLUMN_ADDR可被提供给列解码器152。
行解码器151可从地址缓冲器150接收行地址ROW_ADDR。行解码器151可基于行地址ROW_ADDR生成用于选择多条字线中的一条字线(或多条字线)(例如，多个存储器单元行中的一个存储器单元行(或多个存储器单元行))的字线控制信号PXI。
行解码器151可基于行地址ROW_ADDR选择字线，并且可施加用于开启与选择的字线对应的存储器单元行的电压(在下文中被称为“使能电压”)以使能存储器单元行。在选择的字线被使能之后，对选择的字线中的存储器单元的数据位的访问可被准许。
行解码器151可施加用于关闭基于行地址ROW_ADDR选择的存储器单元行的电压，并且可禁用选择的存储器单元行。在选择的存储器单元行被禁用之后，任何其他存储器单元行的使能可被准许。
列解码器152可从地址缓冲器150接收列地址COLUMN_ADDR。列解码器152可基于列地址COLUMN_ADDR选择存储器单元阵列130的多条位线中的一条。
列解码器152还可包括感测放大器和写入驱动器块。感测放大器和写入驱动器块可与位线连接，并且可被配置为执行读取操作和写入操作。
当对存储器单元阵列130执行写入操作时，列解码器152可将电压施加到与基于列地址COLUMN_ADDR选择的位线连接的写入驱动器，并且可对与选择的位线连接的使能的存储器单元进行充电。
当对存储器单元阵列130执行读取操作时，列解码器152可通过使用与位线连接的感测放大器来读取存储在存储器单元中的数据。
输入/输出电路160可与外部装置(例如，存储器控制器200)交换数据“DATA”。输入/输出电路160可将从外部装置接收的数据“DATA”提供给感测放大器和写入驱动器块，或者可将从感测放大器和写入驱动器块接收的数据“DATA”提供给外部装置。
以下参照图3和图4详细描述根据本公开的实施例的存储器单元阵列130、监测单元阵列120和位数据解码器121的操作和结构的示例。
图3是示出图2的存储器装置的存储器单元阵列的实施例的示图。图4是示出图3的第一子阵列130-1、第一子监测单元阵列和第一子位数据解码器121-1的示图。
将参照图3和图4描述根据本公开的实施例的存储器装置100的存储器单元阵列130、监测单元阵列120和位数据解码器121的操作和结构的示例。以下，为了附图的简洁且为了描述的方便，在附图中，组件(例如，位线和存储器单元)可被省略。然而，本公开不限于此。此外，在下面的附图中，包括在每个子阵列中的字线的数量可增加/减少。
以下，字线控制信号PXI可以指用于选择和控制包括在存储器单元阵列130中的多条字线中的至少一条的信号。字线控制信号PXI可由行解码器151生成，或者可通过被配置为基于行解码器151的解码结果生成字线控制信号的单独的信号生成器来生成。
参照图3，存储器单元阵列130可包括多个子阵列130-1、130-2、……、130-m和多个子字线驱动器swd1、swd2、……、swdm。
多个子阵列130-1、130-2、……、130-m中的每个可包括多条字线。例如，第一子阵列130-1可包括字线WL11至WL1n，第二子阵列130-2可包括字线WL21至WL2n，并且第m子阵列130-m可包括字线WLm1至WLmn。在一个实施例中，附图标记WLxy可以指包括在第x子阵列中的第y行的字线。即，字线WL11、WL21和WLm1可以是包括在不同子阵列中但位于相同行(即，第一行)的字线。在一个实施例中，位于相同行的字线可在同一时刻被使能或被驱动。即，可以理解，字线WL11、WL21和WLm1被称为与第一行对应的第一字线WLx1，或者共享与第一行对应的第一字线WLx1。
多个子阵列130-1、130-2、……、130-m和多个子字线驱动器swd1、swd2、……、swdm可交替地布置。多个子阵列130-1、130-2、……、130-m可分别与多个子字线驱动器swd1、swd2、……、swdm对应。例如，第一子阵列130-1可以和与其对应的第一子字线驱动器swd1电连接。例如，第m子阵列130-m可以和与其对应的第m子字线驱动器swdm电连接。
第一子字线驱动器swd1可与第一子阵列130-1的字线WL11至WL1n连接，并且可被配置为响应于字线控制信号PXI来控制字线WL11至WL1n。第二子字线驱动器swd2可与第二子阵列130-2的字线WL21至WL2n连接，并且可被配置为响应于字线控制信号PXI来控制字线WL21至WL2n。第m子字线驱动器swdm可与第m子阵列130-m的字线WLm1至WLmn连接，并且可被配置为响应于字线控制信号PXI来控制字线WLm1至WLmn。
例如，多个子字线驱动器swd1、swd2、……、swdm可包括字线驱动电路。字线驱动电路可响应于字线控制信号PXI来控制与多个子字线驱动器swd1、swd2、……、swdm连接的字线。
在根据实施例的一个示例中，第三字线WL13至WLm3被描述为选择的字线。在这种情况下，响应于字线控制信号PXI，多个子字线驱动器swd1、swd2、……、swdm的字线驱动电路可将高电压HIGH提供给第三字线WL13至WLm3，并且可将低电压LOW提供给未选择的字线(即，除了第三字线WL13至WLm3之外的剩余的字线)。
在一个实施例中，高电压HIGH可表示待提供给选择的字线的选择电压，并且低电压LOW可以是待提供给未选择的字线的非选择电压。存储器单元的选择晶体管可通过选择电压被导通，并且可通过非选择电压被截止。
在一个实施例中，监测单元阵列120可包括多个子监测单元阵列120-1、120-2、……、120-m。多个子监测单元阵列120-1、120-2、……、120-m可与多个子阵列130-1、130-2、……、130-m直接连接。多个子阵列130-1、130-2、……、130-m和多个子监测单元阵列120-1、120-2、……、120-m可共享相同的字线。多个子监测单元阵列120-1、120-2、……、120-m可共享预充电位线。预充电位线可通过预充电控制信号PCH对包括在多个子监测单元阵列120-1、120-2、……、120-m中的电容器进行充电。
在一个实施例中，每个子监测单元阵列可与相应的子阵列的一侧邻近地布置。在一个实施例中，监测单元阵列120的监测单元可用存在于存储器单元阵列130的外围的虚设存储器单元来实现。
例如，第一子阵列130-1和第一子监测单元阵列120-1可共享第一字线WL11至第n字线WL1n，并且可彼此邻近地布置。第二子阵列130-2和第二子监测单元阵列120-2可共享第一字线WL21至第n字线WL2n，并且可彼此邻近地布置。第m子阵列130-m和第m子监测单元阵列120-m可共享第一字线WLm1至第n字线WLmn，并且可彼邻近地布置。
子监测单元阵列120-1、120-2、……、120-m中的每个可包括多个监测单元(MC)。每个监测单元可确定牺牲存储器单元行，并且可生成并输出位数据。
多个子位数据解码器(BD)121-1、121-2、……、121-m可与多个子监测单元阵列120-1、120-2、……、120-m直接连接。多个子位数据解码器121-1、121-2、……、121-m可从包括在多个子监测单元阵列120-1、120-2、……、120-m中的多个监测单元接收位数据。子位数据解码器121-1、121-2、……、121-m中的每个可基于接收的位数据来生成并输出牺牲存储器地址VT_ADDR。子位数据解码器121-1、121-2、……、121-m中的每个可基于从多个监测单元之中的与牺牲存储器单元行共享字线的监测单元接收的位数据，来生成包括牺牲存储器单元行的地址信息的牺牲存储器地址VT_ADDR。
第一子阵列至第m子阵列(130-1、130-2、……、130-m)可具有相同的结构，并且可通过相同的字线控制信号同时进行操作。同样地，第一子监测单元阵列至第m子监测单元阵列(120-1、120-2、……、120-m)和第一子位数据解码器至第m子位数据解码器(121-1、121-2、……、121-m)可具有相同的结构，并且可同时执行相同的操作。以下，参照图4描述第一子阵列130-1、第一子监测单元阵列120-1和第一子位数据解码器121-1的示例结构和操作。
参照图4，第一子阵列130-1和第一子监测单元阵列120-1可共享字线，并且可彼此邻近地布置。第一子位数据解码器121-1可与第一子监测单元阵列120-1连接。第一子监测单元阵列120-1可被置于第一子阵列130-1与第一子位数据解码器121-1之间。
第一子监测单元阵列120-1可包括多个监测单元Mnt_cell1、Mnt_cell2、……、Mnt_celln。第一子阵列130-1可包括存储器单元行MCLR1、MCLR2、……、MCLRn，并且存储器单元行MCLR1、MCLR2、……、MCLRn可共享位线BL1、BL2、……、BLn。多个监测单元Mnt_cell1、Mnt_cell2、……、Mnt_celln可分别与存储器单元行MCLR1、MCLR2、……、MCLRn对应。例如，第一监测单元Mnt_cell1可与第一存储器单元行MCLR1共享第一字线WL11。例如，第二监测单元Mnt_cell2可与第二存储器单元行MCLR2共享第二字线WL12。例如，第n监测单元Mnt_celln可与第n存储器单元行MCLRn共享第n字线WL1n。
监测单元Mnt_cell1、Mnt_cell2、……、Mnt_celln可包括晶体管、电容器TC1、TC2、……、TCn和位数据生成器ADC。在监测单元Mnt_cell1、Mnt_cell2、……、Mnt_celln中的每个中，晶体管的栅极端子可与字线(例如，WL11)连接，并且晶体管的第一源极/漏极端子(即，源极端子和漏极端子中的一个)可与电容器(例如，TC1)连接。晶体管的第二源极/漏极端子(即，源极端子和漏极端子中的另一个)可与预充电位线连接。监测单元Mnt_cell1、Mnt_cell2、……、Mnt_celln中的每个的晶体管和电容器以及预充电位线PBL的连接结构可与存储器单元的连接结构基本相同。
包括在第一子监测单元阵列120-1中的多个监测单元Mnt_cell1、Mnt_cell2、……、Mnt_celln可共享预充电位线PBL。预充电位线PBL可被用于在初始状态下将电压施加到电容器TC1、TC2、……、TCn，然而实施例不限于此。例如，预充电位线PBL可被用于在执行刷新操作的处理中对多个监测单元Mnt_cell1、Mnt_cell2、……、Mnt_celln执行刷新操作。在一个实施例中，预充电位线PBL可与存储器单元阵列130的位线基本相同，并且因此可不与位线区分开。
在监测单元Mnt_cell1、Mnt_cell2、……、Mnt_celln中的每个中，位数据生成器ADC可与晶体管的第一源极/漏极连接。位数据生成器ADC可基于施加到监测单元的电容器的电压来生成高位或低位，并且可将高位或低位输出到第一子位数据解码器121-1。
多个监测单元Mnt_cell1、Mnt_cell2、……、Mnt_celln可分别与多个存储器单元行MCLR1、MCLR2、……、MCLRn连接。例如，第一监测单元Mnt_cell1可与第一字线WL11连接，并且因此，第一监测单元Mnt_cell1可与第一存储器单元行MCLR1共享第一字线WL11。例如，第二监测单元Mnt_cell2可与第二字线WL12连接，并且因此，第二监测单元Mnt_cell2可与第二存储器单元行MCLR2共享第二字线WL12。例如，第n监测单元Mnt_celln可与第n字线WL1n连接，因此，第n监测单元Mnt_celln可与第n存储器单元行MCLRn共享第n字线WL1n。
每个监测单元可确定共享字线的存储器单元行是否是牺牲存储器单元行。例如，第一监测单元Mnt_cell1可确定第一存储器单元行MCLR1是否是牺牲存储器单元行。例如，第二监测单元Mnt_cell2可确定第二存储器单元行MCLR2是否是牺牲存储器单元行。例如，第n监测单元Mnt_celln可确定第n存储器单元行MCLRn是否是牺牲存储器单元行。
当监测单元确定相应的存储器单元行是牺牲存储器单元行时，可从监测单元输出高位。当相应的存储器单元行被确定为不是牺牲存储器单元行时，可从监测单元输出低位。
在一个实施例中，在每个监测单元中，当施加到电容器的电压降低到低于阈值电压时，位数据生成器ADC可输出高位。在一个实施例中，在每个监测单元中，当施加到电容器的电压超过阈值电压时，位数据生成器ADC可输出低位。从多个监测单元Mnt_cell1、Mnt_cell2、……、Mnt_celln的位数据生成器ADC输出的位数据可被提供给第一子位数据解码器121-1。在一个实施例中，当施加到电容器的电压等于阈值电压时，位数据生成器ADC可输出高位；在另一个实施例中，当施加到电容器的电压等于阈值电压时，位数据生成器ADC可输出低位。
在实施例中，初始电压可以指通过刷新操作施加到监测单元Mnt_cell1、Mnt_cell2、……、Mnt_celln的存储器单元或电容器TC1、TC2、……、TCn的初始状态的电压。在实施例中，阈值电压可以指用于监测单元确定与监测单元对应的存储器单元行是否是牺牲存储器单元行的参考电压。在实施例中，丢失电压可以指这样的参考电压，在该参考电压存储在存储器单元的电容器中的数据丢失。
在一个实施例中，阈值电压可大于丢失电压，并且可小于初始电压。例如，丢失电压可以是等于或小于初始电压的0.2倍的电压，并且阈值电压可以是初始电压的0.4倍至0.6倍。
第一子位数据解码器121-1可基于从监测单元Mnt_cell1、Mnt_cell2、……、Mnt_celln接收的位数据来生成并输出牺牲存储器单元行的地址(即，牺牲存储器地址VT_ADDR)。
在一个实施例中，牺牲存储器地址VT_ADDR可包括与生成高位的监测单元对应的存储器单元行的地址信息。在另一实施例中，在所有监测单元生成低位的情况下，可不从位数据解码器输出牺牲存储器地址VT_ADDR，或者地址信息可不被包括在牺牲存储器地址VT_ADDR中。在所有监测单元生成低位的情况下，刷新管理器可执行正常刷新操作以顺序地刷新多个存储器单元行。
在访问集中于一些存储器单元行(在下文中被称为“攻击存储器单元行”)的情况下，施加到布置在攻击存储器单元行周围的存储器单元行(在下文中被称为“牺牲存储器单元行”)的电容器的电压可被影响。即，存储在牺牲存储器单元行的存储器单元中的数据可被行锤击损坏。以下参照图5和图6详细描述监测单元检测或确定牺牲存储器单元行的操作的示例。
图5是示出图4的每个监测单元检测或确定牺牲存储器单元行的处理500的流程图。图6是用于描述监测单元的第二监测单元根据图5的流程图检测或确定牺牲存储器单元行的操作的示图。以下，将一起参照图1、图2和图4描述监测单元的操作。
参照图1、图2、图4、图5和图6，在操作S110中，存储器装置100(其示例在图1中示出)可基于预充电命令对多个监测单元Mnt_cell1、Mnt_cell2、……、Mnt_celln的电容器TC1、TC2、……、TCn进行预充电。随着存储器装置100基于预充电命令对多个监测单元Mnt_cell1、Mnt_cell2、……、Mnt_celln的电容器TC1、TC2、……、TCn进行预充电，监测单元Mnt_cell1、Mnt_cell2、……、Mnt_celln可被设置为初始状态。在一个实施例中，通过将使能电压施加到与监测单元Mnt_cell1、Mnt_cell2、……、Mnt_celln连接的字线WL11、WL12、……、WL1n而使得监测单元Mnt_cell1、Mnt_cell2、……、Mnt_celln的晶体管被导通，并且通过预充电位线PBL将使能电压施加到电容器TC1、TC2、……、TCn，监测单元Mnt_cell1、Mnt_cell2、……、Mnt_celln可被设置为初始状态。
例如，在操作S110中，监测单元Mnt_cell1、Mnt_cell2、……、Mnt_celln可在第0时间t0被设置为初始状态。存储器装置100可在第0时间t0接收预充电命令。存储器装置100可基于接收的预充电命令对多个监测单元Mnt_cell1、Mnt_cell2、……、Mnt_celln的电容器TC1、TC2、……、TCn进行预充电。这样，初始电压Vdd可被施加到多个监测单元(例如，第二监测单元Mnt_cell2的电容器TC2)。
在操作S120中，存储器装置100可接收激活命令和行地址。存储器装置100可基于接收的激活命令和行地址对存储在存储器单元阵列130中的数据执行读取或写入操作。
行解码器可基于接收的行地址生成针对存储器单元行MCLR1、MCLR2、……、MCLRn的字线控制信号。在接收到激活命令的情况下，电压可被施加到与行地址对应的字线，并且因此，可对存储器单元行执行读取或写入操作。
在对与存储器单元行连接的字线的访问被密集地重复执行的情况下，与被施加电压的字线邻近的检测单元行可被攻击。例如，由于被密集地访问的存储器单元行的行锤击，与被密集地访问的存储器单元行邻近的存储器单元行的存储器单元的电容器之中处于充电状态的电容器的电压可被放电，从而导致处于充电状态的电容器的电压的降低。
再次参照图6，在操作S120中，针对第一字线的访问命令可在第一时间t1被接收。基于访问命令，使能电压可在第一时间t1被施加到第一字线，并且施加到与第一字线邻近的第二监测单元Mnt_cell2的电容器TC2的电压可降低。针对第一字线的访问命令可在第二时间t2和第三时间t3分别被接收。随着在从第一时间t1到第三时间t3的时间段期间第一字线被密集地访问，施加到第二监测单元Mnt_cell2的电容器TC2的电压可降低到低于阈值电压。
在操作S130中，监测单元Mnt_cell1、Mnt_cell2、……、Mnt_celln中的每个可确定施加到电容器TC1、TC2、……、TCn中的每个的电压Vmc2是超过阈值电压Vth还是低于阈值电压Vth。
当施加到电容器TC1、TC2、……、TCn中的每个的电压Vmc2低于阈值电压Vth时，在操作S140中，监测单元Mnt_cell1、Mnt_cell2、……、Mnt_celln中的每个可产生高位，并且可将高位输出到位数据解码器121(其示例在图2中示出)。
当施加到电容器TC1、TC2、……、TCn中的每个的电压Vmc2超过阈值电压Vth时，在操作S141中，监测单元Mnt_cell1、Mnt_cell2、……、Mnt_celln中的每个可产生低位，并且可将低位输出到位数据解码器121(其示例在图2中示出)。
在一个实施例中，当施加到第二监测单元Mnt_cell2的电容器TC2的电压Vmc2超过阈值电压Vth时，第二监测单元Mnt_cell2的位数据生成器ADC可生成并输出低位。在一个实施例中，当施加到第二监测单元Mnt_cell2的电容器TC2的电压Vmc2降低到低于阈值电压Vth时，第二监测单元Mnt_cell2的位数据生成器ADC可生成并输出高位。
当从位数据生成器输出高位时，监测单元可确定与监测单元对应的存储器单元行是牺牲存储器单元行。当从位数据发生器输出低位时，监测单元可确定与监测单元对应的存储器单元行是正常存储器单元行。位数据解码器121(其示例在图2中示出)可接收从监测单元输出的位数据。
在操作S150中，位数据解码器121可基于接收的位数据输出包括关于牺牲存储器单元行的地址信息的牺牲存储器地址VT_ADDR。牺牲存储器地址可包括关于与输出高位的监测单元对应的牺牲存储器单元行的地址信息。
例如，当从第二监测单元Mnt_cell2接收到高位时，从第一子位数据解码器121-1输出的牺牲存储器地址VT_ADDR可包括关于第二字线(WL12、WL22、……、WLm2)的地址信息。
刷新锁存器111(其示例在图2中示出)可接收并存储牺牲存储器地址VT_ADDR。刷新锁存器111可将存储的牺牲存储器地址VT_ADDR输出到刷新管理器110(其示例在图2中示出)。
在一个实施例中，当牺牲存储器地址VT_ADDR被输入到刷新管理器110时，刷新管理器110可基于刷新命令来执行行锤击刷新操作。行锤击刷新操作可包括对与牺牲存储器地址对应的存储器单元行执行刷新操作。
例如，刷新命令可在第四时间t4被输入到刷新管理器110。在关于第二存储器单元行MCLR2的地址信息被包括在地址牺牲存储器地址VT_ADDR中的情况下，在第四时间t4，可对第二存储器单元行MCLR2执行刷新操作。此外，在第四时间t4，可对第二监测单元Mnt_cell2执行刷新操作，使得施加到电容器TC2的电压Vmc2被设置为初始电压Vdd。之后，操作S110至操作S150可从第五时间t5开始再次被执行。
在一个实施例中，当牺牲存储器地址VT_ADDR不存在于刷新锁存器111中时，刷新管理器110可执行正常刷新操作。换言之，当地址信息不存在于牺牲存储器地址VT_ADDR中时，刷新管理器110可顺序地刷新存储器单元行。
在本公开的一个实施例中，可通过在牺牲存储器单元行被损坏之前执行行锤击刷新操作来防止存储在牺牲存储器单元行中的数据的丢失。
在本公开的一个实施例中，因为监测单元阵列直接确定存储器单元行是否是牺牲存储器单元行，所以与对与攻击存储器单元行邻近的所有存储器单元行执行刷新操作的情况相比，在执行行锤击刷新操作的处理中，功耗可降低。
在本公开的一个实施例中，因为存储器装置不需要用于存储关于存储器单元行的访问信息以防止行锤击的寄存器，所以存储器装置的尺寸可减小。
图7和图8是用于描述本公开的存储器装置的另一实施例的示图。图7是示出图2的存储器装置的存储器单元阵列的实施例的示图。图8是示出图7的第一子阵列、第一子监测单元阵列和第一子位数据解码器的示图。以下，将参照图1、图2、图7和图8描述本公开的存储器装置100的一个实施例。参照图1、图2、图3和图4给出的描述可被省略以避免冗余，并且以下可详细描述差异。
参照图7，存储器单元阵列130可包括多个子阵列130-1、130-2、……、130-m和多个子字线驱动器swd1、swd2、……、swdm。
多个子阵列130-1、130-2、……、130-m中的每个可包括多条字线WL11、WL12、……、WLmn。
多个子阵列130-1、130-2、……、130-m和多个子字线驱动器swd1、swd2、……、swdm可交替地布置。多个子阵列130-1、130-2、……、130-m可分别与多个子字线驱动器swd1、swd2、……、swdm对应。
在一个实施例中，监测单元阵列120可包括多个子监测单元阵列120-1、120-2、……、120-m。每个子监测单元阵列可与相应的子字线驱动器邻近地布置。例如，第一子监测单元阵列120-1可与第一子字线驱动器swd1连接。例如，第二子监测单元阵列120-2可与第二子字线驱动器swd2连接。例如，第m子监测单元阵列120-m可与第m子字线驱动器swdm连接。每个子字线驱动器可被置于子监测单元阵列与子阵列之间。
在一个实施例中，多个子阵列130-1、130-2、……、130-m和多个子监测单元阵列120-1、120-2、……、120-m可共享字线。在另一实施例中，多个子监测单元阵列120-1、120-2、……、120-m可通过单独的子字线与存储器单元行连接。
多个子位数据解码器121-1、121-2、……、121-m可与多个子监测单元阵列120-1、120-2、……、120-m直接连接。多个子位数据解码器121-1、121-2、……、121-m可从包括在多个子监测单元阵列120-1、120-2、……、120-m中的多个监测单元接收位数据。子位数据解码器121-1、121-2、……、121-m中的每个可基于接收的位数据来生成并输出牺牲存储器地址VT_ADDR。子位数据解码器121-1、121-2、……、121-m中的每个可基于从多个监测单元之中的与牺牲存储器单元行共享字线的监测单元接收的位数据来生成包括牺牲存储器单元行的地址信息的牺牲存储器地址VT_ADDR。
第一子阵列至第m子阵列(130-1、130-2、……、130-m)可具有相同的结构，并且可通过相同的字线控制信号同时进行操作。同样地，第一子监测单元阵列至第m子监测单元阵列(120-1、120-2、……、120-m)和第一子位数据解码器至第m子位数据解码器(121-1、121-2、……、121-m)可具有相同的结构，并且可同时执行相同的操作。以下，将参照作为示例的图8描述第一子阵列130-1、第一子监测单元阵列120-1和第一子位数据解码器121-1的结构和操作的示例。
参照图8，第一子监测单元阵列120-1可被置于第一子阵列130-1与第一子位数据解码器121-1之间。当字线控制信号被输入到第一子字线驱动器swd1时，使能电压可被施加到第一子阵列130-1的存储器单元行和第一子监测单元阵列120-1的监测单元。
第一子监测单元阵列120-1可包括多个监测单元Mnt_cell1、Mnt_cell2、……、Mnt_celln。多个监测单元Mnt_cell1、Mnt_cell2、……、Mnt_celln可分别与存储器单元行MCLR1、MCLR2、……、MCLRn对应。
包括在第一子监测单元阵列120-1中的多个监测单元Mnt_cell1、Mnt_cell2、……、Mnt_celln可共享预充电位线PBL。预充电位线PBL可用于在初始状态下将电压施加到电容器，然而实施例不限于此。例如，在执行刷新操作的处理中，可对多个监测单元执行刷新操作。
每个监测单元可确定共享字线的存储器单元行是否是牺牲存储器单元行。例如，第一监测单元Mnt_cell1可确定第一存储器单元行MCLR1是否是牺牲存储器单元行。例如，第二监测单元Mnt_cell2可确定第二存储器单元行MCLR2是否是牺牲存储器单元行。例如，第n监测单元Mnt_celln可确定第n存储器单元行MCLRn是否是牺牲存储器单元行。
当监测单元确定相应的存储器单元行是牺牲存储器单元行时，可从监测单元输出高位。当相应的存储器单元行被确定为不是牺牲存储器单元行时，可从监测单元输出低位。
第一子位数据解码器121-1可与第一子监测单元阵列120-1邻近地布置。第一子监测单元阵列120-1可被置于第一子字线驱动器swd1与第一子位数据解码器121-1之间。
第一子位数据解码器121-1可基于从监测单元Mnt_cell1、Mnt_cell2、……、Mnt_celln接收的位数据来生成并输出牺牲存储器单元行的地址(即，牺牲存储器地址VT_ADDR)。
根据本公开的一个实施例，提供一种存储器装置，所述存储器装置在用于防止行锤击的行锤击刷新操作中执行能够改善电特性的行锤击操作。
根据本公开的一个实施例，提供一种存储器装置的操作方法，所述存储器装置在用于防止行锤击的行锤击刷新操作中执行能够改善电特性的行锤击操作。
虽然已经参照本公开的实施例描述了本公开，但是对于本领域普通技术人员将清楚的是，在不脱离如所附权利要求中阐述的本公开的精神和范围的情况下，可进行各种改变和修改。

Claims (20)

1.一种存储器装置，包括：
存储器单元阵列，包括多个存储器单元行；
监测单元阵列，被配置为检测所述多个存储器单元行中的牺牲存储器单元行，并且生成位数据；
位数据解码器，被配置为：接收位数据，并且基于位数据，生成包括关于牺牲存储器单元行的地址信息的牺牲存储器地址；以及
刷新管理器，被配置为基于牺牲存储器地址对牺牲存储器单元行执行刷新操作。
2.根据权利要求1所述的存储器装置，其中，监测单元阵列包括与所述多个存储器单元行对应的多个监测单元，
其中，所述多个监测单元中的每个监测单元与所述多个存储器单元行中的相应的存储器单元行共享字线，并且
其中，每个监测单元被配置为检测相应的存储器单元行是否是牺牲存储器单元行，并且生成位数据。
3.根据权利要求2所述的存储器装置，其中，每个监测单元包括位数据生成器，位数据生成器被配置为生成位数据，
其中，位数据生成器还被配置为：
基于相应的存储器单元行被确定为牺牲存储器单元行，生成第一位；并且
基于相应的存储器单元行被确定为正常存储器单元行，生成第二位，并且
其中，关于牺牲存储器地址的地址信息与所述多个监测单元之中的生成第一位的监测单元对应。
4.根据权利要求3所述的存储器装置，其中，基于所述多个监测单元中的所有监测单元生成第二位，刷新管理器还被配置为对所述多个存储器单元行顺序地执行刷新操作。
5.根据权利要求4所述的存储器装置，其中，刷新管理器包括计数器，并且
其中，刷新管理器还被配置为生成具有基于计数器的计数操作而增大的值的刷新地址。
6.根据权利要求2所述的存储器装置，其中，每个监测单元包括晶体管、电容器、预充电位线和位数据生成器，
其中，晶体管的栅极端子连接到字线，
其中，晶体管的第一源极/漏极端子连接到电容器，
其中，晶体管的第二源极/漏极端子连接到预充电位线，并且
其中，位数据生成器连接到晶体管的第一源极/漏极端子。
7.根据权利要求6所述的存储器装置，
其中，位数据生成器被配置为：
将施加到电容器的电压与阈值电压进行比较；
基于施加到电容器的电压大于阈值电压，生成第二位；并且
基于施加到电容器的电压下降到低于阈值电压，生成第一位，并且
其中，关于牺牲存储器地址的地址信息与所述多个监测单元之中的生成第一位的监测单元对应。
8.根据权利要求7所述的存储器装置，其中，基于所述多个监测单元中的所有监测单元生成第二位，刷新管理器还被配置为对所述多个存储器单元行顺序地执行刷新操作。
9.根据权利要求1至8中任一项所述的存储器装置，其中，存储器单元阵列与监测单元阵列邻近地布置，并且
其中，存储器单元阵列和监测单元阵列共享多条字线。
10.根据权利要求1至8中任一项所述的存储器装置，其中，监测单元阵列与存储器单元阵列间隔开，并且
其中，子字线驱动器布置在监测单元阵列与存储器单元阵列之间。
11.一种存储器装置的操作方法，所述存储器装置包括多个存储器单元行，所述操作方法包括：
对与所述多个存储器单元行共享字线的多个监测单元的多个电容器进行预充电，以便将初始电压施加到所述多个电容器；
将施加到所述多个电容器中的每个电容器的电压与阈值电压进行比较，以便生成位数据；
基于位数据生成牺牲存储器地址；以及
对与牺牲存储器地址对应的牺牲存储器单元行执行刷新操作。
12.根据权利要求11所述的操作方法，其中，生成位数据的步骤包括：
基于施加到每个电容器的电压大于阈值电压，生成第二位；以及
当施加到每个电容器的电压低于阈值电压时，生成第一位，并且
其中，牺牲存储器地址包括关于牺牲存储器单元行的地址信息，并且
其中，地址信息与所述多个监测单元之中的生成第一位的监测单元对应。
13.根据权利要求12所述的操作方法，还包括：
基于所述多个监测单元中的所有监测单元生成第二位，顺序地对所述多个存储器单元行执行刷新操作。
14.根据权利要求11至13中任一项所述的操作方法，其中，初始电压大于阈值电压。
15.根据权利要求14所述的操作方法，其中，阈值电压是初始电压的0.2倍至0.4倍。
16.一种存储器系统，包括：
存储器装置，包括多个存储器单元行；以及
存储器控制器，被配置为将命令/地址信号提供给存储器装置，以便访问所述多个存储器单元行的数据，
其中，命令/地址信号包括刷新命令和行地址，
其中，存储器装置包括：
控制逻辑，被配置为接收刷新命令，并且生成刷新使能信号；
存储器单元阵列，包括所述多个存储器单元行；
监测单元阵列，被配置为检测所述多个存储器单元行中的牺牲存储器单元行，并且生成位数据；
位数据解码器，被配置为接收位数据，并且生成包括关于牺牲存储器单元行的地址信息的牺牲存储器地址；以及
刷新管理器，被配置为基于牺牲存储器地址对牺牲存储器单元行执行刷新操作，
其中，基于刷新使能信号被接收到，刷新管理器被配置为执行刷新操作，并且
其中，刷新使能信号被周期性地生成。
17.根据权利要求16所述的存储器系统，其中，监测单元阵列包括与所述多个存储器单元行对应的多个监测单元，
其中，所述多个监测单元中的每个监测单元与所述多个存储器单元行中的相应的存储器单元行共享字线，并且
其中，每个监测单元被配置为检测相应的存储器单元行是否是牺牲存储器单元行，并且生成位数据。
18.根据权利要求17所述的存储器系统，其中，每个监测单元包括位数据生成器，位数据生成器被配置为生成位数据，
其中，位数据生成器还被配置为：
基于相应的存储器单元行被确定为牺牲存储器单元行，生成第一位；并且
基于相应的存储器单元行被确定为正常存储器单元行，生成第二位，并且
其中，关于牺牲存储器地址的地址信息与所述多个监测单元之中的生成第一位的监测单元对应。
19.根据权利要求18所述的存储器系统，其中，存储器单元阵列与监测单元阵列邻近地布置，并且
其中，存储器单元阵列和监测单元阵列共享多条字线。
20.根据权利要求17至19中任一项所述的存储器系统，其中，每个监测单元包括晶体管、电容器、预充电位线和位数据生成器，
其中，晶体管的栅极端子连接到字线，
其中，晶体管的第一源极/漏极端子连接到电容器，
其中，晶体管的第二源极/漏极端子连接到预充电位线，并且
其中，位数据生成器连接到晶体管的第一源极/漏极端子。
CN202211562287.8A 2022-01-11 2022-12-07 存储器装置及其操作方法和存储器系统 Pending CN116434798A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR20220004055 2022-01-11
KR10-2022-0004055 2022-01-11
KR10-2022-0047061 2022-04-15
KR1020220047061A KR20230108676A (ko) 2022-01-11 2022-04-15 메모리 장치 및 그것의 동작 방법

Publications (1)

Publication Number Publication Date
CN116434798A true CN116434798A (zh) 2023-07-14

Family

ID=87069575

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211562287.8A Pending CN116434798A (zh) 2022-01-11 2022-12-07 存储器装置及其操作方法和存储器系统

Country Status (2)

Country Link
US (1) US20230221871A1 (zh)
CN (1) CN116434798A (zh)

Also Published As

Publication number Publication date
US20230221871A1 (en) 2023-07-13

Similar Documents

Publication Publication Date Title
CN107025927B (zh) 执行锤刷新操作的存储器设备和包括其的存储器系统
KR102553181B1 (ko) 메모리 장치 및 메모리 장치의 동작 방법
USRE37409E1 (en) Memory and method for sensing sub-groups of memory elements
CN111383681A (zh) 具有部分阵列刷新的存储器
CN111383676A (zh) 存储器装置、存储器系统及相关方法
TWI700585B (zh) 半導體裝置及包含該半導體裝置的記憶體系統
US10199118B2 (en) One-time programmable (OTP) memory device for reading multiple fuse bits
US8060705B2 (en) Method and apparatus for using a variable page length in a memory
JP2002170387A (ja) 高電圧発生器を有する半導体装置及びその高電圧供給方法
US9299398B2 (en) Retention optimized memory device using predictive data inversion
CN115995248A (zh) 存储装置及操作其的方法
US10777233B1 (en) Nonvolatile memory device
JP4195899B2 (ja) 強誘電体メモリ
JP2000113684A (ja) 強誘電体メモリ
TW202301347A (zh) 用於鐵電記憶體胞元操作之設備、系統及方法
KR100459228B1 (ko) 불휘발성 강유전체 메모리 장치 및 그 구동방법
JP3913451B2 (ja) 半導体記憶装置
JP4117683B2 (ja) 強誘電体メモリ装置及びその駆動方法
US9263127B1 (en) Memory with specific driving mechanism applied on source line
CN116434798A (zh) 存储器装置及其操作方法和存储器系统
US20080080284A1 (en) Method and apparatus for refreshing memory cells of a memory
US10475486B2 (en) Electronic devices
KR20230108676A (ko) 메모리 장치 및 그것의 동작 방법
US20240079074A1 (en) Memory device included in memory system and method for detecting fail memory cell thereof
US11978495B2 (en) Semiconductor devices

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication