CN116417464A - 薄膜晶体管以及具有薄膜晶体管的显示面板 - Google Patents

薄膜晶体管以及具有薄膜晶体管的显示面板 Download PDF

Info

Publication number
CN116417464A
CN116417464A CN202211447638.0A CN202211447638A CN116417464A CN 116417464 A CN116417464 A CN 116417464A CN 202211447638 A CN202211447638 A CN 202211447638A CN 116417464 A CN116417464 A CN 116417464A
Authority
CN
China
Prior art keywords
region
active layer
display panel
thin film
film transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211447638.0A
Other languages
English (en)
Inventor
吴锦美
延得豪
高宣煜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Display Co Ltd filed Critical LG Display Co Ltd
Publication of CN116417464A publication Critical patent/CN116417464A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electroluminescent Light Sources (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

提供了薄膜晶体管以及具有薄膜晶体管的显示面板。显示面板包括：基板；有源层，该有源层被设置在基板上方并包括源极区域、漏极区域、以及源极区域与漏极区域之间的中间区域；以及在有源层上方并被设置成与中间区域交叠的栅极电极，并且有源层包括关于中间区域对称设置的多个孔。该显示面板由于通过多个孔的散热路径而可以提高其可靠性。

Description

薄膜晶体管以及具有薄膜晶体管的显示面板
相关申请的交叉引用
本申请要求于2021年12月31日在韩国提交的韩国专利申请第10-2021-0193789号的优先权权益，该韩国专利申请的全部内容在此通过引用而整体明确地并入到本申请中。
技术领域
本公开涉及薄膜晶体管，更具体地，涉及能够生成高驱动电流和/或提高其可靠性的薄膜晶体管以及包括该薄膜晶体管的显示面板。
背景技术
诸如液晶显示装置(LCD)、有机发光显示装置(OLED)和量子点显示装置(QD)的平板显示装置已经广泛用于各种应用中。在这些显示装置中，OLED和QD包括：多个电致发光元件，其被设置在基板上以用于实现图像；以及驱动元件，其被设置在基板上并针对电致发光元件中的每一者提供驱动信号或驱动电流，以使得驱动元件可以控制电致发光元件中的每一者以发射光并且可以显示根据对基板的信息序列而解释的图像。
由于LCD不是自发光类型，因此应当将背光单元设置在LCD的背侧以发射光。背光单元导致LCD的厚度增加，因此，LCD在实现具有各种设计类型(诸如，柔性类型或圆形类型)的显示装置时具有限制，并且LCD可能具有低亮度和低响应速度。
由于具有自发光元件的显示装置可以实现为比包括光源的显示装置更薄，因此具有自发光元件的显示装置可以实现柔性和/或可折叠显示装置。具有自发光元件的显示装置可以包括包含有机材料作为发光层的有机发光显示装置、以及包含无机材料作为发光层的无机发光显示装置。由于具有自发光元件的显示装置(诸如有机发光显示装置和无机发光显示装置)不需要任何单独的光源，因此该显示装置可以用作具有进一步更薄的厚度的各种类型的显示装置。
然而，使用有机材料的有机发光显示装置易受渗透到发光层中的水分和氧气的影响，这导致诸如有机发光层与电极之间的氧化的像素缺陷。因此，用于使氧气和水分的渗透最小化的各种技术部件在有机发光显示装置中是有益的。
近来，已经进行了针对使用无机发光元件的显示装置的研究和开发。由于无机显示装置具有高的图像质量和高可靠性，因此这些显示装置作为下一代显示装置已经引起了很多关注。
发明内容
因此，本公开的实施例针对基本上消除了由于相关技术的限制和缺点而导致的一个或更多个问题的薄膜晶体管和显示面板。
本公开的一个方面是提供稳定地生成高驱动电流和/或提高其可靠性的驱动元件以及包括该驱动元件的显示面板。
为了实现本技术构思的这些和其他方面，如所体现和广泛描述的，本公开提供了一种显示面板，该显示面板包括：基板；有源层，该有源层被设置在基板上方并包括源极区域、漏极区域以及源极区域与漏极区域之间的中间区域；以及在有源层上方设置为与中间区域交叠的栅极电极，其中，有源层包括关于中间区域对称设置的多个孔。由于通过多个孔的散热路径而可以提高显示面板的可靠性。
另一方面，本公开提供了一种薄膜晶体管，该薄膜晶体管包括：有源层，该有源层包括源极区域、漏极区域、非沟道区域和至少两个沟道区域；栅极电极，该栅极电极被设置在有源层上方并与沟道区域和非沟道区域交叠；电连接至源极区域的源极电极；电连接至漏极区域的漏极电极，其中，沟道区域和非沟道区域交替布置。由于至少两个沟道区域，薄膜晶体管可以生成高驱动电流。本公开还提供了包括上述薄膜晶体管的显示面板。
另外的特征和方面将在下面的描述中阐述，并且部分将从描述中变得明显或者可以通过实践本文提供的技术概念而了解。本技术构思的其他特征和方面可以通过在书面描述中特别指出的结构或从其衍生的结构以及其权利要求书和附图来实现和获得。
应当理解，前面的一般描述和下面的详细描述都是示例性和说明性的，并且旨在提供对所要求保护的技术构思的进一步解释。
附图说明
附图被包括以提供对本公开的进一步理解并且被并入并构成本申请的一部分，这些附图示出了本公开的实施例并且与说明书一起用于解释本公开的原理。
图1是示意性地示出根据本公开的一个示例性方面的显示面板的平面图。
图2是示出根据本公开的一个示例性方面的像素和信号线的布置的示意性电路图。
图3是示意性地示出根据本公开的子像素的平面图。
图4是示意性地示出根据本公开的示例性方面的薄膜晶体管的平面图。
图5是沿着图4中的V-V’线截取的截面图。
图6是沿着图4中的VI-VI’线截取的截面图。
图7是示意性地示出根据本公开的另一示例性方面的薄膜晶体管的一部分的平面图。
图8是示意性地示出根据本公开的又一示例性方面的薄膜晶体管的一部分的平面图。
图9是示意性地示出根据本公开的再一示例性方面的薄膜晶体管的一部分的平面图。
具体实施方式
参照下面结合附图详细描述的实施例，本公开的优点、特征和实现这些优点和特征的过程或步骤将变得明显。然而，本公开不限于下面描述的实施例，而是将以各种不同的形式实现。这些实施例仅允许仅提供本公开以完善本公开并且充分告知本公开所属领域的普通技术人员，并且因此，本公开仅由所附权利要求书限定。
由于附图中示出的用于描述本公开的实施例的形状、尺寸、定量、角度、数目等是示例性的，因此本公开不限于附图中所示的具体结构或形状。贯穿本公开，相同的附图标记指代相同的元件。另外，在描述本公开时，如果确定相关已知技术的详细描述可能不必要地模糊了本公开的主题，则将省略其详细描述。如本文中所使用的，在诸如“包括”、“具有”或“包含”的术语的情况下，除非使用“仅”，否则可以添加其他要素。
当元件以单数表示时，除非另行明确描述，否则也包括复数的元件。在解释元件时，除非另行明确描述，否则应解释为包括误差范围。
在描述位置关系的情况下，例如，当两个元件的位置关系被描述为“上”、“上方”、“下方”、“旁边”等时，除非使用“直接”或“相邻”，否则可以在这两个元件之间放置一个或更多个其它元件。在描述时间关系的情况下，例如，当时间优先关系被描述为“之后”、“接下来”、“之前”等时，除非使用“直接”或“紧接”，否则可以包括不连续的情况。
本公开的各种实施例的特征中的每个特征可以被部分地或全部地组合或彼此组合、在技术上链接以及以各种方式实现，并且实施例中的每个实施例可以彼此独立地实现，或者多个实施例可以以关联关系一起实现。
现在将详细参考本公开的各方面，其示例在附图中示出。
图1是示意性地示出根据本公开的一个示例性方面的显示面板的平面图。图2是示出根据本公开的一个示例性方面的像素和信号线的布置的示意电路图。图3是示意性地示出根据本公开的子像素的平面图。
根据本公开的示例性方面的显示面板100包括基板110，该基板110包括布置有多个像素P的显示区域AA和非显示区域NA。多个像素P可以以预定数目或所选择的数目划分成单位像素UP。单位像素UP是包括一定数目的像素P的一个单位或组。单位像素UP是可以不同地应用于显示补偿或物理结构的一个单位。作为单位或组，可以取决于情况而不同地应用单位像素UP中包括的像素P的数目。
参照图2，像素P可以包括多个子像素SP，更具体地，包括但不限于各自分别发射红色光、蓝色光和绿色光的子像素SP1、SP2和SP3，并且可选地包括发射白色光的子像素等。另外，像素P可以包括各自分别对应于子像素SP1、SP2和SP3的多个冗余子像素RSP1、RSP2和RSP3。红色冗余子像素RSP1可以沿着Y轴与红色子像素SP1平行布置，蓝色冗余子像素RSP2可以沿着Y轴与蓝色子像素SP2平行布置，并且绿色冗余子像素RSP3可以沿着Y轴与绿色子像素SP3平行布置。子像素SP1、SP2和SP3可以被称为主子像素。沿着Y轴平行布置的子像素SP1、SP2和SP3与冗余子像素RSP1、RSP2和RSP3中的每一者可以包括电致发光元件(诸如有机发光二极管(OLED)、量子点发光二极管(QLED)、微型发光二极管(微型LED)和纳米发光二极管(纳米LED))以及供应用于使每个电致发光元件发光的驱动电流的像素电路。
像素P还可以包括：各自沿Y轴延伸的多条电力线PL和多条数据线DL，以及沿X轴延伸的多条栅极线GL。
多条电力线PL中的每条电力线被布置在子像素SP1、SP2和SP3中的每一个中，并且被共同连接至主子像素SP1、SP2和SP3与冗余子像素RSP1、RSP2和RSP3，所述主子像素SP1、SP2和SP3与冗余子像素RSP1、RSP2和RSP3中的每一者沿Y轴平行布置。例如，取决于像素电路，电力线PL可以包括提供高电位电压的高电位电力线、提供低电位电压的低电位电力线、提供初始电压的初始化线以及提供参考电压的参考线。
多条数据线DL中的每条数据线被布置在子像素SP1、SP2和SP3中的每一个中，并且被共同连接至主子像素SP1、SP2和SP3与冗余子像素RSP1、RSP2和RSP3，所述主子像素SP1、SP2和SP3与冗余子像素RSP1、RSP2和RSP3中的每一者沿Y轴平行布置。多条数据线DL针对像素电路提供数据电压。
多条栅极线GL中的每条栅极线被布置在子像素SP1、SP2和SP3中的每一个中，并且被共同连接至各自沿X轴平行布置的主子像素SP1、SP2和SP3或冗余子像素RSP1、RSP2和RSP3。例如，取决于像素电路，栅极线GL可以包括提供扫描信号的至少一条扫描线、提供发射信号的至少一条发射线等。
图3中所示的子像素可以是主子像素SP1、SP2和SP3中或冗余子像素RSP1、RSP2和RSP3中的一个子像素。子像素SP包括设置有电致发光元件EL的发光元件层ELA和布置有像素电路的像素电路区域PCA。
作为示例，电致发光元件EL可以包括但不限于发光二极管(LED)，诸如OLED、QLED、微型LED和纳米LED。下面更详细描述的驱动元件可以应用于将发光二极管(LED)用作电致发光元件EL的显示面板100中。
LED元件可以是使用当被施加电流时发射光的半导体的半导体发光元件。LED元件已经被广泛地用于各种显示装置中，这些显示装置诸如照明设备、TV、标志显示装置和拼接显示装置。作为示例，LED元件可以包括n型电极、p型电极和设置在这些电极之间的有源层。n型电极和p型电极中的每一个可以由半导体材料制成。当电流流入到n型电极和p型电极中时，来自n型电极的电子和来自p型电极的空穴在有源层中复合以发射光。
由于诸如微型LED和纳米LED的LED元件包括作为无机材料的诸如GaN的化合物半导体，所以可以注入高电流，并且因此LED元件可以由于低的环境影响(诸如热、水分、氧气等)而实现高亮度和高可靠性。此外，诸如微型LED和纳米LED的LED元件具有大约90％的内量子效率，这高于有机发光二极管中的内量子效率，使得上述LED元件可以以高亮度进行显示，并且可以实现具有低功耗的显示装置。
特别地，与使用有机材料的OLED显示装置不同，由于使用无机材料，在包括微型LED和/或纳米LED的LED显示装置中不需要用于使氧气和水分的渗透最小化的单独的封装膜或封装基板。因此，上述LED显示装置的优点在于，可以减小显示面板100的基板110上所包括的非显示区域NA，该非显示区域NA是可能通过设置封装膜或封装基板而生成的边缘区域。
另一方面，与LCD或OLED显示装置相比，诸如LED元件的电致发光元件EL受益于相对高的驱动电流。像素电路包括用于针对电致发光元件EL提供预定电流或所选择的电流的驱动元件。电致发光元件EL从电连接至电致发光元件EL的像素电路接收驱动电流，使得电致发光元件EL可以发射光。
图3示意性地示出了在布置于像素电路区域PCA中的像素电路当中用于针对电致发光元件EL提供驱动电流的驱动元件。驱动元件可以被称为驱动晶体管、驱动薄膜晶体管或简称为薄膜晶体管。在下文中，将使用术语薄膜晶体管DT作为驱动元件进行描述。
薄膜晶体管DT可以在像素电路区域PCA中布置为平行于电致发光元件EL。薄膜晶体管DT可以包括有源层AL、栅极电极GE、源极电极、漏极电极以及可选的底部电极。源极电极可以通过有源层AL的源极区域ALS(图4)中的源极接触孔SCH连接至有源层AL，并且漏极电极可以通过有源层AL的漏极区域ALD(图4)中的漏极接触孔DCH连接至有源层AL。在这种情况下，源极电极可以是电力线PL，并且在这种情况下，电力线PL可以是高电位电力线。漏极电极可以电连接至电致发光元件EL的阳极电极。
如上所述，由于电致发光元件EL受益于高驱动电流，因此薄膜晶体管DT的有源层AL可以被设计成具有用于生成高驱动电流的经修改的形状。作为示例，可以通过设计宽度大于长度的有源层AL来增加驱动电流。
在这种情况下，有源层AL的长度是载流子移动的方向上的长度，并且载流子在有源层AL中从源极区域ALS(图4)向漏极区域ALD(图4)移动。有源层AL的宽度指示载流子移动的路径的宽度。更具体地，有源层AL的长度和宽度可以指作为载流子移动的路径的沟道区域C(图5)的长度和宽度。在图3中，有源层AL的长度意指沿X轴方向的长度，并且有源层AL的宽度意指沿Y轴方向的长度。
然而，当有源层AL被形成为具有大于长度的宽度时，薄膜晶体管DT难以在驱动区域中稳定地生成输出信号，并且薄膜晶体管DT的可靠性由于发热而降低。
为了解决这样的问题，在根据本公开的一个方面的薄膜晶体管DT中，薄膜晶体管DT中的有源层AL被设计成具有大于其长度的宽度，并且被划分成多个单元层。因此，薄膜晶体管DT可以生成高驱动电流，使得显示面板100可以改进其亮度。
为了将有源层AL划分成多个单元层，有源层AL可以包括多个有源层孔AH。更具体地，将有源层AL划分或分割成多个单元层意味着在整个有源层AL中形成多个沟道。此外，由于因有源层孔AH而使得热量没有集中在薄膜晶体管DT中，因此可以在薄膜晶体管DT中确保散热路径。下面将更详细地描述有源层AL的结构。
图4是示意性地示出根据本公开的示例性方面的薄膜晶体管的平面图。图5是沿着图4中的V-V’线截取的截面图，图6是沿着图4中的VI-VI’线截取的截面图，并且图5和图6中的Z轴的方向垂直于图4所示的X轴和Y轴的方向。
参照图4和图5，底部电极BE被设置在基板110上，并且薄膜晶体管DT被设置在底部电极BE上方。基板110和薄膜晶体管DT可以构成阵列基板。基板110可以由塑料材料或玻璃材料制成。
作为示例，基板110可以包括暗的或有色的聚酰亚胺材料。在这种情况下，显示面板100还可以包括连接至基板110的背侧以便将显示面板100保持在平坦状态的背板。背板可以包括塑料材料，例如聚对苯二甲酸乙二醇酯材料。
可替选地，基板110可以是玻璃基板。例如，玻璃基板可以是厚度约为100μm或更小的薄玻璃基板，使得其可以具有柔性特性。另外，基板110可以具有两个或更多个基板的层叠结构，或者可以被划分成两个或更多个层。
底部电极BE与有源层AL和栅极电极GE交叠，有源层AL和栅极电极GE中的每一者被设置在底部电极BE上方。当薄膜晶体管DT被驱动时，在有源层AL中形成沟道区域C(图5)。当底部电极BE没有位于有源层AL下方时，沟道区域C的下部区域被浮置并且电位被改变以影响沟道的阈值电压，使得驱动元件难以稳定地输出电流。因此，可以通过将底部电极BE设置在有源层AL下方并向底部电极BE施加恒定的电压而将沟道区域C的下部区域保持在恒定的电位而不浮动。另外，底部电极BE可以防止薄膜晶体管DT劣化。
底部电极BE可以由诸如硅基材料的半导体制成，或者可以由诸如钼(Mo)、铝(Al)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)、钕(Nd)和/或铜(Cu)或者它们的合金的导电材料制成。底部电极BE可以具有单层结构或多层结构。
第一绝缘层111被设置在底部电极BE上。第一绝缘层111可以设置在基板110的整个区域上方，以将底部电极BE与有源层AL绝缘。第一绝缘层111可以具有诸如硅氧化物(SiOx)和/或硅氮化物(SiNx)等的无机绝缘材料的单层或多层结构。
有源层AL被设置在第一绝缘层111上。作为示例，有源层AL可以包括但不限于诸如非晶硅和多晶硅的半导体材料、氧化物和/或有机材料。
有源层AL包括源极区域ALS、中间(或中央)区域ALM以及漏极区域ALD。源极区域ALS和漏极区域ALD中的每一者是通过掺杂形成的导电区域，并且被分别连接至源极电极和漏极电极。可以通过将n型或p型杂质注入到有源层AL中来执行掺杂。例如，n型杂质可以包括但不限于Ge、Sn等，并且p型杂质可以包括但不限于Mg、Zn、Be等。
有源层AL具有大于长度L(X轴方向上的长度)的宽度W(Y轴方向上的长度)。中间区域ALM是具有沿着宽度的方向(Y轴方向)延伸的预定长度或所选择的长度的区域。有源层AL在X轴方向上关于中间区域ALM的左侧和右侧包括多个有源层孔AH。有源层孔AH可以关于中间区域ALM对称设置。作为示例，有源层AL可以包括沿着X轴方向设置的两个或更多个有源层孔AH以及沿着Y轴方向设置的两个或更多个有源层孔AH，但不限于此。有源层孔AH可以具有但不限于矩形形状。
第二绝缘层112被设置在有源层AL上。第二绝缘层112可以设置在基板110的整个区域上方，以将有源层AL与栅极电极GE绝缘。第二绝缘层112可以具有诸如硅氧化物(SiOx)和/或硅氮化物(SiNx)等的无机绝缘材料的单层或多层结构。
栅极电极GE被设置在第二绝缘层112上方。栅极电极GE与有源层AL以及底部电极BE交叠或对应。栅极电极GE可以由诸如铜(Cu)、铝(Al)、钼(Mo)、镍(Ni)、钛(Ti)、铬(Cr)和/或它们的合金的导电材料制成，但不限于这些导电材料。
更具体地，栅极电极GE与有源层AL的整个中间区域ALM及有源层孔AH的一部分以及底部电极BE的一部分(例如，中央区域)交叠。当驱动薄膜晶体管DT时，可以在有源层AL的与栅极电极GE交叠的区域中形成沟道。沟道可以形成在中间区域的一部分中，这将在下面详细描述。
第三绝缘层113被设置在栅极电极GE上。第三绝缘层113可以设置在基板110的整个区域上方，以使设置在第三绝缘层113下方的部件钝化。第三绝缘层113可以具有诸如硅氧化物(SiOx)和/或硅氮化物(SiNx)等的无机绝缘材料的单层或多层结构。
参照图5，如上所述，沟道区域C可以形成在有源层AL的与栅极电极GE交叠的区域中。底部电极BE可以与沟道区域C完全交叠，以防止沟道区域C的下部浮动。底部电极BE可以被设置成与栅极电极GE交叠并且具有比栅极电极GE的长度L1(图6)大的长度L3(图6)。
根据本公开的一个示例性实施例的薄膜晶体管DT包括下述底部电极BE，该底部电极BE被设置在有源层AL下方、与沟道区域C交叠，使得在驱动薄膜晶体管DT的情况下可以使沟道均匀分布，并且因此，薄膜晶体管DT可以稳定地输出驱动电流。
参照图6，如上所述，有源层孔AH布置在沿X轴方向关于中间区域ALM的左侧和右侧中的每一侧。在X轴方向上，栅极电极GE的长度L1比中间区域ALM的长度L2长，并且栅极电极GE的边缘与有源层孔AH交叠或对应。在X轴方向上，底部电极BE的长度L3比栅极电极GE的长度L1长，并且底部电极BE的边缘与有源层孔AH交叠或对应。换句话说，底部电极BE的边缘位于栅极电极GE的边缘的外侧并且相应地位于有源层孔AH内，因此，可以稳定地建立沟道区域C周围的电位环境。
此外，底部电极BE不与有源层AL的源极区域ALS和漏极区域ALD交叠。例如，当底部电极BE与有源层AL的源极区域ALS和漏极区域ALD交叠时，可能生成底部电极BE与有源层AL之间的寄生电容。底部电极BE的边缘位于沿X轴方向布置的两个有源层孔AH内，以防止生成这样的寄生电容。
在根据本公开的示例性实施例的薄膜晶体管DT中，有源层AL包括多个有源层孔AH，底部电极BE的边缘位于栅极电极GE的边缘的外侧并且位于有源层孔AH内。因此，可以在驱动薄膜晶体管DT时在沟道区域周围建立稳定的电位环境，并防止在薄膜晶体管DT中生成寄生电容。
图7是示意性地示出根据本公开的另一示例性方面的薄膜晶体管的一部分的平面图。为了便于描述，在图7中仅示出了栅极电极GE和有源层AL。
有源层AL包括多个有源层孔AH1和AH2。多个有源层孔包括：在关于中间区域ALM的左侧沿Y轴方向平行布置的第一有源层孔AH1，以及在关于中间区域ALM的右侧沿Y轴方向平行布置的第二有源层孔AH2。在图7中，虽然第一有源层孔AH1和第二有源层孔AH2中的每一者包括三个有源层孔，但是在Y轴方向上设置的有源层孔的数目不限于此。此外，第一有源层孔AH1和第二有源层孔AH2具有相同的形状且沿着X轴方向彼此间隔开预定距离或所选择的距离，并且彼此平行地布置。例如，第一有源层孔AH1和第二有源层孔AH2可以具有但不限于矩形形状。
当薄膜晶体管DT被驱动时，在有源层AL中形成沟道区域C，特别地，在沿X轴方向载流子移动的移动线上没有设置有源层孔AH的区域中形成沟道区域C。沟道区域C被形成在有源层AL中与栅极电极GE交叠的区域中，并且沟道区域C可以包括第一沟道区域C1、第二沟道区域C2、第三沟道区域C3和第四沟道区域C4。沟道区域C的数目可以取决于在Y轴方向上布置的有源层孔AH1和AH2的数目而改变。
在Y轴方向上布置的第一有源层孔AH1以相同的第一距离DY1彼此间隔开，并且在Y轴方向上布置的第二有源层孔AH2以相同的第二距离DY2彼此间隔开，并且第一距离DY1与第二距离DY2彼此相等。因此，第一沟道区域C1、第二沟道区域C2、第三沟道区域C3和第四沟道区域C4具有相同的宽度，并且每个沟道区域C成为相同量的载流子可以行进的通道。
另一方面，在有源层AL中在第一有源层孔AH1与第二有源层孔AH2之间没有形成沟道。换句话说，有源层AL包括沟道区域C之间的没有形成沟道的非沟道区域NC。非沟道区域NC包括第一沟道区域C1与第二沟道区域C2之间的第一非沟道区域NC1、第二沟道区域C2与第三沟道区域C3之间的第二非沟道区域NC2以及第三沟道区域C3与第四沟道区域C4之间的第三非沟道区域NC3。换句话说，沟道区域C和非沟道区域NC被交替布置，并且沟道区域C的数目大于非沟道区域NC的数目和/或沟道区域C的宽度宽于非沟道区域NC的宽度，使得可以确保载流子移动的路径。
参照图4和图7，中间区域ALM包括多个沟道区域C和多个非沟道区域NC。有源层AL包括中间区域ALM，该中间区域ALM具有多个非沟道区域NC，使得可以防止薄膜晶体管DT中驱动电流的损失并确保热量可以消散或散发的路径。此外，非沟道区域NC使得沟道区域C之间的台阶差能够减小，并且使得薄膜晶体管DT能够稳定地输出驱动电流。
根据本公开的另一示例性实施例的薄膜晶体管DT包括有源层AL，在该有源层AL中形成有具有相同形状和相同间隔距离的第一有源层孔AH1和第二有源层孔AH2。薄膜晶体管DT可以形成均匀的沟道区域C、防止驱动电流的损失并确保散热路径。
图8是示意性地示出根据本公开的又一示例性方面的薄膜晶体管的一部分的平面图。为了便于描述，在图8中仅示出了栅极电极GE和有源层AL’。
有源层AL’包括第一有源层孔AH1和第二有源层孔AH2’。第一有源层孔AH1和第二有源层孔AH2’沿X轴方向平行布置，彼此间隔开预定距离或所选择的距离。例如，第一有源层孔AH1和第二有源层孔AH2’可以具有具有不同宽度(Y轴方向上的尺寸)的矩形形状。更具体地，布置在漏极区域ALD中的第二有源层孔AH2’可以具有小于布置在源极区域ALS中的第一有源层孔AH1的宽度的宽度。
在这种情况下，沿Y轴方向布置的第一有源层孔AH1以第一距离DY1的相同间隔距离彼此间隔开，并且沿Y轴方向布置的第二有源层孔AH2以第二距离DY2’的相同间隔距离彼此间隔开。第一距离DY1不同于第二距离DY2’。更具体地，第二距离DY2’大于第一距离DY1。
有源层AL’包括第一沟道区域C1’、第二沟道区域C2’、第三沟道区域C3’和第四沟道区域C4’。第一沟道区域C1’、第二沟道区域C2’、第三沟道区域C3’和第四沟道区域C4’中的每一者的宽度从源极区域ALS到漏极区域ALD逐渐变宽。因此，可以通过减少当沟道宽度在整个区域中相同时电流集中在漏极区域ALD中的现象来提高薄膜晶体管DT’的可靠性。
有源层AL’包括沟道区域C’之间的没有形成沟道的非沟道区域NC’。非沟道区域NC’包括第一沟道区域C1’与第二沟道区域C2’之间的第一非沟道区域NC1’、第二沟道区域C2’与第三沟道区域C3’之间的第二非沟道区域NC2’以及第三沟道区域C3’与第四沟道区域C4’之间的第三非沟道区域NC3’。
参照图8，中间区域ALM包括多个沟道区域C’和多个非沟道区域NC’。除了中间区域ALM中的沟道区域C’和非沟道区域NC’的尺寸之外，根据本公开的又一示例性方面的薄膜晶体管DT’的中间区域ALM与前一方面的中间区域ALM相同。具有中间区域ALM的有源层AL’可以确保非沟道区域NC’，因此，可以防止薄膜晶体管DT’中驱动电流的损失并确保热量可以消散的路径。
此外，非沟道区域NC’使得沟道区域C’之间的台阶差能够减小，并使得薄膜晶体管DT’能够稳定地输出驱动电流。根据本公开的又一示例性方面的薄膜晶体管DT’包括有源层AL’，该有源层AL’具有设置在漏极区域ALD中的第二有源层孔AH2’和设置在源极区域ALS中的第一有源层孔AH1，其中第二有源层孔AH2’的宽度小于第一有源层孔AH1的宽度，使得薄膜晶体管DT’可以形成均匀的沟道区域C’、防止驱动电流的损失并建立散热路径。
图9是示意性地示出根据本公开的再一示例性方面的薄膜晶体管的一部分的平面图。为了便于描述，在图9中仅示出了栅极电极GE和有源层AL”。
有源层AL”包括第一有源层孔AH1”和第二有源层孔AH2”。第一有源层孔AH1”和第二有源层孔AH2”关于中间区域ALM对称设置，并且平行于X轴方向布置，彼此间隔开预定距离或所选择的距离。第一有源层孔AH1”和第二有源层孔AH2”各自具有具有至少一个曲面的形状，例如但不限于伸长的半圆形形状。
有源层AL”包括第一沟道区域C1”、第二沟道区域C2”、第三沟道区域C3”和第四沟道区域C4”。沿着Y轴方向布置的第一有源层孔AH1”以相同的距离DY1”彼此间隔开，并且沿着Y轴方向布置的第二有源层孔AH2”以相同的距离DY2”彼此间隔开。第一距离DY1”可以等于第二距离DY2”。因此，第一沟道区域C1”、第二沟道区域C2”、第三沟道区域C3”和第四沟道区域C4”具有相同的宽度，并且每个沟道区域成为相同量的载流子可以行进的通道。
此外，有源层AL”包括没有形成沟道的非沟道区域NC”。非沟道区域NC”包括第一沟道区域C1”与第二沟道区域C2”之间的第一非沟道区域NC1”、第二沟道区域C2”与第三沟道区域C3”之间的第二非沟道区域NC2”以及第三沟道区域C3”与第四沟道区域C4”之间的第三非沟道区域NC3”。
参照图9，中间区域ALM包括多个沟道区域C”和多个非沟道区域NC”。中间区域ALM使得有源层AL”能够确保非沟道区域NC”、防止薄膜晶体管DT”的驱动电流的损失并建立热量可以消散的路径。此外，非沟道区域C”能够使沟道区域C”之间的台阶差减小，并使薄膜晶体管稳定地输出驱动电流。
根据本公开的再一示例性方面的薄膜晶体管DT”包括有源层AL”，该有源层AL”具有第一有源层孔AH1”和第二有源层孔AH2”，第一有源层孔AH1”和第二有源层孔AH2”关于中间区域ALM对称设置，并且第一有源层孔AH1”和第二有源层孔AH2”中的每一者以相同的距离彼此间隔开。因此，可以形成均匀的沟道区域C”、防止驱动电流的损失并确保散热路径。
根据一个方面，显示面板包括：基板；设置在基板上方的有源层，该有源层包括源极区域、漏极区域以及源极区域与漏极区域之间的中间区域；以及在有源层上方并被设置成与中间区域交叠的栅极电极。有源层包括关于中间区域对称设置的多个孔(也称为有源层孔)。显示面板中的多个孔可以确保散热路径，并因此提高显示面板的可靠性。
可以在中间区域与源极区域之间和/或中间区域与漏极区域之间设置这些孔。源极区域、中间区域和漏极区域可以在第一方向(即x方向)上一个接一个地设置。栅极电极可以在第二方向(即y方向)上延伸。这些孔可以关于第二方向(即y方向)上的轴对称设置。第二方向可以垂直于第一方向。多个孔可以在第二方向上一个接一个地布置。多个孔可以包括两列孔，第二方向是这些列延伸的方向。
作为示例，显示面板还可以包括设置在基板与有源层之间的底部电极。底部电极可以设置在基板和有源层的中间区域之间。底部电极的宽度可以大于栅极电极的宽度。此外，底部电极的横向边缘可以与多个孔交叠。即，多个孔被布置成与底部电极的边缘交叠，即，每个孔可以被布置成面对底部电极的边缘和/或与之交叠。底部电极的左边缘和右边缘可以与多个孔的内部交叠或对应。这里，宽度可以是依次设置源极区域、中间区域和漏极区域的第一方向(即x方向)。
可替选地，中间区域可以设置在多个孔之间。多个孔可以设置成两列，中间区域位于其间。
根据示例性实施例，有源层还可以包括源极区域与漏极区域之间的多个沟道区域。中间区域可以连接多个沟道区域。即，有源层还可以包括在第二方向上布置的多个沟道区域。
根据又一示例性实施例，中间区域可以设置在源极区域与漏极区域之间，并且可以包括多个沟道区域和多个非沟道区域。每个非沟道区域可以设置在多个孔中的两个孔之间。沟道区域和非沟道区域可以在第二方向上交替设置。可选地，每个非沟道区域可以在关于中间区域对称设置的两个孔之间，并且可以将两个相邻的沟道区域间隔开。
根据又一示例性实施例，有源层和栅极电极可以构成例如驱动薄膜景观的驱动元件或者作为该驱动元件的一部分。显示面板还包括电连接至驱动元件的电致发光元件。由包括关于中间区域对称设置的多个孔的有源层构成的驱动元件或者具有该有源层的驱动元件可以生成高驱动电流。
根据又一示例性实施例，多个孔可以包括具有第一尺寸的第一孔和具有不同于第一尺寸的第二尺寸的第二孔。第一孔和第二孔可以布置在中间区域的相对侧，例如，可以设置为彼此面对，中间区域位于它们之间。第一孔和第二孔可以沿第一方向平行布置。相比于漏极区域，第一孔可以更靠近源极区域设置，并且相比于源极区域，第二孔可以更靠近漏极区域设置。此外，在垂直于第一方向的第二方向上第二孔的尺寸可以小于第一孔的尺寸。即，第一孔的第一长度可以大于第二孔的第二长度。这里，可以在垂直于第一方向的第二方向上测量长度。可选地，多个第一孔彼此可以间隔开第一预定或所选择的距离，多个第二孔可以彼此间隔开第二预定或所选择的距离，并且每个第一孔和相应的一个第二孔可以关于中间区域对称设置并且彼此间隔开第三预定或所选择的距离。
另一方面，薄膜晶体管可以包括：有源层，该有源层包括源极区域、漏极区域、非沟道区域和至少两个沟道区域；栅极电极，该栅极电极设置在有源层上方并与沟道区域和非沟道区域交叠；电连接至源极区域的源极电极；以及电连接至漏极区域的漏极电极。沟道区域和非沟道区域可以交替布置。即，非沟道区可以设置在两个沟道区之间。因此，由于至少两个沟道区域，薄膜晶体管可以生成高驱动电流。此外，提供了包括上述薄膜晶体管的显示面板。
根据一个示例性实施例，有源层可以包括设置在非沟道区域的两侧的多个孔。此外，多个孔可以包括至少一个曲面或曲面部分，例如，圆形、半圆形、椭圆形或半椭圆形的形状或部分。多个孔可以具有弯曲形状，例如，圆形或椭圆形形状。多个孔中的每一个可以具有相同的尺寸。多个孔可以包括具有相同尺寸的第一孔和第二孔，第一孔和第二孔设置在非沟道区域的不同侧。可替选地，多个孔可以包括具有第一尺寸的第一孔以及具有不同于第一尺寸的第二尺寸的第二孔。
根据另一示例性实施例，源极区域与漏极区域之间的沟道区域可以具有从源极区域到漏极区域增加或逐渐变宽的宽度。
在另一示例性实施例中，沟道区域的数目可以大于非沟道区域的数目。
在另一示例性实施例中，沟道区域的宽度可以比非沟道区域的宽度宽。
在又一示例性实施例中，例如第一方向上的有源层的宽度可以大于例如第一方向上的有源层的长度。
在又一示例性实施例中，多个非沟道区域可以具有相同形状并且彼此间隔开预定距离。
尽管已经参照附图更详细地描述了本公开的各个方面和实施例，但本公开不必限于这些实施例和方面，并且在不脱离本公开的精神的情况下，可以在本公开的范围内进行各种修改。因此，本公开中公开的实施例并不旨在限制本公开的范围，而是出于描述本公开的目的而呈现，并且本公开的范围不受那些实施例的限制。因此，应当理解，上述实施例在所有方面都是说明性的，而不是限制性的。本公开的范围应当由权利要求来解释，并且与其等效的范围内的所有技术构思应当被解释为包括在本公开的范围内。

Claims (24)

1.一种显示面板，包括：
基板；
设置在所述基板上方的有源层，所述有源层包括源极区域、漏极区域以及所述源极区域与所述漏极区域之间的中间区域；以及
在所述有源层上方并且被设置成与所述中间区域交叠的栅极电极，
其中，所述有源层包括关于所述中间区域对称设置的多个孔。
2.根据权利要求1所述的显示面板，还包括设置在所述基板与所述有源层之间的底部电极。
3.根据权利要求2所述的显示面板，其中，所述底部电极的宽度大于所述栅极电极的宽度。
4.根据权利要求3所述的显示面板，其中，所述底部电极的左边缘和右边缘与所述多个孔的内部交叠。
5.根据权利要求1所述的显示面板，其中，所述中间区域被设置在所述多个孔之间。
6.根据权利要求1所述的显示面板，其中，所述有源层还包括在所述源极区域与所述漏极区域之间限定的多个沟道区域。
7.根据权利要求6所述的显示面板，其中，所述中间区域连接所述多个沟道区域。
8.根据权利要求1所述的显示面板，其中，所述中间区域被设置在所述源极区域与所述漏极区域之间，并且包括多个沟道区域和多个非沟道区域。
9.根据权利要求8所述的显示面板，其中，每个所述非沟道区域在关于所述中间区域对称设置的两个所述孔之间并且将两个相邻的所述沟道区域间隔开。
10.根据权利要求1所述的显示面板，其中，所述有源层和所述栅极电极构成驱动元件，并且所述显示面板还包括电连接至所述驱动元件的电致发光元件。
11.根据权利要求1所述的显示面板，其中，所述多个孔包括具有第一尺寸的第一孔以及具有不同于所述第一尺寸的第二尺寸的第二孔。
12.根据权利要求11所述的显示面板，其中，所述第一孔和所述第二孔沿着第一方向平行布置，其中，相比于所述漏极区域，所述第一孔更靠近所述源极区域设置，并且其中，相比于所述源极区域，所述第二孔更靠近所述漏极区域设置。
13.根据权利要求12所述的显示面板，其中，在垂直于所述第一方向的第二方向上所述第二孔的尺寸小于所述第一孔的尺寸。
14.根据权利要求11所述的显示面板，其中，多个所述第一孔彼此间隔开第一预定距离，多个所述第二孔彼此间隔开第二预定距离，并且每个所述第一孔和相应的一个所述第二孔关于所述中间区域对称设置并且彼此间隔开第三预定距离。
15.一种薄膜晶体管，包括：
有源层，所述有源层包括源极区域、漏极区域、非沟道区域和至少两个沟道区域；
栅极电极，所述栅极电极被设置在所述有源层上方并与所述沟道区域和所述非沟道区域交叠；
电连接至所述源极区域的源极电极；以及
电连接至所述漏极区域的漏极电极，
其中，所述沟道区域和所述非沟道区域交替布置。
16.根据权利要求15所述的薄膜晶体管，其中，所述有源层包括设置在所述非沟道区域的两侧的多个孔。
17.根据权利要求16所述的薄膜晶体管，其中，所述多个孔包括具有第一尺寸的第一孔以及具有不同于所述第一尺寸的第二尺寸的第二孔。
18.根据权利要求16所述的薄膜晶体管，其中，所述多个孔中的每一个具有弯曲形状。
19.根据权利要求15所述的薄膜晶体管，其中，所述源极区域与所述漏极区域之间的所述沟道区域具有从所述源极区域到所述漏极区域逐渐变宽的宽度。
20.根据权利要求15所述的薄膜晶体管，其中，所述沟道区域的数目大于所述非沟道区域的数目。
21.根据权利要求15所述的薄膜晶体管，其中，所述沟道区域的宽度比所述非沟道区域的宽度宽。
22.根据权利要求15所述的薄膜晶体管，其中，所述有源层的宽度大于所述有源层的长度。
23.根据权利要求15所述的薄膜晶体管，其中，多个所述非沟道区域具有相同形状并且彼此间隔开预定距离。
24.一种显示面板，其包括根据权利要求15-23中任一项所述的薄膜晶体管。
CN202211447638.0A 2021-12-31 2022-11-18 薄膜晶体管以及具有薄膜晶体管的显示面板 Pending CN116417464A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020210193789A KR20230103148A (ko) 2021-12-31 2021-12-31 박막 트랜지스터 및 이를 포함한 표시패널
KR10-2021-0193789 2021-12-31

Publications (1)

Publication Number Publication Date
CN116417464A true CN116417464A (zh) 2023-07-11

Family

ID=86766302

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211447638.0A Pending CN116417464A (zh) 2021-12-31 2022-11-18 薄膜晶体管以及具有薄膜晶体管的显示面板

Country Status (5)

Country Link
US (1) US20230215956A1 (zh)
KR (1) KR20230103148A (zh)
CN (1) CN116417464A (zh)
DE (1) DE102022129579A1 (zh)
TW (1) TWI836692B (zh)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019187139A1 (ja) * 2018-03-30 2019-10-03 シャープ株式会社 表示デバイス
CN111540780B (zh) * 2020-04-23 2022-10-18 昆山国显光电有限公司 薄膜晶体管、显示面板和显示装置

Also Published As

Publication number Publication date
US20230215956A1 (en) 2023-07-06
DE102022129579A1 (de) 2023-07-06
TWI836692B (zh) 2024-03-21
TW202329470A (zh) 2023-07-16
KR20230103148A (ko) 2023-07-07

Similar Documents

Publication Publication Date Title
CN111354787B (zh) 薄膜晶体管及使用该薄膜晶体管的显示面板
US7626199B2 (en) Organic light emitting diode display
US11417867B2 (en) Display device
US20190081122A1 (en) Display device and method of manufacturing the same
US20140117341A1 (en) Flexible organic electroluminescent device and method for fabricating the same
KR20110111746A (ko) 유기 발광 표시 장치
KR20090060750A (ko) 유기 발광 표시 장치
TW202203188A (zh) 顯示器裝置
JP2010123286A (ja) 積層型有機ｅｌ表示装置
CN112470204A (zh) 显示设备
JP4706296B2 (ja) ディスプレイパネル
CN115394201B (zh) 显示面板和显示装置
KR102037487B1 (ko) 유기전계 발광소자의 제조 방법 및 그 방법에 의해 제조된 유기전계 발광소자
JP4379278B2 (ja) トランジスタアレイ基板及びディスプレイパネル
CN116417464A (zh) 薄膜晶体管以及具有薄膜晶体管的显示面板
EP4060743A1 (en) Display device and method for manufacturing display device
US20230062926A1 (en) Thin film transistor and display panel using the same
JP4687179B2 (ja) ディスプレイパネル
KR100899158B1 (ko) 액티브 매트릭스형 유기 전계발광 표시패널 및 그의제조방법
KR101717075B1 (ko) 유기전기발광소자
WO2014174804A1 (ja) Ｅｌ表示装置の製造方法
JP2020027883A (ja) 有機ｅｌ表示装置および有機ｅｌ表示装置の製造方法
US20230380207A1 (en) Display device
US20240222385A1 (en) Display device
CN116154002A (zh) 驱动薄膜晶体管和包括该驱动薄膜晶体管的显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination