CN116414182A - 一种时钟控制电路 - Google Patents
一种时钟控制电路 Download PDFInfo
- Publication number
- CN116414182A CN116414182A CN202111656318.1A CN202111656318A CN116414182A CN 116414182 A CN116414182 A CN 116414182A CN 202111656318 A CN202111656318 A CN 202111656318A CN 116414182 A CN116414182 A CN 116414182A
- Authority
- CN
- China
- Prior art keywords
- circuit
- power supply
- frequency
- clock
- control circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 claims abstract description 105
- 238000004891 communication Methods 0.000 claims description 20
- 238000012545 processing Methods 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 7
- 101150093559 TRIM2 gene Proteins 0.000 description 6
- 101150036597 TRIM3 gene Proteins 0.000 description 6
- 238000000034 method Methods 0.000 description 6
- 238000013459 approach Methods 0.000 description 2
- 230000001105 regulatory effect Effects 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000001276 controlling effect Effects 0.000 description 1
- 238000001914 filtration Methods 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
- G06F1/06—Clock generators producing several clock signals
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Logic Circuits (AREA)
Abstract
本申请公开了一种时钟控制电路。该时钟控制电路包括:电压检测电路,接收电源电压信号,用于检测所述电源电压信号波动情况,并产生检测结果;频率调节电路,分别与所述电压检测电路及时钟电路连接,用于基于所述检测结果调节所述时钟电路的时钟频率。基于上述方式,能够改善由于电源供电能力与芯片时钟频率不匹配,导致芯片跑飞的风险。
Description
技术领域
本申请涉及时钟频率调节技术领域,特别是涉及时钟控制电路及频率调节。
背景技术
宽电源应用的芯片的应用,由于客户的电源环境具有不确定性,此时会出现在低电源下芯片运行最快时钟主频的情况,但在低电源下,芯片的电源LDO供电能力会下降,而数字功耗与时钟频率成正比,主频高会导致功耗增加,进而增加芯片跑飞的风险。
目前常用的解决方法是:通过芯片内阻大的滤波电容,确保数字可以正常工作;设置特定的VD电压检测,只有高于该检测电压,芯片才工作。但这两种方式,牺牲了部分工作电压余度,同时也牺牲芯片面积。
发明内容
本申请主要解决的技术问题是如何改善由于电源供电能力与芯片时钟频率不匹配,导致芯片跑飞的风险。
为了解决上述技术问题,本申请采用的技术方案是:提供一种时钟控制电路,包括:电压检测电路,接收电源电压信号,用于检测电源电压信号波动情况,并产生检测结果;频率调节电路,分别与电压检测电路及时钟电路连接,用于基于检测结果调节时钟电路的时钟频率。
其中,检测结果包括第一检测结果,电压检测电路包括:外部电源检测电路,分别与外部电源及频率调节电路连接,用于检测外部电源电压的波动情况,并产生第一检测结果。
其中,检测结果进一步包括第一检测结果,电压检测电路进一步包括:内部电源检测电路,分别与内部电源及频率调节电路连接,用于检测内部电源电压的波动情况,并产生第二检测结果。
其中,时钟电路包括振荡器电路,频率调节控制电路调节振荡器电路的频率档位实现对时钟频率的调节。
其中,外部电源检测电路包括:第一电阻,其第一端与外部电源连接;第二电阻,其第一端与第一电阻的第二端连接,其第二端接地;比较器,其正向输入端与第一电阻的第二端连接,其反向输入端接入参考电压,其输出端与频率调节电路连接;频率调节电路基于所述比较器输出的高电平信号,调高振荡器电路的频率档位;频率调节电路基于比较器输出的低电平信号,降低振荡器电路的频率档位。
其中,第一电阻或第二电阻为可变电阻;频率调节电路基于比较器的输出信号,以预设步长调节可变电阻的阻值。
其中,内部电源检测电路包括:第一开关管,其第一通信端与模拟电源连接,其控制端与其第二通信端连接;第二开关管,其第一通信端与内部电源连接;第一电流源,其第一端与第一开关管的第二通信端连接,其第二端接地;第二电流源,其第一端与第二开关管的第二通信端连接,其第二端接地,其控制端与第一开关管控制端连接;反相器,其输入端与第二电流源的第二通信端连接,其输出端与频率调节电路连接。频率调节电路基于反相器输出的低电平信号,以预设步长降低振荡器电路的频率档位。
其中,用于芯片,第一电流源为可变电流源;频率调节电路基于芯片的运行参数,调节可变电流源的电流。
其中,频率调节控制电路包括:滤波电路,与电压检测电路连接,用于对检测结果进行滤波处理;控制电路,分别与滤波电路及时钟电路连接,用于基于滤波处理的检测结果调节时钟电路的时钟频率。
为了解决上述技术问题,本申请采用的技术方案是:提供一种芯片,包括上述时钟控制电路。
本申请实施例的有益效果是:本申请利用电压检测电路实时检测电源电压的变动情况,并利用频率调节电路基于电源电压的变动情况对时钟电路的时钟频率进行调节,能够实现芯片的时钟频率根据电源电压自动调节,因此能够改善由于电源供电能力与芯片时钟频率不匹配,导致芯片跑飞的风险。
附图说明
图1是本申请时钟控制电路的一实施例的电路结构示意图;
图2是本申请时钟电路一实施例的电路结构示意图。
图3是本申请外部电源检测电路的检测结果示意图;
图4是本申请时钟控制电路的一实施例的电路结构示意图;
图5是本申请时钟控制电路的一实施例的电路结构示意图;
图6是本申请内部电源检测电路的检测结果示意图;
图7是本申请时钟控制电路的一实施例的电路结构示意图。
具体实施方式
下面将结合本申请实施例中的附图,对本申请实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本申请一部分实施例,而不是全部的实施例。基于本申请中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,均属于本申请保护的范围。
本申请中的术语“第一”、“第二”仅用于描述目的,而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。本申请的描述中,“多个”的含义是至少两个,例如两个,三个等,除非另有明确具体的限定。此外,术语“包括”和“具有”以及它们任何变形,意图在于覆盖排他的包含。例如包含了一系列步骤或单元的过程、方法、系统、产品或设备没有限定于已列出的步骤或单元,而是可选地还包括没有列出的步骤或单元,或可选地还包括对于这些过程、方法、产品或设备固有的其它步骤或单元。
本申请提出一种时钟控制电路,如图1所示,时钟控制电路T0包括:电压检测电路100、频率调节电路200;其中,电压检测电路100接收电源电压信号,用于检测电源电压信号波动情况,并产生检测结果;频率调节电路200分别与电压检测电路100及时钟电路300连接,用于基于检测结果调节时钟电路300的时钟频率。
电压检测电路100接收电源电压信号,并实时检测电源电压的大小和电源电压的波动情况,同时电压检测电路100把检测结果发送给频率调节电路200,频率调节电路200根据电压检测电路100输出的检测结果调节时钟电路300的频率档位,从而控制时钟频率。
具体的,电压检测电路100包括:外部电源检测电路110,即电路供电正电压VCC的检测电路,分别与外部电源及频率调节电路200连接,用于检测外部电源电压VCC的波动情况,并产生第一检测结果OUT1(如图1所示),频率调节电路200基于第一检测结果调节时钟电路300的时钟频率。
可选地,时钟电路300包括振荡器电路310,频率调节控制电路200调节振荡器电路的频率档位实现对时钟频率的调节。时钟电路300的频率档位Trim1内置于振荡器电路中,频率调节电路200与振荡器电路的频率档位Trim1连接,频率调节电路200调节振荡器电路的频率档位Trim1来调节振荡器电路的频率,即时钟频率。
其中,如图2所示,时钟电路300包括振荡器电路310,振荡器电路310包括:第三开关管311、第四开关管312、第三电流源313和三个或更多的非门314;其中,第三开关管311和第四开关管312的第一通信端都与模拟电源VDDA连接,第三开关管311的控制端和第四开关管312控制端,第三开关管311第二通信端与第三电流源313第一端连接,第三电流源313第一端接地,三个或更多的非门314输出端接输入端首尾相连,第四开关管312与各个非门的电源端连接;
第三电流源313内置可调节档位Trim1,频率调节电路200调节第三电流源313的可调节档位Trim1进而调节振荡器电路310的振荡频率,振荡器电路310输出振荡器频率Clkout作为时钟电路300的时钟频率。
具体的,如图3所示,当第一检测结果OUT1输出为高电平信号时,说明外部电源电压VCC大于阈值,频率调节电路200发出信号调节时钟电路300的频率档位Trim1,使其时钟频率升高;当第一检测结果OUT1输出为低平信号时,说明外部电源电压VCC低于阈值,频率调节电路200发出信号调节时钟电路的频率档位Trim1,使其时钟频率降低。
可选的,频率调节电路200还用于调节外部电源检测电路110的电压检测档位Trim2(如图1所示),频率调节电路200基于外部电源检测电路110的输出结果实时的调节外部电源检测电路110的电压检测档位Trim2,使得外部电源检测电路110能根据不同的输出结果调节最佳的电压检测档位Trim2,同时使得外部电源检测电路110具备多点测压的能力。例如外部电源电压VCC大于阈值,外部电源检测电路110输出高电平信号来调高时钟频率,外部电源电压VCC大于或等于阈值,外部电源检测电路110输出低电平信号便调低时钟频率,频率调节电路200基于外部电源检测电路110的输出信号,以预设补偿调节外部电源检测电路110的电压检测档位Trim2,使其逼近最佳检测电压档位。
可选地,如图4所示,本实施例的外部电源检测电路110包括:第一电阻111、第二电阻112及比较器113;其中,第一电阻111的第一端与外部电源VCC连接;第二电阻112的第一端与第一电阻111的第二端连接,第二电阻112的第二端接地;
比较器113的正向输入端与第一电阻111的第二端连接,比较器113的反向输入端接入参考电压Vref,比较器113的输出端与频率调节电路200连接。
具体的,外部电源VCC经过第一电阻111和第二电阻112分压后的电压Vfb1与比较器113正输入端连接。若Vfb1大于Vref,则比较器113输出高电平信号,相反地,若Vfb1小于Vref,则比较器113输出低电平信号;频率调节电路200在接收到比较器113的高电平信号后,调高时钟电路300的振荡器电路的频率档位;频率调节电路200在接收到比较器113的低电平信号后,调低时钟电路300的振荡器电路的频率档位。
在另一实施例中,如图5所示,本实施例的第二电阻112包括可调节电阻114,调节可变调节电阻114的电阻可对电压Vfb1进行调节,进而能调节VCC的检测精度。
可调节电阻114与上述第二电阻112连接方式相似,频率调节电路200一端与可调节电阻114的调节端连接,用于调节外部电源检测电路110的电压检测档位Trim2,具体调节方式可参考上述实施例内容所述。
在其它实施例中,还可以通过调节比较器113的参考电压Vref来调节外部电源检测电路110的电压检测档位Trim2。
可选地,本实施例的电压检测电路100进一步包括:内部电源检测电路120,即芯片工作的正电压VDDD的检测电路,分别与内部电源及频率调节电路200连接,用于检测内部电源电压VDDD的波动情况,并产生第二检测结果OUT2(如图1所示);
如图6所示,内部电源电压VDDD在稳定的情况下其输出电压一直不变,相应的内部电源检测电路120输出的第二检测结果OUT2也一直保持高电平信号,相反地,当内部电源电压VDDD出现毛刺波动时,内部电源检测电路120便输出低电平的第二检测结果OUT2。
频率调节电路200接收到第二检测结果OUT2后,基于第二检测结果OUT2,调节时钟电路300的频率档位;若第二检测结果OUT2为高电平信号,则时钟电路300的频率档位维持不变。若第二检测结果OUT2为低电平信号,则频率调节电路200调节时钟电路300的频率档位Trim1,使时钟电路300的时钟频率按照预设步长逐步降低,待第二检测结果OUT2恢复高电平信号后,频率调节电路200调节时钟电路300的频率档位Trim1,使时钟电路300的时钟频率按照预设步长逐步回调。
可选的,频率调节电路200还用于调节内部电源检测电路120的电压检测档位Trim3(如图1所示),频率调节电路200基于时钟控制电路对应的芯片的运行参数实时的调节内部电源检测电路120的档位Trim3,使其检测精度更佳精准。芯片在不同的场景下运行产生不同的运行参数,即在芯片执行不同功能,其对应的功耗波动以及频率也不同,例如运行算法的场景,功耗波动比较大,频率调节电路200基于该运行参数调节内部电源检测电路120的档位Trim3提高内部电源检测电路的灵敏度。
可选地,如图7所示,本实施例的内部电源检测电路110包括:第一开关管121、第二开关管122、第一电流源123、第二电流源124及反相器125;其中,第一开关管121的第一通信端与模拟电源电压VDDA连接,第一开关管121的控制端与第一开关管121的第二通信端连接;第二开关管122的第一通信端与内部电源电压VDDD连接;第一电流源123的第一端与第一开关管121的第二通信端连接,其第一电流源123的二端接地;第二电流源124的第一端与第二开关管122的第二通信端连接,第二电流源124的第二端接地,第二电流源124的控制端与第一开关管121控制端连接;反相器125的输入端与第二电流源124的第二通信端连接,反相器125的输出端与频率调节电路200连接。
第一开关管121和第二开关管122的连接方式实现了电流镜像,同时第一电流源123和第二电流源124是可调节的,并且第一电流源123内置调节档位Trim3,即频率调节电路200与第一电流源123内置调节档位Trim3连接,用于调节内部电源检测电路120的电流检测档位。
具体的,频率调节电路200与内部电源检测电路120的第一电流源调节档位Trim3连接,频率调节电路200基于时钟控制电路路对应的芯片的运行参数实时的调节第一电流源调节档位Trim3,使其检测精度更佳精准。
基于该电路连接方案,可以实现实时检测内部电源电压VDDD的波动情况,基于VDDD的波动情况实时调节时钟的时钟频率,能够更好处理电源与时钟频率的匹配关系。
可选地,本实施例的频率调节电路200包括及控制电路220;其中,滤波电路210与电压检测电路100连接,用于检测结果时钟电路300连接,用于基于滤波处理的检测结果调节时钟电路300的时钟频率。
其中,控制电路220与电压检测电路100连接,用于调节电压检测电路的检测档位,具体调节可以参照上述内容此处不进行赘述。
在其它实施例中,时钟控制电路可以选择性的仅选择外部电源检测电路或者内部电源检测电路进行时钟频率的检测控制。
本申请进一步提出一种芯片,如图1-图2、图4-图5及图7所示,本实施例的芯片包括时钟控制电路及时钟电路300,时钟控制电路用于控制时钟电路300工作。
关于时钟控制电路,可以参阅上述实施例,这里不赘述。
区别现有技术,本申请的技术方案中时钟控制电路同时设置了电压检测电路和频率调节电路,电压检测电路实时检测电源电压的变动情况,频率调节电路再根据电压变动情况对时钟频率进行调节,这样可以实现主频时钟根据电源电压自动调节主频,能够改善由于电源供电能力与主频时钟不匹配,导致芯片跑飞的风险。
Claims (10)
1.一种时钟控制电路,其特征在于,包括:
电压检测电路,接收电源电压信号,用于检测所述电源电压信号波动情况,并产生检测结果;
频率调节电路,分别与所述电压检测电路及时钟电路连接,用于基于所述检测结果调节所述时钟电路的时钟频率。
2.根据权利要求1所述的时钟控制电路,其特征在于,所述检测结果包括第一检测结果,所述电压检测电路包括:
外部电源检测电路,分别与外部电源及所述频率调节电路连接,用于检测所述外部电源电压的波动情况,并产生第一检测结果。
3.根据权利要求2所述的时钟控制电路,其特征在于,所述检测结果进一步包括第一检测结果,所述电压检测电路进一步包括:
内部电源检测电路,分别与内部电源及所述频率调节电路连接,用于检测所述内部电源电压的波动情况,并产生第二检测结果。
4.根据权利要求2或3所述时钟控制电路,其特征在于,所述时钟电路包括振荡器电路,所述频率调节控制电路调节所述振荡器电路的频率档位实现对所述时钟频率的调节。
5.根据权利要求4所述时钟控制电路,其特征在于,所述外部电源检测电路包括:
第一电阻,其第一端与所述外部电源连接;
第二电阻,其第一端与所述第一电阻的第二端连接,其第二端接地;
比较器,其正向输入端与所述第一电阻的第二端连接,其反向输入端接入参考电压,其输出端与所述频率调节电路连接;
所述频率调节电路基于所述比较器输出的高电平信号,调高所述振荡器电路的频率档位;
所述频率调节电路基于所述比较器输出的低电平信号,降低所述振荡器电路的频率档位。
6.根据权利要求5所述时钟控制电路,其特征在于,所述第一电阻或所述第二电阻为可变电阻;
所述频率调节电路基于所述比较器的输出信号,以预设步长调节所述可变电阻的阻值。
7.根据权利要求4所述时钟控制电路,其特征在于,所述内部电源检测电路包括:
第一开关管,其第一通信端与模拟电源连接,其控制端与其第二通信端连接;
第二开关管,其第一通信端与所述内部电源连接;
第一电流源,其第一端与所述第一开关管的第二通信端连接,其第二端接地;
第二电流源,其第一端与所述第二开关管的第二通信端连接,其第二端接地,其控制端与所述第一开关管控制端连接;
反相器,其输入端与所述第二电流源的第二通信端连接,其输出端与频率调节电路连接;
所述频率调节电路基于所述反相器输出的低电平信号,以预设步长降低所述振荡器电路的频率档位。
8.根据权利要求7所述时钟控制电路,其特征在于,用于芯片,所述第一电流源为可变电流源;
所述频率调节电路基于所述芯片的运行参数,调节所述可变电流源的电流。
9.根据权利要求1所述的时钟控制电路,其特征在于,所述频率调节控制电路包括:
滤波电路,与所述电压检测电路连接,用于对所述检测结果进行滤波处理;
控制电路,分别与所述滤波电路及所述时钟电路连接,用于基于滤波处理的检测结果调节所述时钟电路的时钟频率。
10.一种芯片,其特征在于,包括权利要求1至9任一项所述的时钟控制电路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202111656318.1A CN116414182A (zh) | 2021-12-30 | 2021-12-30 | 一种时钟控制电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202111656318.1A CN116414182A (zh) | 2021-12-30 | 2021-12-30 | 一种时钟控制电路 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN116414182A true CN116414182A (zh) | 2023-07-11 |
Family
ID=87048207
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202111656318.1A Pending CN116414182A (zh) | 2021-12-30 | 2021-12-30 | 一种时钟控制电路 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN116414182A (zh) |
-
2021
- 2021-12-30 CN CN202111656318.1A patent/CN116414182A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN110212902B (zh) | 一种上电复位电路 | |
CN111174810B (zh) | 一种应用于惯性导航系统的高精度if转换模块 | |
CN108123703B (zh) | 无带隙基准的自偏置集成振荡器 | |
US6944556B1 (en) | Circuits and methods for current measurements referred to a precision impedance | |
US20020140402A1 (en) | Voltage detecting circuit | |
US7049833B2 (en) | Method for optimizing the accuracy of an electronic circuit | |
EP1180689A2 (en) | Frequency determination circuit for a data processing unit | |
CN116414182A (zh) | 一种时钟控制电路 | |
KR20220013072A (ko) | 캘리브레이션 회로 및 이를 포함하는 송신기 | |
KR20030002242A (ko) | 클럭 동기 장치의 지연 회로 | |
JPS59128806A (ja) | Agc回路 | |
CN108649933B (zh) | 一种窗口电压比较电路 | |
CN115242227A (zh) | 适用于pfm控制芯片的频率控制电路及相关装置 | |
CN103634001A (zh) | 一种压控振荡器及其输出频率控制方法 | |
US9647651B2 (en) | Delay circuit and semiconductor device | |
KR100343470B1 (ko) | 이득 제어용 필터의 튜닝회로 | |
CN114041098B (zh) | 多电压电压发生器与温度斜率域 | |
CN113708745B (zh) | 迟滞窗口精确可调的差分输入迟滞比较器及工作方法 | |
US20220276286A1 (en) | Voltage hold circuit, voltage monitoring circuit, and semiconductor integrated circuit | |
JP3112942B2 (ja) | 誤差信号の補償方法及び回路 | |
KR0183939B1 (ko) | 제로 크로스 감지회로 | |
CN115940899A (zh) | 用于调节时钟占空比的电路 | |
CN115483887A (zh) | 一种宽输入范围高电压抑制低温漂快速启动振荡器 | |
CN1210702C (zh) | 定滞后宽度的滞后比较装置 | |
JPH04812A (ja) | 電子回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |