CN116382635A - 一种全数字、真随机数熵源系统 - Google Patents

一种全数字、真随机数熵源系统 Download PDF

Info

Publication number
CN116382635A
CN116382635A CN202310654370.6A CN202310654370A CN116382635A CN 116382635 A CN116382635 A CN 116382635A CN 202310654370 A CN202310654370 A CN 202310654370A CN 116382635 A CN116382635 A CN 116382635A
Authority
CN
China
Prior art keywords
signal
exclusive
gate
delay
delay unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202310654370.6A
Other languages
English (en)
Other versions
CN116382635B (zh
Inventor
刘亚东
庄志青
胡红明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canxin Semiconductor Chengdu Co ltd
Original Assignee
Canxin Semiconductor Chengdu Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canxin Semiconductor Chengdu Co ltd filed Critical Canxin Semiconductor Chengdu Co ltd
Priority to CN202310654370.6A priority Critical patent/CN116382635B/zh
Publication of CN116382635A publication Critical patent/CN116382635A/zh
Application granted granted Critical
Publication of CN116382635B publication Critical patent/CN116382635B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/58—Random or pseudo-random number generators
    • G06F7/588—Random number generators, i.e. based on natural stochastic processes

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

本发明公开了一种全数字、真随机数熵源系统，属于数字电路技术领域，包含异或门k1、延时线、D触发器和TR CTRL模块，所述异或门k1的一个输入端连接使能信号Enable，异或门k1的输出端连接延时线的信号输入端，延时线的信号输出端连接异或门k1的另一个输入端和D触发器的一个输入端，D触发器的另一个输入端连接时钟信号Clock，D触发器的输出端连接TR CTRL模块的一个输入端，本发明采用全数字电路实现频率可变的数字环形振荡器，熵源的输出又反馈到环形振荡器的频率设定，来提高熵的质量，具有易实施，面积小，功耗低等特点。

Description

一种全数字、真随机数熵源系统
技术领域
本发明涉及数字电路技术领域，具体是一种全数字、真随机数熵源系统。
背景技术
真随机数发生器是安全，加密应用重要组成部件，它具有不可预测性，良好的统计特性，生命周期中稳定性等特征。为了产生更高数据速率，真随机数发生器往往用于决定性随机数产生器的种子。随机数发生器有基于物理特性的，比如布朗运动，但是基于物理特性的，很难收集数据。随机数发生器有基于电路的，基于模拟电路比如PLL，比较难在各个制程部署，而基于数字电路的真随机数发生器，数学特性更直观，更方便的实施。
发明内容
本发明的目的在于提供一种全数字、真随机数熵源系统，以解决上述背景技术中提出的问题。
为实现上述目的，本发明提供如下技术方案：
一种全数字、真随机数熵源系统，包含异或门k1、延时线、D触发器和TR CTRL模块，所述异或门k1的一个输入端连接使能信号Enable，异或门k1的输出端连接延时线的信号输入端，延时线的信号输出端连接异或门k1的另一个输入端和D触发器的一个输入端，D触发器的另一个输入端连接时钟信号Clock，D触发器的输出端连接TR CTRL模块的一个输入端，TR CTRL模块的另一个输入端连接时钟信号Clock，TR CTRL模块输出编程信号TR到延时线。
作为本发明的进一步技术方案：所述延时线由多个延时单元级联组成。
作为本发明的进一步技术方案：所述延时单元为可编程延时单元。
作为本发明的进一步技术方案：所述延时单元包括反相器A1、异或门U1、异或门U2和异或门U3。
作为本发明的进一步技术方案：所述反相器A1的输入端连接编程信号TR和异或门U2的一个输入端，反相器A1的输出端连接异或门U1的一个输入端，异或门U1的另一个输入端连接异或门U2的另一个输入端和信号IN，异或门U2的输出端连接异或门U3的一个输入端，异或门U1的输出端输出信号PASS，异或门U3的另一个输入端连接信号ret，异或门U3的输出端输出信号Out。
作为本发明的进一步技术方案：当延时单元为延时线的第一级时，信号IN为异或门k1的输出信号，信号Out连接异或门k1的一个输入端和D触发器的一个输入端，信号ret为后一级延时单元中异或门U3的输出端输出信号Out，信号PASS作为后一级延时单元的信号IN；
当延时单元为延时线的中间级时，输入信号IN为上一级延时单元中异或门U1的输出端输出信号PASS，信号PASS作为后一级延时单元的信号IN；信号ret为后一级延时单元的信号Out，信号Out作为上一级延时单元的信号ret；
当延时单元为延时线的最后一级时，输入信号IN为上一级延时单元中异或门U1的输出端输出信号PASS，信号PASS作为本级延时单元的信号ret；信号Out作为上一级延时单元的信号ret。
作为本发明的进一步技术方案：所述异或门k1控制延时线k2形成环形振荡器，环形振荡器的输出在D触发器k3被采样，采样值是一个熵源，同时这个熵源送入TR CTRL模块k4来产生编程信号TR的值，这个值反馈到环形振荡器，控制其频率。
与现有技术相比，本发明的有益效果是：本发明采用全数字电路实现频率可变的数字环形振荡器，熵源的输出又反馈到环形振荡器的频率设定，来提高熵的质量，具有易实施，面积小，功耗低等特点。
附图说明
图1是延时单元的结构示意图；
图2是本发明系统的整体结构示意图。
图3为振荡器频率范围1/(D*(2N+1))时，编码信号TR的示意图。
图4为振荡器频率范围1/D*3时，编码信号TR的示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
实施例1，请参阅图1-4，一种全数字、真随机数熵源系统，包含异或门k1、延时线k2、D触发器k3和TR CTRL模块k4，所述异或门k1的一个输入端连接使能信号Enable，异或门k1的输出端连接延时线k2的信号输入端，延时线k2的信号输出端连接异或门k1的另一个输入端和D触发器k3的一个输入端，D触发器k3的另一个输入端连接时钟信号Clock，D触发器的输出端连接TR CTRL模块的一个输入端，TR CTRL模块的另一个输入端连接时钟信号Clock，TR CTRL模块k4输出编程信号TR到延时线k2，异或门k1控制延时线是否形成一个环，环形振荡器的输出在D触发器k3被采样，采样值就是一个熵源，随机噪声，同时这个值送入TR CTRL模块k4来产生TR的值，这个值反馈到环形控制器，控制其频率。
实施例2，在实施例1的基础上，本设计的延时线k2由多个延时单元级联组成。其中，延时单元为可编程延时单元，包括反相器A1、异或门U1、异或门U2和异或门U3。
反相器A1的输入端连接编程信号TR和异或门U2的一个输入端，反相器A1的输出端连接异或门U1的一个输入端，异或门U1的另一个输入端连接异或门U2的另一个输入端和信号IN，异或门U2的输出端连接异或门U3的一个输入端，异或门U1的输出端输出信号PASS，异或门U3的另一个输入端连接信号ret，异或门U3的输出端输出信号Out。
当延时单元为延时线的第一级时，信号IN为异或门k1的输出信号，信号Out连接异或门k1的一个输入端和D触发器k3的一个输入端，信号ret为后一级延时单元中异或门U3的输出端输出信号Out，信号PASS作为后一级延时单元的信号IN；
当延时单元为延时线的中间级时，输入信号IN为上一级延时单元中异或门U1的输出端输出信号PASS，信号PASS作为后一级延时单元的信号IN；信号ret为后一级延时单元的信号Out，信号Out作为上一级延时单元的信号ret；
当延时单元为延时线的最后一级时，输入信号IN为上一级延时单元中异或门U1的输出端输出信号PASS，信号PASS作为本级延时单元的信号ret；信号Out作为上一级延时单元的信号ret。
工作原理如下：首先构建一个如图1所示的基本延时单元，该延时单元由一个反相器和3个异或门构成，由若干延时单元级联成如图2所示延时线k2，最后一级的延时单元的pass输出接到ret输入。当使能信号Enable=0，TR=000…1…0000(独热编码)，延时线形成偶数级反相器。异或门k1输出1，经过延时线的传播延时回到异或门k1的另一个输入，而异或门k1的输出仍然是1，是一个稳定的系统。当Enable=1，TR=000…1…0000(独热编码)，延时线形成奇数级反相器。不管异或门k1的输出初始值是多少，其经过延时线的传播延时，在异或门k1取反，形成振荡，产生时钟。假设一个异或门的延时是D，延时线的级数是N，TR独热编码中的1从最低位以0开始往上的序号是i，那么这个振荡器时钟半周期=D*(2i+3)，其频率f=1/(D*(2i+3))，i=0…N-1，所以这个可变频率的振荡器频率范围是从1/(D*(2N+1))(图3)到1/D*3(图4)。
选取一个频率比f=1/(D*(2N+1))(最低频率)的8分频更小的Clock送入D触发器k3来采样数字环形振荡器的输出，且保证数字环形振荡器的最高频率的半周期D*3大于D触发器k3的建立(setup)，保持(hold)时间。
TR CTRL模块k4设定一个任意初始TR值000…1…0000(独热编码)，如果D触发器k3的输出为1，则TR值进行循环右移，如果D触发器k3的输出为0，则TR值进行循环左移。这种控制将对数字环形振荡器进行随机的频率调整，提高熵的质量。
对于本领域技术人员而言，显然本发明不限于上述示范性实施例的细节，而且在不背离本发明的精神或基本特征的情况下，能够以其他的具体形式实现本发明。因此，无论从哪一点来看，均应将实施例看作是示范性的，而且是非限制性的，本发明的范围由所附权利要求而不是上述说明限定，因此旨在将落在权利要求的等同要件的含义和范围内的所有变化囊括在本发明内。不应将权利要求中的任何附图标记视为限制所涉及的权利要求。
此外，应当理解，虽然本说明书按照实施方式加以描述，但并非每个实施方式仅包含一个独立的技术方案，说明书的这种叙述方式仅仅是为清楚起见，本领域技术人员应当将说明书作为一个整体，各实施例中的技术方案也可以经适当组合，形成本领域技术人员可以理解的其他实施方式。

Claims (7)

1.一种全数字、真随机数熵源系统，其特征在于，包含异或门k1、延时线、D触发器和TRCTRL模块，所述异或门k1的一个输入端连接使能信号Enable，异或门k1的输出端连接延时线的信号输入端，延时线的信号输出端连接异或门k1的另一个输入端和D触发器的一个输入端，D触发器的另一个输入端连接时钟信号Clock，D触发器的输出端连接TR CTRL模块的一个输入端，TR CTRL模块的另一个输入端连接时钟信号Clock，TR CTRL模块输出编程信号TR到延时线。
2.根据权利要求1所述的一种全数字、真随机数熵源系统，其特征在于，所述延时线由多个延时单元级联组成。
3.根据权利要求2所述的一种全数字、真随机数熵源系统，其特征在于，所述延时单元为可编程延时单元。
4.根据权利要求3所述的一种全数字、真随机数熵源系统，其特征在于，所述延时单元包括反相器A1、异或门U1、异或门U2和异或门U3。
5.根据权利要求4所述的一种全数字、真随机数熵源系统，其特征在于，所述反相器A1的输入端连接编程信号TR和异或门U2的一个输入端，反相器A1的输出端连接异或门U1的一个输入端，异或门U1的另一个输入端连接异或门U2的另一个输入端和信号IN，异或门U2的输出端连接异或门U3的一个输入端，异或门U1的输出端输出信号PASS，异或门U3的另一个输入端连接信号ret，异或门U3的输出端输出信号Out。
6.根据权利要求5所述的一种全数字、真随机数熵源系统，其特征在于，当延时单元为延时线的第一级时，信号IN为异或门k1的输出信号，信号Out连接异或门k1的一个输入端和D触发器的一个输入端，信号ret为后一级延时单元中异或门U3的输出端输出信号Out，信号PASS作为后一级延时单元的信号IN；
当延时单元为延时线的中间级时，输入信号IN为上一级延时单元中异或门U1的输出端输出信号PASS，信号PASS作为后一级延时单元的信号IN；信号ret为后一级延时单元的信号Out，信号Out作为上一级延时单元的信号ret；
当延时单元为延时线的最后一级时，输入信号IN为上一级延时单元中异或门U1的输出端输出信号PASS，信号PASS作为本级延时单元的信号ret；信号Out作为上一级延时单元的信号ret。
7.根据权利要求6所述的一种全数字、真随机数熵源系统，其特征在于，所述异或门k1控制延时线形成环形振荡器，环形振荡器的输出在D触发器被采样，采样值是一个熵源，同时这个熵源送入TR CTRL模块来产生编程信号TR的值，这个值反馈到环形振荡器，控制其频率。
CN202310654370.6A 2023-06-05 2023-06-05 一种全数字、真随机数熵源系统 Active CN116382635B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310654370.6A CN116382635B (zh) 2023-06-05 2023-06-05 一种全数字、真随机数熵源系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310654370.6A CN116382635B (zh) 2023-06-05 2023-06-05 一种全数字、真随机数熵源系统

Publications (2)

Publication Number Publication Date
CN116382635A true CN116382635A (zh) 2023-07-04
CN116382635B CN116382635B (zh) 2023-08-08

Family

ID=86971631

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310654370.6A Active CN116382635B (zh) 2023-06-05 2023-06-05 一种全数字、真随机数熵源系统

Country Status (1)

Country Link
CN (1) CN116382635B (zh)

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1782987A (zh) * 2004-09-28 2006-06-07 迈克纳斯公司 随机数发生器及生成随机数的方法
CN202512559U (zh) * 2011-03-09 2012-10-31 爱特梅尔公司 用于随机数产生器的可变架构
US20150117636A1 (en) * 2013-10-30 2015-04-30 Apriva, Llc System and method for performing a secure cryptographic operation on a mobile device
CN105247471A (zh) * 2013-05-23 2016-01-13 新思公司 用于动态调谐对于随机数生成器的反馈控制的系统和方法
CN105431861A (zh) * 2013-05-31 2016-03-23 科欧罗基克斯有限公司 用于安全系统的电荷分配控制
CN106293616A (zh) * 2016-08-12 2017-01-04 西安电子科技大学 基于时延反馈振荡器的真随机数生成器
CN108139888A (zh) * 2015-07-29 2018-06-08 洛斯阿拉莫斯国家安全有限责任公司 量子随机数生成器
CN112130809A (zh) * 2020-09-21 2020-12-25 太原理工大学 一种真随机数发生器
CN114968179A (zh) * 2022-05-23 2022-08-30 西安水木芯邦半导体设计有限公司 一种基于时钟抖动和亚稳态的真随机数产生电路
CN115373633A (zh) * 2022-08-23 2022-11-22 武汉二进制半导体有限公司 一种真随机数生成器以及真随机数生成方法
CN116089937A (zh) * 2023-04-10 2023-05-09 灿芯半导体(苏州)有限公司 一种可抵御多种故障注入的全数字传感器
CN116192102A (zh) * 2022-12-27 2023-05-30 灿芯半导体(上海)股份有限公司 一种小面积全数字可编程延迟电路

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1782987A (zh) * 2004-09-28 2006-06-07 迈克纳斯公司 随机数发生器及生成随机数的方法
CN202512559U (zh) * 2011-03-09 2012-10-31 爱特梅尔公司 用于随机数产生器的可变架构
CN105247471A (zh) * 2013-05-23 2016-01-13 新思公司 用于动态调谐对于随机数生成器的反馈控制的系统和方法
CN105431861A (zh) * 2013-05-31 2016-03-23 科欧罗基克斯有限公司 用于安全系统的电荷分配控制
US20150117636A1 (en) * 2013-10-30 2015-04-30 Apriva, Llc System and method for performing a secure cryptographic operation on a mobile device
CN108139888A (zh) * 2015-07-29 2018-06-08 洛斯阿拉莫斯国家安全有限责任公司 量子随机数生成器
CN106293616A (zh) * 2016-08-12 2017-01-04 西安电子科技大学 基于时延反馈振荡器的真随机数生成器
CN112130809A (zh) * 2020-09-21 2020-12-25 太原理工大学 一种真随机数发生器
CN114968179A (zh) * 2022-05-23 2022-08-30 西安水木芯邦半导体设计有限公司 一种基于时钟抖动和亚稳态的真随机数产生电路
CN115373633A (zh) * 2022-08-23 2022-11-22 武汉二进制半导体有限公司 一种真随机数生成器以及真随机数生成方法
CN116192102A (zh) * 2022-12-27 2023-05-30 灿芯半导体(上海)股份有限公司 一种小面积全数字可编程延迟电路
CN116089937A (zh) * 2023-04-10 2023-05-09 灿芯半导体(苏州)有限公司 一种可抵御多种故障注入的全数字传感器

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JESSA M: "Producing random bits with delay-line-based ring oscillators", 《INTERNATIONAL JOURNAL OF ELECTRONICS AND TELECOMMUNICATIONS》, pages 41 - 50 *

Also Published As

Publication number Publication date
CN116382635B (zh) 2023-08-08

Similar Documents

Publication Publication Date Title
CN105718404B (zh) 一种基于fpga的方波发生器及方法
US9047152B2 (en) Delay device, method, and random number generator using the same
CN104200180A (zh) 基于可重构环形振荡器的物理不可克隆函数及其产生方法
CN102916687A (zh) 基于cmos工艺的三值时钟发生器
CN108964660A (zh) 一种基于相位延时补偿的高分辨率低功耗展频控制电路
CN109460681A (zh) 一种基于延时链的可配置物理不可克隆函数电路
CN108736897A (zh) 应用于高速接口物理层芯片的并串转换电路及装置
CN116192102A (zh) 一种小面积全数字可编程延迟电路
CN103427795B (zh) 一种矩阵脉冲信号产生电路和产生方法
CN116382635B (zh) 一种全数字、真随机数熵源系统
CN115001507A (zh) 并串转换电路
CN108521327B (zh) 一种断电存储型simon加密电路
CN110299911A (zh) 一种多相时钟产生电路
CN102055466A (zh) 多相位信号产生装置
CN203747754U (zh) 基于电流镜开关逻辑的除二分频器电路及分频器
CN103885747B (zh) 低功耗随机数发生器
CN104714774A (zh) 一种基于数字电路的真随机数的产生方法
CN208335053U (zh) 一种脉冲信号发生器
CN201654763U (zh) 一种真随机比特流发生器
US20060087350A1 (en) Frequency divider with variable division rate
CN114115809A (zh) 真随机数发生装置
CN218848736U (zh) 一种基于随机信号延迟的量子随机数发生装置
CN203276255U (zh) 竞争冒险发生器及系统
CN116131820B (zh) 一种控制简单的全数字可编程延迟电路
CN217159668U (zh) 随机数生成电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant