CN114115809A

CN114115809A - 真随机数发生装置

Info

Publication number: CN114115809A
Application number: CN202111254969.8A
Authority: CN
Inventors: 周旭东; 鹿益铭
Original assignee: Xinyuan Semiconductor Shanghai Co ltd
Current assignee: Xinyuan Semiconductor Shanghai Co ltd
Priority date: 2021-10-27
Filing date: 2021-10-27
Publication date: 2022-03-01

Abstract

本发明提供一种真随机数发生装置，包括环形振荡器以及与环形振荡器连接的触发器；其中，环形振荡器包括环形设置的至少三个反相逻辑单元，反向逻辑单元包括PMOS以及与PMOS的漏极连接的ReRAM单元；PMOS的栅极作为反向逻辑单元的输入端，PMOS的漏极作为反向逻辑单元的输出端，且各反向逻辑单元的输出端和输入端顺次连接；环形振荡器的任意一反向逻辑单元的输出端与触发器的输入端连接，通过触发器的输出端输出真随机数。利用上述发明能够在减小装置面积占比的同时，提高真随机数的产生质量。

Description

真随机数发生装置

技术领域

本发明涉及振荡电路架构技术领域，更为具体地，涉及一种用于产生真随机数的发生装置。

背景技术

随机数是指一组完全没有规律的数列，也就是说要求要有一个无因果关系的随机事件，随机数可进一步包括真随机数和伪随机数，二者的主要区别是几率和概率，随机数的不确定性越高，表明其质量也越高。

目前，采用采样环形振荡器(Ring Oscillator，RO)的输出结果是一种常用的设计真随机数发生器的方案，该方案虽然可以得到稳定的真随机数，但是由于单条RO环产生的随机数质量比较差，通常会采用对多路RO环的输出进行压缩，压缩后的输出结果虽然在一定程度上提高了输出随机数的质量，但是也会线性的增加所需要的设备面积和功耗。

可知，现有的真随机数发生方案需要较大的面积和功耗开销，整体成本高，不易获取更高质量的真随机数。

发明内容

鉴于上述问题，本发明的目的是提供一种真随机数发生装置，以解决现有真随机数发生方案存在的占用面积及功耗开销大，质量受限等问题。

本发明提供的真随机数发生装置，包括环形振荡器以及与环形振荡器连接的触发器；其中，环形振荡器包括环形设置的至少三个反相逻辑单元，反向逻辑单元包括PMOS以及与PMOS的漏极连接的ReRAM单元；PMOS的栅极作为反向逻辑单元的输入端，PMOS的漏极作为反向逻辑单元的输出端，且各反向逻辑单元的输出端和输入端顺次连接；环形振荡器的任意一反向逻辑单元的输出端与触发器的输入端连接，通过触发器的输出端输出真随机数。

此外，可选的技术方案是，环形振荡器的输出端输出随机的数字信号；数字信号与采样时钟信号同时输入触发器，通过触发器输出与采样时钟信号相对应的真随机数。

此外，可选的技术方案是，所有反相逻辑单元的PMOS的源极均与公共电源端连接，所有反向逻辑单元的PMOS的栅极以及ReRAM单元均与公共接地端连接。

此外，可选的技术方案是，方向逻辑单元还包括设置在ReRAM单元的NMOS；其中，NMOS的漏极与对应的ReRAM单元连接，NMOS的栅极与PMOS的栅极连接；ReRAM单元和NMOS构成1T1R单元。

此外，可选的技术方案是，所有反向逻辑单元的PMOS的源极均与公共电源端连接，所有反向逻辑单元的NMOS的源极均与公共接地端连接。

此外，可选的技术方案是，环形振荡器的反相逻辑单元的设置个数为奇数个。

此外，可选的技术方案是，触发器包括RS触发器、JK触发器、D触发器和T触发器。

此外，可选的技术方案是，环形振荡器设置有至少一条。

此外，可选的技术方案是，触发器的设置个数与环形振荡器的设置条数相对应。

此外，可选的技术方案是，当环形振荡器设置有至少两条时，与环形振荡器对应的触发器的输出通过压缩单元进行压缩，并获取压缩后的真随机数。

利用上述真随机数发生装置，环形振荡器包括多个两个反相逻辑单元，反向逻辑单元进一步包括PMOS以及与PMOS的漏极连接的ReRAM单元，通过设置ReRAM单元，能够增加环形振荡器在震荡过程中产生的抖动，采样的数字信号的不确定性也随之增大，将其任意一反向逻辑单元的输出端与触发器的输入端连接，能够提高触发器输出的真随机数的质量，且装置整体占用面积小，成本低。

为了实现上述以及相关目的，本发明的一个或多个方面包括后面将详细说明的特征。下面的说明以及附图详细说明了本发明的某些示例性方面。然而，这些方面指示的仅仅是可使用本发明的原理的各种方式中的一些方式。此外，本发明旨在包括所有这些方面以及它们的等同物。

附图说明

通过参考以下结合附图的说明，并且随着对本发明的更全面理解，本发明的其它目的及结果将更加明白及易于理解。在附图中：

图1为根据本发明实施例的真随机数发生装置的电路架构示意图；

图2为根据本发明另一实施例的真随机数发生装置的电路架构示意图；

图3为图2中反向逻辑单元的电路示意图。

在所有附图中相同的标号指示相似或相应的特征或功能。

具体实施方式

在下面的描述中，出于说明的目的，为了提供对一个或多个实施例的全面理解，阐述了许多具体细节。然而，很明显，也可以在没有这些具体细节的情况下实现这些实施例。在其它例子中，为了便于描述一个或多个实施例，公知的结构和设备以方框图的形式示出。

为解决现有真随机数发生方案存在的面积占比大，且真随机数质量低等问题，提出了一种真随机数发生装置，包括环形振荡器以及与环形振荡器连接的触发器，反向逻辑单元包括PMOS以及与PMOS的漏极连接的ReRAM单元，基于ReRAM单元构建的反向逻辑单元在震荡过程中产生的抖动相较于一般的RO环会大幅增加，采样到数字信号的不确定性也会随之大幅增加，最终输出的随机数质量也会增加。

为详细描述本发明的真随机数发生装置结构，以下将结合附图对本发明的具体实施例进行详细描述。

图1示出了根据本发明实施例的真随机数发生装置的电路结构。

如图1所示，本发明实施例的真随机数发生装置，包括环形振荡器以及与环形振荡器连接的触发器；其中，环形振荡器包括呈环形设置的至少三个反相逻辑单元，每个反向逻辑单元又进一步包括PMOS以及与PMOS的漏极(D)相连接的ReRAM单元，针对每一个反向逻辑单元，其PMOS的栅极(G)可作为反向逻辑单元的输入端，PMOS的漏极作为反向逻辑单元的输出端；在同一个环形振荡器中，各反向逻辑单元的输出端和输入端首位顺次连接，环形振荡器的任意一反向逻辑单元的输出端与触发器的输入端连接，通过触发器的输出端输出真随机数，该电路架构能够提高反向逻辑单元的抖动，提高真随机数的质量；同时，由于ReRAM的电阻丝面积很小，仅有纳米级别，还能够减小随机数发生装置的整体面积，利于产品的小型化发展趋势。

具体地，由于多个反向逻辑单元之间是首位相连的，任意一反向逻辑单元的输出端均可作为整个环形振荡器的输出端，通过环形振荡器能够输出随机的数字信号，该数字信号与预设的采样时钟信号同时输入触发器中，最终通过触发器输出对应的真随机数。

在该实施例中，所有反相逻辑单元的PMOS的源极(S)均与公共电源端Vdd连接，所有反向逻辑单元的PMOS的栅极以及ReRAM单元均与公共接地端Vss连接；可知，ReRAM单元的一端与PMOS的栅极连接，另一端与Vss连接，通过Vdd和Vss配合提供环形振荡器的工作电压，由于ReRAM的电阻丝面积很小，能够达到纳米级别，在高阻态时可达到上百兆欧姆，能够在增加环形振荡器的不稳定的请苦干下，减小总体面积的开销。

需要说明的是，上述反向逻辑单元的结构还可以进行变形，图2示出了根据本发明另一实施例的真随机数发生装置的电路结构。

如图2所示，在该实施例中，反向逻辑单元还可包括设置在ReRAM单元的NMOS；其中，NMOS的漏极与对应的ReRAM单元连接，NMOS的栅极与PMOS的栅极连接；ReRAM单元和NMOS共同构成1T1R(1transistor和1resistor，1晶体管和1电阻器)单元，一个1T1R单元仅需增加一个PMOS即可等效为一个串有大电阻的反相器，该结构基于ReRAM的反相器组成的环形振荡器，能够在几乎不增加面积的情况下，显著提高输出的真随机数质量。

在该具体实施例中，所有反向逻辑单元的PMOS的源极均与公共电源端Vdd连接，所有反向逻辑单元的NMOS的源极均与公共接地端Vss连接，且PMOS的栅极和NMOS的栅极连接后作为反向逻辑单元的输入端，其输出端仍为NMOS的漏极。

其中，电流通过PMOS流经高阻态的ReRAM单元后电流较小，然后再流经NMOS后接地，此时电流的传播波形与直接将ReRAM单元接地是类似的，由于ReRAM单元造成的热噪声，可以是该结构的振荡输出产生较大的抖动，相对应的真随机数质量也会得到提高。

需要说明的是，本发明的真随机数发生装置中，环形振荡器的反相逻辑单元的设置个数为奇数个，使用奇数个反相逻辑单元构成环形振荡器，即便在单条环形振荡器的情况下，也可产生高质量的真随机数。可知，环形振荡器也可设置多条，触发器与环形振荡器对应设置，即触发器的设置个数与环形振荡器的设置条数相一致，当环形振荡器设置有至少两条时，与环形振荡器对应的触发器的输出通过压缩单元进行压缩，并获取压缩后的真随机数。

在本发明的一个具体实施方式中，触发器可选用RS触发器、JK触发器、D触发器或T触发器等多种类型的触发器，并不限于附图中所示具体的触发器结构。

根据上述本发明提供的真随机数发生装置，采用PMOS以及与PMOS的漏极连接的ReRAM单元构成反向逻辑单元，然后基于反向逻辑单元构成环形振荡器，能够增加环形振荡器在震荡过程中产生的抖动，采样的数字信号的不确定性也随之增大，能够提高触发器输出的真随机数的质量，且装置整体占用面积小，成本低。

如上参照附图以示例的方式描述根据本发明的真随机数发生装置。但是，本领域技术人员应当理解，对于上述本发明所提出的真随机数发生装置，还可以在不脱离本发明内容的基础上做出各种改进。因此，本发明的保护范围应当由所附的权利要求书的内容确定。

Claims

1.一种真随机数发生装置，其特征在于，包括环形振荡器以及与所述环形振荡器连接的触发器；其中，

所述环形振荡器包括环形设置的至少三个反相逻辑单元，所述反向逻辑单元包括PMOS以及与所述PMOS的漏极连接的ReRAM单元；

所述PMOS的栅极作为所述反向逻辑单元的输入端，所述PMOS的漏极作为所述反向逻辑单元的输出端，且各反向逻辑单元的输出端和输入端顺次连接；

所述环形振荡器的任意一反向逻辑单元的输出端与所述触发器的输入端连接，通过所述触发器的输出端输出真随机数。

2.如权利要求1所述的真随机数发生装置，其特征在于，

所述环形振荡器的输出端输出随机的数字信号；

所述数字信号与采样时钟信号同时输入所述触发器，通过所述触发器输出与所述采样时钟信号相对应的真随机数。

3.如权利要求1所述的真随机数发生装置，其特征在于，

所有反相逻辑单元的PMOS的源极均与公共电源端连接，所述所有反向逻辑单元的PMOS的栅极以及所述ReRAM单元均与公共接地端连接。

4.如权利要求1所述的真随机数发生装置，其特征在于，所述方向逻辑单元还包括设置在所述ReRAM单元的NMOS；其中，

所述NMOS的漏极与对应的ReRAM单元连接，所述NMOS的栅极与所述PMOS的栅极连接；

所述ReRAM单元和所述NMOS构成1T1R单元。

5.如权利要求4所述的真随机数发生装置，其特征在于，

所有反向逻辑单元的PMOS的源极均与公共电源端连接，所述所有反向逻辑单元的NMOS的源极均与公共接地端连接。

6.如权利要求1所述的真随机数发生装置，其特征在于，

所述环形振荡器的反相逻辑单元的设置个数为奇数个。

7.如权利要求1所述的真随机数发生装置，其特征在于，

所述触发器包括RS触发器、JK触发器、D触发器和T触发器。

8.如权利要求1所述的真随机数发生装置，其特征在于，

所述环形振荡器设置有至少一条。

9.如权利要求8所述的真随机数发生装置，其特征在于，

所述触发器的设置个数与所述环形振荡器的设置条数相对应。

10.如权利要求9所述的真随机数发生装置，其特征在于，

当所述环形振荡器设置有至少两条时，与所述环形振荡器对应的触发器的输出通过压缩单元进行压缩，并获取压缩后的真随机数。