CN116366040A - 基于变容管积分的电压比较器 - Google Patents
基于变容管积分的电压比较器 Download PDFInfo
- Publication number
- CN116366040A CN116366040A CN202211260170.4A CN202211260170A CN116366040A CN 116366040 A CN116366040 A CN 116366040A CN 202211260170 A CN202211260170 A CN 202211260170A CN 116366040 A CN116366040 A CN 116366040A
- Authority
- CN
- China
- Prior art keywords
- voltage
- varactor
- voltage comparison
- comparison method
- varactors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000010354 integration Effects 0.000 title description 10
- 238000000034 method Methods 0.000 claims abstract description 26
- 238000007599 discharging Methods 0.000 claims abstract description 11
- 230000000295 complement effect Effects 0.000 claims abstract description 7
- 230000007423 decrease Effects 0.000 claims description 10
- 238000012549 training Methods 0.000 description 23
- 230000003287 optical effect Effects 0.000 description 16
- 230000002441 reversible effect Effects 0.000 description 14
- 238000010586 diagram Methods 0.000 description 11
- 239000000835 fiber Substances 0.000 description 8
- 238000011084 recovery Methods 0.000 description 6
- 239000000872 buffer Substances 0.000 description 5
- 230000005540 biological transmission Effects 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 4
- 238000004891 communication Methods 0.000 description 4
- 230000008878 coupling Effects 0.000 description 4
- 238000010168 coupling process Methods 0.000 description 4
- 238000005859 coupling reaction Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 239000013307 optical fiber Substances 0.000 description 3
- 238000005070 sampling Methods 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 230000003139 buffering effect Effects 0.000 description 2
- 239000006185 dispersion Substances 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 239000000284 extract Substances 0.000 description 2
- 238000000605 extraction Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 230000011664 signaling Effects 0.000 description 2
- 230000006978 adaptation Effects 0.000 description 1
- 230000003044 adaptive effect Effects 0.000 description 1
- 230000003190 augmentative effect Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000003750 conditioning effect Effects 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 230000001186 cumulative effect Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000001914 filtration Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 230000005693 optoelectronics Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000007493 shaping process Methods 0.000 description 1
- 230000003595 spectral effect Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
- H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
- H03K5/2472—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors
- H03K5/2481—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors with at least one differential stage
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
- H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
- H03K5/2472—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors
- H03K5/249—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors using clock signals
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Dc Digital Transmission (AREA)
Abstract
可以采用变容管来实现基于积分的电压比较器的增强的性能和/或减小的功耗。一种说明性电压比较器包括：锁存器，具有用于将锁存器设置为两个互补状态中的一者的两个感测晶体管；两个变容管，每个变容管被耦合以在达到导通电压时启用两个感测晶体管中的一个；以及差分放大器，用于以与输入电压的差成比例的差分速率对两个变容管充电或放电。一种说明性电压比较方法包括：将两个输入电压转换为两个相应电流；将两个相应电流中的每一个电流施加到两个相应变容管中的一个变容管；以及从变容管电压导出锁存状态，锁存状态指示两个输入电压中哪个输入电压更大。
Description
背景技术
数据通信的体量和速率不断增加的需求仍在继续-经由各种形式的无线和物理介质发射和接收更高频率和更高带宽信号的复杂技术正在逐渐满足该需求。数字通信接收器越来越需要更快并且更高效的部件来应对越来越高的采样率。
高速数字通信接收器的较关键的部件之一是比较器。更准确地说，数字数据接收器在数据流从模拟形式转换为数字形式的点上采用一个或多个时钟控制的电压比较器。基于积分器的动态前置放大器通常在这种比较器的时钟控制的锁存器之前，以提高精度。以增加功耗为代价，可调整提供前置放大器的积分操作的电容的大小，以防止前置放大器的热噪声和闪烁噪声超越(dominating)比较器的输入参考噪声。不幸的是，功耗限制可能会阻止电容被调整到足够大以提供充足的性能。
发明内容
因此，本文公开了基于积分的电压比较器和采用变容管的方法，以实现增强的性能和/或减小的功耗。一种说明性电压比较器包括：锁存器，具有用于将锁存器设置为两个互补状态中的一者的两个感测晶体管；两个变容管，每个变容管被耦合以在达到导通电压时启用两个感测晶体管中的一个；以及差分放大器，用于以与输入电压的差成比例的差分速率对两个变容管充电或放电。
另一种说明性电压比较器包括：放大器，提供基于两个输入电压之间的差的电流；至少一个变容管，通过电流进行充电或放电；以及至少一对交叉耦合晶体管，至少部分地基于至少一个变容管的电压导出锁存状态。
一种说明性电压比较方法包括：将两个输入电压之间的差转换为电流；将电流施加至变容管；以及至少部分地基于变容管的电压来导出锁存状态，锁存状态指示两个输入电压中哪个输入电压更大。替代地，该方法包括：将两个输入电压转换为两个相应电流；将所述两个相应电流中的每一个电流施加到两个相应变容管中的一个变容管；以及从变容管电压导出锁存状态，锁存状态指示所述两个输入电压中哪个输入电压更大。
上述中的每一者可以单独地或以组合的方式来实现，并且可与以下特征中的任何一个或多个以任何合适组合的方式来实现：1.预充电晶体管，用于在每次电压比较之前对两个变容管充电。2.对于每次电压比较，变容管提供随着差分放大器对变容管放电而减小的电容。3.预充电晶体管，用于在每次电压比较之前对两个变容管放电。4.对于每次电压比较，变容管提供随着差分放大器对变容管充电而减小的电容。5.复位晶体管，用于在每次电压比较之前复位锁存器。6.时钟控制的晶体管，用于在每次电压比较之前将至少一个变容管充电至预定电压。7.时钟控制的复位晶体管，用于在每次电压比较之前将至少一对交叉耦合晶体管置于非锁存状态。8.时钟控制的晶体管，用于在每次电压比较之前对至少一个变容管放电。
附图说明
图1是说明性光纤线缆连接器的立体视图。
图2是说明性光纤线缆连接器的框图。
图3是说明性串行器-解串器收发器设备的框图。
图4是说明性数据恢复和再调制信道的框图。
图5是说明性数字接收器的示意图。
图6是第一说明性时钟控制电压比较器的示意图。
图7是第二说明性时钟控制电压比较器的示意图。
图8A是示出第一时钟控制电压比较器的操作的示图，并且图8B是示出第二时钟控制电压比较器的操作的示图。
具体实施方式
尽管在附图和以下描述中给出了特定实施例，但是请记住它们不限制本公开。相反，它们为普通技术人员提供用于辨别包含在所附权利要求书的范围内的替代形式、等效方案和修改的基础。
作为说明性使用上下文，图1示出了光纤线缆连接器，诸如可用于连接数据处理中心中的计算机和网络设备。连接器框架102容纳配置有边缘连接器触点106的印刷电路板(PCB)组件104。边缘连接器触点106与在主机设备网络接口端口的插座中的触点配合，以发送和接收电信号。PCB组件104包括安装在PCB的接触焊盘上的一个或多个封装集成电路(IC)芯片或分立电气部件。例如，PCB组件104可以包括数字数据恢复和再调制(DRR)设备108，数字数据恢复和再调制(DRR)设备108均衡所接收的信号、恢复数据、并重新传输经恢复的数据，可选地进行纠错、信号格式转换和通道重新对准。
PCB组件104包括将集成光电检测器和光电发射器耦合到一个或多个光学路径的光学耦合模块110。当与光学耦合模块110配合时，套管(ferrule)112将光纤线缆114的一个或多个光纤与一个或多个光学路径对准。光学耦合模块110通常会使用透镜和棱镜来限定在光纤与光电检测器和光电发射器之间耦合光信号的光学路径，不过其他光学元件(例如，反射镜、光栅)也会是合适的。
光纤线缆连接器可以进一步包括手指抓握部(finger grip)116和盖，以保护其他部件在正常使用期间免受损坏。
图2是更清楚地示出了说明性光纤线缆连接器202的信号流的框图。DRR设备204耦合到网络接口端口，以例如在比如四个通道中的每个通道上从主机接受28或56千兆波特(GBd)电发射信号，并且相应地在四个通道中的每个通道上向主机提供28或56GBd电接收信号。电发射信号和电接收信号是可以采用非归零(NRZ)信令或4电平脉冲幅度调制(PAM4)信令的差分信号。考虑开销后，说明性的四个信号通道将共同地针对NRZ以标称100或200千兆比特每秒(Gbps)传输数据，并且针对PAM4以标称200或400Gbps传输数据。
连接器202可以进一步包括微控制器单元(MCU)205，该微控制器单元(MCU)205经由管理数据总线(诸如内部集成电路(I2C)总线或管理数据输入/输出(MDIO)总线)耦合到网络接口端口。主机可以使用管理数据总线来标识线缆的功能、确定连接状态、诊断故障和/或配置线缆连接器的操作。MCU 205处理经由管理数据总线接收的命令，以适当地读取或设置DRR设备204的控制寄存器和状态寄存器。在至少一些情况下，MCU 205与DRR设备204一起集成到单个集成电路基板或封装中。
光学耦合模块110(图1)包括光电发射器阵列206、光学路径耦合器210和光电检测器阵列208。DRR设备204将电发射信号转换为驱动光电发射器阵列206的经重新调制的电发射信号。作为一个示例，阵列中的光电发射器是垂直腔面发射激光器(VCSEL)。电驱动信号在光电发射器中引起电流，光电发射器进而发射具有与该电流的振幅相对应的强度的光信号。
光学路径耦合器210将来自光电发射器的光信号光学地耦合到线缆114中的光纤，并将来自光纤线缆114的光信号耦合到光电检测器的阵列208。各种合适的光电检测器实现方式在文献中可获得。作为一个示例，阵列中的光电检测器是反向偏置光电二极管，每一个产生与所接收的光信号的强度相对应的光电流信号。跨阻放大器(TIA)将光电流信号转换为电压信号，放大信号同时将光电二极管与输出电压变化隔离。以这种方式，经调制的光信号强度被转换为经调制的电压信号，以便DRR设备进行均衡并解调为数字数据流。
DRR设备204优选在单片集成电路芯片上实现。图3是这种设备的框图，具有针对面向主机的串行器-解串器(SerDes)模块的触点320和针对面向信道的SerDes模块的附加触点322以及核心逻辑324，针对面向主机的串行器-解串器(SerDes)模块的触点320用于在总线接口的四个差分信号通道上接收和传输高速率串行比特流，针对面向信道的SerDes模块的附加触点322用于向耦合到光纤信道的换能器以及从该换能器传送高速率串行比特流，核心逻辑324用于在信道和主机接口之间缓冲比特流的同时实现信道通信协议。还包括各种支持模块和触点326、328，诸如功率调节和分配、时钟生成、针对控制信号的数字输入/输出线路，以及用于内置自测试的JTAG模块。
图4是示出由SerDes模块针对给定信道执行的说明性操作的框图。增益控制放大器410、411施加可调节增益，以分别优化来自主机和信道的接收信号的范围，以便由接收链的后续部件进行处理。连续时间线性均衡器(CTLE)滤波器412、413提供频谱整形以限制带宽并部分补偿信道效应。时钟和数据恢复(CDR)模块414、415从经滤波的接收信号导出采样时钟信号，并使用它来恢复相应的码元流。可选的先进先出(FIFO)缓冲器416、417分别提供来自主机和信道的接收码元流的缓冲。
离开缓冲器416、417的数字码元流分别由预均衡器418和FIR滤波器419滤波，以补偿由信道和到主机的短距离链路造成的衰减。数模转换器420、421将经滤波的信号转换为模拟形式，并且驱动器422、423分别供应足够的电流以在信道和短距离链路上传送输出信号。
图4进一步示出了用于调适CDR模块415和预均衡器418的本地和远程滤波器系数的训练控制模块430。训练控制模块430可以在链路速度协商阶段和链路速度训练阶段的持续时间内生成取代传输数据流的训练帧序列，并且可以检测与接收数据流中的训练帧码元相关联的均衡误差。将均衡误差与训练帧码元相组合，训练控制器430可调适远程预均衡器418和本地CDR模块415的系数，以优化它们对接收信道效应的组合补偿。训练控制器430可以经由包括例如，传输码元流的训练帧中的专用字段的各种反向信道选项来传达远程预均衡器系数更新。相应地，训练控制器430可以从接收码元流的帧中的专用字段提取用于本地预均衡器418的更新。关于一个说明性示例的进一步的细节，请参见例如，共同拥有的美国专利10,212,260“SerDes Architecture with a Hidden Backchannel Protocol(具有隐藏反向信道协议的SerDes架构)”，该专利通过引用并入本文。
图5提供了与CDR模块415和训练控制模块430的说明性实现有关的附加细节。在图5中，来自例如光电检测器208的TIA的模拟电信号(CH_IN)由增益控制器411放大并由CTLE413滤波。可选地，自适应前馈均衡(FFE)滤波器502可以用于减少经滤波的接收信号中的码元间干扰(intersymbol interference)。可选的反馈滤波器(FBF)503产生反馈信号，求和元件504将该反馈信号与经滤波的信号组合，以进一步减少任何拖尾码元间干扰。判决元件506对求和元件504的输出、FFE滤波器502的输出或CTLE滤波器413的输出进行运算，将经滤波的信号与一个或多个判决阈值进行比较，以识别经滤波的信号表示的所表示的信道码元。
如果存在，FBF 503则从码元判决507的序列导出反馈信号，以校正拖尾码元间干扰。所说明的均衡和检测布置被称为判决反馈均衡器(DFE)，并且它产生码元判决的序列，该序列可以被提供给先进先出(FIFO)缓冲器417。在附图中，提供FIFO缓冲器内容作为接收数据(RXD)信号来输出。
判决元件506的输入和输出可以被区分以提供均衡误差信号512以供控制器514和时钟恢复模块518使用。控制器514使用与经滤波的信号组合的均衡误差信号512来优化FFE502和FBF 503的系数。时钟恢复模块518通常结合码元判决507使用误差信号来导出采样时钟信号516。
FIFO缓冲器417存储数字数据流比特或码元，以在到主机的短距离链路上重新传输。所接收的数据流可以被结构化为帧序列，每个帧具有报头和有效载荷。帧报头中的一个或多个字段可以包含反向信道信息，并且如果是这样，提取模块508检测那些字段并提取反向信道信息以供本地使用。作为一个示例，反向信道信息可以包括用于本地预均衡滤波器418的自适应信息。
除了优化FFE和FBF系数之外，控制器514还可以进一步确定针对CTLE滤波器413的调整和针对远程预均衡或“传输”滤波器的调整。控制器514输出本地生成的信息(本地_信息(LOCAL_INFO))，其包括传输滤波器系数调整和收敛状态。在系统支持使用反向信道的情况下，本地_信息被提供给以反向方向在数据通道上进行通信的训练控制器430。训练控制模块430将传输滤波器调整和收敛状态经由反向信道传达到CH_IN信号的源。在那种情况下，所接收的信号包括来自CH_IN信号的源的反向信道信息。提取模块508检测反向信道信息(反向_信息(BACK_INFO))并将其传递至训练控制器430。一旦实现收敛，接收链就准备好正常运行了。
训练控制器430接收反向信息和本地信息。在正常操作期间，复用器向预均衡器418提供具有未修改的帧报头的传输数据流，但是在链路速度协商和均衡器训练阶段期间，复用器可将经修改的帧报头引入传输数据流。在这些阶段期间，传输数据流包括训练信号，并且报头具有用于反向信道信息的字段，该反向信道信息包括从控制器514接收的收敛状态和传输滤波器系数调整(本地_信息)。注意，即使在本地接收器指示已经发生滤波器收敛之后，训练控制器430也可以延长训练阶段以跨信道的每个链路协调训练阶段定时。
训练控制器430进一步接受由模块508从由远程节点发送的所接收的训练帧中提取出的任何反向信道信息(反向_信息)。训练控制器430将相应的调整应用于预均衡器418的系数。
尽管未在此处明确示出，但可以预期到滤波器可以被并行化，并且接收器扩充有一个或多个电平探测器，以帮助确定均衡信号判决眼的上边缘和下边缘处的信号的判决阈值和累积概率分布。针对此类特征的实现和配置细节可以在共同拥有的于2019年11月21日提交的题为“Multi-function level finder for SerDes(用于SerDes的多功能电平探测器)”的美国专利第16/691,523号中找到，该专利通过引用并入本文。
对于每一个判决阈值，判决元件506包括时钟控制的电压比较器，诸如图6中所示的。图6的比较器包括由时钟信号CLK操作的前置放大器(晶体管M1-M6和C负载)和由互补时钟信号/CLK(又名“时钟条”或CLK_B)操作的锁存器(晶体管M7-M16)。
当时钟信号CLK低时，放大器的使能晶体管M2禁用通过差分晶体管M3、M4的电流。低时钟信号CLK还导通预充电晶体管M5、M6，以对负载电容C负载预充电，从而将积分节点INTP、INTN的电压升高到上电压轨Vdd。当负载电容C负载被预充电时，锁存器的感测晶体管M11、M12被禁用。
当时钟信号CLK低时，互补时钟信号CLK_B高，从而导通锁存器的复位晶体管M13-M16，并且由此释放锁存器中间节点LP、LN和锁存器输出节点OP、ON的寄生电容。结合参考图6和图8A，我们注意到图8A的左侧表示这个复位状态(INTP、Vdd处的INTN；零处的OP、ON)。
当时钟信号CLK转变为高(并且互补时钟信号CLK_B变为低)时，复位晶体管M13-M16被禁用，预充电晶体管M5、M6也被禁用。时钟信号CLK导通使能晶体管M2，从而允许偏置晶体管M1充当电流阱，从差分晶体管对M3、M4的共享源节点汲取电流。比较器的输入(标记为“IP”和“IN”)被提供给晶体管M3、M4的栅极，导致电流阱优先通过接收输入电压IP、IN中较高者的差分晶体管M3和M4中的任何一个来汲取电流，从而优先对相应的负载电容放电。
图8A表示IP略大于IN的情况，优先通过M3从INTP汲取电流。当INTP和INTN跨越导通电压(Vdd-Vt)时，相应的感测晶体管M11、M12开始对相应的中间节点和输出节点充电。在图8A的示例中，INTP放电更快，导致感测晶体管M11在感测晶体管M2之前导通。因此(在考虑了导致两个输出节点电压一前一后地增加的电容效应后)，中间节点LP和输出节点OP的电压开始相对于输出节点ON的电压上升。交叉耦合锁存器晶体管M7-M10运行以将输出节点OP、ON驱动至互补状态，提供正反馈，该正反馈加速两个输出节点电压的分散(divergence)。因此，在图8A中，输出节点OP的电压被驱动至上电压轨Vdd，而输出节点ON的电压则被驱动至下电压轨(接地)，这正确地指示IP输入节点电压超过IN输入节点电压。
负载电容C负载提供积分操作来测量在INTP、INTN电压逐渐下降至感测晶体管的导通电压(Vdd-Vt)所花费的时间内累积的电压差ΔVint，由此过滤输入信号IP、IN上的任何噪声。可以通过增加负载电容来减少前置放大器的热噪声和闪烁噪声；然而，负载电容的充电和放电会导致功率耗散，当负载电容增加时，功率耗散也会增加。
发明人已经观察到，只有积分操作的初始部分(INTP、INTN信号到达感测晶体管的导通电压之前的部分)才提供任何益处。在锁存器开始操作后，无需进一步积分。因此，如果对积分操作进行适当修改，则有机会在没有性能损失的情况下显著降低功耗(或者相反，有机会在不增加相当的功耗的情况下显著提高性能)。
作为一个示例，时钟控制的电压比较器可以如图7所示地实现，使用变容管而不是图6的固定负载电容。术语“变容管(varactor)”是短语“可变电容器(variablecapacitor)”的混成词，是指具有可以变化的电容的电路元件。通常，尽管不一定，使用p型和n型半导体之间反向偏置结的耗尽区来实现变容管。耗尽区的“小信号”电容与其厚度成反比，而厚度又转而与反向偏压的平方根成近似比例(考虑到结的内置电压后)。
变容管的这种电压依赖性可以用于提供从高值开始并降低到低于感测晶体管导通电压的负载电容。在图7中，变容管耦合在控制电压V控制和INTP、INTN节点之间。控制电压V控制设置在上轨电压附近，以最小化积分操作初始部分的耗尽层厚度(并最大化负载电容)，同时导致积分操作随后部分的负载电容显著降低。如图8B所示，INTP、INTN的放电斜坡的斜率最初与固定负载电容的放电斜坡的斜率相当(图8A)，但在积分操作的随后部分显著增加，此时减小的电容需要更少的放电电流。
一旦完全了解以上公开内容，则众多替代形式、等效物和修改对于本领域技术人员将变得显而易见。例如，可变电容可与其他机构一起提供，可能包括开关布置，一旦锁存器开始工作，该开关布置将部分或全部的负载电容与进一步放电隔离。此外，本公开示出了时钟控制的电压比较器电路的CMOS实现，但熟悉本领域的人将意识到所公开的原理可以如何与其他半导体和开关技术(包括NMOS、PMOS、JFET和BJT)一起使用。此外，信号极性是可逆的，使得利用本领域技术人员已知的合适的元件替换，对预充电、放电、上电压轨、下电压轨、启用、禁用等的引用可以进行交换。又另外，尽管前面的公开内容集中于时钟控制的电压比较器，但时钟控制的比较器和其他种类的锁存器也将受益于可变负载电容的使用。旨在将权利要求书解释为涵盖包含在所附权利要求书的范围内的所有这些替代形式、等效方案和修改方案。
Claims (19)
1.一种电压比较器，其特征在于，所述电压比较器包括：
锁存器，具有用于将锁存器设置为两个互补状态中的一者的两个感测晶体管；
两个变容管，每个变容管被耦合以在达到导通电压时启用所述两个感测晶体管中的一个；以及
差分放大器，用于以与输入电压的差成比例的差分速率对所述两个变容管充电或放电。
2.如权利要求1所述的电压比较器，其特征在于，所述电压比较器进一步包括：
预充电晶体管，用于在每次电压比较之前对所述两个变容管充电，
其中，对于每次电压比较，所述变容管提供随着所述差分放大器对所述变容管放电而减小的电容。
3.如权利要求1所述的电压比较器，其特征在于，所述电压比较器进一步包括：
预充电晶体管，用于在每次电压比较之前对所述两个变容管放电，
其中，对于每次电压比较，所述变容管提供随着所述差分放大器对所述变容管充电而减小的电容。
4.如权利要求1所述的电压比较器，其特征在于，所述电压比较器进一步包括：复位晶体管，用于在每次电压比较之前复位所述锁存器。
5.一种电压比较器，其特征在于，所述电压比较器包括：
放大器，所述放大器提供基于两个输入电压之间的差的电流；
至少一个变容管，所述至少一个变容管通过所述电流进行充电或放电；以及
至少一对交叉耦合晶体管，所述至少一对交叉耦合晶体管至少部分地基于所述至少一个变容管的电压导出锁存状态。
6.如权利要求5所述的电压比较器，其特征在于，所述电压比较器进一步包括：
时钟控制的晶体管，用于在每次电压比较之前将所述至少一个变容管充电至预定电压，
其中对于每次电压比较，所述至少一个变容管的电容在放电期间减小。
7.如权利要求6所述的电压比较器，其特征在于，所述电压比较器进一步包括：时钟控制的复位晶体管，用于在每次电压比较之前将所述至少一对交叉耦合晶体管置于非锁存状态。
8.如权利要求5所述的电压比较器，其特征在于，所述电压比较器进一步包括：
时钟控制的晶体管，用于在每次电压比较之前对所述至少一个变容管放电，
其中对于每次电压比较，所述至少一个变容管的电容随着所述电流对所述至少一个变容管充电而变化。
9.如权利要求8所述的电压比较器，其特征在于，所述电压比较器进一步包括：时钟控制的复位晶体管，用于在每次电压比较之前将所述至少一对交叉耦合晶体管置于非锁存状态。
10.一种电压比较方法，其特征在于，所述电压比较方法包括：
将两个输入电压之间的差转换为电流；
将所述电流施加至变容管；以及
至少部分地基于所述变容管的电压来导出锁存状态，所述锁存状态指示所述两个输入电压中哪个输入电压更大。
11.如权利要求10所述的电压比较方法，其特征在于，所述电压比较方法进一步包括：
在每次电压比较之前，将所述变容管预充电至预定电压，
其中所述至少一个变容管的电容在放电期间减小。
12.如权利要求11所述的电压比较方法，其特征在于，所述电压比较方法进一步包括：在对所述变容管预充电同时复位所述锁存状态。
13.如权利要求10所述的电压比较方法，其特征在于，所述电压比较方法进一步包括：
在每次电压比较之前，对所述变容管放电，
其中所述至少一个变容管的电容在充电期间减小。
14.如权利要求13所述的电压比较方法，其特征在于，所述电压比较方法进一步包括：在对所述变容管放电同时复位所述锁存状态。
15.一种电压比较方法，其特征在于，所述电压比较方法包括：
将两个输入电压转换为两个相应电流；
将所述两个相应电流中的每一个电流施加到两个相应变容管中的一个变容管；以及
从所述变容管电压导出锁存状态，所述锁存状态指示所述两个输入电压中哪个输入电压更大。
16.如权利要求15所述的电压比较方法，其特征在于，所述电压比较方法进一步包括：
在每次电压比较之前，将所述两个变容管中的每一个变容管预充电至预定电压，
其中每一个所述变容管的所述电容在放电期间减小。
17.如权利要求16所述的电压比较方法，其特征在于，所述电压比较方法进一步包括：在对所述变容管预充电同时复位所述锁存状态。
18.如权利要求15所述的电压比较方法，其特征在于，所述电压比较方法进一步包括：
在每次电压比较之前，对所述两个变容管中的每一个变容管放电，
其中每一个所述变容管的所述电容在充电期间减小。
19.如权利要求18所述的电压比较方法，其特征在于，所述电压比较方法进一步包括：在对所述变容管放电同时复位所述锁存状态。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US17/646,233 | 2021-12-28 | ||
| US17/646,233 US20230208414A1 (en) | 2021-12-28 | 2021-12-28 | Varactor integration-based voltage comparators |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN116366040A true CN116366040A (zh) | 2023-06-30 |
Family
ID=86896288
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202211260170.4A Pending CN116366040A (zh) | 2021-12-28 | 2022-10-14 | 基于变容管积分的电压比较器 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20230208414A1 (zh) |
| CN (1) | CN116366040A (zh) |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7015768B1 (en) * | 2003-08-29 | 2006-03-21 | Irf Semiconductor, Inc. | Low noise voltage-controlled oscillator |
| JP5412639B2 (ja) * | 2008-10-31 | 2014-02-12 | 国立大学法人東京工業大学 | 比較器及びアナログデジタル変換器 |
| TWI443969B (zh) * | 2010-11-17 | 2014-07-01 | Ind Tech Res Inst | 以動態比較器為基礎的比較系統 |
| WO2012137290A1 (ja) * | 2011-04-04 | 2012-10-11 | 三菱電機株式会社 | 帯域可変増幅器 |
| JP5807549B2 (ja) * | 2012-01-10 | 2015-11-10 | 富士通株式会社 | 比較回路およびａ／ｄ変換回路 |
| JP6245063B2 (ja) * | 2014-05-13 | 2017-12-13 | 富士通株式会社 | コンパレータシステム |
| US9467160B2 (en) * | 2014-11-11 | 2016-10-11 | Mediatek Inc. | Flash ADC with interpolators |
| JP2017046046A (ja) * | 2015-08-24 | 2017-03-02 | 富士通株式会社 | コンパレータ、電子回路、及びコンパレータの制御方法 |
| US10476456B2 (en) * | 2016-10-04 | 2019-11-12 | Mediatek Inc. | Comparator having a high-speed amplifier and a low-noise amplifier |
| TWI658701B (zh) * | 2018-02-07 | 2019-05-01 | National Taiwan University Of Science And Technology | 動態電流關聯電路及其應用之比較器及類比數位轉換裝置 |
| US20190286178A1 (en) * | 2018-03-15 | 2019-09-19 | Samsung Display Co., Ltd. | Wide common mode high resolution comparator |
| US11476776B1 (en) * | 2021-04-28 | 2022-10-18 | Realtek Semiconductor Corp. | Voltage-controlled delay buffer of wide tuning range |
-
2021
- 2021-12-28 US US17/646,233 patent/US20230208414A1/en active Pending
-
2022
- 2022-10-14 CN CN202211260170.4A patent/CN116366040A/zh active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| US20230208414A1 (en) | 2023-06-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8879927B2 (en) | Optical receiver based on a decision feedback equalizer | |
| US9191123B2 (en) | Integrated circuits in optical receivers | |
| US7974337B2 (en) | High speed receive equalizer architecture | |
| US9215114B2 (en) | Double-sampling receiver with dynamic offset modulation for optical and electrical signaling | |
| US7933341B2 (en) | System and method for high speed communications using digital signal processing | |
| US9306780B2 (en) | Optical transmission for binary and duobinary modulation formats | |
| US20130073749A1 (en) | Backchannel communication between host and interface module | |
| KR20190087580A (ko) | Pon들(passive optical networks)에서의 상위-레벨 cdr(clock and data recovery) | |
| CN1956362B (zh) | 偏振加扰光信号的自适应均衡 | |
| WO2018006617A1 (zh) | 光通信方法和装置 | |
| Chen et al. | A 25-Gb/s avalanche photodetector-based burst-mode optical receiver with 2.24-ns reconfiguration time in 28-nm CMOS | |
| US7427939B2 (en) | Parallel processed electronic dispersion control | |
| US7561619B2 (en) | Feedback filter | |
| CN116366040A (zh) | 基于变容管积分的电压比较器 | |
| EP1545044A2 (en) | Decision feedback equalizer and clock and data recovery circuit for high-speed applications | |
| US11451417B1 (en) | Power-efficient nonlinear equalizers and methods | |
| US20050213995A1 (en) | Low power and low jitter optical receiver for fiber optic communication link | |
| US20050135468A1 (en) | Feed forward filter | |
| US11848681B2 (en) | Adaptive control of meta-stability error bias in asynchronous successive approximation register ADC | |
| CN115473772B (zh) | 用于链路速度协商期间的重定时器训练的装置和方法 | |
| US20090041468A1 (en) | Method for recovering distorted optical signal by equalizing unit | |
| US11483182B2 (en) | Optical transceiver design for short distance communication systems based on microLEDs | |
| CN114208065B (zh) | 用于接收机的噪声消除设备和方法 | |
| Maeng et al. | Fully integrated 0.18/spl mu/m CMOS equalizer with an active inductance peaking delay line for 10Gbps data throughput over 500m multimode fiber | |
| KR20190063018A (ko) | 에너지 효율이 향상된 광 수신기 및 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |