CN116363981A - 扫描驱动电路和显示装置 - Google Patents

Abstract

本发明公开了一种扫描驱动电路和显示装置。扫描驱动电路包括多个移位寄存器。所述移位寄存器包括：驱动控制模块、输出控制模块和扫描输出模块。驱动控制模块用于根据输入信号控制驱动控制模块的第一输出端和第二输出端的电位；输出控制模块的输入端连接第一输出端或第二输出端，输出控制模块的控制端输入频率切换控制信号；扫描输出模块用于响应输出控制模块的输出端的电位，控制输出扫描信号至移位寄存器的输出端。本发明实施例可以使显示装置具备分区分频显示功能。

Description

扫描驱动电路和显示装置

技术领域

本发明涉及显示技术领域，尤其涉及一种扫描驱动电路和显示装置。

背景技术

随着显示技术的发展，显示装置的应用场景越来越多，用户对显示装置的显示需求也越来越多样化。基于折叠手机和折叠笔电等产品的发布，显示装置的应用场景得到进一步拓展，对于用户对终端产品多应用同时显示的需求，显示屏中部分界面(例如游戏界面)需要进行高频显示以保证画面流畅性，部分界面采用低频即可满足显示需求，此部分期望采用低频显示以降低产品功耗。然而现有技术中的扫描驱动电路，不能满足用户对终端产品在一个屏幕内显示多种场景的需求，无法实现显示装置的分区分频显示。

发明内容

本发明提供了一种扫描驱动电路和显示装置，以使显示装置具备分区分频显示功能。

第一方面，本发明实施例提供了一种扫描驱动电路，包括：多个移位寄存器；

所述移位寄存器包括：

驱动控制模块，所述驱动控制模块用于根据所述移位寄存器的输入信号控制所述驱动控制模块的第一输出端和第二输出端的电位；

输出控制模块，所述输出控制模块的输入端连接所述第一输出端或所述第二输出端，所述输出控制模块的控制端输入频率切换控制信号；

扫描输出模块，连接所述输出控制模块的输出端，用于响应所述输出控制模块的输出端的电位，控制输出扫描信号至所述移位寄存器的输出端；其中，所述频率切换控制信号通过控制所述输出控制模块的输出端的电位，控制所述扫描信号的频率。

可选地，各级所述移位寄存器中的输出控制模块均接入同一频率切换控制信号；

所述频率切换控制信号在部分显示帧中保持所述输出控制模块的导通电位，并在部分显示帧中进行电位跳变，使至少两个移位寄存器输出的扫描信号的频率不同，以实现显示装置的分区分频显示。

可选地，所述输出控制模块的输入端连接所述第一输出端；所述扫描输出模块的第一控制端连接所述输出控制模块的输出端，所述扫描输出模块的第二控制端连接所述第二输出端；所述输出控制模块的输出端的电位用于控制所述扫描输出模块是否输出所述扫描信号的导通电位。

可选地，所述输出控制模块包括：第一晶体管；所述第一晶体管的栅极与所述输出控制模块的控制端电连接，所述第一晶体管的第一极与所述输出控制模块的输入端电连接，所述第一晶体管的第二极与所述输出控制模块的输出端电连接。

可选地，所述移位寄存器还包括：第一开关模块，与所述输出控制模块的输出端电连接，用于响应第一开关信号，将第一电位信号传输至所述输出控制模块的输出端，控制所述扫描输出模块停止输出扫描信号的导通电位。

可选地，所述输出控制模块包括：第一晶体管；所述第一晶体管的栅极与所述输出控制模块的控制端电连接，所述第一晶体管的第一极与所述输出控制模块的输入端电连接，所述第一晶体管的第二极与所述输出控制模块的输出端电连接；

所述第一开关模块包括：第二晶体管；所述第二晶体管的栅极接入所述第一开关信号，所述第二晶体管的第一极接入所述第一电位信号，所述第二晶体管的第二极与所述输出控制模块的输出端电连接；

优选地，所述第一晶体管与所述第二晶体管的沟道类型相同，所述频率切换控制信号和所述第一开关信号互为反相信号；

或者，所述第一晶体管与所述第二晶体管的沟道类型不同，所述频率切换控制信号复用为所述第一开关信号。

可选地，所述移位寄存器还包括：第二开关模块，与所述输出控制模块的输出端电连接，用于响应第二开关信号，将第二电位信号传输至所述输出控制模块的输出端，控制所述扫描输出模块输出扫描信号的导通电位；

优选地，所述第二开关模块包括第三晶体管；所述第三晶体管的栅极接入所述第二开关信号，所述第三晶体管的第一极接入所述第二电位信号，所述第三晶体管的第二极与所述输出控制模块的输出端电连接；

优选地，本级移位寄存器接入的输入信号复用为本级移位寄存器所需的第二开关信号。

可选地，所述移位寄存器还包括：第一保护模块；所述第一保护模块连接于所述输出控制模块的输出端与所述扫描输出模块之间，且所述第一保护模块的控制端接入第二电位信号；

优选地，所述第一保护模块包括第四晶体管；所述第四晶体管的栅极接入第二电位信号，所述第四晶体管的第一极与所述输出控制模块的输出端电连接，所述第四晶体管的第二极与所述扫描输出模块电连接。

可选地，所述驱动控制模块包括：

输入单元，与所述第一输出端电连接，用于响应第一时钟信号，将所述输入信号传输至所述第一输出端；

电位控制单元，与所述第二输出端电连接，用于响应所述第一时钟信号，将第二电位信号传输至所述第二输出端；

第一节点控制单元，分别与所述第一输出端和所述第二输出制端电连接，用于响应所述第一输出端的电位，将所述第一时钟信号传输至所述第二输出端；

第二节点控制单元，分别与所述第一输出端和所述第二输出制端电连接，用于响应第二时钟信号和所述第二输出端的电位，将第一电位信号传输至所述第一输出端。

可选地，所述扫描输出模块包括：

第一输出单元，与所述输出控制模块的输出端电连接，用于响应所述输出控制模块的输出端的电位导通；

第二输出单元，与所述第二输出端电连接，用于响应所述第二输出端的电位导通；

优选地，所述第一输出单元包括第五晶体管和第一电容；所述第五晶体管的栅极与所述输出控制模块的输出端电连接，所述第五晶体管的第一极接入第二时钟信号，所述第五晶体管的第二极作为所述扫描输出模块的输出端；所述第一电容连接于所述第五晶体管的栅极和第二极之间；

所述第二输出单元包括第六晶体管；所述第六晶体管的栅极与所述第二输出端电连接，所述第六晶体管的第一极接入第一电位信号，所述第六晶体管的第二极与所述第五晶体管的第二极电连接。

可选地，所述多个移位寄存器级联设置；所述扫描信号作为下一级移位寄存器的输入信号。

可选地，所述多个移位寄存器级联设置；所述移位寄存器还包括：级传输出模块，分别与所述第一输出端和所述第二输出端电连接，用于响应所述第一输出端和所述第二输出端的电位，输出级传信号；所述级传信号作为下一级移位寄存器的输入信号；

优选地，所述级传输出模块的第一控制端连接所述第一输出端，所述级传输出模块的第二控制端连接所述第二输出端。

可选地，所述移位寄存器还包括：第二保护模块，所述第二保护模块的第一端连接所述第一输出端，所述第二保护模块的第二端连接所述级传输出模块的第一控制端；

所述输出控制模块的输入端连接所述第二保护模块的第一端或第二端。

可选地，所述级传输出模块包括：

第三输出单元，与所述第一输出端电连接，用于响应所述第一输出端的电位导通；

第四输出单元，与所述第二输出端电连接，用于响应所述第二输出端的电位导通；

优选地，所述第三输出单元包括第七晶体管和第二电容；所述第七晶体管的栅极与所述第一输出端电连接，所述第七晶体管的第一极接入第二时钟信号，所述第七晶体管的第二极作为所述级传输出模块的输出端；所述第二电容连接于所述第七晶体管的栅极和第二极之间；

所述第四输出单元包括第八晶体管和第三电容；所述第八晶体管的栅极与所述第二输出端电连接，所述第八晶体管的第一极接入第一电位信号，所述第八晶体管的第二极与所述第七晶体管的第二极电连接；所述第三电容连接于所述第八晶体管的栅极和第一极之间；

优选地，所述第二电容的容值大于所述第三电容的容值。

第二方面，本发明实施例还提供了一种显示装置，包括：像素电路和本发明任意实施例所提供的扫描驱动电路。

本发明实施例提供的扫描驱动电路中包括多个移位寄存器，各移位寄存器均包括：驱动控制模块、输出控制模块和扫描输出模块。通过频率切换控制信号调整输出控制模块的通断状态，可以允许/阻挡第一输出端(或第二输出端)的电位向输出控制模块的输出端传输，从而允许/阻挡扫描输出模块输出扫描信号的导通电位，实现对移位寄存器工作模式的控制。通过控制频率切换控制信号的电位跳变过程，可控制各移位寄存器的工作模式组合方式不同，以使至少两个移位寄存器输出的扫描信号的频率不同，从而实现显示装置的分区分频显示。综上所述，相比于现有技术，本发明实施例可以使显示装置支持分区分频显示功能。

应当理解，本部分所描述的内容并非旨在标识本发明的实施例的关键或重要特征，也不用于限制本发明的范围。本发明的其它特征将通过以下的说明书而变得容易理解。

附图说明

为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是本发明实施例提供的一种扫描驱动电路的结构示意图；

图2是本发明实施例提供的另一种扫描驱动电路的结构示意图；

图3是本发明实施例提供的一种显示面板的驱动时序示意图；

图4是本发明实施例提供的一种移位寄存器的结构示意图；

图5是本发明实施例提供的另一种移位寄存器的结构示意图；

图6是本发明实施例提供的一种移位寄存器在第一工作模式中的驱动时序示意图；

图7是本发明实施例提供的一种移位寄存器在第二工作模式中的驱动时序示意图；

图8是本发明实施例提供的又一种移位寄存器的结构示意图；

图9是本发明实施例提供的又一种移位寄存器的结构示意图；

图10是本发明实施例提供的又一种移位寄存器的结构示意图；

图11是本发明实施例提供的另一种移位寄存器在第二工作模式中的驱动时序示意图；

图12是本发明实施例提供的又一种移位寄存器在第二工作模式中的驱动时序示意图；

图13是本发明实施例提供的又一种移位寄存器的结构示意图；

图14是本发明实施例提供的又一种移位寄存器的结构示意图；

图15是本发明实施例提供的另一种移位寄存器在第一工作模式中的驱动时序示意图；

图16是本发明实施例提供的又一种移位寄存器的结构示意图；

图17是本发明实施例提供的另一种显示面板的驱动时序示意图；

图18是本发明实施例提供的又一种显示面板的驱动时序示意图；

图19是本发明实施例提供的一种显示面板的结构示意图；

图20是本发明实施例提供的一种显示装置的结构示意图。

具体实施方式

为了使本技术领域的人员更好地理解本发明方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分的实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本发明保护的范围。

需要说明的是，本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本发明的实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含。

本发明实施例提供了一种扫描驱动电路，以使显示装置支持在一个屏幕中分区采用不同频率进行显示的功能。图1是本发明实施例提供的一种扫描驱动电路的结构示意图。参见图1，该扫描驱动电路包括：多个移位寄存器10，各级移位寄存器10可具有相同的结构。图1中示例性地给出了前两级移位寄存器10。移位寄存器10中可包括：驱动控制模块110、输出控制模块130和扫描输出模块140。

其中，驱动控制模块110用于根据移位寄存器10的输入信号控制驱动控制模块110的第一输出端N1和第二输出端N2的电位。输出控制模块130的输入端连接第一输出端N1或第二输出端N2(图1中示例性地给出了输出控制模块130的输入端连接第一输出端N1)，输出控制模块130的控制端输入频率切换控制信号SW0。扫描输出模块140连接输出控制模块130的输出端N3，用于响应输出控制模块310的输出端N3的电位，控制输出扫描信号至移位寄存器10的输出端。其中，频率切换控制信号SW0通过控制输出控制模块130的输出端N3的电位，控制扫描信号的频率。

示例性地，扫描输出模块140中可包括第一控制端、第二控制端、导通电位输入端、截止电位输入端和输出端。其中，扫描输出模块140的第一控制端的电位用于控制导通电位输入端是否与输出端连通，第二控制端的电位用于控制截止电位输入端是否与输出端连通，从而使得扫描输出模块140能够基于其第一控制端和第二控制端的电位控制扫描信号的电位。当扫描输出模块140的第一控制端的电位控制其导通电位输入端与输出端连通，且导通电位输入端接入导通电位时，扫描信号为导通电位。需要说明的是，导通电位可理解为用于控制接入扫描信号的功能模块导通的电位，相应的，截止电位可理解为用于控制接入扫描信号的功能模块关断的电位。例如，当该功能模块包括P型晶体管时，导通电位为低电位，截止电位为高电位。

输出控制模块130的输出端N3可以与扫描输出模块140的第一控制端连接，以使输出控制模块130通过控制输出端N3的电位来控制扫描输出模块140是否输出扫描信号的导通电位。驱动控制模块110的两个输出端可分别与输出控制模块130的输入端和扫描输出模块140的第二控制端对应连接。例如可设置第一输出端N1连接输出控制模块130的输入端，并设置第二输出端N2连接扫描输出模块140的第二控制端。

针对任一移位寄存器10来说，频率切换控制信号SW0通过控制输出控制模块130的导通状态，可以控制移位寄存器10的工作模式。具体而言，输出控制模块130可控制扫描输出模块140在以下两种工作模式下工作：

第一工作模式，在第一输出端N1提供能够控制扫描输出模块140的导通电位输入端与输出端之间连通的电位的阶段中，频率切换控制信号SW0保持输出控制模块130的导通电位(例如为低电位)，使输出控制模块130导通，那么，第一输出端N1的电位可以可靠传输至输出控制模块130的输出端N3，控制扫描输出模块140的导通电位输入端与输出端之间连通，使本级扫描信号包含导通电位(例如为低电位)。

第二工作模式，在第一输出端N1提供能够控制扫描输出模块140的导通电位输入端与输出端之间连通的电位的阶段中，频率切换控制信号SW0保持输出控制模块130的截止电位(例如为高电位)，使输出控制模块130关断，第一输出端N1的电位无法传输至输出控制模块130的输出端N3，因此无法控制扫描输出模块140的导通电位输入端与输出端之间连通，本级扫描信号保持之前阶段中的截止电位(例如为高电位)。

当某个级移位寄存器10始终工作于第一工作模式时，可以将其输入信号中的导通脉冲移位输出，使扫描信号的频率与输入信号的频率相同；当某个级移位寄存器10在至少部分时间段处于第二工作模式时，该移位寄存器10输出的扫描信号的频率低于其接入的输入信号的频率。

示例性地，各级扫描信号通过各行扫描线传输至各行像素电路中与数据写入过程相关的功能模块中。当某一级移位寄存器10工作于第一工作模式时，由于扫描信号包含导通脉冲，可控制对应行的像素电路进行数据刷新，使该行像素电路的当前帧为刷新帧；而当某一级移位寄存器10工作于第二工作模式时，由于扫描信号不包含导通脉冲，对应行的像素电路无法进行数据刷新，使该行像素电路的当前帧为保持帧。因此，扫描信号的频率决定着像素电路的数据刷新频率。基于此，可通过控制频率切换控制信号SW0的电位跳变，在每帧显示中控制各移位寄存器10的工作模式，来实现显示装置在列方向上的分区不同频率的显示。

本发明实施例提供的扫描驱动电路中包括多个移位寄存器10，各移位寄存器10均包括：驱动控制模块110、输出控制模块130和扫描输出模块140。通过频率切换控制信号SW0调整输出控制模块130的通断状态，可以允许/阻挡第一输出端N1(或第二输出端N2)的电位向输出控制模块130的输出端N3传输，从而允许/阻挡扫描输出模块140输出扫描信号的导通电位，实现对移位寄存器10工作模式的控制。通过控制频率切换控制信号SW0的电位跳变过程，可控制各移位寄存器10的工作模式组合方式不同，以使至少两个移位寄存器10输出的扫描信号的频率不同，从而实现显示装置的分区分频显示。综上所述，相比于现有技术，本发明实施例可以使显示装置支持分区分频显示功能。

继续参见图1，在上述各实施方式的基础上，可选地，多个移位寄存器10之间可以级联连接。具体而言，可设置本级移位寄存器10输出的扫描信号作为下一级移位寄存器的输入信号。如图1所示，第一级移位寄存器101接入第一级输入信号SIN1，并根据第一级输入信号和频率切换控制信号SW0输出第一级扫描信号GOUT1。其中，第一级扫描信号GOUT1作为第二级输入信号SIN2，传输至第二级移位寄存器102。第二级移位寄存器102根据第二级输入信号SIN2和频率切换控制信号SW0输出第二级扫描信号GOUT2(作为第三级输入信号SIN3)，以此类推。

在上述各实施方式的基础上，可选地，各级移位寄存器10中的输出控制模块130可均接入同一频率切换控制信号SW0，使各级输出控制模块130响应于频率切换控制信号SW0同时导通或关断。这样设置，可以简化扫描驱动电路的结构，减少驱动芯片的输出端口，降低成本，使得该扫描驱动电路易于实现和应用。通过控制频率切换控制信号SW0在部分显示帧中保持输出控制模块130的导通电位，并在部分显示帧中进行电位跳变，可以使至少两个移位寄存器10输出的扫描信号的频率不同，以实现显示装置的分区分频显示。以及，通过调整频率切换控制信号SW0在一帧显示中的电位跳变时间，可以调整移位寄存器10工作模式切换的分界位置，从而实现对显示装置显示分区位置的调整。一级移位寄存器10连接至少一行像素电路，一帧中处于第一工作模式的移位寄存器10的数量决定着本帧中进行刷新的像素电路行数。

需要说明的是，同一时刻，仅有一个第一移位寄存器10输出级传信号的导通电位，其他第一移位寄存器10均输出级传信号的截止电位，因此频率切换控制信号SW0实际上仅针对正在输出级传信号的导通电位的那一级第一移位寄存器10发挥作用，控制其扫描输出模块140是否在该时刻输出扫描信号的导通电位。对于其他级第一移位寄存器10，无论频率切换控制信号SW0是否切断输出控制模块，其他级扫描信号也均保持截止电位。因此全部输出控制模块130同时通断，均不影响显示面板的正常驱动。

根据图1中的移位寄存器10的级联方式，可实现显示面板的分区降频显示。具体而言，当频率切换控制信号SW0在任一级移位寄存器10应该输出扫描信号的导通电位的阶段中控制其输出控制模块130关断，该级移位寄存器10无法输出扫描信号的导通电位，使该级扫描信号的频率低于上级扫描信号的频率，上级移位寄存器10与本级移位寄存器10之间相当于对应着降频显示分区位置。并且，在本帧显示中，由于本级移位寄存器10不能输出导通电位，使下级移位寄存器10的输入信号中不包含导通脉冲，因此，即使在下级移位寄存器10发挥作用的阶段中，频率切换控制信号SW0跳变回输出控制模块130的导通电位，由于下级移位寄存器的输入信号中无导通脉冲，下级移位寄存器10也无法恢复输出扫描信号的导通电位，仅能持续输出截止电位，因此无法实现分区升频的显示。

上述各实施例提供了能够实现分区降频显示的扫描驱动电路的结构，但不作为对本发明的限定。在其他实施方式中，通过设置各级移位寄存器10采用其他级联方式，可以使扫描驱动电路支持分区升降频任意可调的显示功能。

图2是本发明实施例提供的另一种扫描驱动电路的结构示意图。参见图2，在一种实施方式中，可选地，移位寄存器10中还包括：级传输出模块120，分别与第一输出端N1和第二输出端N2电连接，用于响应第一输出端N1和第二输出端N2的电位，输出级传信号；级传信号作为下一级移位寄存器10的输入信号。

具体地，各级移位寄存器10之间的级联方式如图2所示，第一级移位寄存器101接入第一级输入信号SIN1，并根据第一级输入信号和频率切换控制信号SW0输出第一级级传信号Carry1和第一级扫描信号GOUT1。其中，第一级级传信号Carry1作为第二级输入信号SIN2，传输至第二级移位寄存器102。第二级移位寄存器102根据第二级输入信号SIN2和频率切换控制信号SW0输出第二级级传信号Carry2(作为第三级输入信号SIN3)和第二级扫描信号GOUT2，以此类推。

示例性地，级传输出模块120和扫描输出模块140可以是具有相同结构的输出模块。级传输出模块120也可以包括第一控制端、第二控制端、导通电位输入端、截止电位输入端和输出端。那么，对于级传输出模块120，驱动控制模块110的两个输出端可分别与级传输出模块120的两个控制端对应连接，以使驱动控制模块110通过控制第一输出端N1和第二输出端N2的电位来控制级传输出模块120输出级传信号。例如可设置第一输出端N1连接级传输出模块120的第一控制端，并设置第二输出端N2连接级传输出模块120的第二控制端。基于驱动控制模块110对第一输出端N1和第二输出端N2的电位控制，级传输出模块120可实现对输入信号导通脉冲的移位输出。如图3所示，图3中示例性地给出了6级位寄存器10的输出情况，由于各级移位寄存器10通过级传输出模块120实现级联，通过各级级传输出模块120可实现对第一级输入信号SIN1的导通脉冲的逐级移位输出，提供与第一级输入信号SIN1的频率相同的高频的级传信号序列，为各级扫描输出模块140基于输出控制模块130的控制自由选择是否输出导通脉冲提供条件。其中，第一级输入信号SIN1的频率可以理解为第一级输入信号SIN1的导通脉冲的脉冲频率。

在设置有级传输出模块120的基础上，移位寄存器10在不同工作模式下的输出状态如下：

第一工作模式，可参见图3中显示帧F1和F3中各级移位寄存器10的输出状态，以及显示帧F2和F4中的第1、2、5和6级移位寄存器10的输出状态。在本级的级传输出模块120输出导通电位(例如为低电位)的阶段中，频率切换控制信号SW0保持输出控制模块130的导通电位(例如低电位VL)，使输出控制模块130导通，那么，第一输出端N1的电位可传输至输出控制模块130的输出端N3，可控制扫描输出模块140的导通电位输入端与输出端之间连通，使本级扫描信号也为导通电位。

第二工作模式，可参见图3中显示帧F2和F4中的第3和4级移位寄存器10的输出状态。在本级的级传输出模块120输出导通电位的阶段中，频率切换控制信号SW0保持输出控制模块130的截止电位(例如为高电位VH)，使输出控制模块130关断，第一输出端N1的电位无法传输至输出控制模块130的输出端N3，因此无法控制扫描输出模块140的导通电位输入端与输出端之间连通，本级扫描信号保持之前阶段中的截止电位(例如为高电位)。

当某级级移位寄存器10始终工作于第一工作模式时，该移位寄存器10输出的级传信号与扫描信号的频率相同；当某级级移位寄存器10在至少部分时间段处于第二工作模式时，该移位寄存器10输出的扫描信号的频率低于其输出的级传信号的频率。

基于图2中扫描驱动电路的结构控制显示面板进行分区分频显示时，以图3中的三分屏为例，假设显示面板自上而下划分为第一显示区A1、第二显示区A2和第三显示区A3，三个显示区的刷新频率例如依次为f、f/2和f。那么，自第一显示区A1至第二显示区A2相当于实现显示频率由高转低的分频显示，自第二显示区A2至第三显示区A3相当于实现显示频率由低转高的分频显示。其中，各显示区的大小由提供对应频率的扫描信号的移位寄存器10的数量决定。以每个显示区对应两级移位寄存器10为例，第一显示区A1和第三显示区A3所对应的移位寄存器10所输出扫描信号的频率为f，例如设置第1级、第2级、第5级和第6级移位寄存器10在每个显示帧都工作于第一工作模式。第二显示区A2所对应的移位寄存器10所输出扫描信号的频率为f/2，例如设置第3级和第4级移位寄存器10均为在奇数帧工作于第一工作模式，在偶数帧工作于第二工作模式。

综上可知，在整个显示过程中，通过控制频率切换控制信号SW0在部分显示帧中保持输出控制模块130的导通电位(例如显示帧F1和F3)，并在部分显示帧中进行电位跳变(例如显示帧F2和F4)，可实现显示装置在列方向上的分区分频显示。以及，通过调整频率切换控制信号SW0的具体电位跳变时间，可实现对显示装置显示分区位置的灵活调节。例如，针对图3中第一显示区A1与第二显示区A2之间的分区位置，在各偶数显示帧中，若控制频率切换控制信号SW0的上升沿发生时刻早于图3中的电位跳变时刻，则可以使第一显示区A1所对应的移位寄存器更少，从而实现第一显示区A1与第二显示区A2之间分区位置的上移。

需要注意的是，图3中控制频率切换控制信号SW0在各偶数帧中进行两次电位跳变仅作为示例性说明，并不作为对本发明的限定。在其他实施方式中，可以设置频率切换控制信号SW0在任意需要的显示帧进行电位跳变，以控制各显示区的刷新频率。可以根据需求设置频率切换控制信号SW0在一个显示帧中仅进行一次电位跳变或进行多次电位跳变，以控制显示装置显示分区的数量。以及，不同显示帧中频率切换控制信号SW0进行电位跳变的时间节点可以不同，以实现显示过程中显示分区位置的动态调整。

本发明实施例提供的扫描驱动电路中包括级联设置的多个移位寄存器10，各级移位寄存器10均包括：驱动控制模块110、级传输出模块120、输出控制模块130和扫描输出模块140。基于驱动控制模块110对第一输出端N1和第二输出端N2的控制，使得各级级传输出模块120可实现对第一级输入信号SIN1的逐级移位输出，提供与第一级输入信号SIN1同频的级传信号，为各级移位寄存器10自由选择输出与第一级输入信号SIN1同频或频率低于第一级输入信号SIN1的扫描信号提供基础。通过频率切换控制信号SW0调整输出控制模块130的通断状态来允许/阻挡第一输出端N1的电位向输出控制模块130的输出端N3传输，从而允许/阻挡扫描输出模块140输出扫描信号的导通电位，实现对移位寄存器10工作模式的控制。通过控制频率切换控制信号SW0的电位跳变过程，可控制各级移位寄存器10的工作模式组合方式不同，以使至少两个移位寄存器10输出的扫描信号的频率不同，从而实现显示装置的分区分频显示。综上所述，相比于现有技术，本发明实施例可以使显示装置支持分区分频显示功能，且支持不同分区显示频率的任意切换。

下面首先对移位寄存器10的结构进行示例性说明，再对基于扫描驱动电路驱动显示装置进行分区多频显示的具体驱动过程进行示例性说明。

图4是本发明实施例提供的一种移位寄存器的结构示意图。参见图4，在一种实施方式中，可选地，驱动控制模块110响应第一时钟信号SCK1、第二时钟信号SCK2、输入信号SIN、第一电位信号VGH和第二电位信号VGL控制第一输出端N1和第二输出端N2的电位。级传输出模块120根据第一输出端N1和第二输出端N2的电位，将第一电位信号VGH或者第二时钟信号SCK2作为级传信号Carry输出。具体为：级传输出模块120的第一控制端21连接第一输出端N1，第二控制端22连接第二输出端N2，导通电位输入端23接入第二时钟信号SCK2，截止电位输入端24接入第一电位信号VGH，输出端25输出级传信号Carry。输出控制模块130的输入端连接驱动控制模块110的第一输出端N1，用于根据频率切换控制信号SW0，控制第一输出端N1的电位是否传输至输出控制模块130的输出端N3。扫描输出模块140用于响应输出控制模块130的输出端N3和第二输出端N2的电位，将第一电位信号VGH或第二时钟信号SCK2作为扫描信号GOUT输出至像素电路。具体为：扫描输出模块140的第一控制端41连接输出控制模块130的输出端N3，第二控制端42连接第二输出端N2，导通电位输入端43接入第二时钟信号SCK2，截止电位输入端44接入第一电位信号VGH，输出端45输出扫描信号GOUT。

示例性地，第一电位信号VGH和第二电位信号VGL可以是电位高低不同的直流电压信号，例如第一电位信号VGH为高电位，第二电位信号VGL为低电位。第一时钟信号SCK1和第二时钟信号SCK2均为高低电位交替变化的时钟信号。

图5是本发明实施例提供的另一种移位寄存器的结构示意图。参见图5，在上述各实施方式的基础上，可选地，驱动控制模块110包括：输入单元111、电位控制单元112、第一节点控制单元113和第二节点控制单元114。其中，输入单元111与第一输出端N1电连接，用于响应第一时钟信号SCK1，将输入信号SIN传输至第一输出端N1。电位控制单元112与第二输出端N2电连接，用于响应第一时钟信号SCK1，将第二电位信号VGL传输至第二输出端N2。第一节点控制单元113分别与第一输出端N1和第二输出制端N2电连接，用于响应第一输出端N1的电位，将第一时钟信号SCK1传输至第二输出端N2。第二节点控制单元114分别与第一输出端N1和第二输出制端N2电连接，用于响应第二时钟信号SCK2和第二输出端N2的电位，将第一电位信号VGH传输至第一输出端N1。

具体地，输入单元111包括晶体管M11、晶体管M11的栅极接入第一时钟信号SCK1，第一极接入输入信号SIN，第二极与第一输出端N1电连接。电位控制单元112包括晶体管M12，晶体管M12的栅极接入第一时钟信号SCK1，第一极接入第二电位信号VGL，第二极与第二输出端N2电连接。第一节点控制单元113包括晶体管M13，晶体管M13的栅极与第一输出端N1电连接，第一极接入第一时钟信号SCK1，第二极与第二输出端N2电连接。第二节点控制单元114包括晶体管M14和晶体管M15，晶体管M14的栅极与第二输出端N2电连接，第一极接入第一电位信号VGH，第二极连接晶体管M15的第二极，晶体管M15的栅极接入第二时钟信号SCK2，第一极与第一输出端N1电连接。

继续参见图5，在上述各实施方式的基础上，可选地，级传输出模块120包括：第三输出单元121和第四输出单元122，分别控制级传输出模块120的导通电位输入端和截止电位输入端与输出端之间的导通状态。其中，第三输出单元121与第一输出端N1电连接，用于响应第一输出端N1的电位，控制级传输出模块120的导通电位输入端和输出端之间导通。第四输出单元122与第二输出端N2电连接，用于响应第二输出端N2的电位，控制级传输出模块120的截止电位输入端和输出端之间导通。

具体地，第三输出单元121包括第七晶体管M7和第二电容C2；第七晶体管M7的栅极与第一输出端N1电连接，第七晶体管M7的第一极接入第二时钟信号SCK2，第七晶体管M7的第二极作为级传输出模块120的输出端；第二电容C2连接于第七晶体管M7的栅极和第二极之间。其中，第二电容C2用于维持第七晶体管M7的栅极电位，以及根据级传信号Carry的电位耦合控制第七晶体管M7的栅极电位。第四输出单元122包括第八晶体管M8和第三电容C3；第八晶体管M8的栅极与第二输出端N2电连接，第八晶体管M8的第一极接入第一电位信号VGH，第八晶体管M8的第二极与第七晶体管M7的第二极电连接；第三电容C3连接于第八晶体管M8的栅极和第一极之间。其中，第二电容C2用于维持第八晶体管M8的栅极电位。

继续参见图5，在上述各实施方式的基础上，可选地，输出控制模块130包括：第一晶体管M1。第一晶体管M1的栅极与输出控制模块130的控制端电连接，第一晶体管M1的第一极与输出控制模块130的输入端电连接，第一晶体管M1的第二极与输出控制模块130的输出端电连接。本实施例设置输出控制模块130由一个晶体管构成，使输出控制模块130结构简单，易于实现。

继续参见图5，在上述各实施方式的基础上，可选地，扫描输出模块140包括：第一输出单元141和第二输出单元142，分别控制扫描输出模块140的导通电位输入端和截止电位输入端与输出端之间的导通状态。第一输出单元141与输出控制模块130的输出端N3电连接，用于响应输出控制模块130的输出端N3的电位，控制扫描输出模块140的导通电位输入端与输出端之间导通。第二输出单元142与第二输出端N2电连接，用于响应第二输出端N2的电位，控制扫描输出模块140的截止电位输入端与输出端之间导通。

具体地，第一输出单元141包括第五晶体管M5和第一电容C1；第五晶体管M5的栅极与输出控制模块130的输出端N3电连接，第五晶体管M5的第一极接入第二时钟信号SCK2，第五晶体管M5的第二极作为扫描输出模块140的输出端；第一电容C1连接于第五晶体管M5的栅极和第二极之间。其中，第一电容C1用于维持第五晶体管M5的栅极电位，以及根据扫描信号GOUT的电位耦合控制第五晶体管M5的栅极电位。第二输出单元142包括第六晶体管M6；第六晶体管M6的栅极与第二输出端N2电连接，第六晶体管M6的第一极接入第一电位信号VGH，第六晶体管M6的第二极与第五晶体管M5的第二极电连接。其中，由于第六晶体管M6和第八晶体管M8的栅极均与第二输出端N2连接，第三电容C3可同时起到维持第六晶体管M6的栅极电位的作用，因此可不必在第六晶体管M6的栅极和第一极之间再单独设置电容，以减小移位寄存器10的面积。

下面基于图5中移位寄存器10的结构，以移位寄存器10中各晶体管均为P型晶体管为例，结合图5-6对移位寄存器10的驱动过程进行说明。

图6是本发明实施例提供的一种移位寄存器在第一工作模式中的驱动时序示意图，结合图5和图6，移位寄存器10工作于第一工作模式时，频率切换控制信号SW0可在一帧显示中保持低电位VL，使第一晶体管M1保持导通，该显示帧中，输出控制模块130的输出端N3的电位VN3始终与第一输出端N1的电位VN1保持一致，因此级传输出模块120与扫描输出模块140的工作状态保持一致。第一工作模式下，移位寄存器10的驱动过程包括：

第一阶段T11，第一时钟信号SCK1和输入信号SIN为低电位，第二时钟信号SCK2为高电位。晶体管M11和晶体管M12导通，晶体管M15关断。输入信号SIN的低电位通过晶体管M11传输至第一输出端N1，使第一输出端N1的电位VN1变化为低电位。第一输出端N1的低电位使得晶体管M13导通，同时使得第七晶体管M7导通，将第二时钟信号SCK2的高电位输出。第一时钟信号SCK1的低电位通过晶体管M13传输至第二输出端N2，以及，第一电位信号VGL的低电位通过晶体管M12传输至第二输出端N2，使得第八晶体管M8导通，将第一电位信号VGH的高电位输出。因此，级传输出模块120中的第七晶体管M7和第八晶体管M8均导通，级传信号Carry为高电位。相应的，扫描输出模块140中的第五晶体管M5和第六晶体管M6也均导通，使扫描信号GOUT也为高电位。

第二阶段T12，第二时钟信号SCK2为低电位，第一时钟信号SCK1和输入信号SIN均为高电位。晶体管M11和晶体管M12关断，晶体管M15导通。由于第二电容C2的存储作用，第一输出端N1保持上一阶段的低电位，使得晶体管M13导通，将第一时钟信号SCK1的高电位传输至第二输出端N2，进而使得第八晶体管M8和第六晶体管M6均关断。同时，第一输出端N1的低电位使得第七晶体管M7导通，将第二时钟信号SCK2的低电位输出，由于级传信号Carry由高电位变为低电位，基于第二电容C2的耦合作用，第一输出端N1的电位进一步降低，使得级传信号Carry的低电位稳定输出。相应的，第五晶体管M5导通，将第二时钟信号SCK2的低电位作为扫描信号输出，以及，第一电容C1起到与第二电容C2类似的作用，控制扫描信号GOUT的低电位稳定输出。

在第三阶段T13，第一时钟信号SCK1为低电位，第二时钟信号SCK2和输入信号SIN均为高电位。晶体管M11和晶体管M12导通，晶体管M15关断。输入信号SIN的高电位通过晶体管M11传输至第一输出端N1，使得第一输出端N1的电位VN1跳变为高电位。第一输出端N1的高电位控制晶体管M13、第七晶体管M7和第五晶体管M5均关断。第一电位信号VGL的低电位通过晶体管M12传输至第二输出端N2，使得第八晶体管M8和第六晶体管M6均导通，均将第一电位信号VGH的高电位输出。因此，该阶段中，级传信号Carry和扫描信号GOUT均为高电位。

在第四阶段T14，第二时钟信号SCK2为低电位，第一时钟信号SCK1和输入信号SIN均为高电位。晶体管M11和晶体管M12关断，晶体管M15导通。由于第三电容C3的存储作用，第二输出端N2保持上一阶段的低电位，使得晶体管M14导通，第一电位信号VGH的高电位沿晶体管M14和晶体管M15传输至第一输出端N1，控制晶体管M13、第七晶体管M7和第五晶体管M5均关断。同时，第二输出端N2的低电位控制第六晶体管M6和第八晶体管M8均导通，均将第一电位信号VGH的高电位输出。因此，该阶段中，级传信号Carry和扫描信号GOUT均保持高电位。

后续各阶段重复第三阶段T13和第四阶段T14的驱动过程，级传信号Carry和扫描信号GOUT均保持高电位，直至下一显示帧到来，输入信号SIN再次跳变为低电位。

上述实施方式示例性地给出了在移位寄存器10工作于第一工作模式时，频率切换控制信号SW0在整个显示帧中保持低电位VL，但不作为对本发明的限定。在其他实施方式中，只要保证频率切换控制信号SW0在第二阶段T12中为低电位，使第一输出单元141在第二阶段T12中能正常输出第二时钟信号SCK2的低电位，即可实现第一工作模式的驱动过程。

图7是本发明实施例提供的一种移位寄存器在第二工作模式中的驱动时序示意图。结合图5和图7，移位寄存器10工作于第二工作模式时，驱动控制模块110和级传输出模块120的工作状态，以及第一输出端N1和第二输出端N2的电位变化情况均与图6中相同，级传信号Carry的波形与图6中相同。不同之处在于，频率切换控制信号SW0存在电位跳变，使得输出控制模块130存在关断的时段，从而使得扫描输出模块140的工作过程与图6中不同，扫描信号GOUT的波形与图6中不同。下面主要就第二工作模式和第一工作模式下的驱动过程的不同之处进行说明，相同之处不再赘述。

具体地，在第二工作模式中，频率切换控制信号SW0的上升沿设置在第一输出端N1的电位VN1跳变为低电位之前，且频率切换控制信号SW0的下降沿设置在第一输出端N1的电位VN1跳变为高电位之后。也就是说，在第一输出端N1的电位VN1维持低电位的时间段(包括第一阶段T11和第二阶段T12)中，频率切换控制信号SW0均保持高电位，使输出控制模块130关断，因此第一输出端N1的低电位无法传输至输出控制模块130的输出端N3，输出控制模块130的输出端N3的电位在该显示帧中保持高电位。因此，在第一阶段T11和第二阶段T12中，第五晶体管M5均不会导通。具体而言，在第一阶段T11中，第六晶体管M6导通，将第一电位信号VGH作为扫描信号GOUT输出；在第二阶段T12中，第六晶体管M6关断，扫描信号GOUT维持上一阶段中的高电位。因此在第二工作模式中，扫描信号GOUT始终保持高电位。

需要说明的是，在第二工作模式中，频率切换控制信号SW0的高电位只要覆盖第一输出端N1的电位VN1维持低电位的时间段即可，在该显示帧中，频率切换控制信号SW0的高电位的具体维持时长不做限定。示例性地，频率切换控制信号SW0可以在该类显示帧中均保持高电位。

图8是本发明实施例提供的又一种移位寄存器的结构示意图。参见图8，在上述各实施方式的基础上，可选地，移位寄存器10还可以包括：第二保护模块150，以提高移位寄存器10的输出稳定性。第二保护模块150的第一端连接第一输出端N1，第二保护模块150的第二端N4连接级传输出模块120的第一控制端。具体地，可设置第二保护模块150包括晶体管M16，晶体管M16的栅极接入第二电位信号VGL，第一极连接第一输出端N1，第二极连接级传输出模块120的第一控制端。

由上述分析可知，在第二阶段T12中，由于第二电容C2的耦合作用，会将第七晶体管M7的栅极电位耦合至一个低于第二电位信号VGL的极低电位。通过设置第二保护模块150，可以避免该极低电位向第一输出端N1传输，避免第一输出端连接的各晶体管因承受过大的电压应力而损坏。具体地，晶体管M16的导通条件为其栅源电压差小于其阈值电压，当第七晶体管M7的栅极被耦合至极低电位时，若其通过晶体管M16向第一输出端N1的方向传输，会使得晶体管M16的栅源电压差大于其阈值电压，不满足晶体管M16的导通条件，致使晶体管M16关断，因此可以阻断该极低电位向第一输出端N1传输。

在上述各实施方式的基础上，可选地，在增设第二保护模块150后，如图8所示，仍可以设置输出控制模块130的输入端直接与第一输出端N1连接。那么，第二保护模块150可同时实现对第一晶体管M1的保护，在第七晶体管M7的栅极变化为极低电位时，避免第一晶体管M1的栅源电压差过大，尤其是避免第一晶体管M1在关断时栅源电压差过大，提高第一晶体管M1的稳定性。

或者，如图9所示，可以设置输出控制模块130的输入端与第二保护模块150的第二端N4连接，即设置输出控制模块130通过第二保护模块150连接第一输出端N1。由于第二保护模块150的控制端接入第二电位信号VGL，在第一阶段T11中，晶体管M16可以可靠导通，不影响输入信号SIN低电位的正常传输。这样设置，通过更改输出控制模块130的输入端的连接点，可以简化扫描驱动电路的Layout布线，使布线方式更灵活。

图10是本发明实施例提供的又一种移位寄存器的结构示意图。参见图10，在上述各实施方式的基础上，可选地，移位寄存器10中还包括：第一开关模块160，与输出控制模块130的输出端N3电连接，用于响应第一开关信号SW1，将第一电位信号VGH传输至输出控制模块130的输出端N3，具体用于在移位寄存器10工作于第二工作模式中时，在输出控制模块130关断时，及时为第五晶体管M5的栅极提供其截至电位，保证第五晶体管M5在输出控制模块130关断时保持关断状态。示例性地，各级第一开关模块160可接入同一第一开关信号SW1。

示例性地，在添加第一开关模块160后，当需要移位寄存器10工作于第二工作模式时，仍可设置频率切换控制信号SW0在第一阶段T11和第二阶段T12中均保持输出控制模块130的截止电位。需要注意的是，频率切换控制信号SW0的截止电位维持时间阶段需覆盖第一开关信号SW1控制第一开关模块160导通的时间阶段，以避免输出控制模块130和第一开关模块160同时导通，避免第一电位信号VGH的高电位通过第一开关模块160和输出控制模块130传输至第一输出端N1，避免输入信号SIN的低电位与第一电位信号VGH的高电位发生对冲，影响移位寄存器10的正常工作。

图11是本发明实施例提供的另一种移位寄存器在第二工作模式中的驱动时序示意图。参见图11，在另一种实施方式中，可选地，在添加第一开关模块160后，当需要移位寄存器10工作于第二工作模式时，可设置频率切换控制信号SW0跳变为输出控制模块130的截止电位的时刻晚于第一阶段T11的起始时刻，并于第二阶段T12开始时刻之前控制第一开关模块160导通，即可实现第二工作模式的控制过程。

由于第一输出端N1的电位VN1自第一阶段开始就变化为低电位，在第一工作模式下，实际上自第一阶段T11开始，第一输出单元141和第三输出单元121就开始将第二时钟信号SCK2输出；只是由于第二时钟信号SCK2在第二阶段T12中才变化为低电位，第一输出单元141和第三输出单元121在第二阶段T12才开始输出低电位。在未设置第一开关模块160前，输出控制模块130仅能阻断第一输出端N1的电位的向后传输，但无法为第一输出单元141的控制端提供第一输出单元141的截止电位(例如高电位)。但第一开关模块160的设置相当于提供了第一输出单元141的截止电位的来源，由此可知，只要在第二阶段T12开始前，控制输出控制模块130断开，截断第一输出端N1的低电位的传输路径，并控制第一开关模块160导通，将第一电位信号VGH的高电位传输至第一输出单元141的控制端，就可以保证第一输出单元141在第二阶段T12中保持关断，保证移位寄存器10工作于第二工作模式时不会输出扫描信号GOUT的导通电位(例如低电位)。

示例性地，频率切换控制信号SW0和第一开关信号SW1可以如图11所示同步进行电位跳变，那么，频率切换控制信号SW0控制输出控制模块130关断的时间段与第一开关信号SW1控制第一开关模块160导通的时间段完全对应，该时间段覆盖第二阶段T12即可，该时间段的具体时长不做限定。

或者，也可以如图12所示，频率切换控制信号SW0和第一开关信号SW1的电位跳变可以不同步进行。那么，只要设置第一开关信号SW1控制第一开关模块160导通的时间段覆盖第二阶段T12，且设置频率切换控制信号SW0控制输出控制模块130关断的时间段覆盖第一开关信号SW1控制第一开关模块160导通的时间段即可。如图12所示，当频率切换控制信号SW0在进入第一阶段T11后才跳变为输出控制模块130的截止电位时，在频率切换控制信号SW0进行电位跳变前，第一输出端N1的低电位会通过输出控制模块130传输至输出控制模块130的输出端N3。输出控制模块130的输出端N3的低电位持续至第一开关模块160导通时结束。

继续参见图10，在上述各实施方式的基础上，可选地，第一开关模块160包括：第二晶体管M2；第二晶体管M2的栅极接入第一开关信号SW1，第二晶体管M1的第一极接入第一电位信号VGH，第二晶体管M2的第二极与输出控制模块130的输出端N3电连接。本实施例设置第一开关模块160由一个晶体管构成，使第一开关模块160的结构简单，易于实现。

在上述各实施方式的基础上，可选地，当第一晶体管M1与第二晶体管M2的沟道类型相同时，可设置频率切换控制信号SW0和第一开关信号SW1互为高低电位相反的反相信号，可用于提供如图11所示的控制过程。

或者，如图13所示，当第一晶体管M1与第二晶体管M2的沟道类型不同时，可设置频率切换控制信号SW0复用为第一开关信号SW1，以减少扫描驱动电路所需的信号线，简化显示面板的布线。例如图13，可设置第一晶体管M1为P型晶体管，第二晶体管M2为N型晶体管。或者，也可设置第一晶体管M1为N型晶体管，第二晶体管M2为P型晶体管，具体设置方式不做限定。

在上述各实施方式的基础上，可选地，可设置第二电容C2的容值较大，例如大于第三电容C3的容值，以增加第二电容C2保持电位的能力，从而减少频率切换控制信号SW0控制输出控制模块130开启时，输出控制模块130的控制端N3的高电位对第一输出端N1的电位的影响。

图14是本发明实施例提供的又一种移位寄存器的结构示意图。参见图14，在上述各实施方式的基础上，可选地，移位寄存器10中还包括：第二开关模块170，与输出控制模块130的输出端N3电连接，用于响应第二开关信号SW2，将第二电位信号VGL传输至输出控制模块130的输出端N3，具体用于在移位寄存器10工作于第一工作模式中时，在第一阶段T11开始后，第二阶段T12开始前，及时为第五晶体管M5的栅极提供第五晶体管M5的导通电位(例如低电位)。

图15是本发明实施例提供的另一种移位寄存器在第一工作模式中的驱动时序示意图。结合图14和图15，示例性地，第二开关信号SW2可以在频率切换控制信号SW0控制第一晶体管M1导通前变换为第二开关模块170的导通电位(例如低电位)，控制第二开关模块170导通，为第五晶体管M5的栅极预提供第二电位信号VGL的低电位，使输出控制模块130的输出端N3在输出控制模块130导通前变化为低电位，以避免输出控制模块130导通时，输出控制模块130的输出端N3仍处于高电位而使得第一输出端N1变化为低电位的延时增长。需要注意的是，第二开关信号SW2的下降沿不应早于第一阶段T11的起始时刻，以避免第五晶体管M5提前输出第二时钟信号SCK2的低电位；以及，第二开关信号SW2的下降沿应早于第二阶段T12的起始时刻，以保证第五晶体管M5在第二阶段T12中可靠导通。

或者，第二开关信号SW2也可以在频率切换控制信号SW0变化为低电位后再变换为低电位，仍然可起到保证第五晶体管M5导通的作用。

需要注意的是，第一开关信号SW1应在第二开关信号SW2控制第二开关模块170导通前，控制第一开关模块160关断，以避免第一电位信号VGH和第二电位信号VGL同时向输出控制模块130的输出端N3传输的情况出现，保证移位寄存器10工作的可靠性。

在上述各实施方式的基础上，类型的，可将本级移位寄存器10接入的输入信号SIN复用为本级移位寄存器10所需的第二开关信号SW2，以减少信号线数量，简化显示面板布线。

继续参见图14，在上述各实施方式的基础上，可选地，第二开关模块170包括第三晶体管M3；第三晶体管M3的栅极接入第二开关信号SW2，第三晶体管M3的第一极接入第二电位信号VGL，第三晶体管M3的第二极与输出控制模块130的输出端N3电连接。本实施例设置第二开关模块170包括一个晶体管，使第二开关模块170的结构简单，易于实现。

继续参见图14，在上述各实施方式的基础上，可选地，移位寄存器10中还包括：第一保护模块180，以提高移位寄存器10的输出稳定性。第一保护模块180连接于输出控制模块130的输出端N3与扫描输出模块140的第一控制端之间，且接入第二电位信号VGL。具体地，第一保护模块180可包括第四晶体管M4；第四晶体管M4的栅极接入第二电位信号VGL，第四晶体管M4的第一极与输出控制模块130的输出端N3电连接，第四晶体管M4的第二极与扫描输出模块140的第一控制端电连接。第一保护模块180可以避免第五晶体管M5栅极的极低电位向输出控制模块13的输出端N3传输，其保护原理可参见对第二保护模块150的解释，不再赘述。

图16是本发明实施例提供的又一种移位寄存器的结构示意图，图16与图14的不同之处在于：图14中第一晶体管M1的第一极与第一输出端N1连接，而图16中第一晶体管M1的第一极通过晶体管M16连接第一输出端N1。第一晶体管M1的第一极的连接位置可根据实际需求设置，此处不做限定。

上述各实施例示例性地对移位寄存器10的具体结构进行了说明。下面对显示装置的驱动过程进行说明。示例性地，所有移位寄存器10中的输出控制模块130均接入同一频率切换控制信号SW0，相应的，所有移位寄存器10中的第一开关模块150均接入同一第一开关信号SW1。以及，各级输入信号SIN作为本级第二开关信号SW2。

下面结合图17，仍以显示装置中包括3个显示区，执行如图2所示的驱动过程为例，且以频率切换控制信号SW0和第一开关信号SW1互为反相信号为例进行说明。附图中以阴影填充表示该显示区的各行像素电路进行数据刷新，以空白填充表示该显示区的各行像素电路进行数据保持。以及，第i级移位寄存器标记为10i，第i级级传信号标记为Carryi，第i级扫描信号标记为GOUTi，i为正整数。

参见图17，在显示帧F1中，频率切换控制信号SW0维持低电位，第一开关信号SW1维持高电位V1。各输出控制模块130在该显示帧中始终导通，各第一开关模块160在该显示帧中始终关断。各级扫描信号与对应级级传信号保持一致，扫描驱动电路能够实现扫描信号导通电位的逐级传输，使所有显示区的像素电路均进行数据刷新。该类显示帧可称为全刷新帧。

在显示帧F2中，部分行像素电路进行刷新，该类显示帧可称为部分刷新帧。具体地，在显示帧F2中：

在第一显示区A1的扫描阶段TA1，频率切换控制信号SW0维持低电位，第一开关信号SW1维持高电位，使第一显示区A1对应的各级移位寄存器输出的扫描信号与对应级级传信号一致，包含导通脉冲，使第一显示区A1中的各行像素电路均进行数据刷新。

在第二显示区A2的扫描阶段TA2，频率切换控制信号SW0为高电位，第一开关信号SW1为低电位，使第二显示区A2对应的各级移位寄存器输出的扫描信号与对应级级传信号不同，不包含导通脉冲，使第二显示区A2中的像素电路不进行数据刷新。

在第三显示区A3的扫描阶段TA3，频率切换控制信号SW0为低电位，第一开关信号SW1为高电位，使第三显示区A3对应的各级移位寄存器输出的扫描信号与对应级级传信号一致，包含导通脉冲，使第三显示区A3中的像素电路均进行数据刷新。

其中，不同的部分刷新帧中，频率切换控制信号SW0和第一开关信号SW1的电位跳变时刻和数量可以不同，只要在低频显示区域的保持帧中，控制频率切换控制信号SW0的高电位时段对应需要进行数据保持的各行像素电路的扫描时间即可，具体过程不再赘述。本实施例中，每级移位寄存器10的扫描信号GOUT是否输出导通电位受本级输出控制模块130的控制，与其他级扫描信号GOUT的输出状态无关。因此，各显示区对应的刷新频率只与本显示区对应的移位寄存器10的输出状态有关，与其他显示区的刷新频率无关联关系，本发明实施例可实现对不同显示区的刷新频率高低的随意切换。

在实际应用时，通过调整全刷新帧和各种部分刷新帧的顺序和数量，可以实现各种分区各种显示频率的组合。

例如，当第一显示区A1以刷新频率f进行显示，第二显示区A2以刷新频率f/4进行显示，第三显示区A3以刷新频率f/2进行显示时，各类显示帧的组合方式如图18所示。参见图18，例如第一显示区A1对应第1级至第k-1级移位寄存器，第二显示区A2对应第k级至第m-1级移位寄存器，第三显示区A3对应第m级至第n级移位寄存器，i、k、m和n均为正整数且依次增大。对于第一显示区A1的各行子像素，可以在每个显示帧都进行数据刷新，图18中示例性地给出了第1级扫描信号GOUT1的波形，可以看出，每个显示帧中，第1级扫描信号GOUT1均包含导通脉冲。对于第二显示区A2的各行子像素，可以设置相邻两刷新帧之间间隔3个保持帧，图18中示例性地给出了第k级扫描信号GOUTk的波形，可以看出，第k级扫描信号GOUTk在显示帧F1和显示帧F5中包含导通脉冲，即仅在第4i-3个显示帧中包含导通脉冲，在其他显示帧保持截止电位。对于第三显示区A3的各行子像素，可以设置奇数帧为刷新帧，偶数帧为保持帧，图18中示例性地给出了第m级扫描信号GOUTm的波形，可以看出，第m级扫描信号GOUTm仅在奇数帧包含导通脉冲。

以F1至F4这4个显示帧为一个循环(CYCLE1)，重复该循环中的驱动过程，可实现第一显示区A1的刷新频率为f、第二显示区A2的刷新频率为f/4、第三子显示区A3的刷新频率为f/2的稳定分区多频显示。其中，显示帧F1为全刷新帧，显示帧F2-F4均为部分刷新帧。

若需要对各子显示区之间的分区位置进行调整，可以通过调整各类显示帧中频率切换控制信号SW0和第一开关信号SW1的电位跳变时间来实现。若需要对各显示区的刷新频率进行调整，可以通过控制不同循环中各类显示帧的顺序和数量来实现。以及，通过在显示过程的不同时间段内采用不同循环进行显示，可以实现刷新频率动态调整的显示方案。

图19是本发明实施例提供的一种显示面板的结构示意图。参见图19，示例性地，显示面板的显示区AA中阵列排布有多个像素电路20，扫描驱动电路100设置于显示面板的非显示区NAA中。显示面板的非显示区NAA可以设置第一电位信号线，用于提供第一电位信号VGH；第二电位信号线，用于提供第二电位信号VGL；第一时钟信号线，用于提供第一初始时钟信号CLK1；第二时钟信号线，用于提供第二初始时钟信号CLK2；切频控制信号线，用于提供频率切换控制信号SW0；输入信号线，用于提供第一级输入信号SIN1。其中，各级移位寄存器10的两个时钟端与第一时钟信号线和第二时钟信号线交替连接，即，第一初始时钟信号CLK1可作为奇数级移位寄存器的第一时钟信号SCK1和偶数级移位寄存器的第二时钟信号SCK2；相应的，第二初始时钟信号CLK2可作为奇数级移位寄存器的第二时钟信号SCK2和偶数级移位寄存器的第一时钟信号SCK1。

像素电路20可具有现有的任意像素电路的结构。以7T1C架构的像素电路为例，本发明实施例所提供的扫描驱动电路100中，各级移位寄存器输出的扫描信号可作为像素电路中栅极复位晶体管的栅极所需的第一控制信号S1和/或阈值补偿晶体管的栅极所需的第二控制信号S2。

在一种实施方式中，可选地，显示面板中可设置两组扫描驱动电路100，分别用于提供各行像素电路所需的第一控制信号S1和第二控制信号S2。

在另一种实施方式中，如图19所示，可选地，显示面板中可设置一组扫描驱动电路100，为各行像素电路20提供第一控制信号S1和第二控制信号S2。具体地，可以将不同级移位寄存器10连接至同一行像素电路20，前级(前一级或后几级，可根据实际需求设置)移位寄存器10输出的扫描信号作为该行像素电路20的第一控制信号S1，后级(后一级或后几级，可根据实际需求设置)移位寄存器10输出的扫描信号作为该行像素电路20的第二控制信号S2。示例性地，如图19，可设置第j级移位寄存器10输出的扫描信号作为第j-1行像素电路20所需的第二控制信号S2，并作为第j行像素电路20所需的第一控制信号S1。

另外，显示面板中还可以包括其他驱动电路，例如用于提供像素电路20中数据写入晶体管的栅极所需的控制信号，以及提供发光控制晶体管的栅极所需的控制信号。其中，用于提供数据写入晶体管所需控制信号的驱动电路和用于提供发光控制晶体管所需控制信号的驱动电路均可始终保持高频输出。

需要说明的是，上述各实施例中给出的各移位寄存器10的结构，并不作为对本发明的限定，在其他实施方式中，移位寄存器10可在现有的任意结构的移位寄存电路基础上进行改进实现。针对任一种移位寄存电路，将原有的输出模块作为级传输出模块120仅做级联使用，在此基础上增设一组扫描输出模块140，并在增设的扫描输出模块140的第一控制端和驱动控制模块110的其中一个输出端之间添加输出控制模块130及其各相关结构，即可实现本发明实施例中移位寄存器10的功能。

还需要说明的是，上述各实施方式提供的扫描驱动电路100可以应用于LTPS像素电路中，但不作为对本发明的限定。在其他实施方式中，将各移位寄存器10替换为长输出低电位的结构，例如在10T3C基础架构上进行改动，可使扫描驱动电路100能够应用于LTPO像素电路中。

还需要说明的是，上述各实施方式中所涉及到的各晶体管，其第一极可以称作源极或漏极，相应的，其第二极可称作漏极或源极，由于在显示面板中晶体管的结构对称，因此对各晶体管的源极和漏极不做区分。

综上所述，本发明实施例通过在移位寄存器10中增设输出控制模块130，可实现阻挡/允许第一输出端N1(或第二输出端N2)的电位向后传输的功能，从而实现显示高低频的切换。同时，构建级传输出模块120作为高频输出单元，用于为下一级移位寄存器10提供正常启动所需要的输入信号SIN，整体思路简单，可实现刷新频率由高转低以及由低转高的随意切换，方案易于实现和推广。

本发明实施例还提供了一种显示装置，包括本发明任意实施例所提供的扫描驱动电路，具备相应的有益效果。图20是本发明实施例提供的一种显示装置的结构示意图。参见图20，示例性地，显示装置中可包括显示面板和驱动芯片50。扫描驱动电路100和像素电路20均设置于显示面板中，扫描驱动电路100通过各行扫描线LS向各行像素电路20提供扫描信号。驱动芯片50可通过输入信号线向扫描驱动电路100中第一级移位寄存器10提供第一级输入信号SIN1，并通过各条数据线LD向各列像素电路20提供数据电压。

应该理解，可以使用上面所示的各种形式的流程，重新排序、增加或删除步骤。例如，本发明中记载的各步骤可以并行地执行也可以顺序地执行也可以不同的次序执行，只要能够实现本发明的技术方案所期望的结果，本文在此不进行限制。

上述具体实施方式，并不构成对本发明保护范围的限制。本领域技术人员应该明白的是，根据设计要求和其他因素，可以进行各种修改、组合、子组合和替代。任何在本发明的精神和原则之内所作的修改、等同替换和改进等，均应包含在本发明保护范围之内。

Claims (15)

1.一种扫描驱动电路，其特征在于，包括：多个移位寄存器；

所述移位寄存器包括：

驱动控制模块，所述驱动控制模块用于根据所述移位寄存器的输入信号控制所述驱动控制模块的第一输出端和第二输出端的电位；

输出控制模块，所述输出控制模块的输入端连接所述第一输出端或所述第二输出端，所述输出控制模块的控制端输入频率切换控制信号；

扫描输出模块，连接所述输出控制模块的输出端，用于响应所述输出控制模块的输出端的电位，控制输出扫描信号至所述移位寄存器的输出端；其中，所述频率切换控制信号通过控制所述输出控制模块的输出端的电位，控制所述扫描信号的频率。

2.根据权利要求1所述的扫描驱动电路，其特征在于，各级所述移位寄存器中的输出控制模块均接入同一频率切换控制信号；

所述频率切换控制信号在部分显示帧中保持所述输出控制模块的导通电位，并在部分显示帧中进行电位跳变，使至少两个移位寄存器输出的扫描信号的频率不同，以实现显示装置的分区分频显示。

3.根据权利要求1所述的扫描驱动电路，其特征在于，所述输出控制模块的输入端连接所述第一输出端；所述扫描输出模块的第一控制端连接所述输出控制模块的输出端，所述扫描输出模块的第二控制端连接所述第二输出端；所述输出控制模块的输出端的电位用于控制所述扫描输出模块是否输出所述扫描信号的导通电位。

4.根据权利要求1所述的扫描驱动电路，其特征在于，所述输出控制模块包括：第一晶体管；所述第一晶体管的栅极与所述输出控制模块的控制端电连接，所述第一晶体管的第一极与所述输出控制模块的输入端电连接，所述第一晶体管的第二极与所述输出控制模块的输出端电连接。

5.根据权利要求1所述的扫描驱动电路，其特征在于，所述移位寄存器还包括：第一开关模块，与所述输出控制模块的输出端电连接，用于响应第一开关信号，将第一电位信号传输至所述输出控制模块的输出端，控制所述扫描输出模块停止输出扫描信号的导通电位。

6.根据权利要求5所述的扫描驱动电路，其特征在于，所述输出控制模块包括：第一晶体管；所述第一晶体管的栅极与所述输出控制模块的控制端电连接，所述第一晶体管的第一极与所述输出控制模块的输入端电连接，所述第一晶体管的第二极与所述输出控制模块的输出端电连接；

所述第一开关模块包括：第二晶体管；所述第二晶体管的栅极接入所述第一开关信号，所述第二晶体管的第一极接入所述第一电位信号，所述第二晶体管的第二极与所述输出控制模块的输出端电连接；

优选地，所述第一晶体管与所述第二晶体管的沟道类型相同，所述频率切换控制信号和所述第一开关信号互为反相信号；

或者，所述第一晶体管与所述第二晶体管的沟道类型不同，所述频率切换控制信号复用为所述第一开关信号。

7.根据权利要求1所述的扫描驱动电路，其特征在于，所述移位寄存器还包括：第二开关模块，与所述输出控制模块的输出端电连接，用于响应第二开关信号，将第二电位信号传输至所述输出控制模块的输出端，控制所述扫描输出模块输出扫描信号的导通电位；

优选地，所述第二开关模块包括第三晶体管；所述第三晶体管的栅极接入所述第二开关信号，所述第三晶体管的第一极接入所述第二电位信号，所述第三晶体管的第二极与所述输出控制模块的输出端电连接；

优选地，本级移位寄存器接入的输入信号复用为本级移位寄存器所需的第二开关信号。

8.根据权利要求1所述的扫描驱动电路，其特征在于，所述移位寄存器还包括：第一保护模块；所述第一保护模块连接于所述输出控制模块的输出端与所述扫描输出模块之间，且所述第一保护模块的控制端接入第二电位信号；

优选地，所述第一保护模块包括第四晶体管；所述第四晶体管的栅极接入第二电位信号，所述第四晶体管的第一极与所述输出控制模块的输出端电连接，所述第四晶体管的第二极与所述扫描输出模块电连接。

9.根据权利要求1所述的扫描驱动电路，其特征在于，所述驱动控制模块包括：

输入单元，与所述第一输出端电连接，用于响应第一时钟信号，将所述输入信号传输至所述第一输出端；

电位控制单元，与所述第二输出端电连接，用于响应所述第一时钟信号，将第二电位信号传输至所述第二输出端；

第一节点控制单元，分别与所述第一输出端和所述第二输出制端电连接，用于响应所述第一输出端的电位，将所述第一时钟信号传输至所述第二输出端；

第二节点控制单元，分别与所述第一输出端和所述第二输出制端电连接，用于响应第二时钟信号和所述第二输出端的电位，将第一电位信号传输至所述第一输出端。

10.根据权利要求1所述的扫描驱动电路，其特征在于，所述扫描输出模块包括：

第一输出单元，与所述输出控制模块的输出端电连接，用于响应所述输出控制模块的输出端的电位导通；

第二输出单元，与所述第二输出端电连接，用于响应所述第二输出端的电位导通；

优选地，所述第一输出单元包括第五晶体管和第一电容；所述第五晶体管的栅极与所述输出控制模块的输出端电连接，所述第五晶体管的第一极接入第二时钟信号，所述第五晶体管的第二极作为所述扫描输出模块的输出端；所述第一电容连接于所述第五晶体管的栅极和第二极之间；

所述第二输出单元包括第六晶体管；所述第六晶体管的栅极与所述第二输出端电连接，所述第六晶体管的第一极接入第一电位信号，所述第六晶体管的第二极与所述第五晶体管的第二极电连接。

11.根据权利要求1-10任一项所述的扫描驱动电路，其特征在于，所述多个移位寄存器级联设置；所述扫描信号作为下一级移位寄存器的输入信号。

12.根据权利要求1-10任一项所述的扫描驱动电路，其特征在于，所述多个移位寄存器级联设置；所述移位寄存器还包括：级传输出模块，分别与所述第一输出端和所述第二输出端电连接，用于响应所述第一输出端和所述第二输出端的电位，输出级传信号；所述级传信号作为下一级移位寄存器的输入信号；

优选地，所述级传输出模块的第一控制端连接所述第一输出端，所述级传输出模块的第二控制端连接所述第二输出端。

13.根据权利要求12所述的扫描驱动电路，其特征在于，所述移位寄存器还包括：第二保护模块，所述第二保护模块的第一端连接所述第一输出端，所述第二保护模块的第二端连接所述级传输出模块的第一控制端；

所述输出控制模块的输入端连接所述第二保护模块的第一端或第二端。

14.根据权利要求12所述的扫描驱动电路，其特征在于，所述级传输出模块包括：

第三输出单元，与所述第一输出端电连接，用于响应所述第一输出端的电位导通；

第四输出单元，与所述第二输出端电连接，用于响应所述第二输出端的电位导通；

优选地，所述第三输出单元包括第七晶体管和第二电容；所述第七晶体管的栅极与所述第一输出端电连接，所述第七晶体管的第一极接入第二时钟信号，所述第七晶体管的第二极作为所述级传输出模块的输出端；所述第二电容连接于所述第七晶体管的栅极和第二极之间；

所述第四输出单元包括第八晶体管和第三电容；所述第八晶体管的栅极与所述第二输出端电连接，所述第八晶体管的第一极接入第一电位信号，所述第八晶体管的第二极与所述第七晶体管的第二极电连接；所述第三电容连接于所述第八晶体管的栅极和第一极之间；

优选地，所述第二电容的容值大于所述第三电容的容值。

15.一种显示装置，其特征在于，包括：像素电路和权利要求1-14任一项所述的扫描驱动电路。

Images