CN115527482A - 扫描电路及其驱动方法、显示面板 - Google Patents

Abstract

本发明公开了一种扫描电路及其驱动方法、显示面板。扫描电路包括：触发输入模块、电位控制模块、节点互控模块、第一输出模块和第二输出模块；触发输入模块接入第一时钟信号；电位控制模块接入第一时钟信号和第四时钟信号；节点互控模块接入第一时钟信号和第二时钟信号；第一输出模块分别与触发输入模块和电位控制模块电连接，接入第二时钟信号，并输出第一扫描信号；第二输出模块分别与触发输入模块和电位控制模块电连接，接入第三时钟信号，并输出第二扫描信号；第一时钟信号至第四时钟信号的初始脉冲依次延时预设时间，且相邻两个时钟信号的脉冲存在交叠。本发明可以简化扫描电路结构，有利于显示面板窄边框的实现。

Description

扫描电路及其驱动方法、显示面板

技术领域

本发明涉及显示技术领域，尤其涉及一种扫描电路及其驱动方法、显示面板。

背景技术

随着显示技术的不断发展，显示面板的应用范围越来越广泛，人们对显示面板的要求也越来越高。显示面板中包括像素电路和为像素电路提供扫描信号的扫描电路。随着刷新频率越来越高，分辨率越来越大，行时间(即每行像素电路开始扫描的时间间隔)被压缩得越来越短，扫描电路提供给像素电路写数据的时间不足，导致显示面板的显示均一性变差，限制了显示面板高刷新频率高分辨率的发展。为解决上述问题，增强驱动晶体管的阈值补偿效果，现有技术的解决方案中需要相邻扫描信号的脉冲存在交叠。但在现有技术中，同一组级联的扫描电路输出的各级扫描信号的脉冲无交叠，为了提供脉冲存在交叠的扫描信号，需要设置两组扫描电路，使得扫描驱动电路整体结构复杂，不利于显示面板窄边框的设计。

发明内容

本发明提供了一种扫描电路及其驱动方法、显示面板，以简化扫描电路结构，有利于显示面板窄边框的实现。

为实现上述技术目的，本发明实施例提供了如下技术方案：

一种扫描电路，所述扫描电路接入第一时钟信号、第二时钟信号、第三时钟信号和第四时钟信号；

所述扫描电路包括：

触发输入模块，分别接入触发输入信号和所述第一时钟信号，所述触发输入模块的输出端作为第一输出控制端；所述触发输入模块用于控制所述第一输出控制端的电位；

电位控制模块，分别接入所述第一时钟信号、所述第四时钟信号和第一电位信号，所述电位控制模块的输出端作为第二输出控制端；所述电位控制模块用于控制所述第二输出控制端的电位；

节点互控模块，分别与所述第一输出控制端和所述第二输出控制端电连接，并接入所述第一时钟信号、所述第二时钟信号和第二电位信号；所述节点互控模块用于控制所述第一输出控制端和所述第二输出控制端的电位；

第一输出模块，分别与所述第一输出控制端和所述第二输出控制端电连接，并接入所述第二电位信号和所述第二时钟信号；所述第一输出模块用于输出第一扫描信号；

第二输出模块，分别与所述第一输出控制端和所述第二输出控制端电连接，并接入所述第二电位信号和所述第三时钟信号；所述第二输出模块用于输出第二扫描信号；

其中，所述第一时钟信号、所述第二时钟信号、所述第三时钟信号和所述第四时钟信号的初始脉冲依次延时一个预设时间，且相邻两个时钟信号的脉冲存在交叠，以使所述第一扫描信号和所述第二扫描信号的脉冲存在交叠。可选地，所述第一时钟信号、所述第二时钟信号、所述第三时钟信号和所述第四时钟信号的脉冲周期均为4倍的所述预设时间；

所述第一时钟信号、所述第二时钟信号、所述第三时钟信号和所述第四时钟信号的脉冲宽度均大于所述预设时间，且小于2倍的所述预设时间。

可选地，所述触发输入模块包括：第一晶体管；所述第一晶体管的栅极接入所述第一时钟信号，所述第一晶体管的第一极接入所述触发输入信号，所述第一晶体管的第二极与所述第一输出控制端电连接。

可选地，所述电位控制模块包括：第二晶体管和第三晶体管；所述第二晶体管与所述第三晶体管串联连接于第一电位信号端和所述第二输出控制端之间；其中，所述第一电位信号端用于接入所述第一电位信号；所述第二晶体管的栅极接入所述第四时钟信号，所述第三晶体管的栅极接入所述第一时钟信号。

可选地，所述节点互控模块包括：第一节点互控单元，用于响应所述第一时钟信号和所述第一输出控制端的电位，将所述第四时钟信号传输至所述第二输出控制端；

第二节点互控单元，用于响应所述第二时钟信号和所述第二输出控制端的电位，将所述第二电位信号传输至所述第一输出控制端；

优选地，所述第一节点互控单元包括：第四晶体管和第五晶体管；所述第四晶体管和所述第五晶体管串联连接于所述第二输出控制端和第四时钟端之间；其中，所述第四时钟端用于接入所述第四时钟信号；所述第四晶体管的栅极与所述第一输出控制端电连接，所述第五晶体管的栅极接入所述第一时钟信号；

所述第二节点互控单元包括：第六晶体管和第七晶体管；所述第六晶体管和所述第七晶体管串联连接于所述第一输出控制端和第二电位信号端之间；其中，所述第二电位信号端用于接入所述第二电位信号；所述第六晶体管的栅极与所述第二输出控制端电连接，所述第七晶体管的栅极接入所述第二时钟信号。

可选地，所述第一输出模块包括：第一输出单元，用于响应所述第一输出控制端的电位，将所述第二时钟信号作为所述第一扫描信号输出；

第二输出单元，用于响应所述第二输出控制端的电位，将所述第二电位信号作为所述第一扫描信号输出；

优选地，所述第一输出单元包括：第八晶体管和第一电容；所述第八晶体管的栅极分别与所述第一输出控制端和所述第一电容的第一端电连接，所述第八晶体管的第一极接入所述第二时钟信号；所述第八晶体管的第二极与所述第一电容的第二端电连接，并作为所述第一输出模块的输出端；

所述第二输出单元包括：第九晶体管和第二电容；所述第九晶体管的栅极分别与所述第二输出控制端和所述第二电容的第一端电连接；所述第九晶体管的第一极接入所述第二电位信号，且与所述第二电容的第二端电连接；所述第九晶体管的第二极与所述第一输出模块的输出端电连接；

优选地，所述第一输出单元还包括：第十晶体管；所述第十晶体管的栅极接入所述第一电位信号，所述第十晶体管的第一极与所述第一输出控制端电连接，所述第十晶体管的第二极与所述第八晶体管的栅极电连接。

可选地，所述第二输出模块包括：第三输出单元，用于响应所述第一输出控制端的电位，将所述第三时钟信号作为所述第二扫描信号输出；

第四输出单元，用于响应所述第二输出控制端的电位，将所述第二电位信号作为所述第二扫描信号输出；

优选地，所述第三输出单元包括：第十一晶体管和第三电容；所述第十一晶体管的栅极分别与所述第一输出控制端和所述第三电容的第一端电连接，所述第十一晶体管的第一极接入所述第三时钟信号；所述第十一晶体管的第二极与所述第三电容的第二端电连接，并作为所述第二输出模块的输出端；

所述第四输出单元包括：第十二晶体管；所述第十二晶体管的栅极与所述第二输出控制端电连接，所述第十二晶体管的第一极接入所述第二电位信号，所述第十二晶体管的第二极与所述第二输出模块的输出端电连接；

优选地，所述第三输出单元还包括：第十三晶体管；所述第十三晶体管的栅极接入所述第一电位信号，所述第十三晶体管的第一极与所述第一输出控制端电连接，所述第十三晶体管的第二极与所述第十一晶体管的栅极电连接。

相应地，本发明实施例还提供了一种扫描电路的驱动方法，用于驱动本发明任意实施例所提供的扫描电路；所述驱动方法包括：

第一输出阶段，所述第一时钟信号控制所述触发输入模块将所述触发输入信号传输至所述第一输出控制端；所述节点互控模块响应所述第一时钟信号和所述第一输出控制端的电位，将所述第四时钟信号传输至所述第二输出控制端；所述第一输出模块响应所述第一输出控制端的电位，将所述第二时钟信号作为第一扫描信号输出；所述第二输出模块响应所述第一输出控制端的电位，将所述第三时钟信号作为第二扫描信号输出；

第二输出阶段，所述第一时钟信号和所述第四时钟信号控制所述电位控制模块将所述第一电位信号传输至所述第二输出控制端；所述节点互控模块响应所述第二时钟信号和所述第二输出控制端的电位，将所述第二电位信号传输至所述第一输出控制端；所述第一输出模块响应所述第二输出控制端的电位，将所述第二电位信号作为第一扫描信号输出；所述第二输出模块响应所述第二输出控制端的电位，将所述第二电位信号作为第二扫描信号输出。

相应地，本发明实施例还提供了一种显示面板，包括：级联连接的多级如本发明任意实施例所提供的扫描电路。

可选地，本级扫描电路输出的第二扫描信号作为下一级扫描电路的触发输入信号；

所述显示面板还包括：第一时钟信号线、第二时钟信号线、第三时钟信号线和第四时钟信号线；

奇数级扫描电路的第一时钟端与所述第一时钟信号线电连接，第二时钟端与所述第二时钟信号线电连接，第三时钟端与所述第三时钟信号线电连接，第四时钟端与所述第四时钟信号线电连接；

偶数级扫描电路的第一时钟端与所述第三时钟信号线电连接，第二时钟端与所述第四时钟信号线电连接，第三时钟端与所述第一时钟信号线电连接，第四时钟端与所述第二时钟信号线电连接。

本发明实施例提供的扫描电路，提供了一种新的扫描驱动架构，包括触发输入模块、电位控制模块、节点互控模块、第一输出模块和第二输出模块。基于四个时钟信号的控制，使得扫描电路内部，第一输出控制端稳定在导通电位，第二输出控制端稳定在截止电位的电位稳定期间的宽度涵盖第二时钟信号和第三时钟信号的脉冲时间，此电位稳定期间内，第一输出模块将第二时钟信号作为第一扫描信号输出，第二输出模块将第三时钟信号作为第二扫描信号输出。因此，一个扫描电路可以输出顺次移位且脉冲存在交叠的两个扫描信号。这样，相比于现有技术中提供两组扫描电路的方案，本发明实施例仅需要一组扫描电路，在整体上简化了扫描驱动电路的结构，有利于窄边框的实现。在另一角度而言，扫描电路的结构简化，在占用相同面积的基础上，可以使各膜层功能图案的间距增大，从而减少电路中的寄生电容，减少信号延迟，提升驱动效果。因此，相比于现有技术，本发明实施例可以简化扫描电路结构，有利于显示面板窄边框的实现。

应当理解，本部分所描述的内容并非旨在标识本发明的实施例的关键或重要特征，也不用于限制本发明的范围。本发明的其它特征将通过以下的说明书而变得容易理解。

附图说明

为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是本发明实施例提供的一种扫描电路的结构示意图；

图2是本发明实施例提供的一种扫描电路的驱动时序示意图；

图3是本发明实施例提供的另一种扫描电路的结构示意图；

图4是本发明实施例提供的又一种扫描电路的结构示意图；

图5是本发明实施例提供的另一种扫描电路的驱动时序示意图；

图6是本发明实施例提供的又一种扫描电路的结构示意图；

图7是本发明实施例提供的一种扫描电路的驱动方法的流程示意图；

图8是本发明实施例提供的一种显示面板的结构示意图；

图9是本发明实施例提供的一种显示面板的驱动时序示意图。

具体实施方式

为了使本技术领域的人员更好地理解本发明方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分的实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本发明保护的范围。

需要说明的是，本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本发明的实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含。

正如背景技术中所述，随着显示面板的刷新频率和分辨率越来越大，行时间被压缩得越来越短，而像素电路中驱动晶体管的阈值电压补偿效果与行时间强相关，像素电路写数据和阈值补偿的时间不足导致显示面板的显示均一性变差，制约着刷新频率和分辨率的进一步提高。为解决上述问题，现有技术中提出了以下几种解决方案：

方案一、利用Dual Data(双数据线)技术，使每行像素电路的数据写入时间可以超过行时间，从而增加像素电路的数据写入和阈值补偿时间，提升数据写入效果。具体而言，通过设置显示面板中位于同一列的相邻两个像素电路连接不同的数据线，例如设置奇数行像素电路连接一组数据线，偶数行像素电路连接另一组数据线。各奇数行和偶数行像素电路的数据写入过程继续交替进行，奇数行与偶数行像素电路的数据写入过程互不影响，相邻两行像素电路的数据写入时间可存在交叠，从而使各行像素电路的数据写入时间均可超过行时间，并可延长至接近2个行时间。

方案二、对像素电路的驱动时序进行改进，在数据写入阶段之前插入驱动晶体管恢复阶段，控制栅极初始化晶体管和阈值补偿晶体管同时导通，利用大电流冲击驱动晶体管，加速驱动晶体管阈值电压的恢复，以改善残影问题，提高显示均一性。

由上述分析可知，能够改善显示均一性的各方案中均需要相邻扫描信号的脉冲交叠。现有技术中，需要设置两组扫描电路来提供脉冲交叠的扫描信号，寄生电容大导致延迟，不利于显示面板窄边框的设计。

为解决上述问题，本发明实施例提供了一种新的扫描电路，可由一个扫描电路输出脉冲存在交叠的两个扫描信号。图1是本发明实施例提供的一种扫描电路的结构示意图。参见图1，该扫描电路包括：触发输入端、第一电位信号端、第二电位信号端、第一时钟端、第二时钟端、第三时钟端和第四时钟端。其中，触发输入端接入触发输入信号SIN，第一电位信号端接入第一电位信号VGL，第二电位信号端接入第二电位信号VGH。第一时钟端、第二时钟端、第三时钟端和第四时钟端依次接入第一时钟信号SCK1、第二时钟信号SCK2、第三时钟信号SCK3和第四时钟信号SCK4。

该扫描电路中具体包括：触发输入模块10、电位控制模块20、节点互控模块30、第一输出模块40和第二输出模块50。

触发输入模块10分别与第一时钟端和触发输入端电连接，触发输入模块10的输出端作为第一输出控制端N1；触发输入模块10用于控制第一输出控制端N1的电位。示例性地，触发输入模块10响应第一时钟信号SCK1，将触发输入信号SIN传输至第一输出控制端N1。电位控制模块20分别与第一时钟端、第四时钟端和第一电位信号端电连接，电位控制模块20的输出端作为第二输出控制端N2；电位控制模块20用于控制第二输出控制端N2的电位。示例性地，电位控制模块20响应第一时钟信号SCK1和第四时钟信号SCK4，将第一电位信号VGL传输至第二输出控制端N2。

节点互控模块30分别与第一输出控制端N1、第二输出控制端N2、第一时钟端、第二时钟端和第二电位信号端电连接；节点互控模块30用于控制第一输出控制端N1和第二输出控制端N2的电位。示例性地，节点互控模块30响应第一时钟信号SCK1和第一输出控制端N1的电位，将第四时钟信号SCK4传输至第二输出控制端N2；并响应第二输出控制端N2的电位和第二时钟信号SCK2，将第二电位信号VGH传输至第一输出控制端N1。

第一输出模块40分别与第一输出控制端N1、第二输出控制端N2、第二电位信号端和第二时钟端电连接；第一输出模块40用于输出第一扫描信号Vout1。示例性地，第一输出模块40用于根据第一输出控制端N1和第二输出控制端N2的电位，将第二电位信号VGH或第二时钟信号SCK2作为第一扫描信号Vout1输出。第二输出模块50分别与第一输出控制端N1、第二输出控制端N2、第二电位信号端和第三时钟端电连接；第二输出模块50用于输出第二扫描信号Vout2。示例性地，第二输出模块50用于根据第一输出控制端N1和第二输出控制端N2的电位，将第二电位信号VGH或第三时钟信号SCK3作为第二扫描信号Vout2输出。

其中，第一时钟信号SCK1、第二时钟信号SCK2、第三时钟信号SCK3和第四时钟信号SCK4的初始脉冲依次延时一个预设时间，相邻两个时钟信号的脉冲存在交叠，以使第一扫描信号Vout1和第二扫描信号Vout2的脉冲存在交叠。

示例性地，第一电位信号VGL和第二电位信号VGH均可以为直流电压信号，第一电位信号VGL和第二电位信号VGH的逻辑相反，例如第一电位信号VGL为低电位信号，第二电位信号VGH为高电位信号。各时钟信号均为高电位和低电位交替变化的时钟信号，时钟信号的脉冲指时钟信号的导通脉冲。相邻两个时钟信号的脉冲存在交叠是指，在第一时钟信号SCK1的一个脉冲周期内，第一时钟信号SCK1与第二时钟信号SCK2的脉冲存在交叠，第二时钟信号SCK2与第三时钟信号SCK3的脉冲存在交叠，第三时钟信号SCK3与第四时钟信号SCK4的脉冲存在交叠，以及第四时钟信号SCK4的脉冲与第一时钟信号SCK1在下一脉冲周期中的脉冲存在交叠。触发输入信号SIN可以是导通电位为低电位的脉冲信号，其脉冲宽度覆盖第一时钟信号SCK1的脉冲宽度。

示例性地，该扫描电路的驱动过程包括：

第一输出阶段，触发输入模块10根据第一时钟信号SCK1和触发输入信号SIN控制第一输出控制端N1为导通电位，使第一输出模块40响应第一输出控制端N1的导通电位，将第二时钟信号SCK2作为第一扫描信号Vout1输出；第二输出模块50响应第一输出控制端N1的导通电位，将第三时钟信号SCK3作为第二扫描信号Vout2输出。该阶段中，至少在第二时钟信号SCK2和第三时钟信号SCK3的脉冲时间内，节点互控模块30可以根据第一时钟信号SCK1、第四时钟信号SCK4和第一输出控制端N1的电位，控制第二输出控制端N2为截止电位，从而避免两输出模块误将第二电位信号VGH输出。

第二输出阶段，电位控制模块20根据第一时钟信号SCK1、第四时钟信号SCK4和第一电位信号VGL控制第二输出控制端N2为导通电位，使第一输出模块40响应第二输出控制端N2的导通电位，将第二电位信号VGH作为第一扫描信号Vout1输出；第二输出模块50响应第二输出控制端N2的导通电位，将第二电位信号VGH作为第二扫描信号Vout2输出。该阶段中，节点互控模块30可以根据第二时钟信号SCK2、第二电位信号VGH和第二输出控制端N2的电位，控制第一输出控制端N1为截止电位，以使两输出模块仅输出第二电位信号VGH。

基于触发输入模块10、电位控制模块20和节点互控模块30的共同控制，可以使第一输出控制端N1稳定在导通电位，第二输出控制端N2稳定在截止电位的时间覆盖第二时钟信号SCK2和第三时钟信号SCK3的脉冲时间，以使第一输出模块40输出第二时钟信号SCK2的脉冲，第二输出模块50输出第三时钟信号SCK3的脉冲，使第一扫描信号Vout1和第二扫描信号Vout2构成顺次移位且脉冲存在交叠的两个扫描信号。通过控制两扫描信号的脉冲间隔的预设时间等于行时间，可以使扫描电路的输出信号匹配Dual Data技术方案，以及匹配驱动晶体管加速恢复方案，为显示面板高刷新频率和高分辨率的实现提供条件。

本发明实施例提供的扫描电路，提供了一种新的扫描驱动架构，包括触发输入模块10、电位控制模块20、节点互控模块30、第一输出模块40和第二输出模块50。基于四个时钟信号的控制，使得扫描电路内部，第一输出控制端N1稳定在导通电位，第二输出控制端N2稳定在截止电位的电位稳定期间的宽度涵盖第二时钟信号SCK2和第三时钟信号SCK3的脉冲时间，此电位稳定期间内，第一输出模块40将第二时钟信号SCK2作为第一扫描信号Vout1输出，第二输出模块50将第三时钟信号SCK3作为第二扫描信号Vout1输出。因此，一个扫描电路可以输出顺次移位且脉冲存在交叠的两个扫描信号。这样，相比于现有技术中提供两组扫描电路的方案，本发明实施例仅需要一组扫描电路，在整体上简化了扫描驱动电路的结构，有利于窄边框的实现。在另一角度而言，扫描电路的结构简化，在占用相同面积的基础上，可以使各膜层功能图案的间距增大，从而减少电路中的寄生电容，减少信号延迟，提升驱动效果。因此，相比于现有技术，本发明实施例可以简化扫描电路结构，有利于显示面板窄边框的实现。

下面结合电路时序对扫描电路的工作过程进行具体说明。图2是本发明实施例提供的一种扫描电路的驱动时序示意图。结合图1和图2，以扫描电路中各功能模块响应低电位导通为例，示例性地，该扫描电路的驱动过程包括：第一输出阶段T1和第二输出阶段T2。

第一输出阶段T1，即时钟信号输出阶段，具体可分为第一子阶段T11和第二子阶段T12。

在第一子阶段T11，第一时钟信号SCK1与第四时钟信号SCK4均为低电位，第二时钟信号SCK2和第三时钟信号SCK3均为高电位。触发输入模块10导通，将触发输入信号SIN的低电位传输至第一输出控制端N1，第一输出控制端N1跳变为低电位。节点互控模块20响应第一时钟信号SCK1和第一输出控制端N1的低电位，将第四时钟信号SCK4的低电位传输至第二输出控制端N2；同时，电位控制模块20导通，将第一电位信号VGL的低电位传输至第二输出控制端N2。第一输出模块10响应第一输出控制端N1的低电位将第二时钟信号SCK2的高电位输出，并响应第二输出控制端N2的低电位将第二电位信号VGH的高电位输出，因此第一扫描信号Vout1为高电位。第二输出模块20响应第一输出控制端N1的低电位将第三时钟信号SCK3的高电位输出，并响应第二输出控制端N2的低电位将第二电位信号VGH的高电位输出，因此第二扫描信号Vout2为高电位。

在第二子阶段T12，第一时钟信号SCK1先保持低电位，后跳变为高电位；第二时钟信号SCK2、第三时钟信号SCK3与第四时钟信号SCK4的脉冲先后出现。当第一时钟信号SCK1保持低电位，第四时钟信号SCK4跳变为高电位时，触发输入模块10导通，将触发输入信号SIN的低电位传输至第一输出控制端N1，第一输出控制端N1维持低电位。电位控制模块20不导通，不影响第二输出控制端N2的电位；节点互控模块20响应第一时钟信号SCK1和第一输出控制端N1的低电位，将第四时钟信号SCK4的高电位传输至第二输出控制端N2，第二输出控制端N2跳变为高电位。在第一时钟信号SCK1跳变为高电位后，无论第四时钟信号SCK4的电位如何，触发输入模块10和电位控制模块20均关断，第一输出控制端N1维持低电位，第二输出控制端N2维持高电位。第一子阶段T11实际为时钟信号与第二电位信号共同输出子阶段。

因此，在整个第二子阶段T12中，第一输出控制端N1维持低电位，第二输出控制端N2维持高电位。第一输出模块10响应第一输出控制端N1的低电位将第二时钟信号SCK2作为第一扫描信号Vout1输出，第一扫描信号Vout1的电位与第二时钟信号SCK2的电位同步变化。第二输出模块20响应第一输出控制端N1的低电位将第三时钟信号SCK3作为第二扫描信号Vout2输出，第二扫描信号Vout2的电位与第三时钟信号SCK3的电位同步变化。第二子阶段T12为仅时钟信号输出阶段。第二子阶段T12的开始时刻为第四时钟信号SCK4的上一脉冲结束时刻，第二子阶段T12的结束时刻为第一时钟信号SCK1的下一脉冲开始时刻，因此，第一输出控制端N1稳定在低电位且第二输出控制端N2稳定在高电位的节点电位稳定时间(即第二子阶段T12的持续时间)涵盖第二时钟信号SCK2和第三时钟信号SCK3的脉冲时间，使得第二子阶段T12中，第一输出模块40可以完整输出第二时钟信号SCK2的脉冲，第二输出模块50可以完整输出第三时钟信号SCK3的脉冲，进而使得第一扫描信号Vout1和第二扫描信号Vout2的脉冲存在交叠。

第二输出阶段T2，即第二电位信号输出阶段，具体可分为第三子阶段T21、第四子阶段T22和第五子阶段T23。

在第三子阶段T21，第一时钟信号SCK1与第四时钟信号SCK4为低电位，第二时钟信号SCK2和第三时钟信号SCK3为高电位。触发输入模块10导通，将触发输入信号SIN的高电位传输至第一输出控制端N1，第一输出控制端N1跳变为高电位。电位控制模块20导通，将第四时钟信号SCK4的低电位传输至第二输出控制端N2，第二输出控制端N2跳变为低电位。

在第四子阶段T22，第一时钟信号SCK1保持低电位，第四时钟信号SCK4跳变为高电位；第二时钟信号SCK2的脉冲开始出现。触发输入模块10导通，将触发输入信号SIN的高电位传输至第一输出控制端N1，第一输出控制端N1保持高电位。电位控制模块20关断，不影响第二输出控制端N2的电位，第二输出控制端N2保持低电位。在第二时钟信号SCK2跳变为低电位之后，节点互控模块30响应第二输出控制端N2和第二时钟信号SCK2的低电位，将第二电位信号VGH的高电位传输至第一输出控制端N1，使第一输出控制端N1保持高电位。

在第五子阶段T23，第一时钟信号SCK1跳变为高电位。触发输入模块10关断和电位控制模块20均关断，不影响两输出控制端的电位，第一输出控制端N1保持高电位，第二输出控制端N2保持低电位。

因此，在整个第二输出阶段T2中，第一输出控制端N1维持高电位，第二输出控制端N2维持低电位。第一输出模块10响应第二输出控制端N2的低电位将第二电位信号VGH作为第一扫描信号Vout1输出，第一扫描信号Vout1维持高电位。第二输出模块20响应第二输出控制端N2的低电位将第二电位信号VGH作为第二扫描信号Vout2输出，第二扫描信号Vout2保持高电位。

后续各阶段重复第二输出阶段T2，直至触发输入信号SIN再次变化为低电位。

综上所述，本发明实施例提供的扫描电路，可以提供脉冲存在交叠的第一扫描信号Vout1和第二扫描信号Vout2。当应用于Dual Data方案中时，第一扫描信号Vout1和第二扫描信号Vout2可以分别作为相邻两行像素电路所需的扫描信号。当应用于驱动晶体管加速恢复方案中时，第一扫描信号Vout1和第二扫描信号Vout2可以分别作为同一像素电路中栅极初始化晶体管所需的扫描信号和阈值补偿晶体管所需的扫描信号。示例性地，预设时间可以是像素电路的行时间，以使该扫描电路的输出信号适配各改善显示均一性的方案，以满足高刷新频率和高分辨率的应用需求。

继续参见图2，在上述各实施方式的基础上，可选地，第一时钟信号SCK1、第二时钟信号SCK2、第三时钟信号SCK3和第四时钟信号SCK4的脉冲周期TT均为4倍的预设时间。第一时钟信号SCK1、第二时钟信号SCK2、第三时钟信号SCK3和第四时钟信号SCK4的脉冲宽度w均大于预设时间，且小于2倍的预设时间。以预设时间等于行时间h为例，h<w<2h，由于相邻的时钟信号的脉冲开始时刻相距一个行时间h，两相邻扫描信号的脉冲交叠量△w＝w-h，因此脉冲交叠量△w的范围为0～h，在设计上，可以通过调节w的大小来调节脉冲交叠量△w。

图3是本发明实施例提供的另一种扫描电路的结构示意图。参见图3，在一种实施方式中，可选地，节点互控模块30包括：第一节点互控单元31和第二节点互控单元32。

第一节点互控单元31分别与第一时钟端、第四时钟端、第一输出控制端N1和第二时钟控制端N2电连接，第一节点互控单元31用于响应第一时钟信号SCK1和第一输出控制端N1的电位导通，将第四时钟信号SCK4传输至第二输出控制端N2。第二节点互控单元32分别与第二时钟端、第二电位信号端、第一输出控制端N1和第二时钟控制端N2电连接，用于响应第二时钟信号SCK2和第二输出控制端N2的电位导通，将第二电位信号VGH传输至第一输出控制端N1。

通过两节点互控单元可实现第一输出控制端N1和第二输出控制端N2的节点电位互控，减少第一输出控制端N1的电位和第二输出控制端N2的电位出现高低电位之间的中间电位的可能，保证两控制端的电位明确，使第一输出模块40和第二输出模块50可准确识别两控制端的电位，从而保证第一输出模块40和第二输出模块50的输出状态准确，以提升扫描电路的输出稳定性。

继续参见图3，在一种实施方式中，可选地，第一输出模块40包括：第一输出单元41和第二输出单元42。第一输出单元41的输出端与第二输出单元42的输出端连接，作为第一输出模块40的输出端。第一输出单元41分别与第一输出控制端N1和第二时钟端电连接，用于响应第一输出控制端N1的电位，将第二时钟信号SCK2作为第一扫描信号Vout1输出。第二输出单元42分别与第二输出控制端N2和第二电位信号端电连接，用于响应第二输出控制端N2的电位，将第二电位信号VGH作为第一扫描信号Vout1输出。

继续参见图3，在一种实施方式中，可选地，第二输出模块50包括：第三输出单元51和第四输出单元52。第三输出单元51的输出端与第四输出单元52的输出端连接，作为第二输出模块50的输出端。第三输出单元51分别与第一输出控制端N1和第三时钟端电连接，用于响应第一输出控制端N1的电位，将第三时钟信号SCK3作为第二扫描信号Vout2输出。第四输出单元52分别与第二输出控制端N2和第二电位信号端电连接，用于响应第二输出控制端N2的电位，将第二电位信号VGH作为第二扫描信号Vout2输出。

上述各实施方式示例性地对扫描电路的构成单元及其作用过程进行了说明，下面，对各功能单元可能具有的具体结构进行说明。

图4是本发明实施例提供的又一种扫描电路的结构示意图。为了验证本发明实施例所提供的扫描电路的输出效果，发明人根据图4所示的扫描电路进行了仿真，仿真结果如图5所示。

参见图4，在一种实施方式中，可选地，触发输入模块10包括：第一晶体管T1；第一晶体管T1的栅极与第一时钟端电连接，第一晶体管T1的第一极与触发输入端电连接，第一晶体管T1的第二极与第一输出控制端N1电连接。本实施例设置触发输入模块10由一个晶体管构成，使电路结构简单，易于实现。

继续参见图4，在一种实施方式中，可选地，电位控制模块20包括：第二晶体管T2和第三晶体管T3；第二晶体管T2与第三晶体管T3串联连接于第一电位信号端和第二输出控制端N2之间，第二晶体管T2的栅极与第四时钟端电连接，第三晶体管T3的栅极与第一时钟端电连接。示例性地，第三晶体管T3的第一极与第一电位信号端电连接，第三晶体管T3的第二极与第二晶体管T2的第一极电连接，第二晶体管T2的第二极与第二输出控制端N2电连接。

继续参见图4，在一种实施方式中，可选地，第一节点互控单元31包括：第四晶体管T4和第五晶体管T5；第四晶体管T4和第五晶体管T5串联连接于第二输出控制端N2和第四时钟端之间，第四晶体管T4的栅极与第一输出控制端N1电连接，第五晶体管T5的栅极与第一时钟端电连接。示例性地，第四晶体管T4的第一极与第二输出控制端N2电连接，第四晶体管T4的第二极与第五晶体管T5的第一极电连接，第五晶体管T5的第二极与第四时钟端电连接。

继续参见图4，在一种实施方式中，可选地，第二节点互控单元32包括：第六晶体管T6和第七晶体管T7；第六晶体管T6和第七晶体管T7串联连接于第一输出控制端N1和第二电位信号端之间，第六晶体管T6的栅极与第二输出控制端N2电连接，第七晶体管T7的栅极与第二时钟端电连接。示例性地，第六晶体管T6的第一极与第二电位信号端电连接，第六晶体管T6的第二极与第七晶体管T7的第一极电连接，第七晶体管T7的第二极与第一输出控制端N1电连接。

继续参见图4，在一种实施方式中，可选地，第一输出单元41包括：第八晶体管T8和第一电容C1；第八晶体管T8的栅极(即节点N3)分别与第一输出控制端N1和第一电容C1的第一端电连接，第八晶体管T8的第一极与第二时钟端电连接；第八晶体管T8的第二极与第一电容C1的第二端电连接，并作为第一输出模块40的输出端。其中，第一电容C1用于稳定第八晶体管T8的栅极电位，并对第八晶体管T8的栅极电位进行耦合控制。

结合图4和图5可以看出，在第一扫描信号Vout1的脉冲阶段T121开始前，由于第一输出控制端N1为低电位，节点N3相应的也为低电位，从而控制第八晶体管T8导通，输出第二时钟信号SCK2的高电位，此时第一电容C1用于存储节点N3和第一输出模块40的输出端的电位。在第一扫描信号Vout1的脉冲阶段T121开始时，第二时钟信号SCK2由高电位跳变为低电位，使得第一扫描信号Vout1由高电位跳变到低电位，在第一电容C1的耦合作用下，节点N3的电位VN3跳变至更低电位，以保证第八晶体管T8充分打开，确保第一扫描信号Vout1能够达到第二时钟信号SCK2的低电位值。

进一步地，第一输出单元41还可以包括：第十晶体管T10；第十晶体管T10的栅极与第一电位信号端电连接，第十晶体管T10的第一极与第一输出控制端N1电连接，第十晶体管T10的第二极与第八晶体管T8的栅极电连接。本实施例设置第十晶体管T10的第一极和第二极分别连接第一输出控制端N1和第八晶体管T8的栅极，可在第一输出控制端N1的电位发生跳变时，将节点N3和第一输出控制端N1之间存在的较大跨压降低，增加电路可靠性。

继续参见图4，在一种实施方式中，可选地，第二输出单元42包括：第九晶体管T9和第二电容C2；第九晶体管T9的栅极分别与第二输出控制端N2和第二电容C2的第一端电连接；第九晶体管T9的第一极分别与第二电位信号端和第二电容C2的第二端电连接；第九晶体管T9的第二极与第一输出模块40的输出端电连接。第二电容C2用于维持第二输出控制端N2的电位。

继续参见图4，在一种实施方式中，可选地，第三输出单元51包括：第十一晶体管T11和第三电容C3；第十一晶体管T11的栅极(节点N4)分别与第一输出控制端N1和第三电容C3的第一端电连接，第十一晶体管T11的第一极与第三时钟端电连接；第十一晶体管T11的第二极与第三电容C3的第二端电连接，并作为第二输出模块50的输出端。

结合图4和图5可以看出，与第一扫描信号Vout1的脉冲阶段T121的电位变化过程类似，在第二扫描信号Vout2的脉冲阶段T122开始时，由于第三时钟信号SCK3由高电位跳变为低电位，基于第三电容C3的耦合作用，节点N4的电位VN4被耦合至更低电位，以保证第十一晶体管T11充分打开，确保第二扫描信号Vout2能够达到第三时钟信号SCK3的低电位值。

进一步地，第三输出单元51还包括：第十三晶体管T13；第十三晶体管T13的栅极与第一电位信号端电连接，第十三晶体管T13的第一极与第一输出控制端电连接，第十三晶体管T13的第二极与第十一晶体管T11的栅极电连接。第十三晶体管T13与第十晶体管T10的作用类似，不再赘述。

继续参见图4，在一种实施方式中，可选地，第四输出单元52包括：第十二晶体管T12；第十二晶体管T12的栅极与第二输出控制端N2电连接，第十二晶体管T12的第一极与第二电位信号端电连接，第十二晶体管T12的第二极与第二输出模块50的输出端电连接。由于第二输出单元42中已经设置了第二电容C2以维持第二输出控制端N2的电位，第四输出单元52中可以不再设置其他电容。

上述各实施方式示例性地给出了扫描电路的一种具体结构，但不作为对本发明的限定。在其他实施方式中，可以根据需求对各功能模块中的元件位置进行调整。

图6是本发明实施例提供的又一种扫描电路的结构示意图。参见图6，在一种实施方式中，可选地，可以将第二晶体管T2和第三晶体管T3的位置对调；由于两晶体管为串联连接，仅在第一时钟信号SCK1和第四时钟信号SCK4的脉冲交叠时，电位控制模块20才会导通，将两晶体管的位置对调并不影响扫描电路的工作过程。

继续参见图6，在一种实施方式中，可选地，可以将第四晶体管T4和第五晶体管T5的位置对调；由于两晶体管为串联连接，仅在第一时钟信号SCK1和第一输出控制端N1均为导通电位时，第一节点互控单元31才会导通，将两晶体管的位置对调并不影响扫描电路的工作过程。

继续参见图6，在一种实施方式中，可选地，可以将第六晶体管T6和第七晶体管T7的位置对调；由于两晶体管为串联连接，仅在第二时钟信号SCK2和第二输出控制端N2均为导通电位时，第二节点互控单元32才会导通，将两晶体管的位置对调并不影响扫描电路的工作过程。

需要说明的是，上述各实施方式中所涉及到的各晶体管，其第一极可以称作源极或漏极，相应的，其第二极可称作漏极或源极，由于在显示面板中晶体管的结构对称，因此对各晶体管的源极和漏极不做区分。

还需要说明的是，在上述各实施例中，示例性地示出了扫描电路中的各晶体管均为P型晶体管，并非对本发明的限定。在其他实施方式中，还可以根据需要设定部分晶体管或全部晶体管为N型晶体管，并相应调整晶体管所连接控制信号的时序。

本发明实施例还提供了一种扫描电路的驱动方法，该驱动方法可适用于本发明任意实施例所提供的扫描电路，并具备相应的有益效果。图7是本发明实施例提供的一种扫描电路的驱动方法的流程示意图。参见图7，该扫描电路的驱动方法包括：

S110、第一输出阶段，第一时钟信号控制触发输入模块将触发输入信号传输至第一输出控制端；节点互控模块响应第一时钟信号和第一输出控制端的电位，将第四时钟信号传输至第二输出控制端；第一输出模块响应第一输出控制端的电位，将第二时钟信号作为第一扫描信号输出；第二输出模块响应第一输出控制端的电位，将第三时钟信号作为第二扫描信号输出。

S120、第二输出阶段，第一时钟信号和第四时钟信号控制电位控制模块将第一电位信号传输至第二输出控制端；节点互控模块响应第二时钟信号和第二输出控制端的电位，将第二电位信号传输至第一输出控制端；第一输出模块响应第二输出控制端的电位，将第二电位信号作为第一扫描信号输出；第二输出模块响应第二输出控制端的电位，将第二电位信号作为第二扫描信号输出。

本发明实施例提供的扫描电路的驱动方法，基于四个时钟信号的控制，可以使扫描电路输出顺次移位且脉冲存在交叠的两个扫描信号。这样，本发明实施例仅需要一组扫描电路，在整体上简化了扫描驱动电路的结构，节省扫描电路占用空间，有利于窄边框的实现。且扫描电路的结构简化，在占用相同面积的基础上，可以使各膜层功能图案的间距增大，从而减少电路中的寄生电容，减少信号延迟。

需要说明的是，在扫描电路的各实施例中，针对不同的扫描电路进行了驱动方法的具体说明，这些驱动方法均可以认为是本发明实施例提供的扫描电路的驱动方法，重复内容此处不再赘述。

本发明实施例还提供了一种显示面板，包括级联连接的多级如本发明任意实施例所提供的扫描电路，具有相应的有益效果。图8是本发明实施例提供的一种显示面板的结构示意图。参见图8，各级扫描电路200级联连接是指：本级扫描电路中第二输出模块的输出端与下一级扫描电路的触发输入端电连接，即本级扫描电路输出的第二扫描信号作为下一级扫描电路接入的触发输入信号。在脉冲关系上，一级扫描电路200输出的第一扫描信号Vout1，相当于该级扫描电路200接入的触发输入信号的移位输出，该级扫描电路200输出的第二扫描信号Vout2，相当于该级扫描电路200输出的第一扫描信号Vout1的移位输出。本实施例中的级联方式，相当于将本级扫描电路200输出的第二扫描信号Vout2作为下一级扫描电路200的触发输入信号，那么下一级扫描电路200输出的第一扫描信号Vout1就相当于本级扫描电路200输出的第二扫描信号Vout2的移位输出。这样可以实现扫描信号的逐级移位输出，每相邻两扫描信号的脉冲之间间隔相同的预设时间(行时间)，且每相邻两扫描信号的脉冲之间存在交叠，可以满足像素电路的驱动需求。其中，各级扫描电路200输出的第一扫描信号Vout1作为奇数级扫描信号，各级扫描电路200输出的第二扫描信号Vout2作为偶数级扫描信号。多级级联的扫描电路的输出波形可参见图9，图9中示例性地给出了前4级扫描信号Scan1～Scan4的波形，根据图9可知，该级联结构下，可以可靠实现各级扫描信号的移位输出。

继续参见图8，在上述各实施方式的基础上，可选地，显示面板还包括：第一时钟信号线71，用于提供时钟信号CLK1；第二时钟信号线72，用于提供时钟信号CLK2；第三时钟信号线73，用于提供时钟信号CLK3；第四时钟信号线74，用于提供时钟信号CLK4；以及输入信号线75，用于扫描输入信号IN，作为第1级扫描电路200的触发输入信号。

奇数级扫描电路200的第一时钟端与第一时钟信号线71电连接，第二时钟端与第二时钟信号线72电连接，第三时钟端与第三时钟信号线73电连接，第四时钟端与第四时钟信号线74电连接。偶数级扫描电路200的第一时钟端与第三时钟信号线73电连接，第二时钟端与第四时钟信号线74电连接，第三时钟端与第一时钟信号线71电连接，第四时钟端与第二时钟信号线72电连接。

进一步地，显示面板中还可以包括：多条扫描信号线61，用于传输各级第一扫描信号；多条扫描信号线62，用于传输各级第二扫描信号。

应该理解，可以使用上面所示的各种形式的流程，重新排序、增加或删除步骤。例如，本发明中记载的各步骤可以并行地执行也可以顺序地执行也可以不同的次序执行，只要能够实现本发明的技术方案所期望的结果，本文在此不进行限制。

上述具体实施方式，并不构成对本发明保护范围的限制。本领域技术人员应该明白的是，根据设计要求和其他因素，可以进行各种修改、组合、子组合和替代。任何在本发明的精神和原则之内所作的修改、等同替换和改进等，均应包含在本发明保护范围之内。

Claims (10)

1.一种扫描电路，其特征在于，所述扫描电路接入第一时钟信号、第二时钟信号、第三时钟信号和第四时钟信号；

所述扫描电路包括：

触发输入模块，分别接入触发输入信号和所述第一时钟信号，所述触发输入模块的输出端作为第一输出控制端；所述触发输入模块用于控制所述第一输出控制端的电位；

电位控制模块，分别接入所述第一时钟信号、所述第四时钟信号和第一电位信号，所述电位控制模块的输出端作为第二输出控制端；所述电位控制模块用于控制所述第二输出控制端的电位；

节点互控模块，分别与所述第一输出控制端和所述第二输出控制端电连接，并接入所述第一时钟信号、所述第二时钟信号和第二电位信号；所述节点互控模块用于控制所述第一输出控制端和所述第二输出控制端的电位；

第一输出模块，分别与所述第一输出控制端和所述第二输出控制端电连接，并接入所述第二电位信号和所述第二时钟信号；所述第一输出模块用于输出第一扫描信号；

第二输出模块，分别与所述第一输出控制端和所述第二输出控制端电连接，并接入所述第二电位信号和所述第三时钟信号；所述第二输出模块用于输出第二扫描信号；

其中，所述第一时钟信号、所述第二时钟信号、所述第三时钟信号和所述第四时钟信号的初始脉冲依次延时一个预设时间，且相邻两个时钟信号的脉冲存在交叠，以使所述第一扫描信号和所述第二扫描信号的脉冲存在交叠。

2.根据权利要求1所述的扫描电路，其特征在于，所述第一时钟信号、所述第二时钟信号、所述第三时钟信号和所述第四时钟信号的脉冲周期均为4倍的所述预设时间；

所述第一时钟信号、所述第二时钟信号、所述第三时钟信号和所述第四时钟信号的脉冲宽度均大于所述预设时间，且小于2倍的所述预设时间。

3.根据权利要求1所述的扫描电路，其特征在于，所述触发输入模块包括：第一晶体管；所述第一晶体管的栅极接入所述第一时钟信号，所述第一晶体管的第一极接入所述触发输入信号，所述第一晶体管的第二极与所述第一输出控制端电连接。

4.根据权利要求1所述的扫描电路，其特征在于，所述电位控制模块包括：第二晶体管和第三晶体管；所述第二晶体管与所述第三晶体管串联连接于第一电位信号端和所述第二输出控制端之间；其中，所述第一电位信号端用于接入所述第一电位信号；所述第二晶体管的栅极接入所述第四时钟信号，所述第三晶体管的栅极接入所述第一时钟信号。

5.根据权利要求1所述的扫描电路，其特征在于，所述节点互控模块包括：第一节点互控单元，用于响应所述第一时钟信号和所述第一输出控制端的电位，将所述第四时钟信号传输至所述第二输出控制端；

第二节点互控单元，用于响应所述第二时钟信号和所述第二输出控制端的电位，将所述第二电位信号传输至所述第一输出控制端；

优选地，所述第一节点互控单元包括：第四晶体管和第五晶体管；所述第四晶体管和所述第五晶体管串联连接于所述第二输出控制端和第四时钟端之间；其中，所述第四时钟端用于接入所述第四时钟信号；所述第四晶体管的栅极与所述第一输出控制端电连接，所述第五晶体管的栅极接入所述第一时钟信号；

所述第二节点互控单元包括：第六晶体管和第七晶体管；所述第六晶体管和所述第七晶体管串联连接于所述第一输出控制端和第二电位信号端之间；其中，所述第二电位信号端用于接入所述第二电位信号；所述第六晶体管的栅极与所述第二输出控制端电连接，所述第七晶体管的栅极接入所述第二时钟信号。

6.根据权利要求1所述的扫描电路，其特征在于，所述第一输出模块包括：第一输出单元，用于响应所述第一输出控制端的电位，将所述第二时钟信号作为所述第一扫描信号输出；

第二输出单元，用于响应所述第二输出控制端的电位，将所述第二电位信号作为所述第一扫描信号输出；

优选地，所述第一输出单元包括：第八晶体管和第一电容；所述第八晶体管的栅极分别与所述第一输出控制端和所述第一电容的第一端电连接，所述第八晶体管的第一极接入所述第二时钟信号；所述第八晶体管的第二极与所述第一电容的第二端电连接，并作为所述第一输出模块的输出端；

所述第二输出单元包括：第九晶体管和第二电容；所述第九晶体管的栅极分别与所述第二输出控制端和所述第二电容的第一端电连接；所述第九晶体管的第一极接入所述第二电位信号，且与所述第二电容的第二端电连接；所述第九晶体管的第二极与所述第一输出模块的输出端电连接；

优选地，所述第一输出单元还包括：第十晶体管；所述第十晶体管的栅极接入所述第一电位信号，所述第十晶体管的第一极与所述第一输出控制端电连接，所述第十晶体管的第二极与所述第八晶体管的栅极电连接。

7.根据权利要求1所述的扫描电路，其特征在于，所述第二输出模块包括：第三输出单元，用于响应所述第一输出控制端的电位，将所述第三时钟信号作为所述第二扫描信号输出；

第四输出单元，用于响应所述第二输出控制端的电位，将所述第二电位信号作为所述第二扫描信号输出；

优选地，所述第三输出单元包括：第十一晶体管和第三电容；所述第十一晶体管的栅极分别与所述第一输出控制端和所述第三电容的第一端电连接，所述第十一晶体管的第一极接入所述第三时钟信号；所述第十一晶体管的第二极与所述第三电容的第二端电连接，并作为所述第二输出模块的输出端；

所述第四输出单元包括：第十二晶体管；所述第十二晶体管的栅极与所述第二输出控制端电连接，所述第十二晶体管的第一极接入所述第二电位信号，所述第十二晶体管的第二极与所述第二输出模块的输出端电连接；

优选地，所述第三输出单元还包括：第十三晶体管；所述第十三晶体管的栅极接入所述第一电位信号，所述第十三晶体管的第一极与所述第一输出控制端电连接，所述第十三晶体管的第二极与所述第十一晶体管的栅极电连接。

8.一种扫描电路的驱动方法，其特征在于，用于驱动权利要求1-7任一项所述的扫描电路；所述驱动方法包括：

第一输出阶段，所述第一时钟信号控制所述触发输入模块将所述触发输入信号传输至所述第一输出控制端；所述节点互控模块响应所述第一时钟信号和所述第一输出控制端的电位，将所述第四时钟信号传输至所述第二输出控制端；所述第一输出模块响应所述第一输出控制端的电位，将所述第二时钟信号作为第一扫描信号输出；所述第二输出模块响应所述第一输出控制端的电位，将所述第三时钟信号作为第二扫描信号输出；

第二输出阶段，所述第一时钟信号和所述第四时钟信号控制所述电位控制模块将所述第一电位信号传输至所述第二输出控制端；所述节点互控模块响应所述第二时钟信号和所述第二输出控制端的电位，将所述第二电位信号传输至所述第一输出控制端；所述第一输出模块响应所述第二输出控制端的电位，将所述第二电位信号作为第一扫描信号输出；所述第二输出模块响应所述第二输出控制端的电位，将所述第二电位信号作为第二扫描信号输出。

9.一种显示面板，其特征在于，包括：级联连接的多级如权利要求1-7任一项所述的扫描电路。

10.根据权利要求9所述的显示面板，其特征在于，本级扫描电路输出的第二扫描信号作为下一级扫描电路的触发输入信号；

所述显示面板还包括：第一时钟信号线、第二时钟信号线、第三时钟信号线和第四时钟信号线；

奇数级扫描电路的第一时钟端与所述第一时钟信号线电连接，第二时钟端与所述第二时钟信号线电连接，第三时钟端与所述第三时钟信号线电连接，第四时钟端与所述第四时钟信号线电连接；

偶数级扫描电路的第一时钟端与所述第三时钟信号线电连接，第二时钟端与所述第四时钟信号线电连接，第三时钟端与所述第一时钟信号线电连接，第四时钟端与所述第二时钟信号线电连接。

Images