CN116344595A - 氮化镓半导体器件及氮化镓半导体器件的制备方法 - Google Patents

氮化镓半导体器件及氮化镓半导体器件的制备方法 Download PDF

Info

Publication number
CN116344595A
CN116344595A CN202310202099.2A CN202310202099A CN116344595A CN 116344595 A CN116344595 A CN 116344595A CN 202310202099 A CN202310202099 A CN 202310202099A CN 116344595 A CN116344595 A CN 116344595A
Authority
CN
China
Prior art keywords
gallium nitride
voltage
device structure
low
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310202099.2A
Other languages
English (en)
Inventor
陈涛
黄汇钦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sirius Semiconductor Chengdu Co ltd
Original Assignee
Sirius Semiconductor Chengdu Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sirius Semiconductor Chengdu Co ltd filed Critical Sirius Semiconductor Chengdu Co ltd
Priority to CN202310202099.2A priority Critical patent/CN116344595A/zh
Publication of CN116344595A publication Critical patent/CN116344595A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/8252—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using III-V technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
    • H01L27/0727—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with diodes, or capacitors or resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本申请公开了一种氮化镓半导体器件及氮化镓半导体器件的制备方法，属于半导体技术领域。该器件包括：半导体衬底；低压增强型器件结构设于半导体衬底上，包括在半导体衬底上依次设置的氮化镓层和氮化铝镓层；高压耗尽型多通道异质结器件结构设于半导体衬底上，包括在半导体衬底上依次交叉设置多个氮化镓层和多个氮化铝镓层以及在最上方的氮化铝镓层上设置的P型氮化镓层；源极电极设于半导体衬底上，源极电极与低压增强型器件结构接触，并与P型氮化镓层连接；栅极电极设于低压增强型器件结构上；漏极电极设于半导体衬底上，漏极电极与高压耗尽型多通道异质结器件结构接触。该器件通过多通道异质结结构可以有效降低导通电阻。

Description

氮化镓半导体器件及氮化镓半导体器件的制备方法
技术领域
本申请属于半导体技术领域，尤其涉及一种氮化镓半导体器件及氮化镓半导体器件的制备方法。
背景技术
氮化镓(GaN)作为第三代半导体材料，具有禁带宽度大、击穿电压高、电子饱和迁移率高、介电常数小、抗辐射能力强和良好得化学稳定性等特点，在光显示、存储、探测以及高温高频电路中应用广泛。氮化镓半导体器件因其宽频带隙和高击穿场在高压领域的应用得到了广泛的关注。能够实现3kV以上高耐压的氮化镓半导体器件都是高压耗尽型的高电子迁移率晶体管，具有较高的导通电阻，会造成半导体器件较大的功率损耗。
发明内容
本申请旨在至少解决现有技术中存在的技术问题之一。为此，本申请提出一种氮化镓半导体器件及氮化镓半导体器件的制备方法，可以有效降低导通电阻。
第一方面，本申请提供了一种氮化镓半导体器件，包括：
半导体衬底；
低压增强型器件结构，所述低压增强型器件结构设于所述半导体衬底上，所述低压增强型器件结构包括在所述半导体衬底上依次设置的氮化镓层和氮化铝镓层；
高压耗尽型多通道异质结器件结构，所述高压耗尽型多通道异质结器件结构设于所述半导体衬底上，所述高压耗尽型多通道异质结器件结构包括在所述半导体衬底上依次交叉设置多个氮化镓层和多个氮化铝镓层以及在最上方的氮化铝镓层上设置的P型氮化镓层，所述半导体衬底与氮化镓层接触，所述P型氮化镓层与最上方的氮化铝镓层接触；
源极电极，所述源极电极设于所述半导体衬底上，所述源极电极与所述低压增强型器件结构接触，并与所述P型氮化镓层连接；
栅极电极，所述栅极电极设于所述低压增强型器件结构上；
漏极电极，所述漏极电极设于所述半导体衬底上，所述漏极电极与所述高压耗尽型多通道异质结器件结构接触。
根据本申请的氮化镓半导体器件，通过高压耗尽型多通道异质结器件结构设置多通道的氮化镓层/氮化铝镓层异质结，并通过低压增强型器件结构上的栅极电极对器件进行相应的控制，可以有效降低导通电阻，有助于降低器件的功率损耗。
根据本申请的一个实施例，所述P型氮化镓层的栅极区设有氮化镓层和氮化铝镓层形成的异质结场板，所述异质结场板用于提高所述P型氮化镓层的栅极区的击穿电压。
根据本申请的一个实施例，氮化镓半导体器件的工作模态包括断开模态，在所述断开模态下，所述漏极电极施加的电压为正压，所述栅极电极不施加电压，所述异质结场板用于承担反向电压。
根据本申请的一个实施例，还包括：
肖特基势垒二极管，所述肖特基势垒二极管设于所述低压增强型器件结构上，并与所述源极电极接触。
根据本申请的一个实施例，氮化镓半导体器件的工作模态包括反向导通模态，在所述反向导通模态下，所述栅极电极的电压被钳位，所述反向导通模态的反向电流通过所述肖特基势垒二极管流动。
根据本申请的一个实施例，所述栅极电极的材质为肖特基金属，所述源极电极和所述漏极电极的材质为欧姆金属。
第二方面，本申请提供了一种氮化镓半导体器件的制备方法，该方法包括：
在半导体衬底上生长氮化镓缓冲层；
在所述氮化镓缓冲层上，通过金属有机化合物化学气相沉淀，生成依次交叠的多个氮化铝镓层和多个氮化镓层，并在最上层的氮化铝镓层上外延一层P型氮化镓层，得到多通道异质结结构；
对所述多通道异质结结构进行选择性刻蚀和挖槽处理，得到低压增强型器件结构和高压耗尽型多通道异质结器件结构；
在所述低压增强型器件结构的凹槽区沉积栅极电极，并在所述半导体衬底上分别沉积源极电极和漏极电极，连接所述源极电极与所述P型氮化镓层。
根据本申请的氮化镓半导体器件的制备方法，通过选择性刻蚀、挖槽处理和沉积电极的操作，制备得到氮化镓半导体器件，氮化镓半导体器件的高压耗尽型多通道异质结器件结构设置有多通道的氮化镓层/氮化铝镓层异质结，低压增强型器件结构上的栅极电极可以对器件进行相应的控制，可以有效降低导通电阻，降低器件的功率损耗。
根据本申请的一个实施例，在所述得到低压增强型器件结构和高压耗尽型多通道异质结器件结构之后，在所述半导体衬底上分别沉积源极电极和漏极电极之前，所述方法还包括：
选择性挖断所述低压增强型器件结构；
在所述低压增强型器件结构的挖断区域沉积肖特基金属，得到低压增强型器件结构上的肖特基势垒二极管，所述肖特基势垒二极管和所述栅极电极不接触，所述肖特基势垒二极管用于与所述源极电极连接。
根据本申请的一个实施例，在所述选择性挖断所述低压增强型器件结构之后，在所述低压增强型器件结构的挖断区域沉积肖特基金属之前，所述方法还包括：
在所述低压增强型器件结构的挖断区域沉积钝化层。
根据本申请的一个实施例，所述在所述低压增强型器件结构的凹槽区沉积栅极电极，并在所述半导体衬底上分别沉积源极电极和漏极电极，包括：
在所述低压增强型器件结构的凹槽区沉积肖特基金属，得到所述栅极电极；
在所述半导体衬底上沉积欧姆金属，得到所述源极电极和所述漏极电极。
本申请的附加方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本申请的实践了解到。
附图说明
本申请的上述和/或附加的方面和优点从结合下面附图对实施例的描述中将变得明显和容易理解，其中：
图1是本申请实施例提供的氮化镓半导体器件的结构示意图；
图2是本申请实施例提供的氮化镓半导体器件的中间结构示意图之一；
图3是本申请实施例提供的氮化镓半导体器件的中间结构示意图之二；
图4是本申请实施例提供的氮化镓半导体器件的中间结构示意图之三；
图5是本申请实施例提供的氮化镓半导体器件的中间结构示意图之四；
图6是本申请实施例提供的氮化镓半导体器件的中间结构示意图之五；
图7是本申请实施例提供的氮化镓半导体器件的中间结构示意图之六；
图8是本申请实施例提供的氮化镓半导体器件的制备方法的流程示意图。
附图标记：
半导体衬底110，氮化镓层120，氮化铝镓层130，凹槽区131，挖断区域132，P型氮化镓层140，钝化层150，源极电极210，栅极电极220，漏极电极230，肖特基势垒二极管240。
具体实施方式
下面详细描述本申请的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，仅用于解释本申请，而不能理解为对本申请的限制。
氮化镓(GaN)作为第三代半导体材料，具有禁带宽度大、击穿电压高、电子饱和迁移率高、介电常数小、抗辐射能力强和良好得化学稳定性等特点，在光显示、存储、探测以及高温高频电路中应用广泛。氮化镓半导体器件因其宽频带隙和高击穿场在高压领域的应用得到了广泛的关注。能够实现3kV以上高耐压的氮化镓半导体器件都是高压耗尽型的高电子迁移率晶体管，具有较高的导通电阻，会造成半导体器件较大的功率损耗。
下面参考图1-图8描述本申请实施例的氮化镓半导体器件及氮化镓半导体器件的制备方法，可以有效降低导通电阻，有助于降低氮化镓半导体器件的功率损耗。
如图1所示，本申请实施例的氮化镓半导体器件包括：半导体衬底110、低压增强型器件结构、高压耗尽型多通道异质结器件结构、源极电极210、栅极电极220和漏极电极230。
其中，半导体衬底110可以为硅衬底或蓝宝石衬底。
在该实施例中，低压增强型器件结构设于半导体衬底110上，低压增强型器件结构包括在半导体衬底110上依次设置的氮化镓层120和氮化铝镓层130。
如图1所示，低压增强型器件结构设于半导体衬底110上左边的区域，低压增强型器件结构包括依次设置的氮化镓层120和氮化铝镓层130，其中，氮化镓层120是与半导体衬底110接触的一层。
高压耗尽型多通道异质结器件结构可以设于半导体衬底110上，高压耗尽型多通道异质结器件结构包括在半导体衬底110上依次交叉设置多个氮化镓层120和多个氮化铝镓层130以及在最上方的氮化铝镓层130上设置的P型氮化镓层140。
如图1所示，高压耗尽型多通道异质结器件结构可以设于半导体衬底110上右边的区域，多个氮化镓层120和多个氮化铝镓层130沿着半导体衬底110的厚度方向向上依次交叉叠放，高压耗尽型多通道异质结器件结构最上层为P型氮化镓层140。
在该实施例中，高压耗尽型多通道异质结器件结构中，半导体衬底110与氮化镓层120接触，P型氮化镓层140与最上方的氮化铝镓层130接触。
可以理解的是，氮化铝镓层130和氮化镓层120接触形成异质结，高压耗尽型多通道异质结器件结构中的多个氮化镓层120和多个氮化铝镓层130形成多个异质结。
在实际执行中，P型氮化镓层140可以是在氮化镓中掺杂P型掺杂剂得到的，P型氮化镓层140可以提高空穴浓度和迁移率。
如图1所示，氮化镓半导体器件的源极电极210和漏极电极230设于半导体衬底110上，栅极电极220设于低压增强型器件结构上。
在该实施例中，源极电极210与低压增强型器件结构接触，并与P型氮化镓层140连接，漏极电极230与高压耗尽型多通道异质结器件结构接触。
在该实施例中，漏极电极230与高压耗尽型多通道异质结器件结构接触，通过氮化镓半导体器件漏极区域的P型氮化镓层140，可以均匀漏极区域的电场，提高漏极区域的击穿电压。
需要说明的是，高压耗尽型多通道异质结器件结构的多通道的氮化镓层120/氮化铝镓层130异质结可以有效降低氮化镓半导体器件的导通电阻，有助于降低氮化镓半导体器件的功率损耗。
根据本申请实施例提供的氮化镓半导体器件，通过高压耗尽型多通道异质结器件结构设置多通道的氮化镓层120/氮化铝镓层130异质结，并通过低压增强型器件结构上的栅极电极220对器件进行相应的控制，可以有效降低导通电阻，有助于降低氮化镓半导体器件的功率损耗。
在一些实施例中，P型氮化镓层140的栅极区设有氮化镓层120和氮化铝镓层130形成的异质结场板。
在该实施例中，异质结场板用于提高P型氮化镓层140的栅极区的击穿电压。
需要说明的是，P型的氮化镓的栅极区域的角落存在一个电场峰值(E-field)，可能导致P型的氮化镓的过早击穿。
相关技术中，大多通过设置金属场板，调制通道层的电场分布，以消除栅极区域的角落存在的电场峰值，但在金属场板末端也会产生新的电场尖峰，击穿风险仍然较高。
在该实施例中，在P型氮化镓层140的栅极区采用氮化镓层120和氮化铝镓层130形成的异质结场板，可以有效提高P型氮化镓层140的栅极区的击穿电压，降低击穿风险。
在一些实施例中，氮化镓半导体器件的工作模态包括断开模态，在断开模态下，漏极电极230施加的电压为正压，栅极电极220不施加电压，异质结场板用于承担反向电压。
在一些实施例中，氮化镓半导体器件还包括肖特基势垒二极管240。
在该实施例中，肖特基势垒二极管240设于低压增强型器件结构上，并与源极电极210接触。
肖特基势垒二极管240(Schottky Barrier Diode，SBD)是利用金属与半导体接触形成的金属－半导体结原理制作的。
相关技术中，多通道的氮化镓共源共栅的半导体器件结构具有高击穿电压、大电流的优良特性，但无法实现反向导通，若在源极施加电压，极易在该半导体器件结构的低压增强结构处发生击穿。
在该实施例中，通过在低压增强型器件结构上集成一个肖特基势垒二极管240，使得氮化镓半导体器件可以快速的反向恢复，实现反向导通。
在一些实施例中，氮化镓半导体器件的工作模态包括反向导通模态，在反向导通模态下，栅极电极220的电压被钳位，反向导通模态的反向电流通过肖特基势垒二极管240流动。
需要说明的是，氮化镓半导体器件的工作模态包括正向导通模态、断开模态和反向导通模态。
漏极电极230施加正压，栅极电极220施加正压，氮化镓半导体器件处于正向导通模态；栅极电极220的电压被钳位，氮化镓半导体器件处于反向导通模态，反向导通时通过集成的肖特基势垒二极管240流动反向电流。
漏极电极230施加正压，栅极电极220不施加电压，异质结场板承担反向电压，氮化镓半导体器件处于断开模态，氮化镓半导体器件不导通。
在一些实施例中，栅极电极220的材质为肖特基金属，源极电极210和漏极电极230的材质为欧姆金属。
在实际执行中，肖特基金属可以是铂、金、银的层或者导电的半导体层等材料，欧姆金属可以为钛、铝及金等材料的组合。
栅极电极220的材质为肖特基金属，在栅极电极220与氮化铝镓层130的界面处形成肖特基接触，界面处半导体的能带弯曲，形成肖特基势垒。
源极电极210和漏极电极230的材质为欧姆金属，在源极电极210和漏极电极230与器件结构的界面处形成欧姆接触，不产生明显的附加阻抗，不会使半导体内部的平衡载流子浓度发生显著的改变。
本申请实施例还提供一种氮化镓半导体器件的制备方法，用于制备上述的氮化镓半导体器件。
如图8所示，该氮化镓半导体器件的制备方法包括：
步骤810、在半导体衬底110上生长氮化镓缓冲层。
其中，半导体衬底110可以为硅衬底或蓝宝石衬底。
在该实施例中，可以通过金属有机化合物化学气相沉淀、分子束外延或其他生长方法在半导体衬底110上先生长出一层氮化镓缓冲层。
步骤820、在氮化镓缓冲层上，通过金属有机化合物化学气相沉淀，生成依次交叠的多个氮化铝镓层130和多个氮化镓层120，并在最上层的氮化铝镓层130上外延一层P型氮化镓层140，得到多通道异质结结构。
如图2所示，半导体衬底110上的多通道异质结结构包括依次交叠的多个氮化铝镓层130和多个氮化镓层120，以及在最上层的P型氮化镓层140，依次交叠的多个氮化铝镓层130和多个氮化镓层120中氮化铝镓层130和氮化镓层120接触形成异质结。
其中，金属有机化合物化学气相沉淀，也称金属有机物化学气相沉积(metalorganic chemical vapour deposition，MOCVD)，是一种利用有机金属热分解反应进行气相外延生长薄膜的化学气相沉积技术。
在该实施例中，多通道异质结结构包括多通道的氮化镓层120和氮化铝镓层130接触形成异质结，多通道的氮化镓层120/氮化铝镓层130异质结可以有效降低氮化镓半导体器件的导通电阻，有助于降低氮化镓半导体器件的功率损耗。
步骤830、对多通道异质结结构进行选择性刻蚀和挖槽处理，得到低压增强型器件结构和高压耗尽型多通道异质结器件结构。
选择性刻蚀是在设置的刻蚀选择比的指导下，选择性去除材料的过程，其中，刻蚀选择比指的是在同一刻蚀条件下一种材料与另一种材料相对刻蚀速率快慢。
在该实施例中，对多通道异质结结构进行选择性刻蚀，得到分布于半导体衬底110两侧的层结构。
例如，如图3所示，左侧的层结构对应低压增强型器件结构，右侧的层结构对应高压耗尽型多通道异质结器件结构。
在实际执行中，也可以对多通道异质结结构进行选择性刻蚀和挖槽处理，得到分布在半导体衬底110右侧的低压增强型器件结构以及分布在半导体衬底110左侧的高压耗尽型多通道异质结器件结构。
在该步骤中，挖槽处理(recess)可以为通过化学机械抛光将器件某层磨平，使磨平区域的高度略低于该层的其他位置，形成凹槽结构。
在该实施例中，如图4所示，对低压增强型器件结构对应的层结构进行挖槽处理，得到凹槽区131，凹槽区131用于沉积低压增强型器件结构上的栅极电极220。
步骤840、在低压增强型器件结构的凹槽区131沉积栅极电极220，并在半导体衬底110上分别沉积源极电极210和漏极电极230，连接源极电极210与P型氮化镓层140。
在该实施例中，沉积栅极电极220、源极电极210和漏极电极230，并把源极电极210与P型氮化镓层140进行连接，可以得到如图1所示的氮化镓半导体器件。
根据本申请实施例提供的氮化镓半导体器件的制备方法，通过选择性刻蚀、挖槽处理和沉积电极的操作，制备得到氮化镓半导体器件，氮化镓半导体器件的高压耗尽型多通道异质结器件结构设置有多通道的氮化镓层120/氮化铝镓层130异质结，低压增强型器件结构上的栅极电极220可以对器件进行相应的控制，可以有效降低导通电阻，降低器件的功率损耗。
在一些实施例中，在得到低压增强型器件结构和高压耗尽型多通道异质结器件结构之后，在半导体衬底110上分别沉积源极电极210和漏极电极230之前，氮化镓半导体器件的制备方法还可以包括：
选择性挖断低压增强型器件结构；
在低压增强型器件结构的挖断区域132沉积肖特基金属，得到低压增强型器件结构上的肖特基势垒二极管240，肖特基势垒二极管240和栅极电极220不接触，肖特基势垒二极用于连接源极电极210。
在该实施例中，选择性挖断低压增强型器件结构，即在低压增强型器件结构选择性挖断二维电子气(Two-Dimensional Electron Gas，2DEG)，得到如图5所示的低压增强型器件结构，低压增强型器件结构上存在部分挖槽处理得到的挖槽区。
在低压增强型器件结构的挖断区域132沉积肖特基金属，得到低压增强型器件结构上的肖特基势垒二极管240，肖特基势垒二极管240和栅极电极220之间留有空隙，在沉积源极电极210后，连接源极电极210和肖特基势垒二极管240。
在该实施例中，通过在低压增强型器件结构上集成一个肖特基势垒二极管240，使得氮化镓半导体器件可以快速的反向恢复，实现反向导通。
在一些实施例中，在选择性挖断低压增强型器件结构之后，在低压增强型器件结构的挖断区域132沉积肖特基金属之前，氮化镓半导体器件的制备方法还可以包括：
在低压增强型器件结构的挖断区域132沉积钝化层150。
在该实施例中，如图6所示，在低压增强型器件结构的挖断区域132处沉积钝化层150，钝化层150可以防止漏电，如图7所示，凹槽区131沉积栅极电极220，在挖断区域132肖特基金属，得到肖特基势垒二极管240，栅极电极220和集成的肖特基势垒二极管240间留有空隙。
在一些实施例中，在低压增强型器件结构的凹槽区131沉积栅极电极220，并在半导体衬底110上分别沉积源极电极210和漏极电极230，包括：
在低压增强型器件结构的凹槽区131沉积肖特基金属，得到栅极电极220；
在半导体衬底110上沉积欧姆金属，得到源极电极210和漏极电极230。
在实际执行中，肖特基金属可以是铂、金、银的层或者导电的半导体层等材料，欧姆金属可以为钛、铝及金等材料的组合。
栅极电极220的材质为肖特基金属，在栅极电极220与氮化铝镓层130的界面处形成肖特基接触，界面处半导体的能带弯曲，形成肖特基势垒。
源极电极210和漏极电极230的材质为欧姆金属，在源极电极210和漏极电极230与器件结构的界面处形成欧姆接触，不产生明显的附加阻抗，不会使半导体内部的平衡载流子浓度发生显著的改变。
下面介绍一个具体的实施例。
一、先在半导体衬底110上生长氮化镓缓冲层，然后通过金属有机化合物化学气相沉淀(MOCVD)连续生长氮化镓/氮化铝镓异质结，再在该结构上外延一层P型氮化镓层140，进而得到如图2所示的氮化镓半导体器件的中间体结构。
二、对氮化镓/氮化铝镓的多通道异质结结构进行选择性刻蚀，得到如图3所示的氮化镓半导体器件的中间体结构。
三、在低压增强型器件结构对应的层结构处做recess工艺，形成低压增强型器件结构上的凹槽区131，得到如图4所示的氮化镓半导体器件的中间体结构。
四、在低压增强型器件结构处选择性挖断2DEG，得到如图5所示的氮化镓半导体器件的中间体结构。
五、在挖断的低压增强型器件结构处沉积钝化层150，防止漏电，留出沉积肖特基金属的空隙，得到如图6所示的氮化镓半导体器件的中间体结构。
六、在凹槽区131沉积肖特基金属，得到栅极电极220，在挖断区域132沉积肖特基金属，得到肖特基势垒二极管240，并在后续步骤中将肖特基势垒二极管240和源极电极210进行连接，栅极电极220和集成的肖特基势垒二极管240之间留有空隙，得到如图7所示的氮化镓半导体器件的中间体结构。
七、在源极电极210和漏极电极230以及相应的连接处沉积欧姆金属，并把源极电极210和P型氮化镓层140连接，得到如图1所示的氮化镓半导体器件。
本申请实施例的氮化镓半导体器件，通过高压耗尽型多通道异质结器件结构的多通道氮化镓氮化铝镓异质结有效减低导通电阻，氮化镓氮化铝镓的异质结场板可以提高P型氮化镓层140栅极区的击穿电压，在低压增强型器件结构处集成一个肖特基势垒二极管240，可以实现快速的反向恢复。
在本申请的描述中，需要理解的是，术语“厚度”、“上”、“下”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。
在本申请的描述中，“第一特征”、“第二特征”可以包括一个或者更多个该特征。
在本申请的描述中，“多个”的含义是两个或两个以上。
在本申请的描述中，第一特征在第二特征“之上”或“之下”可以包括第一和第二特征直接接触，也可以包括第一和第二特征不是直接接触而是通过它们之间的另外的特征接触。
在本申请的描述中，第一特征在第二特征“之上”、“上方”和“上面”包括第一特征在第二特征正上方和斜上方，或仅仅表示第一特征水平高度高于第二特征。
在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示意性实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本申请的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
尽管已经示出和描述了本申请的实施例，本领域的普通技术人员可以理解：在不脱离本申请的原理和宗旨的情况下可以对这些实施例进行多种变化、修改、替换和变型，本申请的范围由权利要求及其等同物限定。

Claims (10)

1.一种氮化镓半导体器件，其特征在于，包括：
半导体衬底；
低压增强型器件结构，所述低压增强型器件结构设于所述半导体衬底上，所述低压增强型器件结构包括在所述半导体衬底上依次设置的氮化镓层和氮化铝镓层；
高压耗尽型多通道异质结器件结构，所述高压耗尽型多通道异质结器件结构设于所述半导体衬底上，所述高压耗尽型多通道异质结器件结构包括在所述半导体衬底上依次交叉设置多个氮化镓层和多个氮化铝镓层以及在最上方的氮化铝镓层上设置的P型氮化镓层，所述半导体衬底与氮化镓层接触，所述P型氮化镓层与最上方的氮化铝镓层接触；
源极电极，所述源极电极设于所述半导体衬底上，所述源极电极与所述低压增强型器件结构接触，并与所述P型氮化镓层连接；
栅极电极，所述栅极电极设于所述低压增强型器件结构上；
漏极电极，所述漏极电极设于所述半导体衬底上，所述漏极电极与所述高压耗尽型多通道异质结器件结构接触。
2.根据权利要求1所述的氮化镓半导体器件，其特征在于，所述P型氮化镓层的栅极区设有氮化镓层和氮化铝镓层形成的异质结场板，所述异质结场板用于提高所述P型氮化镓层的栅极区的击穿电压。
3.根据权利要求2所述的氮化镓半导体器件，其特征在于，氮化镓半导体器件的工作模态包括断开模态，在所述断开模态下，所述漏极电极施加的电压为正压，所述栅极电极不施加电压，所述异质结场板用于承担反向电压。
4.根据权利要求1所述的氮化镓半导体器件，其特征在于，还包括：
肖特基势垒二极管，所述肖特基势垒二极管设于所述低压增强型器件结构上，并与所述源极电极接触。
5.根据权利要求4所述的氮化镓半导体器件，其特征在于，氮化镓半导体器件的工作模态包括反向导通模态，在所述反向导通模态下，所述栅极电极的电压被钳位，所述反向导通模态的反向电流通过所述肖特基势垒二极管流动。
6.根据权利要求1-5任一项所述的氮化镓半导体器件，其特征在于，所述栅极电极的材质为肖特基金属，所述源极电极和所述漏极电极的材质为欧姆金属。
7.一种氮化镓半导体器件的制备方法，其特征在于，包括：
在半导体衬底上生长氮化镓缓冲层；
在所述氮化镓缓冲层上，通过金属有机化合物化学气相沉淀，生成依次交叠的多个氮化铝镓层和多个氮化镓层，并在最上层的氮化铝镓层上外延一层P型氮化镓层，得到多通道异质结结构；
对所述多通道异质结结构进行选择性刻蚀和挖槽处理，得到低压增强型器件结构和高压耗尽型多通道异质结器件结构；
在所述低压增强型器件结构的凹槽区沉积栅极电极，并在所述半导体衬底上分别沉积源极电极和漏极电极，连接所述源极电极与所述P型氮化镓层。
8.根据权利要求7所述的氮化镓半导体器件的制备方法，其特征在于，在所述得到低压增强型器件结构和高压耗尽型多通道异质结器件结构之后，在所述半导体衬底上分别沉积源极电极和漏极电极之前，所述方法还包括：
选择性挖断所述低压增强型器件结构；
在所述低压增强型器件结构的挖断区域沉积肖特基金属，得到低压增强型器件结构上的肖特基势垒二极管，所述肖特基势垒二极管和所述栅极电极不接触，所述肖特基势垒二极管用于与所述源极电极连接。
9.根据权利要求8所述的氮化镓半导体器件的制备方法，其特征在于，在所述选择性挖断所述低压增强型器件结构之后，在所述低压增强型器件结构的挖断区域沉积肖特基金属之前，所述方法还包括：
在所述低压增强型器件结构的挖断区域沉积钝化层。
10.根据权利要求7-9任一项所述的氮化镓半导体器件的制备方法，其特征在于，所述在所述低压增强型器件结构的凹槽区沉积栅极电极，并在所述半导体衬底上分别沉积源极电极和漏极电极，包括：
在所述低压增强型器件结构的凹槽区沉积肖特基金属，得到所述栅极电极；
在所述半导体衬底上沉积欧姆金属，得到所述源极电极和所述漏极电极。
CN202310202099.2A 2023-03-03 2023-03-03 氮化镓半导体器件及氮化镓半导体器件的制备方法 Pending CN116344595A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310202099.2A CN116344595A (zh) 2023-03-03 2023-03-03 氮化镓半导体器件及氮化镓半导体器件的制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310202099.2A CN116344595A (zh) 2023-03-03 2023-03-03 氮化镓半导体器件及氮化镓半导体器件的制备方法

Publications (1)

Publication Number Publication Date
CN116344595A true CN116344595A (zh) 2023-06-27

Family

ID=86883187

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310202099.2A Pending CN116344595A (zh) 2023-03-03 2023-03-03 氮化镓半导体器件及氮化镓半导体器件的制备方法

Country Status (1)

Country Link
CN (1) CN116344595A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116707502A (zh) * 2023-08-07 2023-09-05 杭州云镓半导体科技有限公司 一种氮化镓高压器件

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080230784A1 (en) * 2007-03-20 2008-09-25 Velox Semiconductor Cascode circuit employing a depletion-mode, GaN-based fet
US20100117095A1 (en) * 2008-11-10 2010-05-13 Ju Jason Zhang GaN-Based Device Cascoded with an Integrated FET/Schottky Diode Device
US20130105812A1 (en) * 2011-10-31 2013-05-02 Hitachi, Ltd. Semiconductor device
CN105247681A (zh) * 2013-03-13 2016-01-13 创世舫电子有限公司 增强型iii-氮化物器件
CN107836035A (zh) * 2015-07-14 2018-03-23 株式会社电装 氮化物半导体装置
CN109065622A (zh) * 2018-07-20 2018-12-21 深圳市晶相技术有限公司 半导体器件及其制作方法
US20200373297A1 (en) * 2019-05-22 2020-11-26 Intel Corporation Enhancement-depletion cascode arrangements for enhancement mode iii-n transistors
CN113889531A (zh) * 2020-12-01 2022-01-04 深圳市晶相技术有限公司 一种半导体器件及其应用与制造方法
CN114038909A (zh) * 2021-10-22 2022-02-11 北京大学深圳研究生院 增强型氮化镓功率器件及其制备方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080230784A1 (en) * 2007-03-20 2008-09-25 Velox Semiconductor Cascode circuit employing a depletion-mode, GaN-based fet
US20100117095A1 (en) * 2008-11-10 2010-05-13 Ju Jason Zhang GaN-Based Device Cascoded with an Integrated FET/Schottky Diode Device
US20130105812A1 (en) * 2011-10-31 2013-05-02 Hitachi, Ltd. Semiconductor device
CN105247681A (zh) * 2013-03-13 2016-01-13 创世舫电子有限公司 增强型iii-氮化物器件
CN107836035A (zh) * 2015-07-14 2018-03-23 株式会社电装 氮化物半导体装置
CN109065622A (zh) * 2018-07-20 2018-12-21 深圳市晶相技术有限公司 半导体器件及其制作方法
US20200373297A1 (en) * 2019-05-22 2020-11-26 Intel Corporation Enhancement-depletion cascode arrangements for enhancement mode iii-n transistors
CN113889531A (zh) * 2020-12-01 2022-01-04 深圳市晶相技术有限公司 一种半导体器件及其应用与制造方法
CN114038909A (zh) * 2021-10-22 2022-02-11 北京大学深圳研究生院 增强型氮化镓功率器件及其制备方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116707502A (zh) * 2023-08-07 2023-09-05 杭州云镓半导体科技有限公司 一种氮化镓高压器件
CN116707502B (zh) * 2023-08-07 2023-10-31 杭州云镓半导体科技有限公司 一种氮化镓高压器件

Similar Documents

Publication Publication Date Title
US11342420B2 (en) Heterojunction devices and methods for fabricating the same
US10971634B2 (en) Oxide semiconductor device and method of manufacturing oxide semiconductor device
CN106876485B (zh) 一种集成肖特基二极管的SiC双沟槽型MOSFET器件及其制备方法
US11362205B2 (en) Group III nitride enhancement-mode HEMT based on composite barrier layer structure and manufacturing method thereof
JP4974454B2 (ja) 半導体装置
US8928074B2 (en) Vertical junction field effect transistors and diodes having graded doped regions and methods of making
US7229903B2 (en) Recessed semiconductor device
KR101771022B1 (ko) 수직 구조물을 갖는 갈륨 질화물 전력 반도체 디바이스
KR102011761B1 (ko) 이중 금속의 부분 리세스된 전극을 갖는 GaN계 쇼트키 다이오드
CN103681866A (zh) 场效应半导体器件及其制造方法
US20150060943A1 (en) Nitride-based transistors and methods of fabricating the same
CN104218087A (zh) 半导体器件及其制造方法
CN116344595A (zh) 氮化镓半导体器件及氮化镓半导体器件的制备方法
CN113555429B (zh) 高击穿电压和低导通电阻的常开hfet器件及其制备方法
US20120145995A1 (en) Nitride-based semiconductor device and method for manufacturing the same
JP4875660B2 (ja) Ｉｉｉ−ｖ族窒化物半導体装置
CN108831932B (zh) 一种氮化镓横向mis-肖特基混合阳极二极管
KR102067596B1 (ko) 질화물 반도체 소자 및 그 제조 방법
CN114649410A (zh) 沟槽型半导体器件及其制造方法
CN117577680B (zh) 氮化镓双向功率器件
US20220262945A1 (en) Semiconductor devices with class iv channel region and class iii-v drift region
JP2023554559A (ja) リーク電流を低減可能なｉｉｉ族窒化物トランジスタ構造及びその作製方法
CN116247054A (zh) 单片集成的逆导型氮化镓纵向功率器件及其制作方法
CN114695112A (zh) 一种氮化镓肖特基势垒二极管及制备方法
CN116314253A (zh) 一种集成肖特基二极管的垂直碳化硅器件及制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination