CN116314253A - 一种集成肖特基二极管的垂直碳化硅器件及制造方法 - Google Patents

一种集成肖特基二极管的垂直碳化硅器件及制造方法 Download PDF

Info

Publication number
CN116314253A
CN116314253A CN202211497348.7A CN202211497348A CN116314253A CN 116314253 A CN116314253 A CN 116314253A CN 202211497348 A CN202211497348 A CN 202211497348A CN 116314253 A CN116314253 A CN 116314253A
Authority
CN
China
Prior art keywords
silicon carbide
carbide substrate
conductivity type
conductivity
type silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211497348.7A
Other languages
English (en)
Inventor
刘杰
黄汇钦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sirius Semiconductor Chengdu Co ltd
Original Assignee
Sirius Semiconductor Chengdu Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sirius Semiconductor Chengdu Co ltd filed Critical Sirius Semiconductor Chengdu Co ltd
Priority to CN202211497348.7A priority Critical patent/CN116314253A/zh
Publication of CN116314253A publication Critical patent/CN116314253A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/8213—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using SiC technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
    • H01L27/0727—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with diodes, or capacitors or resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/6606—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明涉及一种集成肖特基二极管的垂直碳化硅器件及制造方法，所述器件包括依次设置的第一导电类型碳化硅衬底、第一导电类型碳化硅外延层、第一导电类型电流扩展层、第二导电类型基区和第一导电类型源区。所述器件还包括沟槽型栅电极和肖特基金属层，所述肖特基金属层位于所述第一导电类型电流扩展层远离所述第一导电类型碳化硅衬底的一侧，所述肖特基金属层在所述第一导电类型碳化硅衬底上的投影与所述第二导电类型基区在所述第一导电类型碳化硅衬底上的投影毗邻。通过在垂直碳化硅器件内部集成肖特基二极管结构，改善器件的反向恢复特性，同时集成结构相比可以实现更小的芯片面积。

Description

一种集成肖特基二极管的垂直碳化硅器件及制造方法
技术领域
本发明涉及半导体功率器件领域，具体涉及一种集成肖特基二极管的垂直碳化硅器件及制造方法。
背景技术
第三代半导体材料碳化硅(SiC)具有比硅更大的禁带宽度和更高的临界击穿场强，相比同等耐压等级的硅功率器件，碳化硅具有更高的掺杂浓度和更小的外延层厚度，因此正向导通电阻能够大大减小，功率损耗大幅度地降低；同时，碳化硅具有较高的热导率和耐高温能力且电子饱和速率较高，适合大电流大功率运用，能够降低散热设备的要求，缩小设备体积，提高可靠性，减小成本。所以碳化硅被认为是新一代高效能电力电子器件重要的发展方向。
碳化硅MOSFET器件与传统的硅材料器件不同，其具有较高的温度稳定性，同时具备低开通电阻，开关速度快，有利于应用于高频高温环境下，减少器件开关损耗，缩短开关瞬态时间，提高工作频率。由于碳化硅功率MOSFET器件的优秀性能，因此被大范围运用于新能源汽车、大功率电源以及航天航空等领域，现已成为新型功率器件中应用最广泛，市场前景最好的功率器件之一。
但传统的MOSFET结构存在许多问题，其体内寄生的二极管在器件关断时的反向恢复性能较差，这会限制其在高频方向的应用，而外部反向并联一个肖特基势垒二极管SBD，不仅会增大电路模块面积，还会引入额外的寄生效应。
发明内容
有鉴于此，本发明提供了一种集成肖特基二极管的垂直碳化硅器件以及其制造方法，目的在于改善器件的反向恢复特性，同时集成结构相比可以实现更小的芯片面积。
为达上述目的，本发明采用了如下技术方案：
一种集成肖特基二极管的垂直碳化硅器件，包括：依次以层状结构依次叠加的第一导电类型碳化硅衬底、第一导电类型碳化硅外延层和第一导电类型电流扩展层，其中，所述第一导电类型碳化硅外延层位于所述第一导电类型碳化硅衬底的一侧，所述第一导电类型电流扩展层位于所述第一导电类型碳化硅外延层远离所述第一导电类型碳化硅衬底的一侧。
所述器件还包括第二导电类型基区，所述第二导电类型基区位于所述第一导电类型电流扩展层远离所述第一导电类型碳化硅衬底的一侧；第一导电类型源区，所述第一导电类型源区位于所述第二导电类型基区远离所述第一导电类型碳化硅衬底的一侧表面。
沟槽型栅电极，所述沟槽型栅电极位于所述第一导电类型电流扩展层远离所述第一导电类型碳化硅衬底的一侧，且所述沟槽型栅电极在所述第一导电类型碳化硅衬底上的投影与所述第一导电类型源区在所述第一导电类型碳化硅衬底上的投影不交叠。
肖特基金属层，所述肖特基金属层位于所述第一导电类型电流扩展层远离所述第一导电类型碳化硅衬底的一侧，所述肖特基金属层在所述第一导电类型碳化硅衬底上的投影与所述第二导电类型基区在所述第一导电类型碳化硅衬底上的投影毗邻，且所述肖特基金属层在所述第一导电类型碳化硅衬底上的投影与所述沟槽型栅电极在所述第一导电类型碳化硅衬底上的投影不交叠
第一绝缘层，所述第一绝缘层至少覆盖所述沟槽型栅电极和所述肖特基金属层远离所述第一导电类型碳化硅衬底的一侧表面，且至少部分暴露所述第一导电类型源区和第二导电类型基区。第一电极层和第二电极层，所述第一电极层位于所述第一绝缘层远离所述第一导电类型碳化硅衬底的一侧；所述第二电极层位于所述第一导电类型碳化硅衬底远离所述第一导电类型碳化硅外延层的一侧表面。
进一步的，所述器件还包括第二导电类型掺杂层，所述第二导电类型掺杂层位于所述第一导电类型电流扩展层远离所述第一导电类型碳化硅衬底的一侧表面，所述第二导电类型掺杂层包括第一子部，所述第一子部在所述第一导电类型碳化硅衬底上的投影与所述肖特基金属层在所述第一导电类型碳化硅衬底上的投影至少部分交叠。
进一步的，所述第一子部在所述第一导电类型碳化硅衬底上的投影覆盖所述肖特基金属层在所述第一导电类型碳化硅衬底上的投影。
进一步的，所述第二导电类型掺杂层包括第二子部，所述第二子部在所述第一导电类型碳化硅衬底上的投影与所述沟槽型栅电极在所述第一导电类型碳化硅衬底上的投影至少部分交叠。
进一步的，所述第一子部和所述第二子部掺杂浓度相同。
进一步的，所述器件还包括第一凹槽和第二凹槽，所述第一凹槽和第二凹槽至少贯穿所述第一导电类型源区、第二导电类型基区和至少部分第一导电类型电流扩展层；所述沟槽型栅电极设置在所述第一凹槽中，所述肖特基金属层设置在所述第二凹槽中。
进一步的，所述器件还包括栅极氧化层，所述栅极氧化层位于所述第一凹槽内，且所述栅极氧化层在所述第一导电类型碳化硅衬底上的投影覆盖所述第一凹槽在所述第一导电类型碳化硅衬底上的投影。
进一步的，所述第二导电类型基区包括第二导电类型重掺杂部，所述第二导电类型重掺杂部在所述第一导电类型碳化硅衬底上的投影与所述肖特基金属层在所述第一导电类型碳化硅衬底上的投影毗邻。
进一步的，所述第二导电类型基区还包括与所述第二导电类型重掺杂部毗邻的第二导电类型沟道部，所述第二导电类型重掺杂部的掺杂浓度高于所述第二导电类型沟道部的掺杂浓度，沿第一方向，所述第二导电类型沟道部的长度为0.5-8μm，其中所述第一方向为所述第二导电类型重掺杂部指向所述沟槽型栅电极的方向。
进一步的，所述第一导电类型为N型，所述第二导电类型为P型。
本发明通过在垂直的碳化硅器件重集成肖特基二极管，相较于传统器件中体内P型基区与N型漂移区形成的寄生PIN二极管，肖特基二极管结构不存在电导调制效应，能够较快地抽取器件中被存储的非平衡载流子，降低器件在关断状态的反向恢复电荷，从而提升器件的反向恢复能力。
本发明还通过在沟槽型栅电极的下方和肖特基金属层的下方加入第二导电类型掺杂层，该第二导电类型掺杂层起到了截断电场线的作用，沟槽下方区域的电场线在第二子部内终止，从而避免电场线进入栅极氧化层，降低热电子效应，降低对阈值电压和跨导影响的同时，也降低了拐角处的氧化层电场。同时，本发明相邻的两个第二导电类型掺杂层之间会形成一个JFET效应，在降低栅氧电场尖峰的同时，还保护了肖特基金属与第一导电类型电流扩展层之间形成的肖特基结。
本发明还公开了一种集成肖特基二极管的垂直碳化硅器件制造方法，包括以下步骤：
提供第一导电类型碳化硅衬底。
在所述第一导电类型碳化硅衬底的一侧表面外延第一导电类型碳化硅外延层和第一导电类型电流扩展层结构。
在所述第一导电类型电流扩展层远离所述第一导电类型碳化硅衬底的一侧表面制作第二导电类型基区。
通过区域化离子注入在所述第二导电类型基区远离所述第一导电类型碳化硅衬底的一侧表面形成第一导电类型源区。
对选定区域进行沟槽刻蚀，形成第一凹槽和第二凹槽，所述第一凹槽和第二凹槽至少贯穿所述第一导电类型源区、第二导电类型基区和至少部分第一导电类型电流扩展层。
在所述第一凹槽远离所述第一导电类型碳化硅衬底的一侧表面热氧化生长栅极氧化层。
在所述栅极氧化层远离所述第一导电类型碳化硅衬底的一侧表面沉积沟槽型栅电极。
在所述第二凹槽远离所述第一导电类型碳化硅衬底的一侧表面沉积肖特基金属层。
在所述沟槽型栅电极和所述肖特基金属层远离所述第一导电类型碳化硅衬底的一侧表面制作第一绝缘层，所述第一绝缘层至少覆盖所述沟槽型栅电极和所述肖特基金属层远离所述第一导电类型碳化硅衬底的一侧表面，且至少部分暴露所述第一导电类型源区和第二导电类型基区。
在所述第一绝缘层远离所述第一导电类型碳化硅衬底的一侧制作第一电极层，在所述第一导电类型碳化硅衬底远离所述第一导电类型碳化硅外延层的一侧表面制作第二电极层。
进一步的，在形成第一凹槽和第二凹槽的步骤之后，还包括以下步骤：
在所述第一凹槽和第二凹槽内区域化离子注入第二导电类型掺杂层，所述第二导电类型掺杂层位于所述第一导电类型电流扩展层远离所述第一导电类型碳化硅衬底的一侧表面。
所述第二导电类型掺杂层包括第一子部和第二子部，所述第一子部在所述第一导电类型碳化硅衬底上的投影与所述肖特基金属层在所述第一导电类型碳化硅衬底上的投影至少部分交叠；所述第二子部在所述第一导电类型碳化硅衬底上的投影与所述沟槽型栅电极在所述第一导电类型碳化硅衬底上的投影至少部分交叠。
进一步的，在所述通过区域化离子注入在所述第二导电类型基区远离所述第一导电类型碳化硅衬底的一侧表面形成第一导电类型源区的步骤之前，还包括在所述第二导电类型基区外侧区域化离子注入第二导电类型重掺杂部的步骤。
本发明的其它特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本发明而了解。本发明的目的和其他优点可通过在说明书、权利要求书以及附图中所指出的结构来实现和获得。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的一种集成肖特基二极管的垂直碳化硅器件100截面示意图；
图2为本发明实施例提供的一种集成肖特基二极管的垂直碳化硅器件100截面示意图；
图3为本发明实施例提供的一种集成肖特基二极管的垂直碳化硅器件100截面示意图；
图4(a)-(g)为本发明一种集成肖特基二极管的垂直碳化硅器件制造方法的步骤示意图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地说明，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
图1为本发明一实施例提供的一种集成肖特基二极管的垂直碳化硅器件100截面示意图。如图1所示，本发明实施例提供了一种集成肖特基二极管的垂直碳化硅器件100，包括：依次以层状结构依次叠加的第一导电类型碳化硅衬底101、第一导电类型碳化硅外延层102和第一导电类型电流扩展层103，其中，所述第一导电类型碳化硅外延层102位于所述第一导电类型碳化硅衬底101的一侧，所述第一导电类型电流扩展层103位于所述第一导电类型碳化硅外延层102远离所述第一导电类型碳化硅衬底101的一侧。
作为一种可选的实施方式，所述第一导电类型为N型，所述第二导电类型为P型。若第一导电类型为P型，则第二导电类型为N型，相应的器件结构也会因此适配性调整，在此不做赘述。以下实施例均以所述第一导电类型为N型，所述第二导电类型为P型为例进行说明。
作为一种可选的实施方式，所述第一导电类型碳化硅衬底101可以为N+衬底，第一导电类型碳化硅外延层102可以为低掺杂N-漂移区，第一导电类型电流扩展层103可以为N+电流扩展层。其中，N-的掺杂浓度范围可以为1013～1017cm-3，N+的掺杂浓度范围可以为1015～1020cm-3。
所述器件100还包括第二导电类型基区1041，所述第二导电类型基区1041位于所述第一导电类型电流扩展层103远离所述第一导电类型碳化硅衬底101的一侧；第一导电类型源区1042，所述第一导电类型源区1042位于所述第二导电类型基区1041远离所述第一导电类型碳化硅衬底101的一侧表面。
作为一种可选的实施方式，所述第二导电类型基区1041为P型基区，所述第一导电类型源区1042为N+源区。
沟槽型栅电极105，所述沟槽型栅电极105位于所述第一导电类型电流扩展层103远离所述第一导电类型碳化硅衬底101的一侧，且所述沟槽型栅电极105在所述第一导电类型碳化硅衬底101上的投影与所述第一导电类型源区1042在所述第一导电类型碳化硅衬底101上的投影不交叠。采用沟槽型栅电极105的结构可以避免传统的垂直功率MOSFET结构中沟道下方存在的寄生结型场效应管(JFET)区，降低了导通电阻。
肖特基金属层106，所述肖特基金属层106位于所述第一导电类型电流扩展层103远离所述第一导电类型碳化硅衬底101的一侧，所述肖特基金属层106在所述第一导电类型碳化硅衬底101上的投影与所述第二导电类型基区1041在所述第一导电类型碳化硅衬底101上的投影毗邻。所述肖特基金属层106在所述第一导电类型碳化硅衬底101上的投影为第一投影，所述第二导电类型基区1041在所述第一导电类型碳化硅衬底101上的投影为第二投影，所述沟槽型栅电极105在所述第一导电类型碳化硅衬底101上的投影为第三投影，则所述第一投影位于所述第二投影远离所述第三投影的一端。且所述第一投影与所述第三投影不交叠。
作为一种可选的实施方式，所述肖特基金属层106采用由高势垒肖特基金属是选自钛(Ti)，铂(Pt)，镍(Ni)，钼(Mo)及其混合物中的一种。优选的，可以选为钛(Ti)，镍(Ni)及其混合物中的一种。
第一绝缘层107，所述第一绝缘层107至少覆盖所述沟槽型栅电极105和所述肖特基金属层106远离所述第一导电类型碳化硅衬底101的一侧表面，且至少部分暴露所述第一导电类型源区1042和第二导电类型基区1041。
第一电极层108和第二电极层109，所述第一电极层108位于所述第一绝缘层107远离所述第一导电类型碳化硅衬底101的一侧；所述第二电极层109位于所述第一导电类型碳化硅衬底101远离所述第一导电类型碳化硅外延层102的一侧表面。
采用肖特基接触代替原有的欧姆接触，形成了与传统MOSFET器件反向并联的集成肖特基二极管SBD结构，由于肖特基接触具有开启电压小的特性，在源极施加电压，器件反向工作时，该SBD结构将优先导通，从而减少器件中抽离非平衡载流子的时间，提高了器件反向恢复能力。
进一步的，图2为本发明一实施例提供的一种集成肖特基二极管的垂直碳化硅器件100截面示意图。如图所述器件100还包括第二导电类型掺杂层110，作为一种可选的实施方式，所述第二导电类型掺杂层110为P+重掺杂层，其掺杂浓度范围为1015～1020cm-3。所述第二导电类型掺杂层110位于所述第一导电类型电流扩展层103远离所述第一导电类型碳化硅衬底101的一侧表面，所述第二导电类型掺杂层110包括第一子部1101，所述第一子部1101在所述第一导电类型碳化硅衬底101上的投影与所述肖特基金属层106在所述第一导电类型碳化硅衬底101上的投影至少部分交叠。
作为一种可选的实施方式，所述第一子部1101在所述第一导电类型碳化硅衬底101上的投影覆盖所述肖特基金属层106在所述第一导电类型碳化硅衬底101上的投影。
进一步的，所述第二导电类型掺杂层110包括第二子部1102，所述第二子部1102在所述第一导电类型碳化硅衬底101上的投影与所述沟槽型栅电极105在所述第一导电类型碳化硅衬底101上的投影至少部分交叠。
作为一种可选的实施方式，所述第二子部1102在所述第一导电类型碳化硅衬底101上的投影覆盖所述沟槽型栅电极105在所述第一导电类型碳化硅101上的投影。
作为一种可选的实施方式，为了节省工艺制程，所述第一子部1101和所述第二子部1102可以同层同材料制备，也即掺杂浓度相同，其掺杂浓度范围为1016～1018cm-3。
进一步的，所述器件100还包括第一凹槽和第二凹槽，所述第一凹槽和第二凹槽至少贯穿所述第一导电类型源区1042、第二导电类型基区1041和至少部分第一导电类型电流扩展层103；所述沟槽型栅电极105设置在所述第一凹槽中，所述肖特基金属层106设置在所述第二凹槽中。
作为一种可选的实施方式，所述第一导电类型电流扩展层103的厚度范围为3-20μm。其中，所述第一凹槽和/或第二凹槽的深度受限于制造工艺的精度，凹槽的深度一般不小于1μm。
由于沟槽型MOSFET相较于平面MOSFET结构可靠性较差，沟槽型MOSFET器件的沟槽存在的棱角尖峰将产生尖峰电场效应，在源极电极附近引入P+重掺杂的第二导电类型掺杂层110将有效减小沟槽结构底部存在的棱角尖峰电场。
进一步的，如图1-2所示，所述器件100还包括栅极氧化层1051，所述栅极氧化层1051位于所述第一凹槽内，且所述栅极氧化层1051在所述第一导电类型碳化硅衬底101上的投影覆盖所述第一凹槽在所述第一导电类型碳化硅衬底101上的投影。
进一步的，图3为本发明一实施例提供的一种集成肖特基二极管的垂直碳化硅器件100截面示意图，如图3所示，所述第二导电类型基区1041包括第二导电类型重掺杂部1043，所述第二导电类型重掺杂部1043在所述第一导电类型碳化硅衬底101上的投影与所述肖特基金属层106在所述第一导电类型碳化硅衬底101上的投影毗邻。
进一步的，所述第二导电类型基区1041还包括与所述第二导电类型重掺杂部1043毗邻的第二导电类型沟道部1044，所述第二导电类型重掺杂部1043的掺杂浓度高于所述第二导电类型沟道部1044的掺杂浓度，沿第一方向，所述第二导电类型沟道部1044的长度为0.5-8μm，其中所述第一方向为所述第二导电类型重掺杂部1043指向所述沟槽型栅电极105的方向。
本发明通过在垂直的碳化硅器件重集成肖特基二极管，相较于传统器件中体内P型基区与N型漂移区形成的寄生PIN二极管，肖特基二极管结构不存在电导调制效应，能够较快地抽取器件中被存储的非平衡载流子，降低器件在关断状态的反向恢复电荷，从而提升器件的反向恢复能力。
本发明还通过在沟槽型栅电极的下方和肖特基金属层的下方加入第二导电类型掺杂层，该第二导电类型掺杂层起到了截断电场线的作用，沟槽下方区域的电场线在第二子部内终止，从而避免电场线进入栅极氧化层，降低热电子效应，降低对阈值电压和跨导影响的同时，也降低了拐角处的氧化层电场。同时，本发明相邻的两个第二导电类型掺杂层之间会形成一个JFET效应，在降低栅氧电场尖峰的同时，还保护了肖特基金属与第一导电类型电流扩展层之间形成的肖特基结。
图4(a)-(g)为本发明一种集成肖特基二极管的垂直碳化硅器件制造方法的步骤示意图。本发明还公开了一种集成肖特基二极管的垂直碳化硅器件制造方法，如图4所示，包括以下步骤：
如图4(a)所示，提供第一导电类型碳化硅衬底101。
在所述第一导电类型碳化硅衬底101的一侧表面外延第一导电类型碳化硅外延层102和第一导电类型电流扩展层103结构。
如图4(b)所示，在所述第一导电类型电流扩展层103远离所述第一导电类型碳化硅衬底101的一侧表面制作第二导电类型基区1041。
通过区域化离子注入在所述第二导电类型基区1041远离所述第一导电类型碳化硅衬底101的一侧表面形成第一导电类型源区1042。
如图4(c)所示，对选定区域进行沟槽刻蚀，形成第一凹槽1031和第二凹槽1032，所述第一凹槽1031和第二凹槽1032至少贯穿所述第一导电类型源区1042、第二导电类型基区1041和至少部分第一导电类型电流扩展层103。
如图4(e)所示，在所述第一凹槽1031远离所述第一导电类型碳化硅衬底101的一侧表面热氧化生长栅极氧化层1051。
在所述栅极氧化层1051远离所述第一导电类型碳化硅衬底101的一侧表面沉积沟槽型栅电极105。
如图4(f)所示，在所述第二凹槽1032远离所述第一导电类型碳化硅衬底101的一侧表面沉积肖特基金属层106。
在所述沟槽型栅电极105和所述肖特基金属层106远离所述第一导电类型碳化硅衬底101的一侧表面制作第一绝缘层107，所述第一绝缘层107至少覆盖所述沟槽型栅电极105和所述肖特基金属层106远离所述第一导电类型碳化硅衬底101的一侧表面，且至少部分暴露所述第一导电类型源区1042和第二导电类型基区1041。
如图4(g)所示，在所述第一绝缘层107远离所述第一导电类型碳化硅衬底101的一侧制作第一电极层108，在所述第一导电类型碳化硅衬底101远离所述第一导电类型碳化硅外延层102的一侧表面制作第二电极层109。
进一步的，如图4(d)所示，在形成第一凹槽1031和第二凹槽1032的步骤之后，还包括以下步骤：
在所述第一凹槽1031和第二凹槽1032内区域化离子注入第二导电类型掺杂层110，所述第二导电类型掺杂层110位于所述第一导电类型电流扩展层103远离所述第一导电类型碳化硅衬底101的一侧表面。
所述第二导电类型掺杂层110包括第一子部1101和第二子部1102，所述第一子部1101在所述第一导电类型碳化硅衬底101上的投影与所述肖特基金属层106在所述第一导电类型碳化硅衬底101上的投影至少部分交叠；所述第二子部1102在所述第一导电类型碳化硅衬底101上的投影与所述沟槽型栅电极105在所述第一导电类型碳化硅衬底101上的投影至少部分交叠。
进一步的，如图4(b)所示，在所述通过区域化离子注入在所述第二导电类型基区1041远离所述第一导电类型碳化硅衬底101的一侧表面形成第一导电类型源区1042的步骤之前，还包括在所述第二导电类型基区1041外侧区域化离子注入第二导电类型重掺杂部1043的步骤。
尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。

Claims (10)

1.一种集成肖特基二极管的垂直碳化硅器件，其特征在于，包括：
第一导电类型碳化硅衬底；
第一导电类型碳化硅外延层，所述第一导电类型碳化硅外延层位于所述第一导电类型碳化硅衬底的一侧；
第一导电类型电流扩展层，所述第一导电类型电流扩展层位于所述第一导电类型碳化硅外延层远离所述第一导电类型碳化硅衬底的一侧；
第二导电类型基区，所述第二导电类型基区位于所述第一导电类型电流扩展层远离所述第一导电类型碳化硅衬底的一侧；
第一导电类型源区，所述第一导电类型源区位于所述第二导电类型基区远离所述第一导电类型碳化硅衬底的一侧表面；
沟槽型栅电极，所述沟槽型栅电极位于所述第一导电类型电流扩展层远离所述第一导电类型碳化硅衬底的一侧，且所述沟槽型栅电极在所述第一导电类型碳化硅衬底上的投影与所述第一导电类型源区在所述第一导电类型碳化硅衬底上的投影不交叠；
肖特基金属层，所述肖特基金属层位于所述第一导电类型电流扩展层远离所述第一导电类型碳化硅衬底的一侧，所述肖特基金属层在所述第一导电类型碳化硅衬底上的投影与所述第二导电类型基区在所述第一导电类型碳化硅衬底上的投影毗邻，且所述肖特基金属层在所述第一导电类型碳化硅衬底上的投影与所述沟槽型栅电极在所述第一导电类型碳化硅衬底上的投影不交叠；
第一绝缘层，所述第一绝缘层至少覆盖所述沟槽型栅电极和所述肖特基金属层远离所述第一导电类型碳化硅衬底的一侧表面，且至少部分暴露所述第一导电类型源区和第二导电类型基区；
第一电极层，所述第一电极层位于所述第一绝缘层远离所述第一导电类型碳化硅衬底的一侧；
第二电极层，所述第二电极层位于所述第一导电类型碳化硅衬底远离所述第一导电类型碳化硅外延层的一侧表面。
2.如权利要求1所述的一种集成肖特基二极管的垂直碳化硅器件，其特征在于，还包括：
第二导电类型掺杂层，所述第二导电类型掺杂层位于所述第一导电类型电流扩展层远离所述第一导电类型碳化硅衬底的一侧表面，
所述第二导电类型掺杂层包括第一子部，所述第一子部在所述第一导电类型碳化硅衬底上的投影与所述肖特基金属层在所述第一导电类型碳化硅衬底上的投影至少部分交叠。
3.如权利要求2所述的一种集成肖特基二极管的垂直碳化硅器件，其特征在于，所述第一子部在所述第一导电类型碳化硅衬底上的投影覆盖所述肖特基金属层在所述第一导电类型碳化硅衬底上的投影。
4.如权利要求2所述的一种集成肖特基二极管的垂直碳化硅器件，其特征在于，所述第二导电类型掺杂层包括第二子部，所述第二子部在所述第一导电类型碳化硅衬底上的投影与所述沟槽型栅电极在所述第一导电类型碳化硅衬底上的投影至少部分交叠。
5.如权利要求4所述的一种集成肖特基二极管的垂直碳化硅器件，其特征在于，所述第一子部和所述第二子部掺杂浓度相同。
6.如权利要求1所述的一种集成肖特基二极管的垂直碳化硅器件，其特征在于，包括：
第一凹槽和第二凹槽，所述第一凹槽和第二凹槽至少贯穿所述第一导电类型源区、第二导电类型基区和至少部分第一导电类型电流扩展层；
所述沟槽型栅电极设置在所述第一凹槽中，所述肖特基金属层设置在所述第二凹槽中。
7.如权利要求6所述的一种集成肖特基二极管的垂直碳化硅器件，其特征在于，还包括：
栅极氧化层，所述栅极氧化层位于所述第一凹槽内，且所述栅极氧化层在所述第一导电类型碳化硅衬底上的投影覆盖所述第一凹槽在所述第一导电类型碳化硅衬底上的投影。
8.如权利要求1所述的一种集成肖特基二极管的垂直碳化硅器件，其特征在于，
所述第二导电类型基区包括第二导电类型重掺杂部，所述第二导电类型重掺杂部在所述第一导电类型碳化硅衬底上的投影与所述肖特基金属层在所述第一导电类型碳化硅衬底上的投影毗邻。
9.如权利要求8所述的一种集成肖特基二极管的垂直碳化硅器件，其特征在于，所述第二导电类型基区还包括与所述第二导电类型重掺杂部毗邻的第二导电类型沟道部，所述第二导电类型重掺杂部的掺杂浓度高于所述第二导电类型沟道部的掺杂浓度，沿第一方向，所述第二导电类型沟道部的长度为0.5-8μm，其中所述第一方向为所述第二导电类型重掺杂部指向所述沟槽型栅电极的方向。
10.一种集成肖特基二极管的垂直碳化硅器件制造方法，其特征在于，包括以下步骤：
提供第一导电类型碳化硅衬底；
在所述第一导电类型碳化硅衬底的一侧表面外延第一导电类型碳化硅外延层和第一导电类型电流扩展层结构；
在所述第一导电类型电流扩展层远离所述第一导电类型碳化硅衬底的一侧表面制作第二导电类型基区；
通过区域化离子注入在所述第二导电类型基区远离所述第一导电类型碳化硅衬底的一侧表面形成第一导电类型源区；
对选定区域进行沟槽刻蚀，形成第一凹槽和第二凹槽，所述第一凹槽和第二凹槽至少贯穿所述第一导电类型源区、第二导电类型基区和至少部分第一导电类型电流扩展层；
在所述第一凹槽远离所述第一导电类型碳化硅衬底的一侧表面热氧化生长栅极氧化层；
在所述栅极氧化层远离所述第一导电类型碳化硅衬底的一侧表面沉积沟槽型栅电极；
在所述第二凹槽远离所述第一导电类型碳化硅衬底的一侧表面沉积肖特基金属层；
在所述沟槽型栅电极和所述肖特基金属层远离所述第一导电类型碳化硅衬底的一侧表面制作第一绝缘层，所述第一绝缘层至少覆盖所述沟槽型栅电极和所述肖特基金属层远离所述第一导电类型碳化硅衬底的一侧表面，且至少部分暴露所述第一导电类型源区和第二导电类型基区；
在所述第一绝缘层远离所述第一导电类型碳化硅衬底的一侧制作第一电极层，在所述第一导电类型碳化硅衬底远离所述第一导电类型碳化硅外延层的一侧表面制作第二电极层。
CN202211497348.7A 2022-11-25 2022-11-25 一种集成肖特基二极管的垂直碳化硅器件及制造方法 Pending CN116314253A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211497348.7A CN116314253A (zh) 2022-11-25 2022-11-25 一种集成肖特基二极管的垂直碳化硅器件及制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211497348.7A CN116314253A (zh) 2022-11-25 2022-11-25 一种集成肖特基二极管的垂直碳化硅器件及制造方法

Publications (1)

Publication Number Publication Date
CN116314253A true CN116314253A (zh) 2023-06-23

Family

ID=86792946

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211497348.7A Pending CN116314253A (zh) 2022-11-25 2022-11-25 一种集成肖特基二极管的垂直碳化硅器件及制造方法

Country Status (1)

Country Link
CN (1) CN116314253A (zh)

Similar Documents

Publication Publication Date Title
TWI520337B (zh) 階梯溝渠式金氧半場效電晶體及其製造方法
CN110148629B (zh) 一种沟槽型碳化硅mosfet器件及其制备方法
KR101396611B1 (ko) 반도체 장치
US9472403B2 (en) Power semiconductor switch with plurality of trenches
US8816355B2 (en) Semiconductor device
CN114122123B (zh) 集成高速续流二极管的碳化硅分离栅mosfet及制备方法
JP7565542B2 (ja) 半導体装置、インバータ回路、駆動装置、車両、及び、昇降機
CN114664929B (zh) 一种集成异质结二极管的分离栅SiC MOSFET及其制作方法
CN114784108B (zh) 一种集成结势垒肖特基二极管的平面栅SiC MOSFET及其制作方法
CN104218087A (zh) 半导体器件及其制造方法
CN112201690A (zh) Mosfet晶体管
JP2024526524A (ja) 高速フリーホイールダイオードを集積したトレンチ型ＳｉＣ－ＭＯＳＦＥＴ及びその製造方法
JPWO2015019797A1 (ja) 高耐圧半導体装置およびその製造方法
CN115881797A (zh) 一种碳化硅器件及其制备方法
CN114927562A (zh) 碳化硅jfet器件结构及其制备方法
CN117497579B (zh) 碳化硅igbt的结构、制造方法及电子设备
CN117497601B (zh) 平面型碳化硅晶体管的结构、制造方法及电子设备
CN114784107A (zh) 一种集成结势垒肖特基二极管的SiC MOSFET及其制作方法
RU2740124C1 (ru) Карбидокремниевое переключающее устройство и способ его производства
CN116403910B (zh) 碳化硅mosfet器件及其制造方法
CN116387347B (zh) 具有高uis能力的碳化硅mosfet器件及其制造方法
CN114551586B (zh) 集成栅控二极管的碳化硅分离栅mosfet元胞及制备方法
CN114628525B (zh) 一种沟槽型SiC MOSFET器件及其制造方法
CN115602734A (zh) 高正向电流密度的新型碳化硅功率二极管
CN213459746U (zh) Mosfet晶体管

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination