CN116341469A - 芯片版图沉积结构的三维建模方法、系统、介质及设备 - Google Patents
芯片版图沉积结构的三维建模方法、系统、介质及设备 Download PDFInfo
- Publication number
- CN116341469A CN116341469A CN202310319078.9A CN202310319078A CN116341469A CN 116341469 A CN116341469 A CN 116341469A CN 202310319078 A CN202310319078 A CN 202310319078A CN 116341469 A CN116341469 A CN 116341469A
- Authority
- CN
- China
- Prior art keywords
- graph
- thickness
- area
- tile
- modeling
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000008021 deposition Effects 0.000 title claims abstract description 65
- 238000000034 method Methods 0.000 title claims abstract description 42
- 238000004590 computer program Methods 0.000 claims description 12
- 238000010276 construction Methods 0.000 claims description 6
- 238000004141 dimensional analysis Methods 0.000 abstract 2
- 238000005137 deposition process Methods 0.000 description 10
- 238000010586 diagram Methods 0.000 description 6
- 239000000758 substrate Substances 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- 230000006870 function Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 238000012800 visualization Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/392—Floor-planning or layout, e.g. partitioning or placement
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T17/00—Three dimensional [3D] modelling, e.g. data description of 3D objects
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2113/00—Details relating to the application field
- G06F2113/18—Chip packaging
Abstract
本发明公开了一种芯片版图沉积结构的三维建模方法、系统、介质及设备。该方法包括:确定芯片版图的建模区域,并获取芯片版图上位于建模区域内部分重叠的第一图形和第二图形,第一图形和第二图形用于定义出沉积的形状;确定第二图形与第一图形的重叠区域和非重叠区域;在三维空间中确定基准面,在基准面上以第一图形为底面构建第一厚度的第一图块;在基准面上以第二图形为底面构建第二厚度的第二图块,并根据第二图形在建模区域内的位置将第二图块对应重叠区域的部分放置于第一图块上、对应非重叠区域的部分放置于基准面上。本发明解决现有技术中二维版图不能满足三维尺度分析的问题,能够将二维版图转换为三维模型,便于直观地进行三维尺度分析。
Description
技术领域
本发明涉及芯片版图设计领域,特别是涉及一种芯片版图沉积结构的三维建模方法、系统、介质及设备。
背景技术
芯片版图是芯片制备的依据,对于一些芯片,需要通过沉积工艺在平面上制作出薄膜等沉积结构,相应的,在芯片版图设计中,需要绘制表示沉积范围的图形。然而,由于芯片版图的所有图形都绘制在一个平面上,是一个二维版图,二维版图的可视化程度低,无法直观地进行三维尺度上的分析来检查版图的准确性,只能依靠人为主观判断芯片版图上的沉积结构在水平方向和垂直方向上的位置。如果能够将二维版图转换为三维模型,就可以更加主观地进行三维尺度上的分析,但是,目前,市面上支持绘制芯片版图的软件并不支持这种功能,因此,亟需实现能够将二维版图转换为三维模型的功能。
发明内容
本发明的目的是提供一种芯片版图沉积结构的三维建模方法、系统、介质及设备,以解决现有技术中二维版图不能满足三维尺度分析的问题,能够将二维版图转换为三维模型,便于直观地进行三维尺度分析。
为解决上述技术问题,本发明提供一种芯片版图沉积结构的三维建模方法,包括:
确定芯片版图的建模区域,并获取所述芯片版图上位于所述建模区域内部分重叠的第一图形和第二图形,所述第一图形和第二图形用于定义出沉积的形状;
确定所述第二图形与所述第一图形的重叠区域和非重叠区域;
在三维空间中确定基准面,在所述基准面上以所述第一图形为底面构建第一厚度的第一图块;
在所述基准面上以所述第二图形为底面构建第二厚度的第二图块,并根据所述第二图形在建模区域内的位置将所述第二图块对应所述重叠区域的部分放置于所述第一图块上、对应所述非重叠区域的部分放置于所述基准面上。
优选的,所述确定所述第二图形与所述第一图形的重叠区域和非重叠区域的步骤,包括:
对所述第一图形和所述第二图形进行布尔相交运算得到所述第二图形与所述第一图形的重叠区域;
对所述第一图形和所述第二图形进行布尔相减运算得到所述第二图形与所述第一图形的非重叠区域。
优选的,所述在所述基准面上以所述第一图形为底面构建第一厚度的第一图块的步骤,包括:
在所述基准面上构建与所述第一图形形状相同的第一底面;
按照第一厚度在垂直所述基准面的方向上对所述第一底面进行几何拉伸,得到第一图块。
优选的,所述在所述基准面上以所述第二图形为底面构建第二厚度的第二图块,并根据所述第二图形在建模区域内的位置将所述第二图块对应所述重叠区域的部分放置于所述第一图块上、对应所述非重叠区域的部分放置于所述基准面上的步骤,包括:
在所述基准面上以所述重叠区域为底面构建第二厚度的第一沉积图块、以所述非重叠区域为底面构建所述第二厚度的第二沉积图块;
根据所述第二图形在建模区域内的位置将所述第一沉积图块放置于所述第一图块上,以及将所述第二沉积图块放置于所述基准面上。
优选的,所述方法还包括:
在所述基准面上以所述建模区域为底面构建预设厚度的地基图块;
根据所述第一图形在建模区域内的位置将所述第一图块放置于所述地基图块上。
优选的,所述方法还包括:
在所述第一厚度大于所述第二厚度时,构建同时与所述第二图块对应所述重叠区域的部分以及所述第二图块对应所述非重叠区域的部分接触的桥接图块。
优选的,所述桥接图块的高度不超出所述第一厚度、在所述基准面上的投影不超出所述非重叠区域的范围。
为解决上述技术问题,本发明还提供一种芯片版图沉积结构的三维建模系统,包括:
图形获取模块,用于确定芯片版图的建模区域,并获取所述芯片版图上位于所述建模区域内部分重叠的第一图形和第二图形,所述第一图形和第二图形用于定义出沉积的形状;
图形确定模块,用于确定所述第二图形与所述第一图形的重叠区域和非重叠区域;
第一构建模块,用于在三维空间中确定基准面,在所述基准面上以所述第一图形为底面构建第一厚度的第一图块;
第二构建模块,用于在所述基准面上以所述第二图形为底面构建第二厚度的第二图块,并根据所述第二图形在建模区域内的位置将所述第二图块对应所述重叠区域的部分放置于所述第一图块上、对应所述非重叠区域的部分放置于所述基准面上。
为解决上述技术问题,本发明还提供一种存储介质,所述存储介质中存储有计算机程序,所述计算机程序被设置为运行时执行前述任一项所述的芯片版图沉积结构的三维建模方法。
为解决上述技术问题,本发明还提供一种电子设备,包括存储器和处理器,所述存储器中存储有计算机程序,所述处理器被设置为运行所述计算机程序以执行前述任一项所述的芯片版图沉积结构的三维建模方法。
区别于现有技术的情况,本发明提供的芯片版图沉积结构的三维建模方法通过获取芯片版图上位于建模区域内至少部分重叠的第一图形和第二图形,然后确定第二图形与第一图形的重叠区域和非重叠区域,最后先在三维空间的基准面上以第一图形为底面构建第一图块,再以第二图形为底面构建第二图块,并根据第二图形在建模区域内的位置将第二图块对应重叠区域的部分放置于第一图块上、对应非重叠区域的部分放置于基准面上,从而能够将二维版图转换为三维模型,便于直观地进行三维尺度分析。
本发明提供的芯片版图沉积结构的三维建模系统、存储介质及电子设备,与芯片版图沉积结构的三维建模方法属于同一发明构思,因此具有相同的有益效果,在此不再赘述。
附图说明
图1为本发明实施例提供的芯片版图沉积结构的三维建模方法的流程示意图。
图2为芯片版图上建模区域与第一图形、第二图形的位置关系示意图。
图3为在基准面上构建的第一图块的示意图。
图4为第一图块和第二图块的位置关系示意图。
图5为在基准面上构建的地基图块与第一图块的位置关系示意图。
图6为图1所示的三维建模方法中步骤S2的具体流程示意图。
图7为图1所示的三维建模方法中步骤S3的具体流程示意图。
图8为在基准面上构建的第一底面的示意图。
图9为图1所示的三维建模方法中步骤S4的具体流程示意图。
图10为三维空间中第一沉积图块、第二沉积图块与第一图块的位置关系示意图。
图11为三维空间中桥接图块与第一沉积图块、第二沉积图块的位置关系示意图。
图12为本发明另一实施例提供的芯片版图沉积结构的三维建模系统的原理框图。
具体实施方式
下面将结合示意图对本发明的具体实施方式进行更详细的描述。根据下列描述和权利要求书,本发明的优点和特征将更清楚。需说明的是,附图均采用非常简化的形式且均使用非精准的比例,仅用以方便、明晰地辅助说明本发明实施例的目的。
在本发明的描述中,需要理解的是,术语“中心”、“上”、“下”、“左”、“右”等指示的方位或者位置关系为基于附图所示的方位或位置关系,仅是为了便于描述本发明和简化描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本发明的限制。
此外,术语“第一”、“第二”仅用于描述目的,而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此,限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明的描述中,“多个”的含义是至少两个,例如两个,三个等,除非另有明确具体的限定。
请参考图1,本发明实施例提供了一种芯片版图沉积结构的三维建模方法。该方法包括以下步骤:
S1:确定芯片版图的建模区域,并获取芯片版图上位于建模区域内部分重叠的第一图形和第二图形,第一图形和第二图形用于定义出沉积的形状。
其中,建模区域是表示建模范围的区域,建模区域可以是整个芯片版图,也可以是芯片版图的某一部分。考虑到芯片版图通常在一个矩形界面上绘制,因此建模区域的形状优选为矩形。
建模区域可以根据用户的操作来确定,例如用户输入四个顶点的坐标,根据四个顶点的坐标将四个顶点顺次连接形成矩形框,矩形框所围合而成的区域则为建模区域,或者用户在芯片版图上手动选择两个顶点,将两个顶点作为对角顶点形成矩形框,矩形框所围合而成的区域则为建模区域,再或者用户在芯片版图上进行框选操作,根据框选操作形成矩形框,矩形框所围合而成的区域则为建模区域。
无论建模区域如何确定,需要确保第一图形和第二图形位于建模区域内。第一图形和第二图形都表示沉积的形状,表示需要通过沉积工艺在芯片上形成一个薄膜等的沉积结构。并且按照第一图形的沉积工艺顺序在按照第二图形的沉积工艺顺序之前。
如图2所示,图中矩形框BOX表示建模区域,图形A表示第一图形,图形B表示第二图形,第一图形A和第二图形B部分重叠,且均位于建模区域BOX内。
S2:确定第二图形与第一图形的重叠区域和非重叠区域。
其中,第二图形与第一图形部分重叠,那么两者之间存在重叠的部分和不重叠的部分,第二图形上与第一图形重叠的部分为重叠区域,第二图形上与第一图形不重叠的部分为非重叠区域。如图2所示,图形B1表示重叠区域,图形B2表示非重叠区域。
S3:在三维空间中确定基准面,在基准面上以第一图形为底面构建第一厚度的第一图块。
其中,三维空间是一个3D显示界面,基准面是三维空间的一个平面,该平面可以是三维坐标系XYZ中XY坐标轴所在的平面,也可以是XZ坐标轴所在的平面,还可以是YZ坐标轴所在的平面,或者可以是自定义的平面。在创建或者调用三维空间后,需要确定一个基准面,在基准面上构建的第一图块是一个上下表面平行、高度为第一厚度的结构体。第一厚度是用户设定或者默认的建模厚度。如图3所示,图中的三维结构体D1表示第一图块,第一图块D1构建在XY平面上,第一图块D1的俯视形状与第一图形相同,第一图块D1的高度为第一厚度h1,第一图块D1直观地展示出经过沉积工艺后的三维结构。
S4:在基准面上以第二图形为底面构建第二厚度的第二图块,并根据第二图形在建模区域内的位置将第二图块对应重叠区域的部分放置于第一图块上、对应非重叠区域的部分放置于基准面上。
其中,在基准面上构建的第二图块是一个上下表面平行、高度为第二厚度的结构体。第二厚度是用户设定或者默认的建模厚度。由于第二图形与第一图形部分重叠,第二图块对应重叠区域的部分位于第一图块上,表示在第一图块上沉积,但是第二图块对应非重叠区域的部分不在第一图块正上方,而且对应实际芯片的物理结构,第二图块对应非重叠区域的部分不能悬空,所以将第二图块对应非重叠区域的部分放置于基准面上。如图4所示,图中的三维结构体D2表示第二图块,第二图块D2的俯视形状与第二图形相同,第二图块D2的高度为第二厚度h2,第二图块D2直观地展示出经过沉积工艺后的三维结构。第二图块D2分为两部分,分别对应重叠区域和非重叠区域,对应非重叠区域的部分与第一图块D1均位于基准面上,对应重叠区域的部分位于第一图块D1上,而且两部分的俯视形状组合在一起与第二图形相同。
通过上述方式,本发明实施例的芯片版图沉积结构的三维建模方法将表示沉积形状的图形从二维平面图形转换为三维立体图形,通过三维立体图形可以直观地展示出前后两次沉积的三维结构,从而本发明能够将二维版图转换为三维模型,便于直观地进行三维尺度分析。
在本申请的一些实施例中,请再次参考图1,芯片版图沉积结构的三维建模方法还包括:
S5:在基准面上以建模区域为底面构建预设厚度的地基图块;
S6:根据第一图形在建模区域内的位置将第一图块放置于地基图块上。
由于芯片版图通常不会绘制芯片衬底,而实际芯片的所有结构都是形成在衬底上,为了更加真实地显示沉积结构,本实施例构建地基图块来表示衬底。地基图块是一个上下表面平行、高度为预设厚度的结构体,上下表面的形状均与建模区域相同。如图5所示,图中的三维结构体F表示地基图块,地基图块F的厚度为h,第一图块D1放置于地基图块F上,根据第一图形在建模区域内的位置确定第一图块D1在地基图块F上的位置,然后将两者上下相互贴合。
在本申请的一些实施例中,请参考图6,确定第二图形与第一图形的重叠区域和非重叠区域的步骤,即步骤S2包括:
S21:对第一图形和第二图形进行布尔相交运算得到第二图形与第一图形的重叠区域。
S22:对第一图形和第二图形进行布尔相减运算得到第二图形与第一图形的非重叠区域。
其中,布尔运算在计算机领域是一种逻辑运算,包括逻辑上布尔类型的与并否操作,而在计算机几何上,它代表的是多边形或多面体之间的集合与并或非等操作。布尔相交运算是计算两个图形的交集,是布尔或且非运算。布尔相减运算是计算两个图形的差集,是布尔非运算。
在本申请的一些实施例中,请参考图7,在基准面上以第一图形为底面构建第一厚度的第一图块的步骤,即步骤S3包括:
S31:在基准面上构建与第一图形形状相同的第一底面。
其中,第一底面与第一图形的形状相同,第一底面也是一个二维平面图形,区别在于第一底面在三维空间中构建。如图8所示,三维空间坐标系XYZ的XY平面上构建了第一底面U1。
S32:按照第一厚度在垂直基准面的方向上对第一底面进行几何拉伸,得到第一图块。
其中,第一底面是由很多点构成的,对每个点进行几何拉伸就是将点变换成线,线的长度为第一厚度,每个点变换的线就构成第一图块。如图3所示,对第一底面U1进行几何拉伸后,得到第一图块D1,第一图块D1的上下表面的形状均与特征底面U1相同,第一图块D1的高度为第一厚度h1。与第一图块类似,第二图块和/或地基图块也可以采用同样的构建过程得到。
在本申请的一些实施例中,请参考图9,在基准面上以第二图形为底面构建第二厚度的第二图块,并根据第二图形在建模区域内的位置将第二图块对应重叠区域的部分放置于第一图块上、对应非重叠区域的部分放置于基准面上的步骤,即步骤S4包括:
S41:在基准面上以重叠区域为底面构建第二厚度的第一沉积图块、以非重叠区域为底面构建第二厚度的第二沉积图块。
其中,第一沉积图块是一个上下表面平行、高度为第二厚度的结构体,第二沉积图块也是一个上下表面平行、高度为第二厚度的结构体,第一沉积图块的上下表面的形状与重叠区域相同,第二沉积图块的上下表面的形状与非重叠区域相同。
S42:根据第二图形在建模区域内的位置将第一沉积图块放置于第一图块上,以及将第二沉积图块放置于基准面上。
其中,第二图形的重叠区域位于第一图形内,而第一图形是首先沉积的区域,因此,第一沉积图块刚好位于第一图块上,对应实际芯片的物理结构,第二沉积图块不能悬空,所以将第二沉积图块放置于基准面上。如图10所示,图中的三维结构体C1表示第一沉积图块,三维结构体C2表示第二沉积图块,第一沉积图块C1和第二沉积图块C2均为一个上下表面平行、高度为第二厚度h2的结构体。第一沉积图块C1位于第一图块D1上,而第二沉积图块C2放置于基准面上。
在本申请的一些实施例中,本实施例的三维建模方法还包括:
在第一厚度大于第二厚度时,构建同时与第二图块对应重叠区域的部分以及第二图块对应非重叠区域的部分接触的桥接图块。
其中,如果第一厚度大于第二厚度,第二图块对应重叠区域的部分(在本实施例中对应第一沉积图块)与第二图块对应非重叠区域的部分(在本实施例中对应第二沉积图块)会出现断连现象,而实际上,沉积工艺制作薄膜时,第二图块的两个部分是连续的。为了更加真实地展示芯片版图的三维结构,本实施例通过构建桥接图块来表示两部分的物理连接。如图10所示,三维结构体C3表示桥接图块,第一厚度h1大于第二厚度h2时,第一沉积图块C1与第二沉积图块C2出现断连,而通过桥接图块C3可以实现两者的物理连接。
桥接图块仅用于表示第一沉积图块与第二沉积图块的物理连接,其与实际芯片的物理结构可能不一致,为了避免桥接图块影响芯片版图的三维视图,在本实施例中,桥接图块的高度不超出第一厚度、在基准面上的投影不超出非重叠区域的范围。如图11所示,桥接图块C3的高度小于第一厚度h1,桥接图块C3的任一处横截面均没有超出非重叠区域B2的范围。
请参考图12,本发明另一实施例提供了一种芯片版图沉积结构的三维建模系统。该系统包括:
图形获取模块1用于确定芯片版图的建模区域,并获取芯片版图上位于所述建模区域内部分重叠的第一图形和第二图形,第一图形和第二图形用于定义出沉积的形状。其中,建模区域是表示建模范围的区域,建模区域可以是整个芯片版图,也可以是芯片版图的某一部分。考虑到芯片版图通常在一个矩形界面上绘制,因此建模区域的形状优选为矩形。
建模区域可以根据用户的操作来确定,例如用户输入四个顶点的坐标,根据四个顶点的坐标将四个顶点顺次连接形成矩形框,矩形框所围合而成的区域则为建模区域,或者用户在芯片版图上手动选择两个顶点,将两个顶点作为对角顶点形成矩形框,矩形框所围合而成的区域则为建模区域,再或者用户在芯片版图上进行框选操作,根据框选操作形成矩形框,矩形框所围合而成的区域则为建模区域。
无论建模区域如何确定,需要确保第一图形和第二图形位于建模区域内。第一图形和第二图形都表示沉积的形状,表示需要通过沉积工艺在芯片上形成一个薄膜等的沉积结构。并且按照第一图形的沉积工艺顺序在按照第二图形的沉积工艺顺序之前。
图形确定模块2用于确定第二图形与第一图形的重叠区域和非重叠区域。其中,第二图形与第一图形部分重叠,那么两者之间存在重叠的部分和不重叠的部分,第二图形上与第一图形重叠的部分为重叠区域,第二图形上与第一图形不重叠的部分为非重叠区域。
第一构建模块3用于在三维空间中确定基准面,在所述基准面上以所述第一图形为底面构建第一厚度的第一图块。其中,三维空间是一个3D显示界面,基准面是三维空间的一个平面,该平面可以是三维坐标系XYZ中XY坐标轴所在的平面,也可以是XZ坐标轴所在的平面,还可以是YZ坐标轴所在的平面,或者可以是自定义的平面。在创建或者调用三维空间后,需要确定一个基准面,在基准面上构建的第一图块是一个上下表面平行、高度为第一厚度的结构体。第一厚度是用户设定或者默认的建模厚度。
第二构建模块4用于在基准面上以第二图形为底面构建第二厚度的第二图块,并根据第二图形在建模区域内的位置将第二图块对应重叠区域的部分放置于第一图块上、对应非重叠区域的部分放置于基准面上。其中,在基准面上构建的第二图块是一个上下表面平行、高度为第二厚度的结构体。第二厚度是用户设定或者默认的建模厚度。由于第二图形与第一图形部分重叠,第二图块对应重叠区域的部分位于第一图块上,表示在第一图块上沉积,但是第二图块对应非重叠区域的部分不在第一图块正上方,而且对应实际芯片的物理结构,第二图块对应非重叠区域的部分不能悬空,所以将第二图块对应非重叠区域的部分放置于基准面上。
本实施例的三维建模系统还可以包括前述芯片版图沉积结构的三维建模方法的其他技术特征,实现前述实施例的三维建模方法的所有方法步骤,具有与前述实施例的三维建模方法相同的技术效果,此处不再赘述。
本发明还提供一种存储介质,存储介质中存储有计算机程序,计算机程序被设置为运行时执行前述任一实施例的芯片版图沉积结构的三维建模方法。
具体的,在本实施例中,上述存储介质可以包括但不限于:U盘、只读存储器(Read-Only Memory,简称为ROM)、随机存取存储器(Random Access Memory,简称为RAM)、移动硬盘、磁碟或者光盘等各种可以存储计算机程序的介质。
本发明还提供一种电子设备,包括存储器和处理器,存储器中存储有计算机程序,处理器被设置为运行计算机程序以执行任一实施例的芯片版图沉积结构的三维建模方法。
具体的,存储器和处理器可以通过数据总线连接。此外,上述电子装置还可以包括传输设备以及输入输出设备,其中,该传输设备和上述处理器连接,该输入输出设备和上述处理器连接。
在本说明书的描述中,参考术语“一个实施例”、“一些实施例”、“示例”或“具体示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中,对上述术语的示意性表述不必须针对的是相同的实施例或示例。而且描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例中以合适的方式结合。此外,本领域的技术人员可以将本说明书中描述的不同实施例或示例进行接合和组合。
上述仅为本发明的优选实施例而已,并不对本发明起到任何限制作用。任何所属技术领域的技术人员,在不脱离本发明的技术方案的范围内,对本发明揭露的技术方案和技术内容做任何形式的等同替换或修改等变动,均属未脱离本发明的技术方案的内容,仍属于本发明的保护范围之内。
Claims (10)
1.一种芯片版图沉积结构的三维建模方法,其特征在于,包括:
确定芯片版图的建模区域,并获取所述芯片版图上位于所述建模区域内部分重叠的第一图形和第二图形,所述第一图形和第二图形用于定义出沉积的形状;
确定所述第二图形与所述第一图形的重叠区域和非重叠区域;
在三维空间中确定基准面,在所述基准面上以所述第一图形为底面构建第一厚度的第一图块;
在所述基准面上以所述第二图形为底面构建第二厚度的第二图块,并根据所述第二图形在建模区域内的位置将所述第二图块对应所述重叠区域的部分放置于所述第一图块上、对应所述非重叠区域的部分放置于所述基准面上。
2.根据权利要求1所述的方法,其特征在于,所述确定所述第二图形与所述第一图形的重叠区域和非重叠区域的步骤,包括:
对所述第一图形和所述第二图形进行布尔相交运算得到所述第二图形与所述第一图形的重叠区域;
对所述第一图形和所述第二图形进行布尔相减运算得到所述第二图形与所述第一图形的非重叠区域。
3.根据权利要求1所述的方法,其特征在于,所述在所述基准面上以所述第一图形为底面构建第一厚度的第一图块的步骤,包括:
在所述基准面上构建与所述第一图形形状相同的第一底面;
按照第一厚度在垂直所述基准面的方向上对所述第一底面进行几何拉伸,得到第一图块。
4.根据权利要求1所述的方法,其特征在于,所述在所述基准面上以所述第二图形为底面构建第二厚度的第二图块,并根据所述第二图形在建模区域内的位置将所述第二图块对应所述重叠区域的部分放置于所述第一图块上、对应所述非重叠区域的部分放置于所述基准面上的步骤,包括:
在所述基准面上以所述重叠区域为底面构建第二厚度的第一沉积图块、以所述非重叠区域为底面构建所述第二厚度的第二沉积图块;
根据所述第二图形在建模区域内的位置将所述第一沉积图块放置于所述第一图块上,以及将所述第二沉积图块放置于所述基准面上。
5.根据权利要求1所述的方法,其特征在于,所述方法还包括:
在所述基准面上以所述建模区域为底面构建预设厚度的地基图块;
根据所述第一图形在建模区域内的位置将所述第一图块放置于所述地基图块上。
6.根据权利要求1或4所述的方法,其特征在于,所述方法还包括:
在所述第一厚度大于所述第二厚度时,构建同时与所述第二图块对应所述重叠区域的部分以及所述第二图块对应所述非重叠区域的部分接触的桥接图块。
7.根据权利要求6所述的方法,其特征在于,所述桥接图块的高度不超出所述第一厚度、在所述基准面上的投影不超出所述非重叠区域的范围。
8.一种芯片版图沉积结构的三维建模系统,其特征在于,包括:
图形获取模块,用于确定芯片版图的建模区域,并获取所述芯片版图上位于所述建模区域内部分重叠的第一图形和第二图形,所述第一图形和第二图形用于定义出沉积的形状;
图形确定模块,用于确定所述第二图形与所述第一图形的重叠区域和非重叠区域;
第一构建模块,用于在三维空间中确定基准面,在所述基准面上以所述第一图形为底面构建第一厚度的第一图块;
第二构建模块,用于在所述基准面上以所述第二图形为底面构建第二厚度的第二图块,并根据所述第二图形在建模区域内的位置将所述第二图块对应所述重叠区域的部分放置于所述第一图块上、对应所述非重叠区域的部分放置于所述基准面上。
9.一种存储介质,其特征在于,所述存储介质中存储有计算机程序,所述计算机程序被设置为运行时执行权利要求1至7任一项所述的芯片版图沉积结构的三维建模方法。
10.一种电子设备,其特征在于,包括存储器和处理器,所述存储器中存储有计算机程序,所述处理器被设置为运行所述计算机程序以执行权利要求1至7任一项所述的芯片版图沉积结构的三维建模方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202310319078.9A CN116341469A (zh) | 2023-03-29 | 2023-03-29 | 芯片版图沉积结构的三维建模方法、系统、介质及设备 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202310319078.9A CN116341469A (zh) | 2023-03-29 | 2023-03-29 | 芯片版图沉积结构的三维建模方法、系统、介质及设备 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN116341469A true CN116341469A (zh) | 2023-06-27 |
Family
ID=86875886
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202310319078.9A Pending CN116341469A (zh) | 2023-03-29 | 2023-03-29 | 芯片版图沉积结构的三维建模方法、系统、介质及设备 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN116341469A (zh) |
-
2023
- 2023-03-29 CN CN202310319078.9A patent/CN116341469A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5003498A (en) | Graphic display method | |
JP4509789B2 (ja) | コンピュータ読み取り可能なモデル | |
KR101994317B1 (ko) | 네비게이션 장치, 고도 좌표를 결정하는 방법 및 데이터베이스를 생성하는 방법 | |
KR950024108A (ko) | 텍스쳐맵핑 방법 및 장치 | |
JP2007500901A5 (zh) | ||
CN113593051B (zh) | 一种实景可视化方法及大坝可视化方法及计算机设备 | |
JPH1165429A (ja) | ナビゲーションシステムの立体地形表示方法、ナビゲーションシステム及び立体地形表示プログラムを記録した媒体 | |
CN116151183A (zh) | 芯片版图三维建模方法、系统、存储介质及电子设备 | |
JP3388203B2 (ja) | 形状シミュレーション方法、装置および記録媒体 | |
EP1906325A2 (en) | Height-limit calculation apparatus, height-limit calculation method, method of manufacturing three-dimensional structure, and computer product | |
KR20070099298A (ko) | 모바일 내비게이션용 3차원 형상정보 생성방법 및 장치 | |
US8274528B2 (en) | Support system, method and program | |
CN116341469A (zh) | 芯片版图沉积结构的三维建模方法、系统、介质及设备 | |
Tan et al. | CFD-Micromesh: A fast geometric modeling and mesh generation tool for 3D microsystem simulations | |
CN114529674B (zh) | 基于二维版片模型的三维模型纹理映射方法、装置及介质 | |
CN116167326A (zh) | 芯片版图刻蚀结构的三维建模方法、系统、介质及设备 | |
JPH0636013A (ja) | 地形データの作成方法および装置 | |
CN115761166A (zh) | 基于矢量瓦片的地图构建方法及其应用 | |
CN112560126B (zh) | 用于3d打印的数据处理方法、系统及存储介质 | |
EP3885894A2 (en) | Information processing method, information processing device, and non-transitory storage medium | |
CN115187709A (zh) | 地理模型处理方法、装置、电子设备及可读存储介质 | |
CN113569326A (zh) | 一种基于用地规划图的城市建筑自动生成方法 | |
CN112802143A (zh) | 球面地图绘制方法、装置及存储介质 | |
JPH11249774A (ja) | 3次元情報表示システム及び方法 | |
JP3361652B2 (ja) | 立体図形配置入力方法及びグラフィックシステム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |