CN116167326A - 芯片版图刻蚀结构的三维建模方法、系统、介质及设备 - Google Patents
芯片版图刻蚀结构的三维建模方法、系统、介质及设备 Download PDFInfo
- Publication number
- CN116167326A CN116167326A CN202310320876.3A CN202310320876A CN116167326A CN 116167326 A CN116167326 A CN 116167326A CN 202310320876 A CN202310320876 A CN 202310320876A CN 116167326 A CN116167326 A CN 116167326A
- Authority
- CN
- China
- Prior art keywords
- block
- chip layout
- modeling
- graph
- dimensional
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/392—Floor-planning or layout, e.g. partitioning or placement
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T17/00—Three dimensional [3D] modelling, e.g. data description of 3D objects
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2113/00—Details relating to the application field
- G06F2113/18—Chip packaging
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Geometry (AREA)
- General Physics & Mathematics (AREA)
- Architecture (AREA)
- Evolutionary Computation (AREA)
- General Engineering & Computer Science (AREA)
- Computer Graphics (AREA)
- Software Systems (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
本发明公开了一种芯片版图刻蚀结构的三维建模方法、系统、介质及设备。芯片版图刻蚀结构的三维建模方法包括:确定芯片版图的建模区域,并获取芯片版图上位于建模区域内的第一图形,第一图形用于定义出刻蚀的形状;确定建模区域与第一图形不重叠的特征区域;在三维空间中确定基准面,在基准面上以特征区域为底面构建第一厚度的刻蚀图块。本发明可以解决现有技术中二维版图不能满足三维尺度分析的问题,能够将二维版图转换为三维模型,便于直观地进行三维尺度分析。
Description
技术领域
本发明涉及芯片版图设计领域,特别是涉及一种芯片版图刻蚀结构的三维建模方法、系统、介质及设备。
背景技术
芯片版图是芯片制备的依据,对于一些芯片,需要通过刻蚀工艺在平面上制作出凹槽等刻蚀结构,相应的,在芯片版图设计中,需要绘制表示刻蚀范围的图形。然而,由于芯片版图的所有图形都绘制在一个平面上,是一个二维版图,二维版图的可视化程度低,无法直观地进行三维尺度上的分析来检查版图的准确性,只能依靠人为主观判断芯片版图上的刻蚀结构在水平方向和垂直方向上的位置。如果能够将二维版图转换为三维模型,就可以更加主观地进行三维尺度上的分析,但目前市面上支持绘制芯片版图的软件并不具备该功能。
发明内容
本发明的目的是提供一种芯片版图刻蚀结构的三维建模方法、系统、介质及设备,以解决现有技术中二维版图不能满足三维尺度分析的问题,能够将二维版图转换为三维模型,便于直观地进行三维尺度分析。
为解决上述技术问题,本发明提供一种芯片版图刻蚀结构的三维建模方法,包括:
确定芯片版图的建模区域,并获取所述芯片版图上位于所述建模区域内的第一图形,所述第一图形用于定义出刻蚀的形状;
确定所述建模区域与所述第一图形不重叠的特征区域;
在三维空间中确定基准面,在所述基准面上以所述特征区域为底面构建第一厚度的刻蚀图块。
优选的,所述在所述基准面上以所述特征区域为底面构建第一厚度的刻蚀图块的步骤,包括:
在所述基准面上构建与所述特征区域形状相同的特征底面;
按照第一厚度在垂直所述基准面的方向上对所述特征底面进行几何拉伸,得到刻蚀图块。
优选的,所述方法还包括:
在所述基准面上以所述建模区域为底面构建预设厚度的地基图块;
将所述地基图块的底面与所述刻蚀图块的底面对齐,并将所述刻蚀图块放置于所述地基图块上。
优选的,所述在所述基准面上以所述建模区域为底面构建预设厚度的地基图块的步骤,包括:
在所述基准面上构建与所述建模区域形状相同的基础底面;
按照预设厚度在垂直所述基准面的方向上对所述基础底面进行几何拉伸,得到地基图块。
优选的,所述芯片版图上还具有位于建模区域内且与所述第一图形部分重叠的第二图形,所述第二图形用于定义出沉积的形状,所述方法还包括:
获取所述芯片版图上位于所述建模区域内的第二图形;
确定所述第二图形与所述第一图形的重叠区域和非重叠区域;
在所述基准面上以所述重叠区域为底面构建第二厚度的第一沉积图块、以所述非重叠区域为底面构建所述第二厚度的第二沉积图块;
根据所述第二图形在建模区域内的位置将所述第一沉积图块放置于所述基准面上,将所述第二沉积图块放置于所述刻蚀图块上。
优选的,所述方法还包括:
在所述第一厚度大于所述第二厚度时,构建同时与所述第一沉积图块以及所述第二沉积图块接触的桥接图块。
优选的,所述桥接图块的高度不超出所述第一厚度、在所述基准面上的投影不超出所述重叠区域的范围。
为解决上述技术问题,本发明还提供一种芯片版图刻蚀结构的三维建模系统,包括:
图形获取模块,用于确定芯片版图的建模区域,并获取所述芯片版图上位于所述建模区域内的第一图形,所述第一图形用于定义出刻蚀的形状;
图形确定模块,用于确定所述建模区域与所述第一图形不重叠的特征区域;
模型构建模块,用于在三维空间中确定基准面,在所述基准面上以所述特征区域为底面构建第一厚度的刻蚀图块。
为解决上述技术问题,本发明还提供一种存储介质,所述存储介质中存储有计算机程序,所述计算机程序被设置为运行时执行前述任一项所述的芯片版图刻蚀结构的三维建模方法。
为解决上述技术问题,本发明还提供一种电子设备,包括存储器和处理器,所述存储器中存储有计算机程序,所述处理器被设置为运行所述计算机程序以执行前述任一项所述的芯片版图刻蚀结构的三维建模方法。
区别于现有技术的情况,本发明提供的芯片版图刻蚀结构的三维建模方法通过获取芯片版图上位于建模区域内的第一图形,然后确定建模区域与第一图形不重叠的特征区域,最后在三维空间中确定基准面,在基准面上以特征区域为底面构建第一厚度的刻蚀图块,从而能够将二维版图转换为三维模型,便于直观地进行三维尺度分析。
本发明提供的芯片版图刻蚀结构的三维建模系统、存储介质及电子设备,与芯片版图刻蚀结构的三维建模方法属于同一发明构思,因此具有相同的有益效果,在此不再赘述。
附图说明
图1为本发明实施例提供的芯片版图刻蚀结构的三维建模方法的流程示意图。
图2为芯片版图上建模区域与第一图形的位置关系示意图。
图3为在基准面上构建的刻蚀图块的示意图。
图4为图1所示的三维建模方法中步骤S3的具体流程示意图。
图5为在基准面上构建的特征底面的示意图。
图6为在基准面上构建的地基图块与刻蚀图块的位置关系示意图。
图7为图1所示的三维建模方法中步骤S4的具体流程示意图。
图8为本发明另一实施例提供的芯片版图刻蚀结构的三维建模方法的流程示意图。
图9为芯片版图上建模区域内第一图形与第二图形的位置关系示意图。
图10为三维空间中第一沉积图块、第二沉积图块与刻蚀图块的位置关系示意图。
图11为三维空间中桥接图块与第一沉积图块、第二沉积图块的位置关系示意图。
图12为本发明又一实施例提供的芯片版图刻蚀结构的三维建模系统的原理框图。
具体实施方式
下面将结合示意图对本发明的具体实施方式进行更详细的描述。根据下列描述和权利要求书,本发明的优点和特征将更清楚。需说明的是,附图均采用非常简化的形式且均使用非精准的比例,仅用以方便、明晰地辅助说明本发明实施例的目的。
在本发明的描述中,需要理解的是,术语“中心”、“上”、“下”、“左”、“右”等指示的方位或者位置关系为基于附图所示的方位或位置关系,仅是为了便于描述本发明和简化描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本发明的限制。
此外,术语“第一”、“第二”仅用于描述目的,而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此,限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明的描述中,“多个”的含义是至少两个,例如两个,三个等,除非另有明确具体的限定。
请参考图1,本发明实施例提供了一种芯片版图刻蚀结构的三维建模方法。该方法包括以下步骤:
S1:确定芯片版图的建模区域,并获取芯片版图上位于建模区域内的第一图形,第一图形用于定义出刻蚀的形状。
其中,建模区域是表示建模范围的区域,建模区域可以是整个芯片版图,也可以是芯片版图的某一部分。考虑到芯片版图通常在一个矩形界面上绘制,因此建模区域的形状优选为矩形。
建模区域可以根据用户的操作来确定,例如用户输入四个顶点的坐标,根据四个顶点的坐标将四个顶点顺次连接形成矩形框,矩形框所围合而成的区域则为建模区域,或者用户在芯片版图上手动选择两个顶点,将两个顶点作为对角顶点形成矩形框,矩形框所围合而成的区域则为建模区域,再或者用户在芯片版图上进行框选操作,根据框选操作形成矩形框,矩形框所围合而成的区域则为建模区域。
无论建模区域如何确定,需要确保第一图形位于建模区域内。第一图形表示刻蚀的形状,也就是芯片上被刻蚀部分的形状,虽然在芯片版图上是一个具体的图形,但是在芯片上对应的是一个被刻蚀掉的刻蚀结构。
如图2所示,图中矩形框BOX表示建模区域,图形A表示第一图形。
S2:确定建模区域与第一图形不重叠的特征区域。
其中,建模区域是芯片版图的一部分,也是一个图形,第一图形在建模区域内,因此,两者之间存在重叠的部分和不重叠的部分,特征区域就是不重叠的部分。也就是说,特征区域是一个中间镂空的图形。如图2所示,图中阴影填充的部分表示特征区域。
S3:在三维空间中确定基准面,在基准面上以特征区域为底面构建第一厚度的刻蚀图块。
其中,三维空间是一个3D显示界面,基准面是三维空间的一个平面,该平面可以是三维坐标系XYZ中XY坐标轴所在的平面,也可以是XZ坐标轴所在的平面,还可以是YZ坐标轴所在的平面,或者可以是自定义的平面。在创建或者调用三维空间后,需要确定一个基准面,在基准面上构建的刻蚀图块是一个上下表面平行、高度为第一厚度的结构体。第一厚度是用户设定或者默认的建模厚度。
刻蚀图块的上下表面形状与特征区域的形状相同。由于特征区域的中间镂空,所以刻蚀图块的中间为中空,与实际芯片的物理结构一致。如图3所示,图中的三维结构体D表示刻蚀图块,刻蚀图块D构建在XY平面上,刻蚀图块D的俯视形状与建模区域相同,刻蚀图块D直观地展示出刻蚀后的三维结构。
通过上述方式,本发明实施例的芯片版图刻蚀结构的三维建模方法将表示刻蚀形状的图形从二维平面图形转换为三维立体图形,可以直观地展示出刻蚀后的三维结构,从而本发明能够将二维版图转换为三维模型,便于直观地进行三维尺度分析。而且本发明先确定去除第一图形后的区域作为底面,然后在对底面进行几何拉伸得到中空的三维立体图形,而不是直接建立建模区域的三维立体图形,再进行对三维立体图形进行挖空,可以大幅减少计算资源,提高三维视图性能。
在本申请的一些实施例中,请参考图4,在基准面上以特征区域为底面构建第一厚度的刻蚀图块的步骤,即步骤S3包括:
S31:在基准面上构建与特征区域形状相同的特征底面。
其中,特征底面与特征区域的形状相同,特征底面也是一个二维平面图形,区别在于特征底面在三维空间中构建。如图5所示,三维空间坐标系XYZ的XY平面上构建了特征底面D1。
S32:按照第一厚度在垂直基准面的方向上对特征底面进行几何拉伸,得到刻蚀图块。
其中,特征底面是由很多点构成的,对每个点进行几何拉伸就是将点变换成线,线的长度为第一厚度,每个点变换的线就构成刻蚀图块。如图3所示,对特征底面D1进行几何拉伸后,得到刻蚀图块D,刻蚀图块D的上下表面的形状均与特征底面D1相同,刻蚀图块D的高度为第一厚度h1。
在本申请的一些实施例中,请再次参考图1,芯片版图刻蚀结构的三维建模方法还包括:
S4:在基准面上以建模区域为底面构建预设厚度的地基图块;
S5:将地基图块的底面与刻蚀图块的底面对齐,并将刻蚀图块放置于地基图块上。
由于芯片版图通常不会绘制芯片衬底,而实际中刻蚀结构都是形成在衬底上,为了更加真实地显示刻蚀结构,本实施例构建地基图块来表示衬底。地基图块是一个上下表面平行、高度为预设厚度的结构体,上下表面的形状均与建模区域相同。如图6所示,图中的三维结构体F表示地基图块,地基图块F的厚度为h,刻蚀图块D放置于地基图块F上,两者上下对齐相互贴合。
进一步的,请参考图7,在基准面上以建模区域为底面构建预设厚度的地基图块的步骤,即步骤S4包括:
S41:在基准面上构建与建模区域形状相同的基础底面;
S42:按照预设厚度在垂直基准面的方向上对基础底面进行几何拉伸,得到地基图块。
其中,地基图块与前述刻蚀图块一样,都是通过几何拉伸得到。
请参考图8,本发明另一实施例提供了一种芯片版图刻蚀结构的三维建模方法。本实施例的三维建模方法包括前述实施例的三维建模方法的全部技术特征,不同之处在于,芯片版图上还具有位于建模区域内且与第一图形部分重叠的第二图形,第二图形用于定义出沉积的形状,按照第一图形的刻蚀工艺顺序在按照第二图形的沉积工艺顺序之前。在前述实施例的三维建模方法的步骤S3之后,本实施例的三维建模方法还包括以下步骤:
S6:获取芯片版图上位于建模区域内的第二图形。
其中,在确定建模区域时,需要确保第一图形和第二图形位于建模区域内。第二图形表示沉积的形状,表示需要通过沉积工艺在芯片上形成一个薄膜等的沉积结构。如图9所示,第一图形A和第二图形B部分重叠,且均位于建模区域BOX内。
S7:确定第二图形与第一图形的重叠区域和非重叠区域。
其中,第二图形与第一图形部分重叠,那么两者之间存在重叠的部分和不重叠的部分,第二图形上与第一图形重叠的部分为重叠区域,第二图形上与第一图形不重叠的部分为非重叠区域。如图9所示,图形B1表示重叠区域,图形B2表示非重叠区域。
S8:在基准面上以重叠区域为底面构建第二厚度的第一沉积图块、以非重叠区域为底面构建第二厚度的第二沉积图块。
其中,第一沉积图块是一个上下表面平行、高度为第二厚度的结构体,第二沉积图块也是一个上下表面平行、高度为第二厚度的结构体,第一沉积图块的上下表面的形状与重叠区域相同,第二沉积图块的上下表面的形状与非重叠区域相同。第二厚度是用户设定或者默认的建模厚度。
S9:根据第二图形在建模区域内的位置将第一沉积图块放置于基准面上,将第二沉积图块放置于刻蚀图块上。
其中,第二图形的重叠区域位于第一图形内,而第一图形是被刻蚀的区域,因此,第一沉积图块刚好位于刻蚀图块的中空范围内,对应实际芯片的物理结构,第一沉积图块不能悬空,所以将第一沉积图块放置于基准面上。第二图形的非重叠区域位于特征区域内,因此,第二沉积图块刚好避开刻蚀图块的中空范围,对应实际芯片的物理结构,第二沉积图块放置于刻蚀图块上,如图10所示,图中的三维结构体C1表示第一沉积图块,三维结构体C2表示第二沉积图块,第一沉积图块C1和第二沉积图块C2均为一个上下表面平行、高度为第二厚度h2的结构体。第一沉积图块C1位于刻蚀图块D的中空范围内的基准面上,而第二沉积图块C2放置于刻蚀图块S上。
在本申请的一些实施例中,本实施例的三维建模方法还包括:
S9A:在第一厚度大于第二厚度时,构建同时与第一沉积图块以及第二沉积图块接触的桥接图块。
其中,如果第一厚度大于第二厚度,第一沉积图块与第二沉积图块会出现断连现象,而实际上,沉积工艺制作薄膜时,刻蚀结构外的部分与刻蚀结构内的部分是连续的。为了更加真实地展示芯片版图的三维结构,本实施例通过构建桥接图块来表示第一沉积图块与第二沉积图块的物理连接。如图11所示,三维结构体C3表示桥接图块,第一厚度h1大于第二厚度h2时,第一沉积图块C1与第二沉积图块C2出现断连,而通过桥接图块C3可以实现两者的物理连接。
桥接图块仅用于表示第一沉积图块与第二沉积图块的物理连接,其与实际芯片的物理结构可能不一致,为了避免桥接图块影响芯片版图的三维视图,在本实施例中,桥接图块的高度不超出第一厚度、在基准面上的投影不超出重叠区域的范围。如图11所示,桥接图块C3的高度小于第一厚度h1,桥接图块C3的任一处横截面均没有超出重叠区域B1的范围。
请参考图12,本发明又一实施例提供了一种芯片版图刻蚀结构的三维建模系统。该系统包括:
图形获取模块1用于确定芯片版图的建模区域,并获取芯片版图上位于建模区域内的第一图形,第一图形用于定义出刻蚀的形状。其中,建模区域是表示建模范围的区域,建模区域可以是整个芯片版图,也可以是芯片版图的某一部分。考虑到芯片版图通常在一个矩形界面上绘制,因此建模区域的形状优选为矩形。
建模区域可以根据用户的操作来确定,例如用户输入四个顶点的坐标,根据四个顶点的坐标将四个顶点顺次连接形成矩形框,矩形框所围合而成的区域则为建模区域,或者用户在芯片版图上手动选择两个顶点,将两个顶点作为对角顶点形成矩形框,矩形框所围合而成的区域则为建模区域,再或者用户在芯片版图上进行框选操作,根据框选操作形成矩形框,矩形框所围合而成的区域则为建模区域。
无论建模区域如何确定,需要确保第一图形位于建模区域内。第一图形表示刻蚀的形状,也就是芯片上被刻蚀部分的形状,虽然在芯片版图上是一个具体的图形,但是在芯片上对应的是一个被刻蚀掉的刻蚀结构
图形确定模块2用于确定建模区域与第一图形不重叠的特征区域。其中,建模区域是芯片版图的一部分,也是一个图形,第一图形在建模区域内,因此,两者之间存在重叠的部分和不重叠的部分,特征区域就是不重叠的部分。也就是说,特征区域是一个中间镂空的图形。
模型构建模块3用于在三维空间中确定基准面,在基准面上以特征区域为底面构建第一厚度的刻蚀图块。其中,三维空间是一个3D显示界面,基准面是三维空间的一个平面,该平面可以是三维坐标系中XY坐标轴所在的平面,也可以是XZ坐标轴所在的平面,还可以是YZ坐标轴所在的平面,或者可以是自定义的平面。在创建或者调用三维空间后,需要确定一个基准面,在基准面上构建的刻蚀图块是一个上下表面平行、高度为第一厚度的结构体。第一厚度是用户设定或者默认的建模厚度。
刻蚀图块的上下表面形状与特征区域的形状相同。由于特征区域的中间镂空,所以刻蚀图块的中间为中空,与实际芯片的物理结构一致。
通过上述方式,本发明实施例的芯片版图刻蚀结构的三维建模系统将表示刻蚀范围的图形从二维平面图形转换为三维立体图形,可以直观地展示出刻蚀后的三维结构,从而本发明能够将二维版图转换为三维模型,便于直观地进行三维尺度分析。
本实施例的三维建模系统还可以包括前述芯片版图刻蚀结构的三维建模方法的其他技术特征,实现前述实施例的三维建模方法的所有方法步骤,具有与前述实施例的三维建模方法相同的技术效果,此处不再赘述。
本发明还提供一种存储介质,存储介质中存储有计算机程序,计算机程序被设置为运行时执行前述任一实施例的芯片版图刻蚀结构的三维建模方法。
具体的,在本实施例中,上述存储介质可以包括但不限于:U盘、只读存储器(Read-Only Memory,简称为ROM)、随机存取存储器(Random Access Memory,简称为RAM)、移动硬盘、磁碟或者光盘等各种可以存储计算机程序的介质。
本发明还提供一种电子设备,包括存储器和处理器,存储器中存储有计算机程序,处理器被设置为运行计算机程序以执行任一实施例的芯片版图刻蚀结构的三维建模方法。
具体的,存储器和处理器可以通过数据总线连接。此外,上述电子装置还可以包括传输设备以及输入输出设备,其中,该传输设备和上述处理器连接,该输入输出设备和上述处理器连接。
在本说明书的描述中,参考术语“一个实施例”、“一些实施例”、“示例”或“具体示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中,对上述术语的示意性表述不必须针对的是相同的实施例或示例。而且描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例中以合适的方式结合。此外,本领域的技术人员可以将本说明书中描述的不同实施例或示例进行接合和组合。
上述仅为本发明的优选实施例而已,并不对本发明起到任何限制作用。任何所属技术领域的技术人员,在不脱离本发明的技术方案的范围内,对本发明揭露的技术方案和技术内容做任何形式的等同替换或修改等变动,均属未脱离本发明的技术方案的内容,仍属于本发明的保护范围之内。
Claims (10)
1.一种芯片版图刻蚀结构的三维建模方法,其特征在于,包括:
确定芯片版图的建模区域,并获取所述芯片版图上位于所述建模区域内的第一图形,所述第一图形用于定义出刻蚀的形状;
确定所述建模区域与所述第一图形不重叠的特征区域;
在三维空间中确定基准面,在所述基准面上以所述特征区域为底面构建第一厚度的刻蚀图块。
2.根据权利要求1所述的方法,其特征在于,所述在所述基准面上以所述特征区域为底面构建第一厚度的刻蚀图块的步骤,包括:
在所述基准面上构建与所述特征区域形状相同的特征底面;
按照第一厚度在垂直所述基准面的方向上对所述特征底面进行几何拉伸,得到刻蚀图块。
3.根据权利要求1所述的方法,其特征在于,所述方法还包括:
在所述基准面上以所述建模区域为底面构建预设厚度的地基图块;
将所述地基图块的底面与所述刻蚀图块的底面对齐,并将所述刻蚀图块放置于所述地基图块上。
4.根据权利要求3所述的方法,其特征在于,所述在所述基准面上以所述建模区域为底面构建预设厚度的地基图块的步骤,包括:
在所述基准面上构建与所述建模区域形状相同的基础底面;
按照预设厚度在垂直所述基准面的方向上对所述基础底面进行几何拉伸,得到地基图块。
5.根据权利要求1至4任一项所述的方法,其特征在于,所述芯片版图上还具有位于建模区域内且与所述第一图形部分重叠的第二图形,所述第二图形用于定义出沉积的形状,所述方法还包括:
获取所述芯片版图上位于所述建模区域内的第二图形;
确定所述第二图形与所述第一图形的重叠区域和非重叠区域;
在所述基准面上以所述重叠区域为底面构建第二厚度的第一沉积图块、以所述非重叠区域为底面构建所述第二厚度的第二沉积图块;
根据所述第二图形在建模区域内的位置将所述第一沉积图块放置于所述基准面上,将所述第二沉积图块放置于所述刻蚀图块上。
6.根据权利要求5所述的方法,其特征在于,所述方法还包括:
在所述第一厚度大于所述第二厚度时,构建同时与所述第一沉积图块以及所述第二沉积图块接触的桥接图块。
7.根据权利要求6所述的方法,其特征在于,所述桥接图块的高度不超出所述第一厚度、在所述基准面上的投影不超出所述重叠区域的范围。
8.一种芯片版图刻蚀结构的三维建模系统,其特征在于,包括:
图形获取模块,用于确定芯片版图的建模区域,并获取所述芯片版图上位于所述建模区域内的第一图形,所述第一图形用于定义出刻蚀的形状;
图形确定模块,用于确定所述建模区域与所述第一图形不重叠的特征区域;
模型构建模块,用于在三维空间中确定基准面,在所述基准面上以所述特征区域为底面构建第一厚度的刻蚀图块。
9.一种存储介质,其特征在于,所述存储介质中存储有计算机程序,所述计算机程序被设置为运行时执行权利要求1至7任一项所述的芯片版图刻蚀结构的三维建模方法。
10.一种电子设备,其特征在于,包括存储器和处理器,所述存储器中存储有计算机程序,所述处理器被设置为运行所述计算机程序以执行权利要求1至7任一项所述的芯片版图刻蚀结构的三维建模方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202310320876.3A CN116167326A (zh) | 2023-03-29 | 2023-03-29 | 芯片版图刻蚀结构的三维建模方法、系统、介质及设备 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202310320876.3A CN116167326A (zh) | 2023-03-29 | 2023-03-29 | 芯片版图刻蚀结构的三维建模方法、系统、介质及设备 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN116167326A true CN116167326A (zh) | 2023-05-26 |
Family
ID=86414807
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202310320876.3A Pending CN116167326A (zh) | 2023-03-29 | 2023-03-29 | 芯片版图刻蚀结构的三维建模方法、系统、介质及设备 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN116167326A (zh) |
-
2023
- 2023-03-29 CN CN202310320876.3A patent/CN116167326A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4509789B2 (ja) | コンピュータ読み取り可能なモデル | |
US8994726B1 (en) | Systems and methods for preparing a model of an environment for display | |
JP5562075B2 (ja) | 表面加工データの作成方法および装置 | |
JP3376868B2 (ja) | ナビゲーションシステムの立体地形表示方法、ナビゲーションシステム及び立体地形表示プログラムを記録した媒体 | |
US6593926B1 (en) | Map 3D-converter system | |
CN112489213A (zh) | 三维地形模型生成方法、装置、电子设备及存储介质 | |
JP3388203B2 (ja) | 形状シミュレーション方法、装置および記録媒体 | |
CN106845477B (zh) | 基于多个重建图像的感兴趣区域建立方法及其装置 | |
JP4888013B2 (ja) | 高さ制限算出装置、高さ制限算出方法および高さ制限算出プログラム | |
US6914601B2 (en) | Method, apparatus, and computer program for generating three-dimensional shape data or volume data | |
CN116167326A (zh) | 芯片版图刻蚀结构的三维建模方法、系统、介质及设备 | |
US6646641B1 (en) | Extrapolation of behavioral constraints in a computer-implemented graphics system | |
US8274528B2 (en) | Support system, method and program | |
CN112902968A (zh) | 一种高效率三维数字导航地球生成方法及系统 | |
CN116151183A (zh) | 芯片版图三维建模方法、系统、存储介质及电子设备 | |
JP2837584B2 (ja) | 地形データの作成方法 | |
CN116341469A (zh) | 芯片版图沉积结构的三维建模方法、系统、介质及设备 | |
CN116681854A (zh) | 一种基于目标检测及建筑重构的虚拟城市生成方法和装置 | |
Tan et al. | CFD-Micromesh: A fast geometric modeling and mesh generation tool for 3D microsystem simulations | |
CN114037792B (zh) | 一种Unreal Engine平台下的百万量级地下管线模型动态生成方法 | |
US11546719B2 (en) | Information processing method, information processing device, and non-transitory storage medium | |
CN108536698A (zh) | web数据三维展示方法及装置 | |
CN112560126A (zh) | 用于3d打印的数据处理方法、系统及存储介质 | |
CN112184896A (zh) | 基于楼层与开间线辅助的三维建筑建模方法、装置和系统 | |
JPH11249774A (ja) | 3次元情報表示システム及び方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |