CN116340223A - 一种测试机与分选机的通讯系统、方法、装置和存储介质 - Google Patents

一种测试机与分选机的通讯系统、方法、装置和存储介质 Download PDF

Info

Publication number
CN116340223A
CN116340223A CN202310017649.3A CN202310017649A CN116340223A CN 116340223 A CN116340223 A CN 116340223A CN 202310017649 A CN202310017649 A CN 202310017649A CN 116340223 A CN116340223 A CN 116340223A
Authority
CN
China
Prior art keywords
signal
uart
signals
ttl
communication
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310017649.3A
Other languages
English (en)
Inventor
常国敏
吴春诚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhuhai Xinye Measurement And Control Co ltd
Original Assignee
Zhuhai Xinye Measurement And Control Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhuhai Xinye Measurement And Control Co ltd filed Critical Zhuhai Xinye Measurement And Control Co ltd
Priority to CN202310017649.3A priority Critical patent/CN116340223A/zh
Publication of CN116340223A publication Critical patent/CN116340223A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/382—Information transfer, e.g. on bus using universal interface adapter
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4027—Coupling between buses using bus bridges
    • G06F13/405—Coupling between buses using bus bridges where the bridge performs a synchronising function
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G06F13/4081—Live connection to bus, e.g. hot-plugging
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0002—Serial port, e.g. RS232C
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0042—Universal serial bus [USB]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

本申请公开了一种测试机与分选机的通讯系统、方法、装置和存储介质，本申请的系统包括：通讯装置、上位机、分选机；所述通讯装置包括USB转UART电路、UART转TTL信号电路、分选机传输信号去抖和锁存处理电路；所述上位机将分选机参数通过USB信号传输给通讯装置，所述USB转UART电路将所述USB信号转换为UART信号，所述UART转TTL信号电路将转换后的UART信号转换为TTL信号并连接到分选机；所述分选机传输信号去抖和锁存处理电路对所述分选机传输信号进行信号去抖和锁存处理，所述UART转TTL信号电路将分选机传输信号转为UART信号，所述USB转UART电路将转好的UART信号回传到上位机。本申请通讯稳定，增加对分选机信号的去抖和锁存，能够通过配置延时信号和等待时间，兼容更多不同型号的分选机。

Description

一种测试机与分选机的通讯系统、方法、装置和存储介质
技术领域
本申请涉及芯片测试领域，尤其是一种测试机与分选机的通讯系统、方法、装置和存储介质。
背景技术
测试机(简称ATE)设备由一个PC主机和测试机硬件主体组成。PC主机使用现代计算机语言(例如C，C++，Java，Python，LabVIEW或Smalltalk)以及其他语句，以通过标准和专有应用程序编程接口(API)控制测试机硬件主体。PC通过约定好的信号格式和通讯装置收发信号，通过通讯装置完成与机台之间的信号交互。
测试机(ATE)与分选机(handler)之间的通讯，ATE接收到分选机的SOT信号后，开始对芯片进行测试，结束后ATE按实际情况返回不同的分bin情况给分选机，然后ATE发送EOT(测试信号结束信号)给分选机，即完成一颗芯片的测试。
在芯片成品量产测试(FT测试)时，对重力式分选机，或部分平移式分选机，这些分选机只有TTL通信接口；标准测试机的GPIB接口无法与之通信，需要增加TTL通信接口。分选机发出的一组芯片开始测试信号(SOT信号)是一次性的，一旦测试机未成功捕获，测试机就不会开始测试，也就不会发结束测试(EOT信号)给分选机(分选机：handler)，从而导致整个测试系统当机，严重影响测试生产效率。
现行的PCI-TTL板卡或IIC-TTL板卡成本较高，连接方式较复杂。
因此，相关技术存在的上述技术问题亟待解决。
发明内容
本申请旨在解决相关技术中的技术问题之一。为此，本申请实施例提供一种测试机与分选机的通讯系统、方法、装置和存储介质，能够提高芯片测试的效率。
根据本申请实施例一方面，提供一种测试机与分选机的通讯系统，所述系统包括：通讯装置、上位机、分选机；
所述通讯装置包括USB转UART电路、UART转TTL信号电路、分选机传输信号去抖和锁存处理电路；
所述上位机将分选机参数通过USB信号传输给通讯装置，所述USB转UART电路将所述USB信号转换为UART信号，所述UART转TTL信号电路将转换后的UART信号转换为TTL信号并输出到分选机；所述分选机传输信号去抖和锁存处理电路对所述分选机传输信号进行信号去抖和锁存处理，所述UART转TTL信号电路将分选机传输信号转为UART信号，所述USB转UART电路将转好的UART信号回传到上位机。
在其中一个实施例中，所述上位机将分选机参数通过USB信号传输给通讯装置，包括：
所述上位机的软件通过对话框配置TTL通讯板的SOT信号和EOT信号参数，并将参数写到配置文件中。
在其中一个实施例中，所述上位机根据所述配置文件初始化所述通讯装置，在初始化的同时配置分选机的通讯信号参数。
在其中一个实施例中，根据SOT信号延时时间抓取机台发送的SOT信号，当抓取到SOT信号后所述上位机进行处理后进行测试，测试结束后发送分BIN信号和EOT信号给TTL通讯板，TTL通讯板根据EOT信号设置的时长发送给分选机。
在其中一个实施例中，所述UART转TTL信号电路包括：
将分选机的TTL通讯板发出的SOT信号去抖和锁存处理后转换为UART信号并回传上位机处理；
将配置好延时时间的分bin信息和EOT信号发送给分选机的TTL通讯板。
根据本申请实施例一方面，提供一种测试机与分选机的通讯方法，应用于前面实施例所述的一种测试机与分选机的通讯系统，所述方法包括：
将分选机参数通过USB信号传输给通讯装置；
所述USB信号转换为UART信号；
对所述分选机传输信号去抖和锁存处理；
将去抖和锁存处理后的信号转换为UART信号并回传上位机处理。
根据本申请实施例一方面，提供一种测试机与分选机的通讯装置，所述装置包括：
第一模块，用于将分选机参数通过USB信号传输给通讯装置；
第二模块，用于所述USB信号转换为UART信号；
第三模块，用于对所述分选机传输信号进行信号去抖和锁存处理；
第四模块，用于将去抖和锁存处理后的信号转换为UART信号并回传上位机处理，。
根据本申请实施例一方面，提供一种测试机与分选机的通讯装置，所述装置包括：
至少一个处理器；
至少一个存储器，所述存储器用于存储至少一个程序；
当至少一个所述程序被至少一个所述处理器执行时实现如前面实施例所述的一种测试机与分选机的通讯方法。
根据本申请实施例一方面，提供存储介质，所述存储介质存储有处理器可执行的程序，所述处理器可执行的程序被处理器执行时实现如前面实施例所述的一种测试机与分选机的通讯方法。
本申请实施例提供的一种测试机与分选机的通讯系统、方法、装置和存储介质的有益效果为：本申请的系统包括：通讯装置、上位机、分选机；所述通讯装置包括USB转UART电路、UART转TTL信号电路、分选机传输信号去抖和锁存处理电路；所述上位机将分选机参数通过USB信号传输给通讯装置，所述USB转UART电路将所述USB信号转换为UART信号，所述UART转TTL信号电路将转换后的UART信号转换为TTL信号并输出到分选机；所述分选机传输信号去抖和锁存处理电路对所述分选机传输信号进行信号去抖和锁存处理，所述UART转TTL信号电路将分选机传输信号转为UART信号，所述USB转UART电路将转好的UART信号回传到上位机。
本申请的附加方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本申请的实践了解到。
附图说明
为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本申请实施例提供的一种测试机与分选机的通讯系统的示意图；
图2为本申请实施例提供的软件配置TTL参数流程图；
图3为本申请实施例提供的硬件电路示意图；
图4为本申请实施例提供的一种测试机与分选机的通讯装置的示意图；
图5为本申请实施例提供的另一种测试机与分选机的通讯装置的示意图。
具体实施方式
为了使本技术领域的人员更好地理解本申请方案，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分的实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本申请保护的范围。
本申请的说明书和权利要求书及附图中的术语“第一”、“第二”、“第三”和“第四”等是用于区别不同对象，而不是用于描述特定顺序。此外，术语“包括”和“具有”以及它们任何变形，意图在于覆盖不排他的包含。例如包含了一系列步骤或单元的过程、方法、系统、产品或设备没有限定于已列出的步骤或单元，而是可选地还包括没有列出的步骤或单元，或可选地还包括对于这些过程、方法、产品或设备固有的其它步骤或单元。
在本文中提及“实施例”意味着，结合实施例描述的特定特征、结构或特性可以包含在本申请的至少一个实施例中。在说明书中的各个位置出现该短语并不一定均是指相同的实施例，也不是与其它实施例互斥的独立的或备选的实施例。本领域技术人员显式地和隐式地理解的是，本文所描述的实施例可以与其它实施例相结合。
测试机(简称ATE)设备由一个PC主机和测试机硬件主体组成。PC主机使用现代计算机语言(例如C，C++，Java，Python，LabVIEW或Smalltalk)以及其他语句，以通过标准和专有应用程序编程接口(API)控制测试机硬件主体。PC通过约定好的信号格式和通讯装置收发信号，通过通讯装置完成与机台之间的信号交互。
测试机(ATE)与分选机(handler)之间的通讯，ATE接收到分选机的SOT信号后，开始对芯片进行，结束后ATE按实际情况返回不同的分bin情况给分选机，然后ATE发送EOT(测试信号结束信号)给分选机，即完成一颗芯片的测试。
在芯片成品量产测试(FT测试)时，对重力式分选机，或部分平移式分选机，这些分选机只有TTL通信接口；标准测试机的GPIB接口无法与之通信，需要增加TTL通信接口。分选机发出的一组芯片开始测试信号(SOT信号)是一次性的，一旦测试机未成功捕获，测试机就不会开始测试，也就不会发结束测试(EOT信号)给分选机(分选机：handler)，从而导致整个测试系统当机，严重影响测试生产效率。
现行的PCI-TTL板卡或IIC-TTL板卡成本较高，连接方式较复杂。现有技术在芯片测试和分选机台进行通讯时做一个检测装置用来检测监控与机台之间的通信，用户只能获取通讯功能是否正常，在检测到多个回传失败控制信号后，进行打点计数并在LED上显示出来，最后生成测试结果，实际上并没有解决测试机在测试芯片时与机台通信不稳定的情况，本申请通过现场可编程门阵列芯片对控制信号的通信模式及通信时序做完处理后可以解决上述通讯异常不稳定的情况。
为了解决上述问题，本申请提出了一种测试机与分选机的通讯系统。本申请可以通过上位机控制TTL通信模块上的FPGA来输出8个BIN信号1个EOT信号和锁存1个SOT信号，对开始信号进行锁存来避免ATE测试机和机台之间的通信异常。
图1为本申请实施例提供的一种测试机与分选机的通讯系统的示意图。如图1所示，不是提出的一种测试机与分选机的通讯系统包括：通讯装置、上位机、分选机；所述通讯装置包括USB转UART电路、UART转TTL信号电路、分选机传输信号去抖和锁存处理电路；所述上位机将分选机参数通过USB信号传输给通讯装置，所述USB转UART电路将所述USB信号转换为UART信号，所述UART转TTL信号电路将转换后的UART信号转换为TTL信号并输出到分选机；所述分选机传输信号去抖和锁存处理电路对所述分选机传输信号进行信号去抖和锁存处理，所述UART转TTL信号电路将分选机传输信号转为UART信号，所述USB转UART电路将转好的UART信号回传到上位机。
可选的，所述上位机将分选机参数通过USB信号传输给通讯装置，包括：所述上位机的软件通过对话框配置TTL通讯板的SOT信号和EOT信号参数，并将参数写到配置文件中。其中，所述上位机根据所述配置文件初始化所述通讯装置，在初始化的同时配置分选机的通讯信号参数。
可选的，所述分选机后进行通讯，根据SOT信号延时时间抓取机台发送的SOT信号，当抓取到SOT信号后所述上位机进行处理后进行测试，测试结束后发送分BIN信号和EOT信号给TTL通讯板，TTL通讯板根据EOT信号设置的时长发送给分选机。
需要说明的是，所述UART转TTL信号电路将去抖和锁存处理后的信号转换为TTL信号并输出到分选机，包括：所述通讯装置汇总分bin信息和EOT信号发送给TTL通讯板，并由TTL通讯板根据EOT信号的延时设置发送给分选机。
如图2所示，以上位机为PC端为例，软件配置TTL参数流程为：PC端上位机根据不同的芯片测试分选机通讯参数，在开始测试前将参数通过USB传输给通讯装置中。具体地，PC端上位机根据通讯板卡选择SOT信号和EOT信号延时时间，上位机的软件配置板卡延时时间并选择是否保存参数配置，若选择保存则将参数配置保存至配置文件中，若选择不保存，则将参数配置保存至配置文件中。之后开始芯片测试，判断是否为TTL通讯，若否则按其他通讯方式测试(本说明书不多赘述)，若是则读取配置文件中通讯延时时间并判断通讯延时时间是否为空，若通讯延时时间为空，则按照默认延时时间进行配置，若通讯延时时间不为空，则按照配置文件中的延时时间进行配置。
如图3所示，本实施例的通讯装置分为USB转UART电路、UART转TTL信号电路(FPGA电路)、TTL信号去抖和锁存处理电路(FPGA电路)，通讯装置设有USB接口和DB接口用于连接数据传输线。
本实施例的具体工作流程为：在开始测试前将参数通过USB传输给通讯装置。上位机软件通过对话框配置TTL通讯板的SOT信号和EOT信号参数，如下图三所示填写好参数后，点击确认将参数写到配置文件中。开始测试时，根据配置好的文件先进行通讯板初始化。初始化的同时配置分选机通讯信号参数，开始测试时会一直查询TTL通讯板卡是否获取到SOT信号，如果获取到SOT信号会将信号软件就会根据获取到的site信息进行测试。当测试结束后，软件汇总分bin信息和EOT信号发送给TTL通讯板，并由TTL通讯板根据EOT信号的延时设置发送给分选机，完成一轮完整的芯片测试。当连接芯片分选机后进行通讯，根据设置的SOT信号延时时间去抓取机台发送出来的SOT信号，当抓取到SOT信号后软件进行处理后进行测试，测试结束后发送分BIN信号和EOT信号给通讯板上，通讯板根据EOT信号设置的时长发送给芯片分选机。
本申请为一种软硬件结合的通信方法，其实现ATE设备与测试机台之间的稳定通信，避免了机台停机等待操作员检查的情况，缩短了产线量产所需的人力投入，提高芯片测试时的效率，其核心在于：将PC端的USB信号转换成TTL通讯信号，更便捷的实现测试机与分选机之间的通讯。对分选机信号进行去抖和锁存，防止丟码，通讯更稳定，能够根据分选机的通信特点，配置延时及等待时间，更好的兼容不同型号的分选机。
本申请提供的一种测试机与分选机的通讯系统的优点主要包括：USB-TTL即插即用，使用方便快捷；通讯稳定，增加对分选机信号的去抖和锁存；通过配置延时信号和等待时间，能够兼容更多不同型号的分选机。
此外，本申请还提出一种测试机与分选机的通讯方法，应用于前面实施例所述的一种测试机与分选机的通讯系统，所述方法包括：将分选机参数通过USB信号传输给通讯装置；所述USB信号转换为UART信号；对所述摄像机输出信号进行信号去抖和锁存处理；将去抖和锁存处理后的信号转换为UART信号并回传到上位机。
此外，本申请还提出一种测试机与分选机的通讯装置，所述装置包括：
第一模块401，用于将分选机参数通过USB信号传输给通讯装置；
第二模块402，用于所述USB信号转换为UART信号；
第三模块403，用于对所述分选机传输信号进行信号去抖和锁存处理；
第四模块404，用于将去抖和锁存处理后的信号转换为UART信号并回传到上位机。
此外，本申请还提出一种测试机与分选机的通讯装置，所述装置包括：
至少一个处理器501；
至少一个存储器502，所述存储器502用于存储至少一个程序；
当至少一个所述程序被至少一个所述处理器501执行时实现如前面实施例所述的一种测试机与分选机的通讯方法。
此外，本申请还提出存储介质，所述存储介质存储有处理器可执行的程序，所述处理器可执行的程序被处理器执行时实现如前面实施例所述的一种测试机与分选机的通讯方法。
同理，上述方法实施例中的内容均适用于本存储介质实施例中，本存储介质实施例所具体实现的功能与上述方法实施例相同，并且达到的有益效果与上述方法实施例所达到的有益效果也相同。
在一些可选择的实施例中，在方框图中提到的功能/操作可以不按照操作示图提到的顺序发生。例如，取决于所涉及的功能/操作，连续示出的两个方框实际上可以被大体上同时地执行或方框有时能以相反顺序被执行。此外，在本申请的流程图中所呈现和描述的实施例以示例的方式被提供，目的在于提供对技术更全面的理解。所公开的方法不限于本文所呈现的操作和逻辑流程。可选择的实施例是可预期的，其中各种操作的顺序被改变以及其中被描述为较大操作的一部分的子操作被独立地执行。
此外，虽然在功能性模块的背景下描述了本申请，但应当理解的是，除非另有相反说明，功能和/或特征中的一个或多个可以被集成在单个物理装置和/或软件模块中，或者一个或多个功能和/或特征可以在单独的物理装置或软件模块中被实现。还可以理解的是，有关每个模块的实际实现的详细讨论对于理解本申请是不必要的。更确切地说，考虑到在本文中公开的装置中各种功能模块的属性、功能和内部关系的情况下，在工程师的常规技术内将会了解该模块的实际实现。因此，本领域技术人员运用普通技术就能够在无需过度试验的情况下实现在权利要求书中所阐明的本申请。还可以理解的是，所公开的特定概念仅仅是说明性的，并不意在限制本申请的范围，本申请的范围由所附权利要求书及其等同方案的全部范围来决定。
功能如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本申请的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行本申请各个实施例方法的全部或部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器(ROM，Read-Only Memory)、随机存取存储器(RAM，Random Access Memory)、磁碟或者光盘等各种可以存储程序代码的介质。
在流程图中表示或在此以其他方式描述的逻辑和/或步骤，例如，可以被认为是用于实现逻辑功能的可执行指令的定序列表，可以具体实现在任何计算机可读介质中，以供指令执行系统、装置或设备(如基于计算机的系统、包括处理器的系统或其他可以从指令执行系统、装置或设备取指令并执行指令的系统)使用，或结合这些指令执行系统、装置或设备而使用。就本说明书而言，“计算机可读介质”可以是任何可以包含、存储、通信、传播或传输程序以供指令执行系统、装置或设备或结合这些指令执行系统、装置或设备而使用的装置。
计算机可读介质的更具体的示例(非穷尽性列表)包括以下：具有一个或多个布线的电连接部(电子装置)，便携式计算机盘盒(磁装置)，随机存取存储器(RAM)，只读存储器(ROM)，可擦除可编辑只读存储器(EPROM或闪速存储器)，光纤装置，以及便携式光盘只读存储器(CDROM)。另外，计算机可读介质甚至可以是可在其上打印程序的纸或其他合适的介质，因为可以例如通过对纸或其他介质进行光学扫描，接着进行编辑、解译或必要时以其他合适方式进行处理来以电子方式获得程序，然后将其存储在计算机存储器中。
应当理解，本申请的各部分可以用硬件、软件、固件或它们的组合来实现。在上述实施方式中，多个步骤或方法可以用存储在存储器中且由合适的指令执行系统执行的软件或固件来实现。例如，如果用硬件来实现，和在另一实施方式中一样，可用本领域公知的下列技术中的任一项或他们的组合来实现：具有用于对数据信号实现逻辑功能的逻辑门电路的离散逻辑电路，具有合适的组合逻辑门电路的专用集成电路，可编程门阵列(PGA)，现场可编程门阵列(FPGA)等。
在本说明书的上述描述中，参考术语“一个实施方式/实施例”、“另一实施方式/实施例”或“某些实施方式/实施例”等的描述意指结合实施方式或示例描述的具体特征、结构、材料或者特点包含于本申请的至少一个实施方式或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施方式或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施方式或示例中以合适的方式结合。
尽管已经示出和描述了本申请的实施方式，本领域的普通技术人员可以理解：在不脱离本申请的原理和宗旨的情况下可以对这些实施方式进行多种变化、修改、替换和变型，本申请的范围由权利要求及其等同物限定。
以上，以上实施例仅用以说明本申请的技术方案，而非对其限制；尽管参照前述实施例对本申请进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例技术方案的精神和范围。

Claims (9)

1.一种测试机与分选机的通讯系统，其特征在于，所述系统包括：通讯装置、上位机、分选机；
所述通讯装置包括USB转UART电路、UART转TTL信号电路、分选机传输信号去抖和锁存处理电路；
所述上位机将分选机参数通过USB信号传输给通讯装置，所述USB转UART电路将所述USB信号转换为UART信号，所述UART转TTL信号电路将转换后的UART信号转换为TTL信号并输出到分选机；所述分选机传输信号去抖和锁存处理电路对所述分选机传输信号进行信号去抖和锁存处理，所述UART转TTL信号电路将分选机传输信号转为UART信号，所述USB转UART电路将转好的UART信号回传到上位机。
2.根据权利要求1所述的一种测试机与分选机的通讯系统，其特征在于，所述上位机将分选机参数通过USB信号传输给通讯装置，包括：
所述上位机的软件通过对话框配置TTL通讯板的SOT信号和EOT信号参数，并将参数写到配置文件中。
3.根据权利要求2所述的一种测试机与分选机的通讯系统，其特征在于，所述上位机根据所述配置文件初始化所述通讯装置，在初始化的同时配置分选机的通讯信号参数。
4.根据权利要求2所述的一种测试机与分选机的通讯系统，其特征在于，所述分选机后进行通讯，根据SOT信号延时时间抓取机台发送的SOT信号，当抓取到SOT信号后所述上位机进行处理后进行测试，测试结束后发送分BIN信号和EOT信号给TTL通讯板，TTL通讯板根据EOT信号设置的时长发送给分选机。
5.根据权利要求1所述的一种测试机与分选机的通讯系统，其特征在于，所述UART转TTL信号电路包括：
将分选机的TTL通讯板发出的SOT信号去抖和锁存处理后转换为UART信号并回传上位机处理；
将配置好延时时间的分bin信息和EOT信号发送给分选机的TTL通讯板。
6.一种测试机与分选机的通讯方法，其特征在于，应用于权利要求1所述的一种测试机与分选机的通讯系统，所述方法包括：
将分选机参数通过USB信号传输给通讯装置；
所述USB信号转换为UART信号；
对所述分选机传输信号去抖和锁存处理；
将去抖和锁存处理后的信号转换为UART信号并回传上位机处理。
7.一种测试机与分选机的通讯装置，其特征在于，所述装置包括：
第一模块，用于将分选机参数通过USB信号传输给通讯装置；
第二模块，用于所述USB信号转换为UART信号；
第三模块，用于对所述分选机传输信号进行信号去抖和锁存处理；
第四模块，用于将去抖和锁存处理后的信号转换为UART信号并回传上位机处理，。
8.一种测试机与分选机的通讯装置，其特征在于，所述装置包括：
至少一个处理器；
至少一个存储器，所述存储器用于存储至少一个程序；
当至少一个所述程序被至少一个所述处理器执行时实现如权利要求6所述的一种测试机与分选机的通讯方法。
9.存储介质，其特征在于，所述存储介质存储有处理器可执行的程序，所述处理器可执行的程序被处理器执行时实现如权利要求6所述的一种测试机与分选机的通讯方法。
CN202310017649.3A 2023-01-06 2023-01-06 一种测试机与分选机的通讯系统、方法、装置和存储介质 Pending CN116340223A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310017649.3A CN116340223A (zh) 2023-01-06 2023-01-06 一种测试机与分选机的通讯系统、方法、装置和存储介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310017649.3A CN116340223A (zh) 2023-01-06 2023-01-06 一种测试机与分选机的通讯系统、方法、装置和存储介质

Publications (1)

Publication Number Publication Date
CN116340223A true CN116340223A (zh) 2023-06-27

Family

ID=86886513

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310017649.3A Pending CN116340223A (zh) 2023-01-06 2023-01-06 一种测试机与分选机的通讯系统、方法、装置和存储介质

Country Status (1)

Country Link
CN (1) CN116340223A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117761510A (zh) * 2023-12-25 2024-03-26 珠海芯试界半导体科技有限公司 一种ate接口标准通用线及其连接的ft测试系统

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117761510A (zh) * 2023-12-25 2024-03-26 珠海芯试界半导体科技有限公司 一种ate接口标准通用线及其连接的ft测试系统

Similar Documents

Publication Publication Date Title
CN102549443B (zh) 可编程协议发生器
CN112014788B (zh) 基于录波文件回放的负荷辨识模组检测方法
CN102928772B (zh) 时序测试系统及其测试方法
CN103308846B (zh) 一种基于模型识别的集成芯片功能性能检测方法和装置
CN116340223A (zh) 一种测试机与分选机的通讯系统、方法、装置和存储介质
US7797584B2 (en) SATA interface tester and testing method
CN207268770U (zh) 一种芯片的成测系统
CN108983077B (zh) 一种基于jtag链路的电路板测试系统及测试方法
CN101097242A (zh) 一种边界扫描测试控制器及测试方法
CN101419582B (zh) 基于sopc技术的mvb/usb适配器及其通信方法
CN110515788A (zh) 一种数据接口的测试装置
CN107331421A (zh) 一种基于fpga的sd卡测试系统及方法
CN101582688A (zh) 一种fpga加载模式的动态配置电路
CN113014339A (zh) PCIe外插卡接收通道的质量测试方法、装置及设备
CN101800672A (zh) 设备检测方法和设备
CN113204456A (zh) 一种服务器vpp接口的测试方法、治具、装置及设备
CN116449178A (zh) 一种汽车电子主控芯片测试方法、装置、设备及存储介质
CN214669306U (zh) 非侵入负荷辨识模组检测装置
CN114660383A (zh) 一种通用载荷管理器地检测试板卡
CN113032287B (zh) 支持分布式的多组件性能测试方法和系统
CN113160875B (zh) 芯片测试系统和测试方法
CN115328708A (zh) 串行外设接口时序的参数测试方法及测试装置
CN100460876C (zh) 测试系统及其数据接口转换装置
CN111858210A (zh) Wwan测试设备
CN113190386A (zh) 芯片及其使用方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination