CN116338419A - 用于测量电路裸片的模拟感测点 - Google Patents

用于测量电路裸片的模拟感测点 Download PDF

Info

Publication number
CN116338419A
CN116338419A CN202211540017.7A CN202211540017A CN116338419A CN 116338419 A CN116338419 A CN 116338419A CN 202211540017 A CN202211540017 A CN 202211540017A CN 116338419 A CN116338419 A CN 116338419A
Authority
CN
China
Prior art keywords
circuit
analog sense
circuit die
points
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211540017.7A
Other languages
English (en)
Inventor
C·F·金尼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN116338419A publication Critical patent/CN116338419A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2884—Testing of integrated circuits [IC] using dedicated test connectors, test elements or test circuits on the IC under test
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2801—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
    • G01R31/2805—Bare printed circuit boards
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2801—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
    • G01R31/2818—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP] using test structures on, or modifications of, the card under test, made for the purpose of testing, e.g. additional components or connectors
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2896—Testing of IC packages; Test features related to IC packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • General Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Automation & Control Theory (AREA)
  • Measuring Leads Or Probes (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

本文中所描述的各种实施例提供用于测量电路裸片的模拟感测点，其可形成集成电路IC封装的一部分并且可促进使用开尔文测量法来测量所述电路裸片的至少一部分。

Description

用于测量电路裸片的模拟感测点
技术领域
本公开的实施例大体来说涉及电压测量，且更具体地说，涉及用于电路裸片的模拟感测点，其可形成集成电路(IC)封装的一部分并且促进使用开尔文测量法来测量电路裸片的至少一部分。
背景技术
为了促进调试或测试制造电路，例如存储器集成电路(IC)封装，制造电路可包含实现使用外部测量仪表来测量由制造电路产生的信号电压的一或多个接口。例如，在制造电路正在操作时，测量仪表的一或多个探头可耦合到电路的接口，这可促进测量通过电路的部分的信号或电压。另外，标准接口，例如JTAG(联合测试行动组)接口，在一些情况下可用于提供某些测量值作为数字数据。
发明内容
在一个方面中，本公开涉及一种电路，其包括：衬底，其具有顶侧；电路裸片，其经安装到所述衬底的所述顶侧；及多个模拟感测点，其安置在所述衬底的所述顶侧上，所述多个模拟感测点可操作地耦合到所述电路裸片，使得所述多个模拟感测点经配置以提供对所述电路裸片的部分的电压测量。
在另一方面中，本公开涉及一种集成电路封装，其包括：印刷电路板，其具有顶侧及底侧，所述底侧其上安置有针栅阵列或球栅阵列中的一个；电路裸片，其安装到所述印刷电路板的所述顶侧；及多个模拟感测焊盘，其安置在所述印刷电路板的所述顶侧上，所述多个模拟感测焊盘可操作地耦合到所述电路裸片，使得所述多个模拟感测焊盘经配置以提供对所述电路裸片的部分的电压测量。
在又一方面中，本公开涉及一种方法，其包括：制造电路衬底，所述电路衬底包括：多个模拟感测点，其安置在所述电路衬底的侧上；及多个导电路径，其将所述多个模拟感测点可操作地耦合到所述电路衬底的所述侧上经配置以接收电路裸片的位置；及将所述电路裸片安装到所述位置，使得所述电路裸片通过所述多个导电路径可操作地耦合到所述多个模拟感测点，所述多个模拟感测点经配置以提供对所述电路裸片的部分的电压测量。
附图说明
从下文给出的详细描述且从本公开的各种实施例的附图将更全面理解本公开。然而，不应将图式用于将本公开限制于特定实施例，而仅为了解释及理解。
图1说明根据本公开的一些实施例的用于电路裸片的模拟感测点的实例。
图2说明根据本公开的一些实施例的相对于集成电路封装的衬底实施的实例模拟感测点。
图3为根据本公开的一些实施例的说明使用模拟感测点来测量电路裸片的实例方法的流程图。
图4为根据本公开的一些实施例的说明用于制造包含模拟感测点来测量电路裸片的电路的实例方法的流程图。
具体实施方式
本公开的各方面针对用于电路裸片(或裸片)的模拟感测点，其可形成集成电路(IC)封装(例如，IC封装上的存储器电路裸片)的一部分，并且可促进使用开尔文测量方法来测量(例如，电压测量)电路裸片的部分。特定来说，一些实施例提供安置在集成电路(IC)封装的电路衬底或例如印刷电路板(PCB)的衬底上的一或多个模拟感测点，其中一或多个模拟感测点促进相对于安装在衬底上的IC封装的裸片的测量。例如，本文中所描述的实施例可相关于存储器子系统的电路裸片实施。如本文中所使用，存储器子系统可为存储装置、存储器模块，或存储装置及存储器模块的混合。一般来说，主机系统可利用包含一或多个存储器组件(下文中也被称为“存储器装置”)的存储器子系统。主机系统可提供待存储在存储器子系统处的数据，且可请求待从存储器子系统检索的数据。
IC封装经常依赖于用于测量IC封装的电压的数字方法。此类数字方法通常经由JTAG(联合测试行动组)或IC封装上的类似接口提供电压测量值作为数字数据。不幸地，IC封装受到高电阻及电感的影响，这可导致由数字方法提供的测量误差。另外，由数字电压测量方法提供的分辨率可受到限制。
开尔文感测点促进用于以减少测量误差来测量电路(例如，电压、电流、电阻或其阻抗)的开尔文方法。一般来说，开尔文测量方法(也被称为四点感测)是模拟测量方法，其可用于经由四个感测点(例如，探头或电极)—用于(例如，通过驱动通过电路的部分的已知电流)测量电路的部分的电阻或阻抗(下文中，电阻/阻抗)的一对点(也被称为力点)及用于测量部分的电压的另一对点(也被称为感测点)来测量电压。另外，甚至在无需将所述对点用于电流的情况下，另一对点可用于基于在电路的操作期间已流过部分的已知或未知电流来量测部分的电压。因此，取决于实施例，两个感测点(例如，开尔文感测点)可用于测量电压，或四个点(例如，开尔文感测点)可用于测量电阻或阻抗。使用开尔文方法可避免由电路的导线中的电感或电阻引起的测量误差(例如，电压测量误差)。尽管开尔文电压感测点可用于测量电路的电压，但相对于IC封装，当前未使用开尔文电压感测点。
本公开的方面解决测量IC封装的裸片的电压的常规方法的不足。根据各种实施例，将一或多个模拟感测点(例如，焊盘)安置或嵌入在IC封装的衬底的顶层(例如，顶侧)上，此可促进对安装在衬底上的IC封装的电路裸片(或裸片)的至少一部分的准确电压测量。特定来说，安置在衬底的顶层上的一或多个模拟感测点可促进用于测量裸片的电压的开尔文法。一或多个模拟感测点可用作开尔文感测点并促进裸片与一或多个测量仪表(例如示波器、电压表、检流计或多用表)之间的开尔文连接。例如，关于测量电路裸片的部分，一或多个模拟感测点包括用于测量部分的电压的一对模拟感测点。用于测量电压的这两个(开尔文)感测点具有很少或没有沿着其感测线流动的电流，且因此电阻及电感不会影响电压测量。在另一实例中，一或多个模拟感测点包括用于测量部分的电阻/阻抗的一对模拟感测点，以及用于测量部分的电压的另一对模拟感测点。第一对模拟感测点可相对于部分导电耦合到外部探测点，而第二对模拟感测点可导电耦合到相对于部分更靠近的内部探测点。此实例是相对于图1说明。衬底可包括IC封装的印刷电路板(PCB)。通过本文中所描述的模拟感测点，可测量由裸片产生的高频电压，例如达1-10GHz的电压。
对于一些实施例中，一或多个模拟感测点包括安置在衬底上的一或多个导电焊盘(例如，金属垫)。另外，模拟感测焊盘可包括安置在导电焊盘上的焊料凸块(例如，凸块)。IC封装的裸片可包括安装在衬底上的倒装BGA或具有BGA的导线接合芯片。模拟感测焊盘可通过安置在衬底上的导电路径(例如，导线或迹线)可操作地耦合到IC封装的裸片。
对于一些实施例中，一或多个模拟感测点安置在IC封装的外围或边缘处或在其附近。以此方式，一或多个模拟感测点可安置在路由密度比例如在IC封装的中心处的裸片附近小的位置，从而使得一或多个模拟感测点能够具有比原本可能的更大的尺寸。一些实施例可通过移除IC封装的封装盖、囊封剂及阻焊层中的一或多个以暴露一或多个导电焊盘(例如，金属焊盘)以用作一或多个模拟感测焊盘来实施。
使用实施例的顶层模拟感测点的电压测量可实现IC封装的测试及调试，同时至少减少电压测量误差。例如，电路裸片区域外部的衬底的顶部可暴露并用于探测点(例如，通过盖移除说明)。
通过将模拟感测焊盘嵌入到IC封装的顶层，如本文中所描述，各种实施例可以比传统方法更高分辨率及准确性提供对电路裸片处的电压的测量，包含高频电压(例如，1-10GHz)。另外，本文中所描述的模拟感测焊盘可提供对电路裸片处的电压的测量同时减少或避免由IC封装的电阻引起的测量误差或由IC封装的电感引起的(例如，高频电压的)滤波。实施例的顶层电压感测焊盘可消除对用于IC封装的额外底部侧插针(其可能很昂贵并且会增加IC封装的占用面积)的需求。另外，一些实施例可用作使用数字方法来测量IC封装的电路的电压的替代方案，此可提供较少准确的电压测量。使用一些实施例提供用于测量电路裸片的部分的电压的物理访问(例如，通过将暴露点置放在衬底的顶部上，无论是否使用盖)，其中用于进行此类测量的对电路裸片的物理访问存取原本将是较困难的。电路裸片处的常规衬底连接通常不可访问，且位于在衬底的顶部上并连接在其间。对于常规衬底连接，封装插针底部处也不存在空间，这是因为这些是保留的(例如，用于重要的信号及功率)。
尽管本文中相对于焊盘对各种实施例进行描述，但将理解，对于一些实施例，模拟感测点可通过不同手段来实施。另外，尽管本文中相对于测量电压对各种实施例进行描述，但将理解，对于一些实施例，模拟感测点可用于测量电路裸片的其它方面，例如电阻/阻抗或电流。
如本文中所使用，开尔文测量方法也可被称为四线感测或四点探头法。另外，如本文中所使用，测量仪表可包括相对于电路测量电压、电流、电阻、阻抗，或其某一组合的装置。测量仪表的实例可包含示波器、电压表、检流计及多用表。
本文中公开包含或使用如本文中所描述的电压感测点的IC封装的一些实例，所述电压感测点可用于使用开尔文方法测量电压。
图1说明根据本公开的一些实施例的用于电路裸片130的模拟感测点102、104、110、112的实例。出于说明目的，图1仅表示衬底上的模拟感测点的简化表示，所述模拟感测点可操作地耦合到安装到衬底上的电路裸片，且不包括通常会在实施例的实际应用中找到的额外细节。
在图1中，电路100包括衬底120、安装在衬底120的顶侧上的电路裸片130，及安置在衬底120的顶侧上的模拟感测点102、104、110、112。如所展示，模拟感测点102、104、110、112安置在衬底120的外周或边缘处或其附近，此使得模拟感测点102、104、110、112能够避免在电路裸片130处或其附近的将限制模拟感测点102、104、110、112的大小的路由拥塞。另外，模拟感测点102、104、110、112中的每一个可包括导电垫(例如，金属焊盘)，其其上可进一步安置有焊球(例如，凸块)。
对于各种实施例，衬底120包括印刷电路板。多个连接可安置在衬底120的底侧上。例如，针栅阵列或球栅阵列可安置在基底120的底侧上，其可使得基底120能够可操作地耦合到较大电路(例如，具有芯片插座的较大印刷电路板，所述芯片插座经配置以接收并可操作地耦合到衬底120)。通过将模拟感测点102、104、110、112安置在衬底120的顶侧上，各种实施例可消除对安置在衬底120的底侧上额外连接(例如，导电)元件(例如，插针或球)的需要。此不仅可降低制造电路100的总成本，还可避免必须增加衬底120的占用面积。
模拟感测点102、104、110、112通过导电路径132导电耦合到电路裸片130的部分136。导电路径132中的一或多个可包括安置在衬底120的顶部上的导线或迹线。例如，电路裸片130可包括倒装球栅阵列(BGA)，其中导电路径132将模拟感测点102、104、110、112耦合到电路裸片130的球栅阵列的连接元件134(例如，焊球或凸块)，且其中连接元件134相对于部分136耦合到对应点。尽管未说明，替代地，电路裸片130可包括导线接合球栅阵列(BGA)，其中导线将模拟感测点102、104、110、112耦合到电路裸片130的顶侧上的球栅阵列的连接元件(例如，通过将安置在电路裸片130的球栅阵列上的另一衬底)。另外，在电路裸片130包括导线接合BGA且电路100形成IC封装的一部分的情况下，衬底120的顶侧及电路裸片130可由环氧树脂(或其它填料)覆盖，使得环氧树脂(或其它填料)不安置在模拟感测点102、104、110、112上方。例如，在制造期间，可将环氧树脂从模拟感测点102、104、110、112上面移除，从而提供对模拟感测点102、104、110、112的探头访问。
部分136可表示电路裸片130的一或多个组件。根据各种实施例，模拟感测点102、104经配置以为部分136提供电阻或阻抗测量，且模拟感测点110、112经配置以跨部分136提供电压测量。如所展示，模拟感测点110、112比模拟感测点102、104更靠近地耦合在部分136的导电路径上。鉴于上述情形，一或多个测量仪表(例如，其探头)可耦合到模拟感测点102、104、110、112以形成开尔文连接，其可使得一或多个测量仪表能够使用开尔文方法来跨部分136测量电压。因此，在开尔文测量方法的上下文中，模拟感测点102、104可表示力点或探头，且模拟感测点110、112可表示感测点或探头。根据一些实施例中，通过与模拟感测点102、104、110、112形成开尔文连接，一或多个测量仪表可(跨部分136)测量电路裸片130处的高频电压(例如，1-10Ghz)，可以比传统技术更高的分辨率来如此做，且可如此做同时避免测量误差(例如，由IC封装引起的电阻或电感引起的，等)。
图2说明根据本公开的一些实施例的相对于IC封装的衬底200实施的实例模拟感测点。在图2中，衬底200的顶侧包含模拟感测焊盘210、212、214、216，其导电耦合到基底200的中心部分220。根据各种实施例，基底200的中心部分220对应于衬底200上将安装电路裸片的位置，并可操作地耦合到基底200。安置在衬底200上的迹线可耦合到安装到衬底200的电路裸片的连接元件。另外，那些迹线中至少一些可将模拟感测焊盘210、212、214、216中的一或多个耦合到电路裸片的对应连接元件，此可促进与如本文中所描述的电路裸片的一或多个部分的一或多个开尔文连接。
图3为根据本公开的一些实施例的说明使用模拟感测点来测量电路裸片的实例方法300的流程图。例如，方法300可相对于图1的电路100或相对于图2的衬底200执行。取决于实施例，方法300可在电路的测试或调试期间执行，或更具体地说，电路裸片耦合到模拟感测点。
最初，在操作302，用户可自电路(例如，100)移除封装盖、密封剂、阻焊层，或其某一组合，此可暴露电路(例如，100)的模拟感测点(例如，102、104、110、112)并通过一或多个测量仪表的探头使其可访问。可在电路(例如，100)形成IC封装的部分的情况下执行操作302。
在操作304，用户(例如，电气工程师或技术人员)将一或多个测量仪表耦合到包括模拟感测点及电路裸片(例如，130)的电路(例如，100)的多个模拟感测点(例如，102、104、110、112)。对于各种实施例，电路(例如，100)包括具有顶侧的衬底(例如，120)，且电路裸片(例如，130)安装在衬底(例如，120)的顶侧上。另外，模拟感测点(例如，102、104、110、112)安置在衬底(例如，120)的顶侧上，且模拟感测点可操作地耦合到电路裸片(例如，130)，使得模拟感测点经配置以为电路裸片(例如，130)的部分(例如，136)提供电压测量。根据各种实施例，模拟感测点(例如，102、104、110、112)包括用于测量部分(例如，136)的电压的第一子多个(例如，对)模拟感测点(例如，110、112)及用于测量部分(例如，136)的电阻或阻抗的第二子多个(例如，对)模拟感测点(例如，102、104)。鉴于上述情形，一或多个测量仪表可耦合到模拟感测点(例如，102、104、110、112)使得一或多个测量仪表的电压探头耦合到第一子多个模拟感测点(例如，110、112)，且一或多个测量仪表的电流/电阻/阻抗探头耦合到第二子多个模拟感测点(例如，102、104)。此可表示通过模拟感测点(例如，102、104、110、112)相对于电路裸片(例如，130)的部分(例如，136)形成开尔文连接的一或多个测量仪表。
对于一些实施例，通过第一子多个模拟感测点(例如，110、112)测量部分(例如，136)的电压。另外，对于一些实施例，通过以下操作测量部分(例如，136)的电阻/阻抗：驱动已知电流到第二子多个模拟感测点(例如，102，104)，使用第一子多个模拟感测点(例如，110、112)测量部分(例如，136)的电压，及使用已知电流及测量电压确定部分(例如，136)的电阻或阻抗(例如，电阻等于测量电压除以已知电流(R＝V/I))。电阻可为没有任何时变信号(例如，直流(DC))，且阻抗可具有时变信号(例如，交流(AC))，其中阻抗包含电阻加上电感及电容的影响。
最终，在操作306，通过一或多个测量仪表使用开尔文测量方法来测量部分(例如，136)的电压。所使用的一或多个测量仪表可包含但不限于示波器、电压表、检流计或万用表。
图4为根据本公开的一些实施例的说明用于制造包含模拟感测点来测量电路裸片的电路的实例方法400的流程图。例如，方法400可用于制造类似于图1的电路100的电路或类似于图2的衬底200的衬底。
在操作402，制造电路裸片，其包含多个外部连接元件(例如，插针、凸块或焊球)，所述外部连接元件经配置以提供与电路裸片的部分(例如，内部组件或电气路径)的开尔文连接。例如，在电路裸片包括球栅阵列(BGA)作为其外部连接元件的一部分，球栅阵列(例如，凸块或焊球)的至少两个连接元件(例如，图1的四个连接元件134)可经配置以提供与部分(例如，图1的136)的开尔文连接。特定来说，电路裸片可包含内部路由或布线，所述内部路由或布线将至少四个连接元件可操作地耦合到电路裸片的部分，使得当一或多个测量仪表耦合到至少两个连接(通过衬底上的模拟感测焊盘)，在一或多个测量仪表与电路裸片的部分之间形成开尔文连接。另外，外部连接元件(例如，球栅阵列的至少四个连接元件)可经定位使得一旦电路裸片安装到如本文中所描述的衬底，那些外部连接元件可操作地耦合到衬底上的导电路径(例如，导线或迹线)，所述外部连接元件可操作地耦合到衬底上的模拟感测焊盘。
在操作期间404，制造电路的衬底(例如，图1的120)，其中衬底包括安置在衬底的侧上的多个模拟感测点(例如，图1的102、104、110、112)，及多个导电路径(例如，图1的132)，所述导电路径将多个模拟感测点可操作地耦合到衬底的所述侧上经配置以接收电路裸片的(安装)位置(例如，衬底120上接收图1的134的位置)。取决于实施例，导电路径可包括安置在衬底上的导线或迹线。
此后，在操作406，将在操作402制造的电路裸片安装到衬底上的安装位置，使得电路裸片通过多个导电路径(例如，图1的132)可操作地耦合到多个模拟感测点(例如，图1的102、104、110、112)。以此方式，多个模拟感测点可提供对电路裸片的部分(例如，图1的136)的电压测量，且可通过如本文中所描述的开尔文连接来如此做。根据一些实施例中，衬底与安装电路裸片的组合形成IC封装，例如存储器IC封装。
最终，在操作408，将盖安装在衬底的侧上方，在其上安装电路裸片。根据各种实施例，盖的安装使得盖至少覆盖电路裸片。对于一些实施例，其中盖的安装使得盖覆盖电路裸片及多个模拟感测点中的一或多个，盖可从衬底移除以获得对多个模拟感测点的访问(例如，用于测试或调试目的)。一般来说，盖可用于散热。另外，电路裸片可被暴露，以使散热件可与电路裸片进行直接接触。可使用囊封剂(例如，如同环氧树脂或阻焊层)来密封及保护电路裸片连接。根据一些实施例，衬底与安装电路裸片及安装盖的组合形成IC封装，例如存储器IC封装。
在上述说明书中，本公开的实施例已参考其特定实例实施例进行描述。显而易见的是，在不脱离所附权利要求书中所阐明的本公开的实施例的更广泛的精神及范围的情况下，可对其进行各种修改。因此，说明书及图式应考虑说明性而非限制性。

Claims (20)

1.一种电路，其包括：
衬底，其具有顶侧；
电路裸片，其安装到所述衬底的所述顶侧；及
多个模拟感测点，其安置在所述衬底的所述顶侧上，所述多个模拟感测点可操作地耦合到所述电路裸片，使得所述多个模拟感测点经配置以提供对所述电路裸片的部分的电压测量。
2.根据权利要求1所述的电路，其中所述多个模拟感测点经配置以使用开尔文测量方法提供所述电压测量。
3.根据权利要求2所述的电路，其中所述多个模拟感测点包括子多个模拟感测点，且其中所述子多个模拟感测点包括用于测量所述部分的电压的第一对模拟感测点及用于测量所述部分的电阻或阻抗的第二对模拟感测点。
4.根据权利要求1所述的电路，其中所述电路裸片包括倒装芯片球栅阵列BGA。
5.根据权利要求1所述的电路，其中所述电路裸片包括导线接合球栅阵列BGA，且所述多个模拟感测点的每一模拟感测点通过到所述电路裸片的顶侧的导线可操作地耦合到所述导线接合球栅阵列。
6.根据权利要求5所述的电路，其中所述电路形成集成电路IC封装的一部分，且所述顶侧及所述导线接合球栅阵列由环氧树脂覆盖，使得所述环氧树脂未安置在所述多个模拟感测点上方。
7.根据权利要求1所述的电路，其中所述电路形成集成电路封装的一部分，且所述衬底包括印刷电路板。
8.根据权利要求1所述的电路，其中所述多个模拟感测点安置在所述衬底的外周处或附近。
9.根据权利要求1所述的电路，其中针栅阵列或球栅阵列中的一者安置在所述衬底的底侧上。
10.根据权利要求1所述的电路，其中一或多个模拟感测点中的每一者包括导电焊盘。
11.一种集成电路封装，其包括：
印刷电路板，其具有顶侧及底侧，所述底侧上安置有针栅阵列或球栅阵列中的一者；
电路裸片，其安装到所述印刷电路板的所述顶侧；及
多个模拟感测焊盘，其安置在所述印刷电路板的所述顶侧上，所述多个模拟感测焊盘可操作地耦合到所述电路裸片，使得所述多个模拟感测焊盘经配置以提供对所述电路裸片的部分的电压测量。
12.根据权利要求11所述的集成电路封装，其中所述多个模拟感测焊盘经配置以使用开尔文测量方法提供所述电压测量。
13.根据权利要求12所述的集成电路封装，其中所述多个模拟感测焊盘包括子多个模拟感测焊盘，且其中所述子多个模拟感测焊盘包括用于测量所述部分的电压的第一对模拟感测焊盘及用于测量所述部分的电阻或阻抗的第二对模拟感测焊盘。
14.根据权利要求11所述的集成电路封装，其中所述电路裸片包括倒装芯片球栅阵列BGA。
15.根据权利要求11所述的集成电路封装，其中所述电路裸片包括导线接合球栅阵列BGA，且所述多个模拟感测焊盘的每一模拟感测焊盘通过到所述电路裸片的顶侧的导线可操作地耦合到所述导线接合球栅阵列。
16.根据权利要求15所述的集成电路封装，其中所述印刷电路板的所述顶侧及所述电路裸片由环氧树脂覆盖，使得所述环氧树脂未安置在所述多个模拟感测焊盘上方。
17.根据权利要求11所述的集成电路封装，其中所述多个模拟感测焊盘安置在所述印刷电路板的外周处或附近。
18.一种方法，其包括：
制造电路衬底，所述电路衬底包括：
多个模拟感测点，其安置在所述电路衬底的侧上；及
多个导电路径，其将所述多个模拟感测点可操作地耦合到所述电路衬底的所述侧上的经配置以接收电路裸片的位置；及
将所述电路裸片安装到所述位置，使得所述电路裸片通过所述多个导电路径可操作地耦合到所述多个模拟感测点，所述多个模拟感测点经配置以提供对所述电路裸片的部分的电压测量。
19.根据权利要求18所述的方法，其包括：
将盖安装在所述电路衬底的所述侧上方，使得所述盖至少覆盖所述电路裸片。
20.根据权利要求18所述的方法，其中所述电路裸片包括球栅阵列，所述方法包括：
制造所述电路裸片以包含球栅阵列的至少两个连接元件，所述至少两个连接元件经配置以提供与所述电路裸片的所述部分的开尔文连接，所述至少两个连接元件位于所述球栅阵列中以在所述电路裸片安装到所述电路衬底时可操作地耦合到所述多个导电路径的所述模拟感测点中的至少两者。
CN202211540017.7A 2021-12-23 2022-12-02 用于测量电路裸片的模拟感测点 Pending CN116338419A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/561,396 2021-12-23
US17/561,396 US12094789B2 (en) 2021-12-23 2021-12-23 Analog sense points for measuring circuit die

Publications (1)

Publication Number Publication Date
CN116338419A true CN116338419A (zh) 2023-06-27

Family

ID=86877958

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211540017.7A Pending CN116338419A (zh) 2021-12-23 2022-12-02 用于测量电路裸片的模拟感测点

Country Status (2)

Country Link
US (1) US12094789B2 (zh)
CN (1) CN116338419A (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5334857A (en) * 1992-04-06 1994-08-02 Motorola, Inc. Semiconductor device with test-only contacts and method for making the same
US5838161A (en) * 1996-05-01 1998-11-17 Micron Technology, Inc. Semiconductor interconnect having test structures for evaluating electrical characteristics of the interconnect
US6297653B1 (en) * 1999-06-28 2001-10-02 Micron Technology, Inc. Interconnect and carrier with resistivity measuring contacts for testing semiconductor components
US8546957B2 (en) * 2010-12-09 2013-10-01 Stats Chippac Ltd. Integrated circuit packaging system with dielectric support and method of manufacture thereof
US9581638B2 (en) * 2013-03-13 2017-02-28 Taiwan Semiconductor Manufacturing Company, Ltd. Chip-on-wafer process control monitoring for chip-on-wafer-on-substrate packages

Also Published As

Publication number Publication date
US20230207401A1 (en) 2023-06-29
US12094789B2 (en) 2024-09-17

Similar Documents

Publication Publication Date Title
US7212013B2 (en) Apparatus for measuring parasitic capacitance and inductance of I/O leads on an electrical component using a network analyzer
JP5486866B2 (ja) 半導体装置の製造方法
US6097203A (en) Integrated or intrapackage capability for testing electrical continuity between an integrated circuit and other circuitry
US8384411B2 (en) Method and device for measuring inter-chip signals
US7307426B2 (en) Methods and apparatus for unpowered testing of open connections on power and ground nodes of circuit devices
US6759860B1 (en) Semiconductor device package substrate probe fixture
CN109786265B (zh) 一种封装器件、制备方法及信号测量的方法
TW200535433A (en) Method and apparatus for testing and diagnosing electrical paths through area array integrated circuits
US12094789B2 (en) Analog sense points for measuring circuit die
JP2737774B2 (ja) ウェハテスタ
JP2768310B2 (ja) 半導体ウェハ測定治具
US6597188B1 (en) Ground land for singulated ball grid array
JP3249865B2 (ja) 半導体集積回路装置の製造方法
US8203356B2 (en) Device, system and method for testing and analyzing integrated circuits
JP3132400B2 (ja) Ｉｃテスタ用プローブカード
JPS6137776B2 (zh)
JPH0347581B2 (zh)
JPH04369253A (ja) 半導体集積回路パッケージ
KR20000056250A (ko) 웨이퍼 상태 칩의 전기적 검사방법 및 이를 위한 더미 패키지 구조가 포함된 프로브카드
KR20110055988A (ko) 기판 검사 장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination